KR920008037B1 - 반도체 제조공정의 식각공정방법 - Google Patents

반도체 제조공정의 식각공정방법 Download PDF

Info

Publication number
KR920008037B1
KR920008037B1 KR1019900007942A KR900007942A KR920008037B1 KR 920008037 B1 KR920008037 B1 KR 920008037B1 KR 1019900007942 A KR1019900007942 A KR 1019900007942A KR 900007942 A KR900007942 A KR 900007942A KR 920008037 B1 KR920008037 B1 KR 920008037B1
Authority
KR
South Korea
Prior art keywords
wafer
predetermined
etching
semiconductor manufacturing
manufacturing process
Prior art date
Application number
KR1019900007942A
Other languages
English (en)
Other versions
KR910020837A (ko
Inventor
박해성
김상익
이헌철
현일선
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019900007942A priority Critical patent/KR920008037B1/ko
Publication of KR910020837A publication Critical patent/KR910020837A/ko
Application granted granted Critical
Publication of KR920008037B1 publication Critical patent/KR920008037B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체 제조공정의 식각공정방법
제1도는 종래 기술에 의해 칩상부의 소정부분만 감광막을 제거하고 웨이퍼 가장 자리에는 감광막이 남아있는 상태의 평면도.
제2도는 본 발명에 의해 칩상부의 소정부분 감광막과 웨이퍼 가장자리의 감광막이 제거된 상태의 평면도.
제3도는 노광면적비에 따라 반응부산물의 최대치와 최소치 차이의 백분율을 나타낸 그래프도.
* 도면의 주요부분에 대한 부호의 설명
1 : 웨이퍼 2 : 칩
본 발명은 반도체 제조공정의 식각공정 방법에 관한 것으로, 특히 식각 종말점을 정확하게 탐지할 수 있도록 웨이퍼의 가장자리의 감광막을 제거시켜 반응부산물을 증대시키는 반도체 제조공정의 식각공정 방법에 관한 것이다.
반도체 제조공정중 식각공정은 식각하고자 하는 소정물질의 종말점 탐지가 중요하며, 집적도가 높아질수록 종말점을 탐지하는 것은 더욱 어렵게 된다.
종래의 기술은 건식식각 공정시 종말점 탐지를 반응부산물의 광학방출을 이용하는 것이 대부분인데, 집적도가 높아질수록 식각하는 면적이 감소하게 되어 반응부산물이 점차 감소하게 되는 현상이 발생된다.
따라서, 반응부산물에 따라 결정되는 방출신호는 미세하게 되고 종말점을 검출하는 검출기에서 발생하는 자체잡음에 의해 방출신호의 변화하는 값을 감지하는데는 어려움이 발생된다. 예를들어 반도체 제조공정중의 하나인 산화막의 건식식각공정은 64K-DRAM 수준에서는 어려움이 없었으나 256K-DRAM 또는 IM DRAM으로 전환할때 식각하는 면적이 점점 미세화되기 때문에 종래의 종말점 검출기를 사용하여 종말점을 탐지하는 것은 거의 불가능한 상태에 이르렀다.
따라서 본 발명은 집적도가 높아질수록 식각하는 면적이 작아져서 반응부산물이 감소된 것을 개선하기 위해 웨이퍼의 가장자리의 불필요한 부분까지 감광막을 제거하여 식각하고자 하는 소정물질의 면적을 크게하여 종말점 탐지를 용이하게한 반도체 제조공정의 식각공정방법을 제공하는데 그 목적이 있다.
본 발명에 의하면, 상기 예정된 패턴을 형성하기 위해 도포된 감광막의 소정부분을 제거할때 칩상부의 예정된 부분 뿐만아니라 웨이퍼 가장자리 부분까지 감광막을 제거하여, 그로인하여 소정물질을 건식식각할때 식각되는 면적을 넓어지도록 하여 반응부산물을 많이 발생시켜 소정물질의 식각종말점을 정확하게 탐지할수 있도록 하는 것을 특징으로 한다.
이하 본 발명을 첨부된 도면을 참고하여 상세히 설명하기로 한다.
제1도는 웨이퍼(1)의 칩(2) 및 가장자리(3)의 실리콘 기판 또는 다른 물질 상부에 반도체 제조 공정으로 소정의 물질(예를들어 산화막, 도전층등)을 침착한 후 소정의 패턴을 형성하기 위하여 웨이퍼(1) 상부전체에 감광막(빗금친부분)을 도포하고 마스크 공정에 의해 칩(2)의 소정부분(4)의 감광막만 제거하고 웨이퍼 가장자리(3)의 감광막은 제거하지 않은 종래 기술을 나타낸 평면도이다.
종래에는 제1도에 나타낸 바와 같이 웨이퍼(1) 가장자리(3)의 불필요한 부분은 감광막을 도포한 상태에서 식각공정을 실시하여 예정된 부분의 감광막을 제거한후 노출된 소정물질을 식각하여 패턴을 형성하고 남아있는 감광막을 모두 제거하고 다음 공정을 진행한다. 여기에서 식각하고자 하는 소정물질을 건식식각 실시하면 소정물질의 반응부산물이 많이 발생되고 식각하고자 하는 소정물질이 모두 식각된 후, 아래에 있는 또다른 물질이 노출되게 되면 화학반응 속도가 급격히 감소하면서 반응부산물은 거의 일정한 수준을 유지한다. 그러나 식각하고자 하는 소정물질의 면적이 고집적도가 이루어지면서 작아지게되어 반응부산물이 감소하게 되어 식각 종말점을 탐지하는데는 많은 어려움이 발생한다.
제2도는 반도체 제조공정으로 소정의 물질을 실리콘 기판 또는 다른 물질 상부에 침착하고 패턴을 형성하기 위해 감광막(빗금친부분)을 도포하여 칩(2)의 소정부분(4)의 감광막을 제거하는 동시에 본 발명의 요지인 웨이퍼(1) 가장자리(3)의 불필요한 부분까지 감광막을 모두 제거한 상태의 평면도로서, 종래 기술의 문제점을 해결하기 위하여 웨이퍼(1) 가장자리(3)의 불필요한 부분의 감광막을 노출시켜서 식각하고자 하는 소정물질을 건식식각할때 식각되는 면적이 넓어져서 반응부산물이 많이 발생되어 종말점 탐지를 용이하게 해준다.
표 1은 노광면적비(식각되는 면적/웨이퍼 전체면적)에 따라 반응부산물의 최대치와 최소치의 차이를 종래 기술과 본 발명의 노광면적에 따라 나타낸 값으로서 노광면적이 감소될수록 반응부산물(Y X 100/최대치)의 값이 감소됨을 나타낸 것이다.
[표 1]
Figure kpo00001
베3도는 표 1의 노광면적비에 따라 반응부산물 최대치와 최소치의 차이 백분율 값을 나타낸 도면으로서, 노광면적이 증대될 수록 반응부산물 최대치와 최소치 차이의 백분율이 증대되는 것을 알 수 있다(여기에 적용된 웨이퍼는 IM DRAM 금속곤택패턴 이다).
상기한 바와 같이 종래에는 반응부산물의 최대치와 최소치의 차이가 크지 않기 때문에, 검출기 잡음등에 의한 오동작으로 인해 웨이퍼 손실이 발생하였지만 본 발명은 웨이퍼의 가장자리의 감광막을 노광시켜 제거함으로 인하여 식각되는 면적이 넓어져서 식각하고자 하는 소정물질의 반응부산물 최대치와 최소치의 차이를 크게 함으로 종말점 검출이 용이하게 된다.
또한, 종래에 사용하고 있는 종말점 검출기를 그대로 이용하여 고정적화의 제품을 생산하는데 적용할 수 있기 때문에 기계투자비를 절약시킬 수 있다.

Claims (1)

  1. 반도체 제조공정으로 웨이퍼의 실리콘 기판 또는 다른 물질층 상부에 소정의 물질을 침착하고 마스크 패턴을 형성하기 위하여, 전체적으로 감광막을 도포하고 예정된 패턴을 형성하기 위해 감광막의 소정부분을 제거한 후 노출된 소정물질을 건식식각하는 반도체 제조공정의 식각공정방법에 있어서, 상기 예정된 패턴을 형성하기 위해 도포된 감광막의 소정부분을 제거할때 칩상부의 예정된 부분 뿐만아니라 웨이퍼 가장자리 부분까지 감광막을 제거하여, 그로인하여 소정물질을 건식식각할때 식각되는 면적이 넓어지도록 하여 반응부산물을 많이 발생시켜 소정물질의 식각종말점을 정확하게 탐지할 수 있도록 하는 것을 특징으로 하는 반도체 제조공정의 식각공정방법.
KR1019900007942A 1990-05-31 1990-05-31 반도체 제조공정의 식각공정방법 KR920008037B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900007942A KR920008037B1 (ko) 1990-05-31 1990-05-31 반도체 제조공정의 식각공정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900007942A KR920008037B1 (ko) 1990-05-31 1990-05-31 반도체 제조공정의 식각공정방법

Publications (2)

Publication Number Publication Date
KR910020837A KR910020837A (ko) 1991-12-20
KR920008037B1 true KR920008037B1 (ko) 1992-09-21

Family

ID=19299600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900007942A KR920008037B1 (ko) 1990-05-31 1990-05-31 반도체 제조공정의 식각공정방법

Country Status (1)

Country Link
KR (1) KR920008037B1 (ko)

Also Published As

Publication number Publication date
KR910020837A (ko) 1991-12-20

Similar Documents

Publication Publication Date Title
US4824254A (en) Alignment marks on semiconductor wafers and method of manufacturing the marks
KR960013504B1 (ko) 미세패턴의 형성방법
US7319073B2 (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
JP2001345294A (ja) 半導体装置の製造方法
US6153361A (en) Method of removing photoresist at the edge of wafers
JP3361918B2 (ja) 半導体集積回路装置の微細ホールの形成方法
US6174644B1 (en) Anti-reflective silicon nitride film using in-situ deposition
KR920008037B1 (ko) 반도체 제조공정의 식각공정방법
US5679499A (en) Method for forming photo mask for use in fabricating semiconductor device
CN111192833A (zh) 碳化硅晶圆片及其制造方法
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPH0210730A (ja) 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造
KR100876873B1 (ko) 반도체 소자의 도전 패턴 형성방법
JP2008159717A (ja) エッチング方法
JP3285146B2 (ja) 半導体装置の製造方法
JP3068098B1 (ja) ステンシルマスクおよび製造方法
KR100790294B1 (ko) 반도체 소자의 제조 방법
KR0156104B1 (ko) 반도체 금속박막의 스텝커버리지 측정용 표준웨이퍼 제조방법
KR920007186B1 (ko) 잔류물 제거방법
JPH09181077A (ja) 半導体装置およびその製造方法
JPH0555218A (ja) 半導体装置及びその製造方法
KR100476378B1 (ko) 탑표면이미지프로세스에의해형성된레지스트패턴제거방법
JP2570709B2 (ja) エツチング方法
KR0122524B1 (ko) 금속배선층 형성방법
JPS62234333A (ja) 微細溝加工用マスクの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040820

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee