KR920005460B1

KR920005460B1 - 미세한 선폭의 회로패턴 형성방법

Info

Publication number: KR920005460B1
Application number: KR1019880012672A
Authority: KR
Inventors: 장안재
Original assignee: 삼성코닝 주식회사; 한형수
Priority date: 1988-09-30
Filing date: 1988-09-30
Publication date: 1992-07-04
Also published as: KR900005856A

Abstract

내용 없음.

Description

미세한 선폭의 회로패턴 형성방법

제1도는 종래의 후막회로와 본 발명의 실시에 의한 미세회로가 조합된 전자회로 패턴의 평면도.

제2도는 제1도의 A-A선에 따른 단면도.

* 도면의 주요부분에 대한 부호의 설명

10 : 세라믹 기판 20 : 미세회로용 홈

30 : 도체 페이스트(Paste) 40 : 저항 페이스트(Paste)

50 : 후막 회로패턴

본 발명은 세라믹 기판(ceramic substrate)상에 5mil(0.005inch) 이하의 미세한 선폭을 가진 회로의 패턴을 형성하는 방법에 관한 것으로서, 특히 고분자 코팅(Coating)막이 형성된 세라믹기판상의 표면에 미세한 회로패턴을 형성하기 위한 수단으로 미세한 홈을 만들고, 그 홈을 도체 혹은 절연 페이스트(Paste)로 채운 후 소정의 시간동안 열처리를 행함으로서 고분자막을 연소(Burning out)시켜 제거하고, 미세한 홈에 남은 페이스트를 소결함으로써 세라믹 기판상에 미세한 선폭의 회로패턴을 형성하는 방법인 것이다.

전자응용 기술이 일진일보하는 현시대에 있어서, 경박단소한 제품을 소비자가 요구하고 있으며, 이에 따라 각 전자제품을 생산하는 기업체에서는 회로의 고밀도화를 위해 연구노력하고 있는 실정이다. 이와같은 상황에서 일반적으로 회로구성에 이용되고 있는 인쇄법(Screen Printing)에 의한 공정은 후막용 페이스트가 인쇄되는 와이어 메시(Wire mesh) 또는 원판(Stencil)을 통과한 후 페이스트 자체의 스럼프(Slump) 현상 또는 인쇄되는 메시 접촉면을 따라 올라가는 현상으로 인하여 5mil 이하의 미세한 선폭을 구성할 수 없는 결점이 있었으며, 이를 보완하고자 사진식각(Photolithorgraphic) 방법이 있으나, 이는 감광물질을 사용하고 부식액으로 용해처리를 해야 하는 등 공정이 매우 복잡하고 값이 비싼 문제점이 대두되었다.

또한, 고분자막 표면에 직접홈을 형성하여 미세회로를 형성한 방법이 있으나, 세라믹에 비해 고분자물질이 열전도성이 나쁘기 때문에 회로 및 발열부위에서의 열을 방산하지 못하는 단점이 있었다.

따라서 본 발명은 상기와 같이 사진식각 방법을 이용하여 미세한 선폭의 회로패턴을 형성하는데 대두된 문제점과 인쇄법(Screen Printing)에 의해 5mil 이하의 미세한 선폭을 구성할 수 없는 결점을 해소하고자 발명한 것으로서, 고분자막으로 덮인 세라믹 기판상의 표면에 구성하고자 하는 미세한 선폭에 해당되는 "홈"을 형성하고, 그 홈에 페이스트(Paste)를 채워 열처리함으로서 고분자막은 연소시켜 없애고 세라믹 표면에 미세한 선폭의 회로패턴을 형성하는 방법을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 회로패턴 형성방법은, 세라믹 기판 표면에 고분자막(예 : 폴리비닐 클로라이드)을 입히고, 그 기판에 미세한 회로패턴을 형성하고자 하는 위치에 소정의 미세한 홈의 회로채널(Channel)을 형성한 후 회로구성물질, 즉 도체 혹은 절연 페이스트로 홈을 채워 패턴을 형성하고, 상기 과정에서 기판 표면에 묻은 페이스트를 제거한 후 소정의 시간동안 열처리하여 기판 표면에 코팅된 고분자막을 연소시킴과 동시에 회로로 남은 페이스트는 소결하여 세라믹 표면에 메탈라이징(Metallizing)한다.

상기한 과정을 거쳐 미세한 선폭의 회로패턴을 형성하는 본 발명의 실시예를 첨부된 도면을 이용하여 설명하면 다음과 같다.

제1도는 본 발명에 의해 구성된 고밀도의 회로패턴(30)(40)을 보인 평면도이며, 제2도는 제1도의 A-A선에 따른 단면도로서, 이를 상세히 기술하면, 먼저, 세라믹 기판(10)위에 분해온도가 200∼500℃인 고분자 재질의 피막을 입히고, 이를 레이져(laser) 또는 세라믹을 가공할 수 있는 경도를 갖는 치구를 이용하여 희망하는 미세한 선폭의 홈(20)을 막을 통하여 기판 표면에 형성한다.

형선된 홈(20)위에 구성하고자 하는 페이스트, 즉 도체 페이스트(30) 또는 저항 페이스트(40)를 부어 상기 홈(20)을 채운다.

이때 고분자막 표면에 묻은 페이스트는 깨끗이 닦아주고 완전한 제거를 위해 살짝 연마하는 (lapping) 공정을 행한다.

다듬질된 세라믹 기판(10)을 열처리하는데 있어, 고분자막의 분해온도까지 고분자막을 연소시킨후 통상의 인쇄법에 의해 나머지 회로패턴을 인쇄하고, 마지막으로 페이스트를 소결하여 세라믹 기판 표면을 메탈라이징(metallizing)하여 미세한 선폭의 회로패턴을 형성한다.

상술한 바와 같은 본 발명에 의하면 미세한 폭의 회로를 구성할 수 있으므로 고밀도 회로의 형성이 가능해지고, 홈에 회로가 구성되므로 기판과 회로간의 접합강도가 높아져서 충격이 있는 곳에 쓰이는 부품 또는 접합의 고 신뢰성을 요하는 부품에 사용할 수 있으며, 회로와 기판이 직접 접촉하므로 열방산성이 우수한 등의 장점이 있다.

Claims

세라믹 기판에 미세한 선폭의 회로를 형성하는 방법에 있어서, 고분자 코팅막이 형성된 세라믹 기판상에 미세한 홈의 회로채널을 형성한후 회로구성물질로 홈을 채워 패턴을 형성하는 수단과 기판 표면의 페이스트를 제거한 후 소정의 시간동안 열처리하여 고분자 코팅막을 연소시키는 수단과 홈에 채워진 회로구성물질인 페이스트를 소결하는 수단으로 이루어짐을 특징으로 하는 미세한 선폭의 회로패턴 형성방법.