KR920003732B1 - 영상신호분리장치 - Google Patents

영상신호분리장치 Download PDF

Info

Publication number
KR920003732B1
KR920003732B1 KR1019880017676A KR880017676A KR920003732B1 KR 920003732 B1 KR920003732 B1 KR 920003732B1 KR 1019880017676 A KR1019880017676 A KR 1019880017676A KR 880017676 A KR880017676 A KR 880017676A KR 920003732 B1 KR920003732 B1 KR 920003732B1
Authority
KR
South Korea
Prior art keywords
signal
output
circuit
color
delay
Prior art date
Application number
KR1019880017676A
Other languages
English (en)
Other versions
KR890011448A (ko
Inventor
오사무 호소이
Original Assignee
마쯔시다덴기산교 가부시기가이샤
다니이 아끼오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62331957A external-priority patent/JP2537933B2/ja
Priority claimed from JP63026102A external-priority patent/JPH01202092A/ja
Application filed by 마쯔시다덴기산교 가부시기가이샤, 다니이 아끼오 filed Critical 마쯔시다덴기산교 가부시기가이샤
Publication of KR890011448A publication Critical patent/KR890011448A/ko
Application granted granted Critical
Publication of KR920003732B1 publication Critical patent/KR920003732B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/77Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용 없음.

Description

영상신호분리장치
제 1 도는 종래의 Y/C 분리장치를 도시한 블록도.
제 2 도 및 제 3 도는 제 1 도에 도시하고 있는 각 블록의 입출력신호를 도시한 신호파형도.
제 4 도는 본 발명의 제 1 실시예에 관한 Y/C 분리장치를 도시한 블록도.
제 5 도는 제 4 도의 Y/C 분리장치의 주요부를 도시한 회로도.
제 6 도 및 제 7 도는 제 4 도에 도시하고 있는 각 블록의 입출력신호를 도시한 신호파형도.
제 8 도는 본 발명의 제 2 실시예에 관한 Y/C 분리장치를 도시한 블록도.
제 9 도는 제 8 도의 Y/C 분리장치의 주요부를 도시한 회로도.
제 10 도, 제 11 도 및 제 12 도는 제 8 도에 도시하고 있는 각 블록의 입출력신호를 도시한 신호파형도.
제 13 도 및 본 발명의 제 3 실시예에 관한 Y/C 분리장치를 도시한 블록도.
제 14 도는 제 13도의 Y/C 분리장치의 선택회로의 주요부를 도시한 블록도.
제 15 도는 제 13도의 Y/C 분리장치의 변환회로의 주요부를 도시한 회로도.
제 16 도는 제 13도의 Y/C 분리장치의 선택결정회로의 주요부를 도시한 회로도.
제 17 도 및 제 18 도는 제 13 도에 도시하고 있는 각 블록의 입출력신호를 도시한 신호파형도.
* 도면의 주요부분에 대한 부호의 설명
1, 20 : A/D 변환기(애널로그/디지틀변환기) 2 : BPF(대역통과필터)
3 : 제 1 지연회로 4, 24 : 가산기
5, 25, 52 : 변환회로 6 : 제 2 지연회로
7, 28, 32 : 감산기 8, 29 : 승산기
9, 30 : 선택결정회로 10, 31 : 절환회로
21 : 제 3 지연회로 22, 40 : 제 1의 BPF
23, 41 : 제 2의 BPF 26 : 제 4 지연회로
27 : 제 5 지연회로 51 : 선택회로
53 : 제 8 지연회로 54 : 제 9 지연회로
본 발명은, 비데오테이프레코오더 등에 사용되는, 영상신호를 휘도신호 및 색신호로 분리하는 영상신호분리장치에 관한 것이다.
최근, 가전용의 비데오테이프레코오더는, 고화질화의 요구가 고조되고 있으며, Y의 해상도가 높고 Y/C 분리출입력을 가진 S-VHS나 ED 베타등에 개발되어, 복합신호를 Y/C 분리하는 Y/C 분리장치의 중요성이 더해지고 있다. Y/C 분리에는 빗살형필터가 사용되지만, 빗살형필터는 라인 사이에서 신호가 변화하고 있지 않아야 하므로, 라이사이에서 신호가 변화하고 있을때에는 화점(dot)방해나, 색빠짐을 볼 수 있기 때문에, 보다 정확하게 Y와 C를 분리하기 위해서는, 라인 사이에서, 신호가 변화하고 있는지의 여부를 검출하여, 빗살형 필터로 분리하거나, 단순한 대역통과필터로 분리하는 절환이 필요하다.
이하, 도면을 참조하면서, 상기한 종래 Y/C 분리장치의 일예에 대하여 설명한다.
제 1 도는, 종래의 Y/C 분리장치를 도시한 것이다. 제 1 도에 있어서, (12)는 색신호대역을 통과시키는 대역통과필터이고, (13)은, 지연회로이고, 지연회로의 지연량은, NTSC 신호의 경우에는 1수평기간(1H)이고, PAL 신호의 경우에는 2수평기간(2H)이다. (14)는 연산회로로서 가산회로이고, (15)는 선택회로이고, (16)은 감산회로이고, (17)은 1/2을 곱하는 승산회로이고, (18)은 절환회로이고, (19)는 감산회로이다.
이상과 같이 구성된 Y/C 분리장치에 대하여, 이하, 제 1 도를 참조하면서 그 동작을 설명한다. 입력신호는 NTSC 신호로 하고, 지연회로(13)의 지연량은 1H로 한다.
영상신호(7A)는, BPF(12)에 의하여, 색신호대역성분이 분리되고, 신호(78)가 출력된다. 상기 신호(78)는 지연회로(13)에 의하여 지연된다. 상기 신호(78)와 지연회로(13)를 통과한 신호(7C)는 가산회로(14)에서 가산되고, 또한 감산회로(16)에서 신호(7B)로부터 지연회로(13)를 통과한 신호(7C)가 감산된 다음, 승산회로(17)에 의하여 감산된 신호의 값이 1/2로 된다. 승산회로(17)의 출력신호(7F)가 색신호의 빗살형필터 출력으로 된다. 가산회로(14)의 출력신호(7D)는 선택회로(15)에 입력되고, 입력된 값의 진폭레벨이 소정의 값보다 작으면, 상기 신호(7B)와 지연회로(13)로부터 출력되는 신호(7C)사이에서 신호가 변화하지 않는 것으로 판단되고, 즉 상관있음으로 판단되어 절환회로(18)의 출력(7G)은 승산회로(17)의 출력(7F)으로 되고, 이것이 색신호 출력으로 된다. 또 선택회로(15)에 입력된 값의 진폭레벨이 소정의 값보다 크면, 신호(7B)와 신호(7C)의 사이에서 신호가 변화하고 있는 것으로 판단되고, 즉 상관없음으로 판단되어 절환회로(18)의 출력(7G)은 신호(7B)가 출력되고, 이것이 색신호출력으로 된다. 감산회로(19)에 의하여, 영상신호(7A)로부터 상기 색신호(7G)가 감산되어 휘도신호 출력으로 된다.
제 2 도 및 제 3 도는 제 1 도에 도시된 각 블록의 입출력신호를 나타내는 신호파형을 도시하고 있다. 제 2 도는, 버어스트신호와 동위상의 색이 들어 있던 상태로부터 색이 들어있지 않은 상태로 변화하였을때의 파형도이다. 신호파형(7A)~(7H)아래에 도시하고 있는 파형(7a)~(7g)은 각 버어스트와 각 신호성분의 개시부분의 기준위상인 파형(7A)의 최초의 1H에 대한 위상차를 표시한 것이다. NTSC신호일 경우에는 각 버어스트의 위치는 1H마다 반전한다. 또한, 신호부분도 일정한 색이기 때문에, 1H마다 위상은 반전하고 있다. 이와 같은 신호의 경우, 일정한 색이 들어 있는 부분에서, 신호(7B)와 지연회로(13)를 통과한 신호(7C)는 역위상의 관계를 가지므로, 양자를 더하면 0레벨로 되어 신호(7D)로 된다. 신호(7D)의 진폭레벨은, 선택회로(15)에 있어서의 소정의 기준레벨보다 낮으므로, 신호(7E)의 출력은, 빗살형필터의 출력(7F)을 선택한다. 일정한 색이 들어 있는 신호로부터 색이 들어있지 않는 신호로 변화하고 있는 t1에서부터 t2의 사이에서는, 신호(7D)의 진폭 레벨이 소정의 기준레벨보다 높으므로, 신호(7E)의 출력은 BPF(12)의 출력을 선택한다. 이에 의하여, 다만 빗살형필터출력으로 하였을때에 발생하는 색빠짐을 방지하고 있다.
그러나, 제 3 도에 도시한 바와 같이, Y의 고역의 세로선의 신호가 입력되었을때에는, 신호(7B)와 신호(7C)의 위상이 동위상이기 때문에, 양자를 더한 신호(7D)에서는, 신호(7B)의 2배가 되는 진폭레벨로 된다. 이 때문에, 신호(7D)의 진폭레벨은 소정의 기준레벨보다 높으므로, 신호(7E)의 출력은 Y의 고역의 세로선의 신호부분에서는, 신호(7B)와 신호(7C)에서 신호가 변화하고 있는 것으로 판단되고, 즉 상관없음으로 판단하고, 절환회로(18)에서 BPF(12)의 출력을 선택한다. 따라서, Y 고역성분이 크로스출력(7G)로 되고, 크로스컬러로 되는 문제점이 있었다. 또한 지연회로(13)의 지연량을 증가하여, 다른 라인간과의 관계를 검토하므로서, 라인간의 신호가 변화하고 있는지의 여부를 판단하는 자료를 늘릴 수도 있지만, 그만큼 많은 비용이 드는 문제가 생긴다. Y/C 분리를 디지탈처리화하였을 경우에도, 동일한 문제점이 있었다.
PAL 신호의 경우에도, 버어스트신호의 위상이, 2H 떨어진곳에서 역위상으로 되기 때문에, 지연회로(13)의 지연량이 2H로 되는 차이는 있지만, 제 1 도의 구성으로서는, NTSC 신호의 경우와 마찬가지로 색빠짐은 방지할 수 있지만, Y의 고역성분이 크로스컬러로 된다고 하는 문제점이 있었다.
본 발명의 목적은, 회로의 규모를 거의 늘리지 않고, 보다 정확하게 적응적인 Y/C 분리를 행하는 것을 가능하게 하는데 있다.
본 발명의 구체적인 목적은, 영상신호를 디지틀신호로 변환하여, 디지틀화된 영상신호와, 상기 디지틀화된 영상신호를 지연한 영상신호와의 상대적인 관계를 나타내는 정보(상관정보)로 변환하고, 상기 상관정보를 지연시켜서, 상기 지연된 상관정보를 포함하여, 신호간의 변화내용을 분석함으로서, 지연회로로서 사용되고 있는 메모리를 거의 증가하지 않고, 보다 정확하게 적응적인 Y/C 분리를 행하는 것을 가능하게 하는데 있다.
이하 본 발명의 제 1 실시예인 NTSC 신호의 Y/C 분리장치에 관하여, 도면을 참조하면서 설명한다. 제 4 도는, 본 발명의 제 1 실시예에 관한 NTSC 신호의 Y/C 분리장치를 도시한 블록선도이다.
제 4 도에 있어서, (1)은 A/D 변환기(애널로그/디지틀변환기), (2)는 BPF(대역통과필터), (3)은 제 1 지연회로(지연량은 1H), (4)는 가산기, (5)는 변환회로, (6)은 제 2 지연회로(지연량은 1H), (7)은 감산기, (8)은 승산기, (9)는 선택결정회로, (10)은 절환회로, (11)은 감산기이다.
이상과 같이 구성된 Y/C 분리장치에 관하여, 이하 제 4 도를 참조하면서 그 동작을 설명한다.
영상신호는, A/D 변환기(1)에 디지틀신호로 변환된다. 디지틀신호로 변환된 영상신호(1A)는, BPF(2)를 통하여 색대역성분을 필터링한다. BPF(2)의 출력(1B)은 제 1 지연회로(3)에 입력된다. BPF(2)의 출력(1B)으로부터, 제 1 지연회로(3)의 출력(1C)이, 감산기(7)에 의해서 감산되고, 승산기(8)에 의해서 1/2배로 되어, 빗살형필터성분(1D)으로 된다. 또한 BPF(2)의 출력(1B)과 제 1지연회로(3)의 출력(1C)은, 가산기(4)에 의해서 가산되어 출력신호(1E)를 얻는다. 가산기(4)의 출력(1E)은, 변환회로(5)에 의하여, (1B)와 (1C)의 상대적 관계를 나타내는 (1F)(상태 L 및 상태 H)로 변환된다. 즉, 변환회로(5)는 2종류의 상관정보로 변환되어 있다.
변환회로(5)의 내부회로를 제 5 도에 도시한다. 변환회로(5)는, 절대치회로(56), 1클럭지연회로(57), 가산기(58), 컴퍼레이터(59)로 구성되어 있으며, 가산기(4)의 출력(1E)은, 절대치회로(56)로 절대치화 되고, 절대치회로(56)의 출력과 절대치회로(56)의 출력을 1클럭지연회로(57)로 지연한 출력을 가산기(58)에 의해서 가산하므로서, 진폭절대치의 평균화를 행하고, 가산기(58)의 출력(I1)과 소정의 기준치(KA)를 컴퍼레이트(59)로 비교하여, 신호(I1)의 크기가 기준치(KA)이하이면 컴퍼레이터(59)의 출력은 L로 되고, 신호(I1)의 크기가 기준치(KA)보다 크면 컴퍼레이터(59)의 출력은 H로 된다. 컴퍼레이터(59)의 출력을 변환회로(5)의 출력(IF)으로 하고 있다. 변환회로(5)의 출력은, 제 2 지연회로(6)에 입력되어 1H 지연된다.
변환회로(5)의 출력(1F)과, 제 2 지연회로(6)의 출력(1G)는, 선택결정회로(9)에 입력되고, 여기에서, 색신호출력으로서, 빗살형필터출력신호와 단순한 BPF 출력신호중에서 하나의 출력신호를 색신호출력으로 결정하는 선택결정회로(9)의 내부회로를 제 5 도에 도시한다. 선택결정회로(9)는 NAND 게이트(60)와 AND게이트(61)로 구성되어 있다. 변환회로(5)의 출력(IF)이 L이면 [즉 (1B)와 (1C)간의 변화가 작을 경우], BPF(2)의 출력(1B)과, 제 1 지연회로(3)의 출력(1C)은, 신호가 변화하고 있지않다고 판단하여, 승산기(8)의 출력(1D), 즉 빗살형필터출력(1D)을 색신호출력으로 한다. 또한, 변환회로(5)의 출력(1F)이 H이고 [(1B)와 (1C)간의 변화가 클경우], 제 2 지연회로(6)의 출력(1G)이 H일때에는 [(1H)앞의 (1B)와 (1C)간의 변화가 클경우], Y의 고역성분이 있다고 판단하여, 빗살형 필터출력(1D)을 색신호출력으로 한다. 그리고, 변환회로(5)의 출력(1F)이, H이고 [(1B)와 (1C)간의 변화가 클경우], 제 2 지연회로(6)의 출력(1G)가 L일때에는 [(1H)앞의 (1B)와 (1C)간의 변화가 작을 경우], BPF(2)의 출력(1B)과 제 1 지연회로(3)의 출력(1C)은, 신호가 변화하고 있다고 판단하고, BPF(2)의 출력(1B)을 색신호출력으로 한다. 휘도신호는, 상기 영상신호로부터 색신호를 감산기(11)에 의하여 감산하므로서 얻어진다.
제 6 도 및 제 7 도는 제 4 도에 도시하고 있는 각 블록의 입출력신호를 나타내는 신호파형을 도시한다. 제 6 도는, 버어스트 신호와 동위상의 색이 들어 있었던 상태에서부터 색이 들어 있지 않은 상태로 변화하였을때의 파형도이다. 신호파형(1A)~(1J)아래에 각각 도시하고 있는 파형(1a)~(1i)은 각 버어스트와 각 신호성분의 개시부분의 위상도이다. NTSC 신호의 경우에는 각 버어스트의 위상은 1H마다 반전한다. 또한 신호부분도 일정한 색이기 때문에, 1H마다 위상은 반전하고 있다. 이와 같은 신호의 경우, 일정한 색이 들어 있는 부분에서 신호(1B)와 신호(1C)는 역위상의 관계를 가지므로 양자를 더하면 0레벨로 되어 신호(1E)로 된다. 신호(1E)의 진폭레벨은 변환회로(5)에 있어서의 소정의 기준레벨보다 낮으므로, 변환회로(5)의 출력신호(1F)는, L로 되고, 이에 의하여 빗살형필터의 출력신호(1D)를 선택한다. 일정한 색이 들어 있는 신호로부터 색이 들어 있지 않는 신호로 변화하고 있는 t1~t2의 사이에서는, 가산(4)위 출력신호(1E)의 진폭레벨이 변환회로(5)에 있어서의 소정의 기준레벨보다 높을때, 변환회로(5)의 출력신호(1F)는 H로 되고, 또한 제 2 지연회로의 출력신호(1G)가 L일때, 선택결정회로(9)는, BPF 출력신호(1B)를 선택한다. 이에 의하여, 단지 빗살형 필터 출력으로 하였을때에 발생하는 색빠짐을 방지하고 있다. 또한, 제 7 도에 도시한 바와 같이 Y의 고역의 세로선의 신호가 입력되었을때에는, 신호(1B)와 신호(1C)의 위상이 동위상이기 때문에, 양자를 더한 신호(1E)에서는, 신호(1B)의 2배가 되는 진폭 레벨로 된다. 이 때문에, 변환회로(5)의 출력(1F)은 H로 되지만, 제 2 지연회로(6)를 통과한 신호(1G)도 H이기 때문에, 선택결정회로(9)는, 빗살형필터의 출력(1D)를 선택한다. 이에 의하여, Y의 고역세로선 성분에 있어서도, 정확한 Y/C분리를 행할 수 있다.
이상과 같이 본 실시예에 의하면, A/D변환되어 디지틀화된 영상신호를 Y/C 분리할때에, 어느 신호와 그 신호를 1H 지연한 신호의 관계를 나타내는 정보를 1비트의 정보로 하고, 이 정보를 1H 지연하여 색신호선택을 위한 하나의 정보로서 사용하므로서, 라인간의 상태를 보다 정확하게 검출할 수 있으며, 또한, 지연회로를 구성하는 메모리량도 1비트분이 1H의 길이만큼 증가할 뿐이므로, 회로규모의 증가가 적어도 된다고 하는 뛰어난 효과가 있다.
PAL 신호를 취급할 경우에는, 제 4 도의 구성으로 BPF(2)를 PAL의 색대역에 조화를 이루는 특성을 가지는 필터를 대치하고, 또한 제 1 지연회로(3) 및 제 2 지연회로(6)의 지연량을 2H로 하고, 나머지 부분은, NTSC의 경우와 동일한 구성을 하여도, NTSC의 경우와 동일한 효과를 나타내는 Y/C 분리회로를 제공할 수 있다.
이하, 본 발명의 제 2 실시예인 PAL 방식 VTR의 휘도신호/색신호분리장치에 대해서 도면을 참조하면서 설명한다. 제 8 도는, 본 발명의 제 2 실시예에 관한 PAL 방식 VTR의 휘도신호/색신호분리장치의 블록선도이다. 제 8 도에 있어서, (20)은 A/D변환기(애널로그/디지틀변환기), (21)은 제 3 지연회로(지연시간은 2H), (22)는 제 1의 BPF(제 1 대역통과필터), (23)은 제 2의 BPF, (24)는 가산기, (25)는 변환회로, (26)은 제 4 지연회로(지연시간은 1H), (27)은 제 5 지연회로(지연시간은 1H), (28)은 감산기, (29)는 승산기, (30)은 선택결정회로, (31)은 절환회로, (32)는 감산기이다.
이상과 같이 구성된 PAL 방식 VTR은 휘도신호/색신호분리장치에 대해서, 제 8 도를 참조하면서 그 동작을 이하 설명한다.
입력 애널로그영상 신호는, 먼저 A/D 변환기(20)에 의하여 디지틀신호로 변환된다. 이 디지탈 신호로 변환된 영상신호(2A)는, 제 3 지연회로(21) 및 제 1의 BPF(22)에 입력되고, 제 3 지연회로(21)에서 2H지연된 영상신호(2B)는, 제 2의 BPF(23)의 출력(2D)으로부터, 제 1의 BPF(22)의 출력(2C)이 감산기(28)에서 감산되고, 이 감산기(28)의 출력이 승산기(29)에 의해서 1/2배로 되어, 빗살형필터출력(2E)이 얻어진다. 또한, 제 2의 BPF(23)의 출력(2D)과 제 1의 BPF(22)의 출력(2C)은, 가산기(24)에서 가산되고, 이 가산기(24)의 출력(2F)은, 변환회로(25)에 의하여, (2D)와 (2C)의 상대적 관계를 나타내는 정보(2G)(상태 L 및 상태 H)로 변환된다.
변환회로(25)의 내부회로를 제 9 도에 도시한다. 변환회로(25)는, 절대치회로(62), 1클럭지연회로(63), 가산기(64), 컴퍼레이터(65)로 구성되어 있으며, 가산기(24)의 출력(2F)은, 절대치회로(62)로 절대치화 되고, 절대치회로(62)의 출력과 절대치회로(62)의 출력을 1클럭지연회로(63)로 지연한 출력을 가산기(64)에 의해서 가산하므로서, 진폭절대치의 평균화를 행하고, 상기 가산기(64)의 출력(I1)과 소정의 기준치(KA)를 컴퍼레이터(65)로 비교하여, 신호(I1)의 크기가 기준치(KA)이하이면 컴퍼레이터(65)의 출력은 L로 되고, 신호(I1)의 크기가 기준치(KA)보다 크면 컴퍼레이터(65)의 출력이 H로 된다. 컴퍼레이터(65)의 출력을 변환회로(25)의 출력(2G)으로 하고 있다. 변환회로(25)의 출력(2G)은, 제 4 지연회로(26)에 입력되어 1H 지연된다. 제 2 지연회로(26)의 출력은 제 5 지연회로(27)에 입력되고 1H 지연된다. 변환회로(25)의 출력(2G)과 제 4 지연회로(26)의 출력 2H와, 제 5 지연회로(27)의 출력(2I)은 선택결정회로(30)에 입력되고, 여기에서 색신호출력으로서 빗살형필터 출력성분과 BPF 출력성분중에서 하나를 선택한다. 선택결정회로(30)의 내부회로를 제 9 도에 도시한다. 선택결정회로(30)는 3입력 NAND 게이트(66)와, AND 게이트(67)로 이루어진다. 변환회로(25)의 출력(2G)이 L일때에는 [(2D)와 (2C)간의 변화가 작을 경우], 신호(2D)와 (2C)간에서 신호가 변화하고 있지않다고 판단하고, 빗살형필터의 출력(2E)을 색신호출력으로 한다. 또한, 변환회로(25)의 출력(2G)이 H이고 [(2D)와 (2C)간의 변화가 클 경우], 또한 제 5 지연회로(27)의 출력(2I)가 L일때에는 [(2H)앞의 (2D)와 (2C)간의 변화가 작을 경우], (2D)와 (2C)간에서 신호가 변화하고 있다고 판다하여, 제 2의 BPF의 출력(2D)를 색신호 출력으로 한다. 변환회로(25)의 출력(2G)가 H이고, 또한 제 5 지연회로(27)의 출력(2I)가 H이고, 또한 제 4 지연회로(6)의 출력(2H)이 L일때에는, 신호(2D)가 앞뒤라인이 다르다고 판단하여, 제 2의 BPF(23)의 출력(2D)를 색신호출력으로 한다. 변환회로(25)의 출력(2G)이 H이고, 또한 제 5 지연회로(27)의 출력(2I)이 H이고, 또한 제 4 지연회로(26)의 출력(2H)가 H일때에는 Y의 고역성분이 있다고 판단하여, 빗살형필터출력(2E)를 색신호 출력으로 한다. 휘도신호는, 제 1 지연회로(21)의 출력(2B)로부터 색신호출력(2K)을 감산기(32)에서 의하여 감산하므로 얻어진다.
제 10 도, 제 11 도, 제 12 도에 제 8 도에 도시하고 있는 각 블록의 입출력신호를 나타내는 신호파형을 도시한다. 제 10 도는, 버어스트신호와 동위상의 색이 들어 있던 상태로부터 색이 들어 있지 않은 상태로 변화하였을때의 파형도이다. 신호파형(2A)~(2K)의 아래에 도시하고 있는 파형(2a)~(2k)은 각 버어스트와 각 신호성분의 개시부분의 위상이다. PAL 신호의 경우에는 각 버어스트의 위상 2H마다 반전한다. 또한 신호부분도 일정한 색이기 때문에, 2H마다 위상은 반전하고 있다. 이와 같은 신호의 경우, 일정한 색이 들어 있는 부분에 있어서의 신호(2D)와 신호(2C)는, 역위상의 관계를 가지므로 양자를 가산기(24)로 더하면 0레벨로 되어 신호(2F)로 한다. 신호(2F)의 진폭레벨은 변환회로(25)의 소정의 기준레벨보다 낮으므로, 변환회로(25)의 출력신호(2G)는 L로 되고, 이에 의하여 빗살형필터의 출력신호(2E)를 선택한다. 일정한 색이 들어 있는 신호로부터 색이 들어 있지 않은 신호로 변화하고 있는 t1에서부터 t2의 사이 그리고 t3에서부터 t4의 사이에서는, 가산기(24)의 출력신호(2F)의 진폭레벨이 변환회로(25)에 있어서의 소정의 기준레벨보다 높을때, 변환회로(25)의 출력신호(2G)는 H로 되고, 또한 제 5 지연회로의 출력신호(2I)가 L일때, 선택결정회로(30)는 BPF 출력신호(2D)를 선택한다. 이에 의하여 단지 빗살형필터출력으로 하였을때에 발생하는 색빠짐을 방지하고 있다. 또 제 11 도에 도시한 바와 같이 Y의 고역의 세로선의 신호가 입력되었을 때에는, 신호(2D)와 신호(2C)의 위상이 동위상이기 때문에, 양자를 가산기(24)로 더한 신호(1F)에서는, 신호(2D)의 2배가 되는 진폭레벨로 된다. 이 때문에 변환회로(25)의 출력(2G)은 H로 되고, 제 4 지연회로(26)의 출력신호(2H), 제 5 지연회로(27)의 출력신호(2I)도 H이기 때문에, 선택결정회로(30)는, 빗살형필터의 출력(2E)을 선택한다. 이에 의하여, Y의 고역세로선 성분에 있어서도 정확한 Y/C 분리를 행할 수 있다. 또한, 제 12 도에 도시한 바와 같이, 1라인만 색이 들어 있지 않은 라인이 있고, 그 주위의 라인에 일정한 색이 들어 있을 경우, t1과 t2사이에 구간에서 변환회로(25)의 출력신호(2G)가 H이고, 또한 제 5 지연회로(27)의 출력신호(2I)가 H이어도, 제 4 지연회로(26)의 출력신호(2H)가 L이기 때문에, 그 라인은 다른 라인과 다르다고 판단할 수 있으며, 선택결정회로(30)는 BPF 출력신호(2D)를 선택하여, 정확히 Y/C 분리를 행할 수 있다.
이상과 같이 본 실시예에 의하면, A/D 변환되어 디지틀화된 PAL의 영상신호를 Y/C 분리할때에, 어느 신호와 그 신호를 2H 지연한 신호와의 관계를 나타내는 정보를 1비트의 정보로 하고, 이 정보를 2H 지연하여, 색신호선택을 위한 정보로서 사용하므로서, 라인간의 상태를 보다 정확하게 검출할 수 있으며, 또한 지연회로를 구성하는 메모리양도 1비트분의 2H의 기이만큼 증가할뿐이므로, 회로규모의 증가가 적어도 된다고 하는 뛰어난 효과가 있다.
이하 본 발명의 제 3 실시예인 NTSC용의 영상신호분리장치에 대해서, 도면을 참조하면서 설명한다. 제 13 도는, 본 발명의 Y/C 분리장치를 도시한 블록선도이다. 제 13 도에 있어서, (39)는, 제 6 지연회로로 지연시간은 1수평기간이다. (40)은, 색신호대역을 통과시키는 제 1의 BPF(제 1 대역통과필터)이다. (41)은, 제 2의 BPF(제 2 대역통과 필터)로, 특성은 제 1의 BPF(40)와 동일하다. (42)은 제 7 지연회로로 지연시간은 1수평기간이다. (43), (44), (47) 및 (50)은 연산회로이다. (45), (46) 및 (48)은
Figure kpo00001
을 곱하는 승산회로이다. (51)은 선택회로, (49)는 절환회로이다.
이상과 같이 구성된 Y/C 분리장치에 대하여, 제 13 도를 참조하면서, 그 동작을 이하 설명한다.
영상신호는, 제 1의 BPF(40)에 의하여 색신호대역성분이 분리된 신호(A)가 출력된다. 또한 영상신호는 제 6 지연회로(39)에 의하여 1 수평기간 지연된다. 제 6 지연회로의 출력은, 제 2의 BPF(41)로부터 출력된 신호(B)는 제 7 지연회로(42)에 의하여 1수평기간 지연된다. 제 7 지연회로(42)의 출력되는신호를 신호(C)로 한다. 감산기(43)로 신호(B)에서 신호(C)가 감산되고, 감산된 출력은 승산회로(42)로
Figure kpo00002
을 곱하여, 승산회로(45)의 출력은
Figure kpo00003
로 된다. 또, 감산회로(44)로 신호(B)에서 신호 (A)가 감산되고, 감산된 출력은 승산회로(46)로
Figure kpo00004
을 곱하여, 승산회로(45)의 출력은
Figure kpo00005
)로 된다. 또한 연산회로(47)에서, 승산회로(45)의 출력과 승산회로(46)의 출력은 가산하고, 가산된 출력은 승산회로(48)로
Figure kpo00006
을 곱하여, 승산회로(48)의 출력은
Figure kpo00007
로 된다. 그리고, 승산회로(45), (46), (48)의 출력 및 신호(B)는, 절환회로(49)에 입력된다. 또한, 신호(A), (B), (C)는 선택회로(51)에 입력된다. 선택회로(51)에서는, 신호(A), (B), (C)의 신호에 따라서, 색신호출력으로서,
Figure kpo00008
의 4개의 신호중에서 한개의 신호를 선택하기 위하여 선택결정하는 제어신호를 출력하여, 절환회로(49)에 입력한다. 절환회로(49)에서는, 선택회로(51)로부터 출력된 제어신호에 따라서, 승산회로(45), (46), (48)의 출력 및 신호(B)중에서 한개의 신호를 출력하여 색신호출력으로 한다. 감산회로(50)에서는, 제 1 지연회로(39)의 출력으로부터 상기 절환회로(49)에 의하여 출력되는 색신호출력을 감산하므로서, 휘도신호출력으로 한다.
다음에 선택회로(51)의 주요부에 대해서 제 14 도를 참조하면서 설명한다. 선택회로(51)는 변환회로(52), 제 8 지연회로(53), 제 9 지연회로(54), 선택결정회로(55)로 구성되어 있다.
변환회로(52)의 주요부를 제 15 도에 도시한다. 변환회로(52)는, 가산기(68), (70), 감산기(69), (74), (75), (76), (77), 절대치회로 (71), (72), (73) 및 EX-OR 게이트(78)로 구성되어 있다. 변환회로(52)에는, 신호(A), (B), (C)가 입력된다. 변환회로(52)에는 소정의 크기로 결정되어 있는 기준레벨(D)을 가지고 있다. 가산기(68)에서 신호(B+A)를 계산하고, 절대치회로(71)에서 신호(B+A)의 절대치를 계산하고, 감산기(74)에서, 신호(B+A)의 절대치로부터 기준레벨(D)을 감산한다. 감산기(74)의 출력의 최상위비트(MSB)가 부호를 나타낸다. 부호가 정(+)일때에는 상기 MSB는 L이고, 부호가 부(-)일때에는, 상기 MSB는 H로 된다. 감산기(74)의 출력의 최상위비트를 제어신호(F1)로서 출력한다. 가산기(70)에서 신호(B+C)를 계산하고, 절대치회로(73)에서 신호(B+C)의 절대치를 계산하고, 감산기 (76)에서 신호(B+C)의 절대치로부터 기준레벨(D)을 감산한다. 감산기(76)의 출력부호를 나타내는 MSB를 제어신호(F2)로서 출력한다. 감산기(69)에서 신호(A-C)를 계산하고, 절대치회로(72)에서 신호(A-C)의 절대치를 계산하고, 감산기(75)에서 신호(A-C)의 절대치로부터 기준레벨(D)을 감산한다. 감산기(75)의 출력부호를 나타내는 MSB를 제어신호(F4)로서 출력한다. 감산기(77)에서, 절대치회로(73)의 출력(신호(B+C)의 절대치)으로부터 절대치회로(71)의 출력(신호(B+A)의 절대치)을 감산한다. 감산기(77)의 출력부호를 나타내는 MSB를 제어신호(F6)로서 출력한다. 가산기(68)의 출력부호를 나타내는 MSB와 가산기(70)의 출력부호를 나타내는 MSB를 EX-OR 게이트(78)에 입력하고, EX-OR 게이트(78)의 출력을 제어신호(F7)로서 출력한다.
변환회로(52)로부터 출력되는 제어신호(F1), (F2), (F3), (F4), (F6), (F7)은 선택결정회로(55)에 입력된다. 또한, 제어신호(F2)는 제 8 지연회로(53)에 의하여 1 수평기간지연된다. 제 8 지연회로(53)의 출력(F3)은 선택결정회로(55)에 입력된다. 제어신호(F4)는, 제 9 지연회로(54)에 의하여 1수평기간 지연된다. 제 9 지연회로의 출력(F5)은 선택결정회로(55)에 입력된다. 선택결정회로(55)는, 입력되는 제어신호(F1), (F2), (F3), (F4), (F5), (F6), (F7)의 내용에 따라서, 색신호 선택출력을 신호
Figure kpo00009
중에서 하나의 신호를 선택하는 논리회로로 되어 있다. 다음 페이지에, 선택결정회로(55)의 구체적인 논리표를 나타낸다. 제 16 도에 선택결정회로(55)의 구체적인 회로도를 도시한다. 선택결정회로(55)는, 인버어터(79)~(86), AND 게이트(87)~(97), OR 게이트 (98)~(101)에 의하여 구성되어 있다. 제 16 도의 회로구성은, 다음 페이지의 논리표를 만족하는 구성으로 되어 있다.
Figure kpo00010
제 17 도 및 제 18 도는 제 13 도 및 제 14 도에 도시되어 있는 각 블록의 입출력 신호를 나타내는 신호파형을 도시한다. 제 17 도에 도시한 바와 같은, 1 라인만 색이 들어 있지 않은 신호가 일정한 색이 들어 있는 신호중에 있어서도 (F1)에서부터 (F5)까지의 조건을 봄으로써, 그 라인 1개만이 다른 라인의 내용과 다른 것을 판별할 수 있다. 시각 t1~t2사이의 기간에서는, 신호(B)만이 색이 들어 있지 않고 다른 신호부에는 색이 들어 있다. C를 1H 지연한 신호를 (D)라고 한다. 이때, (B)와 (A)의 관계를 나타내는 (F1)은 정((B)와 (A)사이의 변화가 크다), (B)와 (C)의 관계를 나타내는 (F2)는 정((B)와 (C)사이의 변화가 크다), (C)와 (D)의 관계를 나타내는 (F3)는 부((C)와 (D)사이의 변화가 작다), (A)와 (C)의 관게를 나타내는 (F4)는 부((C)와 (D)사이의 변화가 작다), (B)와 (D)의 관계를 나타내는 (F5)은 정((B)와 (D)사이의 변화가 크다)이라고 하는 관계로부터 신호(B)만이 다른 라인의 신호와 다르다고 판단할 수 있기 때문에, 색신호 출력으로서, (B)를 선택하고 있다.
또한, 제 18 도에 도시한 바와 같이, Y의 고역성분이 있는 부분에서부터 없는 부분으로 변화하고 있는 부분(t1~t2사이의 기간)에 대해서도, 정확하게 판별할 수 있다. (C)를 1H 지연시킨 신호를 (D)로 하면, (B)와 (A)의 관계를 나타내는 (F1)은 정((B)와 (A)사이의 변화가 크다), (B)와 (C)의 관계를 나타내는 (F2)는 정((B)와 (C)사이의 변화가 크다), (A)와 (C)의 관게를 나타내는 (F4)는 정(A)와 (C)사이의 변화가 크다), (B)와 (D)의 관계를 나타내는 (F5)은 정((B)와 (D)사이의 변화가 크다)이라고 하는 관계에서 신호(B)에서부터 (D)사이에 Y의 고역의 세로선성분이 있으며, (A)는, (B)에서부터 (D)의 신호와 다르다고 판단할 수 있기 때문에, 색신호출력으로서,
Figure kpo00011
를 선택하고 있다.
이상과 같이, (C)를 1H 지연시킨 신호(D)와 (B), (D)와 (C)관계를 봄으로서, 신호내용의 분석을 보다 세밀하게 할 수 있으므로, 보다 올바른 선택을 하는 일이 가능하다.
이상과 같이 본 실시예에 의하면, 선택회로에 있어서, 처리해야할 현재 신호와, 1H 전의 신호, 2H 전의 신호 및 1H 부의 신호로부터, 각신호의 관게를 나타내는 7가지의 정보를 작성하고, 이 7가지의 정보내용에 따라서 색신호출력을 선택하므로서, 보다 정확한 적응형의 Y/C 분리장치를 실현할 수 있으며, 또한 2H전의 신호에 대해서는 라인간의 관계를 나타내는 정보만을 지연시키고 있기 때문에, 메모리의 증가량이 적어도 된다고 하는 뛰어난 효과를 얻을 수 있다
이상과 같이 본 발명에 의하면, 영상신호를 Y/C 분리할때에, 어느신호와, 그 신호를 지연한 신호와의 관계를 나타내는 정보를 n(n은 정수)비트의 정보로하고, 이 정보를 m(m은 정수)수평기간 지연시킨후, 색신호선택을 위한 정보로서 사용하므로서, 라인간의 상태를 보다 정확하게 검출할 수 있으며, 보다 정확한 Y/C 분리가 가능해지고, 또한 지연회로를 구성하는 메모리량도 n 비트분의 m 수평기간의 길이만큼 증가할뿐이므로, 회로규모의 증가도 적어도 된다고 하는 뛰어난 효과를 얻을 수 있다.

Claims (7)

  1. 영상신호를 디지틀신호(1A)로 변환하는 애널로그/디지틀변환기(1)와, 이 애널로그/디지틀변환기에 의하여 디지틀신호로 변환된 영상신호로부터 색신호 대역을 통과시키는 대역통과필터(2)와, 대역통과필터로부터 출력된 제 1의 색신호(1B)를 n(n은 정수)수평기간 지연시키는 제 1 지연회로(3)와, 상기 제 1의 색신호(1B)와 제 1 지연회로로부터 출력되는 제 1의 색신호(1C)를 가산하는 제 1 연산회로(4)와, 제 1 연산회로로부터 출력되는 결과(1E)를 소정의 종류로 이루어진 상관치(1F)로 변환하는 변환회로(5)와, 상기 변환회로로부터 출력되는 상관치를 m(m은 정수)수평기간 지연시키는 제 2 지연회로(6)와, 상기 제 1의 색신호(1B)에서 제 1 지연회로로부터 출력되는 제 1 색신호(1C)를 감산하여 1/2배하는 제 2 연산회로(7), (8)와, 제 2 연산회로로부터 출력되는 제 2의 색신호(1D)와 상기 제 1 색신호(1B)중에서 한개의 신호를 출력하기 위하여 절환하는 절환회로(10)와 , 상기 절환회로를 절환하기 위하여 상기 변환회로(5)로부터 출력된는 상관치(1F)와 상기 제 2 지연회로(6)로부터 출력되는 상관치(1G)로부터 결정하는 선택결정회로(9)를 구비하므로서 상기 절환회로(10)로부터 신호(1I)를 제 3의 색신호로 출력하고, 상기 영상신호(1A)로부터 상기 제 3 색신호(1I)를 감산하는 것을 휘도신호(1J)로 출력하고, 제 3의 색신호(1I)를 색신호로 출력하는 것을 특징으로 하는 영상신호분리장치.
  2. 제 1 항에 있어서, 제 1 지연회로(3)의 길이를 1수평기간으로 하고, 제 2 지연회로(6)의 길이를 1수평기간으로 하고, 변환회로(5)로부터 출력되는 상관치(1F)는 상관있음 및 상관없음을 나타내는 2진신호로 하고, 선택결정회로(9)의 내용이 변환회로의 출력이 상관있음을 나타낼 때에는 제 2의 색신호(1D)를 선택하고, 변환회로의 출력이 상관없으며 제 2 지연회로(6)의 출력이 상관없을때에도 제 2의 색신호(1D)를 선택하고, 변환회로의 출력이 상관없으며 제 2 지연회로(6)의 출력이 상관있을때에는 제 1의 색신호(1B)를 선택하는 것을 특징으로 하는 영상신호분리장치.
  3. 제 1 항에 있어서, 제 1 지연회로(3)의 길이를 2수평기간으로 하고, 제 2 지연회로(6)의 길이를 2수평기간으로 하고, 변환회로(5)로부터 출력되는 상관치(1F)는 상관있음 및 상관없음을 나타내는 2진신호로 하고, 선택결정회로(9)의 내용이 변환회로의 출력이 상관있을 때에는 제 2의 색신호(1D)를 선택하고, 변환회로의 출력이 상관없으며, 제 2 지연회로(6)의 출력이 상관없을때에도 제 2의 색신호(1D)를 선택하고, 변환회로의 출력이 상관없으며, 제 2 지연회로(6)의 출력이 상관있을때에는 제 1의 색신호(1B)를 선택하는 것을 특징으로 하는 영상신호분리장치.
  4. 입력애널로그 영상신호를 디지틀영상신호(2A)로 변환하는 애널로그/디지틀변환기(20)와, 이 애널로그/디지틀변환기에 의하여 디지틀신호(2A)로 변환된 영상신호를 n(n은 정의 정수)수평기간 지연시키는 제 3 지연회로(21)와, 상기 디지틀영상신호(2A)를 입력으로 하고 그 색신호대역성분을 통과시키는 제 1 대역통과필터(22)와, 상기 제 3 지연회로(21)로부터 출력되는 디지틀영상신호(2B)를 입력으로하여 그 색신호대역성분을 통과시키는 제 2 대역통과필터(23)와, 상기 제 1 대역통과필터(22)의 출력신호(2C)와 상기 제 2 대역통과필터(23)의 출력신호(2D)를 가산하는 제 1 연산회로(24)와, 상기 제 1 연산회로(24)의 출력의 레벨에 따라서 소정의 종류로 이루어진 상관치(2G)로 변환하는 변환회로(25)와, 상기 변환회로(25)로부터 출력되는 상관치출력(2G)을 m(m은 정의 정수)수평기간 지연시키는 제 4 지연회로(26)와, 상기 제 4 지연회로(26)로부터 출력되는 상관치를 l(l은 정의 정수)수평기간 지연시키는 제 5 지연회로(27)와, 상기 제 2 대역통과필터(23)의 출력신호(2D)로부터 상기 제 1 대역통과필터(22)의 출력신호를 감산하는 제 2 연산회로(28)와, 상기 제 2 연산회로(28)의 출력에 1/2배로 승산하는 제 3 연산회로(29)와, 상기 제 3 연산회로(29)의 출력신호(2E)와 상기 제 2 대역통과필터(23)의 출력신호(2D)중에서 하나의 신호를 선택신호(2J)에 따라서 출력하는 절환회로(31)와, 상기 제 4 지연회로(26)로부터 출력되는 상관치와 상기 제 5 지연회로(27)로부터 출력되는 상관치(2I)를 입력하여 상기 절환회로(31)에 선택회로(2J)를 출력하는 선택결정회로(30)와, 상기 제 1 지연회로(21)의 출력영상회로(2B)로부터 상기 절환회로(31)의 출력신호(2K)를 감산하는 제 4 연산회로(32)를 구비함으로써 상기 절환회로(31)의 출력신호(2K)은 색신호를 출력하고 상기 제 4 연산회로(32)의 출력은 휘도신호로 출력하는 것을 특징으로 하는 영상신호분리장치.
  5. 제 4 항에 있어서, 제 3 지연회로(21)의 지연량은 2수평기간으로 하고, 제 4, 제 5 지연회로(26), (27)의 지연량은 1수평기간으로 하고, 변환회로(25)로부터 출력되는 상관치(2G)는 소정의 레벨이상인지의 여부에 따라서 상관있음 및 상관없음을 나타내는 2진신호로 하고, 상기 변환회로(25)의 출력(2G)이 상관있음을 나타내는 신호일때와 상기 변환화로(25)의 출력(2G)이 상관없음을 나타내는 신호이며 제 4 지연회로(26)의 출력이 상관없음을 나타내는 신호이며 제 5 지연회로(27)의 출력(2I)이 상관없음을 나타내는 신호일때는 선택결정회로(30)는 제 3 연산회로(29)의 출력신호(2E)를 선택출력시키는 선택신호(2J)를 절환회로에 공급하고, 상기 변환회로(25)의 출력(2G)이 상관없음을 나타내는 신호이며 상기 제 5 지연회로(27)의 출력(2I)이 상관있음을 나타내는 신호일때와 상기 변환회로(25)의 출력(2G)이 상관없음을 나타내는 신호이며 상기 제 4 지연회로(26)의 출력이 상관있음을 나타내는 신호일때에는 상기 선택결정회로(30)는 상기 제 2 대역통과필터(23)의 출력신호(2D)를 선택출력시키는 선택신호(2I)를 절환회로(31)에 공급하는 것을 특징으로 하는 영상신호분리장치.
  6. 영상신호로부터 휘도신호와 색신호를 적응적으로 분리하기 위하여, 색신호출력으로서 복수의 선택이 가능한 장치에 있어서, 상기 색신호출력의 선택을 행하는 선택회로(51)의 구성이, 상기 선택회로에 입력되는 영상신호(A), (B), (C)가, 색대역신호를 통과시키는 대역통과필터(40), (41)를 통과한 것이고, 상기 영상신호간의 시간간격의 n수평기간씩 떨어져 있는 복수의 영상신호의 관계를 소정의 종류로 이루어진 상관치로 변환하는 변환회로(52)와, 상기 변환회로(52)로부터 출력되는 상관치(F2), (F4)를 n(n은 정수)수평기간 지연시켜서 1수평기간마다 출력하는 지연회로(53), (54)와, 상기 지연회로(53), (54)로부터 출력된 1개이상의 상관치(F3), (F5)와 상기 선택회로에 입력된 복수의 영상신호 (F2), (F4), (F1), (F6), (F7)로 부터 색신호의 선택을 행하여, 선택결과에 따른 제어신호를 출력하는 선택결정회로(55)로 이루어진 것을 특징으로 하는 영상신호분리장치.
  7. 제 6 항에 있어서, 선택회로(51)에 입력되는 영상신호 (A), (B), (C)가 3가지이고, 또한 3가지 모두 색신호 대역을 통과시키는 대역통과필터(40), (41)를 통과한 것이고, 제 1 신호(B)가 현재 처리해야할 신호이고, 제 2 신호(A)가 제 1 신호(B)보다 1H전의 신호이고, 제 3 신호(C)가 제 1 신호(B)보다 1H후의 신호이고, 상기 지연회로의 길이가 1H인 것을 특징으로 하는 영상신호분리장치.
KR1019880017676A 1987-12-28 1988-12-28 영상신호분리장치 KR920003732B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP87-331957 1987-12-28
JP62331957A JP2537933B2 (ja) 1987-12-28 1987-12-28 映像信号分離装置
JP62-331957 1987-12-28
JP63026102A JPH01202092A (ja) 1988-02-05 1988-02-05 輝度信号/色信号分離装置及び磁気記録再成装置
JP88-26102 1988-02-05
JP63-26102 1988-02-05

Publications (2)

Publication Number Publication Date
KR890011448A KR890011448A (ko) 1989-08-14
KR920003732B1 true KR920003732B1 (ko) 1992-05-09

Family

ID=26363840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880017676A KR920003732B1 (ko) 1987-12-28 1988-12-28 영상신호분리장치

Country Status (4)

Country Link
US (1) US5025311A (ko)
EP (1) EP0322890B1 (ko)
KR (1) KR920003732B1 (ko)
DE (1) DE3889312T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720265B2 (ja) * 1988-11-04 1995-03-06 三菱電機株式会社 映像信号処理回路
JPH03112288A (ja) * 1989-09-27 1991-05-13 Toshiba Corp 映像信号処理回路
JP2840783B2 (ja) * 1990-03-08 1998-12-24 ソニー株式会社 ロジカルコムフィルタ
JP2558922B2 (ja) * 1990-05-15 1996-11-27 三菱電機株式会社 Y/c分離装置
KR930003177B1 (ko) * 1990-06-29 1993-04-23 삼성전자 주식회사 휘도신호와 색신호 분리용 패턴 적응형 디지탈 콤 필터
JPH04252696A (ja) * 1991-01-29 1992-09-08 Matsushita Electric Ind Co Ltd 輝度信号色信号分離装置
US5267027A (en) * 1991-04-30 1993-11-30 Sanyo Electric Co., Ltd. Comb filter-type Y/C separator circuit
MY123791A (en) * 1996-11-01 2006-06-30 Matsushita Electric Ind Co Ltd 2- line yc separation device
JP3980692B2 (ja) * 1996-12-21 2007-09-26 ソニー株式会社 クシ形フィルタおよび映像機器
EP1057348B1 (en) 1998-02-27 2002-08-07 Matsushita Electric Industrial Co., Ltd. Luminance signal and chrominance signal separating circuit
JP2008098917A (ja) * 2006-10-11 2008-04-24 Denso Corp 信号分離装置
JP4935288B2 (ja) * 2006-10-11 2012-05-23 株式会社デンソー 信号分離装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178609A (en) * 1977-10-25 1979-12-11 The Magnavox Company Comb filter having improved luminance response
JPS58111596A (ja) * 1981-12-25 1983-07-02 Sony Corp 信号処理回路
US4734758A (en) * 1985-04-25 1988-03-29 Matsushita Electric Industrial Co., Ltd. Signal processing circuit
JPS61290892A (ja) * 1985-06-19 1986-12-20 Oki Electric Ind Co Ltd テレビ信号y/c分離回路
JPS62152290A (ja) * 1985-12-26 1987-07-07 Matsushita Electric Ind Co Ltd 輝度信号・色信号分離回路
US4814863A (en) * 1987-06-09 1989-03-21 Matsushita Electric Industrial Co., Ltd. Detection and concealing artifacts in combed video signals
US4922331A (en) * 1987-06-23 1990-05-01 Sony Corporation Color video signal reproducing apparatus having trap circuit and comb-filter for filtering a chrominance signal band of a wide band luminance signal
US4809060A (en) * 1987-09-10 1989-02-28 Rca Licensing Corporation Hanging dot reduction arrangement

Also Published As

Publication number Publication date
EP0322890B1 (en) 1994-04-27
KR890011448A (ko) 1989-08-14
DE3889312T2 (de) 1994-11-17
DE3889312D1 (de) 1994-06-01
EP0322890A1 (en) 1989-07-05
US5025311A (en) 1991-06-18

Similar Documents

Publication Publication Date Title
KR910009881B1 (ko) 이동 검출회로
US4639784A (en) Video signal recursive filter adaptively controlled responsive to the history of image motion
KR920003732B1 (ko) 영상신호분리장치
US4647968A (en) Analog-to-digital conversion system as for a narrow bandwidth signal processor
KR910004290B1 (ko) 복합 텔레비젼 신호의 신호분리회로
US5051818A (en) Video signal processing apparatus
JPH0834598B2 (ja) 信号遷移強調装置
GB2144302A (en) Signal processing circuit
EP0107463B1 (en) Digital television system with error correction
KR940001841B1 (ko) 신호분리장치
KR100642083B1 (ko) 표준ㆍ비표준신호 판정회로
KR930008184B1 (ko) 휘도/색신호 분리 회로
JP2529834B2 (ja) ビデオ信号処理装置
KR920000985B1 (ko) 신호 분리 시스템
GB2163025A (en) A dynamic comb type separating filter of luminance and chrominance signals of PAL system
US4984070A (en) Picture quality improving apparatus capable of reducing deterioration of interpolated signal
US5523797A (en) Luminance signal and color signal separating circuit
KR940002935B1 (ko) 색신호 보정회로
EP0340656A2 (en) Signal combining circuitry
JPH02165794A (ja) 映像信号分離装置
JP2993786B2 (ja) クロスカラー抑圧回路及びテレビジョン受像機
JP2537933B2 (ja) 映像信号分離装置
JP3281942B2 (ja) Y/c分離装置
JPH0469477B2 (ko)
KR950004652Y1 (ko) 휘도 및 색신호분리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020502

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee