KR910017765A - 화합물 반도체 논리회로와 바이폴라 트랜지스터회로 사이에 설치된 인터페이스 회로 - Google Patents

화합물 반도체 논리회로와 바이폴라 트랜지스터회로 사이에 설치된 인터페이스 회로 Download PDF

Info

Publication number
KR910017765A
KR910017765A KR1019910004346A KR910004346A KR910017765A KR 910017765 A KR910017765 A KR 910017765A KR 1019910004346 A KR1019910004346 A KR 1019910004346A KR 910004346 A KR910004346 A KR 910004346A KR 910017765 A KR910017765 A KR 910017765A
Authority
KR
South Korea
Prior art keywords
terminal
transistor
power supply
supply voltage
schottky barrier
Prior art date
Application number
KR1019910004346A
Other languages
English (en)
Other versions
KR930009151B1 (ko
Inventor
요시아끼 가네꼬
Original Assignee
세끼사와 요시
후지쓰 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 요시, 후지쓰 가부시끼 가이샤 filed Critical 세끼사와 요시
Publication of KR910017765A publication Critical patent/KR910017765A/ko
Application granted granted Critical
Publication of KR930009151B1 publication Critical patent/KR930009151B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018535—Interface arrangements of Schottky barrier type [MESFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

화합물 반도체 논리회로와 바이폴라 트랜지스터회로 사이에 설치된 인터페이스 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (20)

  1. GaAs 논리회로로 부터의 입력신호를 받고, 완충된 입력신호를 출력하기 위한 입력 버퍼장치(18, 23)와; 전기한 완충된 입력신호로 부터의 구동신호를 발생하게 하고, 전기한 입력 버퍼장치에 작동적으로 결합된 출력 구동장치(11A, 11B)와; 전기한 구동신호를 받기 위하여 연결할 수 있는 게이트와 제 1 전력 공급전압(GND)을 받기 위하여 연결할 수 있게한 제 1 단자와 그리고 제 2 단자를 갖는 출력 트랜지스터(TO)와; 전기한 출력 트랜지스터의 전기한 제 2 단자와 바이폴라 트랜지스터 회로에 연결된 출력단자(OUT)와; 게이트를 가진 제 1숏트키 캐리어 트랜지스터(T4)를 갖는 출력레벨 조정장치(13A, 13B)와 전기한 숏트키 배리어 트랜지스터의 게이트와 전기한 출력 트랜지스터의 게이트에 연결된 제 1 단자와 전기한 숏트키 배리어 트랜지스터의 제 2 단자와 연결되어 정전압을 발생시키는 제 2 단자를 포함하는 것을 특징으로 하는 인터페이스 회롤르 포함하는 화합물 반도체 논리회로와 바이폴라 트랜지스터 회로사이에 설치된 인터페이스 회로.
  2. 청구범위 제 1항에 있어서, 전기한 제 1 전력 공급전압과 음극을 받기 위하여 연결할 수 있는 양극을 갖는 제 1 전력 다이오드(DR2)아; 전기한 제1전력 공급전압보다 낮은 제2전력 공급전압(Vss1)을 받기 위하여 연결할 수 있는 게이트와, 전기한 제 1 다이오드의 음극과 전기한 제 1 숏트키 배리어 트랜지스터의 제 2 단자에 연결된 제 1 단자와 전기한 제 2 전력 공급전압을 받기 위하여 연결할 수 있는 제 2 단자를 갖는 제 2 숏트키 배리어 트랜지스터(T5)를 포함하는 전기한 출력레벨 조정장치(13A, 13B)를 특징으로 하는 인터페이스 회로.
  3. 청구범위 제 2항에 있어서, 역전류가 전기한 제 2 및 제 1 숏트키 배리어 트랜지스터를 통해서 통과하는 것을 방지하므로써 제 1 숏트키 배리어 트랜지스터를 역전류로 인한 파손으로부터 방지하는 보호장치(14)를 포함하는 출력레벨 조정장치 (13B)를 특징으로 하는 인터페이스 회로.
  4. 청구범위 제 2항에 있어서, 전기한 제 1숏트키 배이러 트랜지스터(T4)는 증진형 전계효과 트랜지스터이고; 전기한 제 2 숏트키 배이러 트랜지스터(T5)는 디프리션형 전계효과 트랜지스터라는 것을 특징으로 하는 인터페이스 회로.
  5. 청구범위 제 2항에 있어서, 전기한 제 1 다이오드(DR2)가 레벨 시프트 다이오드를 포함하는 것을 특징으로 하는 인터페이스 회로.
  6. 청구범위 제 2항에 있어서, 전기한 출력 트랜지스터의 게이트에 연결된 제 1 단자와, 전기한 제 2 전력 공급전압을 받기 위하여 연결할 수 있는 제 2단자를 가진 캐피시터(C)를 포함한 전기한 출력레벨 조정장치(13A, 13B)를 특징으로 하는 인터페이스 회로.
  7. 청구범위 제 2항에 있어서, 전기한 제 1전력 공급전압을 받기 위하여 연결할 수 있는 제 1 단자와, 전기한 제 3숏트키 배리어 트랜지스터의 제 2단자와 전기한 출력 트랜지스터(TO)에 연결된 제 2 단자와 게이트를 갖는 제 3 숏트키 배리어 트랜지스터(T1)과; 전기한 출력 트랜지스터의 게이트에 연결된 제 1단자와, 제 4숏트키 배리어 트랜지스터의 제 1 단자에 연결된 게이트와, 그리고, 제 2 단자를 갖는 제 4 숏트키 배리어 트랜지스터(T2)와; 전기한 제 4 숏트키 배리어 트랜지스터의 제 2 단자에 연결된 제 1 단자와, 전기한 제 2 전력 공급전압을 받기 위하여 연결할 수 있는 제 2단자와, 전기한 완충된 입력신호를 받기 위하여 연결할 수 있는 게이트를 갖는 제 5 숏트키 배리어 트랜지스터(T3)을 포함한 전기한 출력 구동장치(11A)를 특징으로 하는 인터페이스 회로.
  8. 청구범위 제 3항에 있어서, 전기한 제 1 숏트키 배리어 트랜지스터(T4)의 제 2단자에 연결된 양극과, 전기한 제 2숏트키 배리어 트랜지스터(T5)의 제 1단자에 연결된 음극을 갖는 제 2 다이오드(DR3)를 포함하는 전기한 보호장치(14)를 특징으로 하는 인터페이스 회로.
  9. 청구범위 제 8항에 있어서, 전기한 제 1 다이오드(DR2)의 음극에 연결된 양그과, 전기한 제 2 숏트키 배리어 트랜지스터(T5)의 제 1단자에 연결된 음극을 갖는 제 3 다이오드(DR4)를 포함한 전기한 보호장치(14)를 특징으로 하는 인터페이스 회로.
  10. 청구범위 제 8항에 있어서, 전기한 출력 트랜지스터의 게이트에 연결된 제 1 단자와, 전기한 제 2 전력 공급전압을 받기 위하여 연결할 수 있는 제 2 단자를 갖는 캐패시터(C)를 포함한 전기한 출력레벨 조정장치(13B)를 특징으로 하는 인터페이스 회로.
  11. 청구범위 제 1항에 있어서, 전기한 제 1 전력 공급전압(GND)과 전기한 제 1 전력 공급전압 보다 낮은 제 2 전력 공급전압(Vss1)을 받기 위하여 연결할 수 있고, 전기한 제 1 전력공급전압과 전기한 제 2 전력 공급전압으로 부터 정전압을 발생하기 위한 장치들을 포함한 전기한 출력레벨 조정장치(13A, 13B)를 특징으로 하는 인터페이스 회로.
  12. 청구범위 제 11항에 있어서, 입력 버퍼장치가 전기한 제 1전력 공급 전압과 전기한 제 1 전력 공급전압(GND)보다 낮은 제 3전력 공급전압(Vss2)을 받을 수 있게 전기한 입력 버퍼장치(18)가 연결되어 있는 것을 특징으로 하는 인터페이스 회로.
  13. 청구범위 제 11항에 있어서, 전기한 입력 버퍼장치가 전기한 제 1 전력 공급전압(GND)과 전기한 제 2전력 공급전압(Vss1)을 받을 수 있게 전기한 입력 버퍼장치(23)가 연결되어 있는 것을 특징으로 하는 인터페이스 장치.
  14. 청구범위 제 11항에 있어서, 전기한 제 1 전력 공급전압(GND)과 전기한 제 2 전력 공급전압(Vss1)을 받기 위하여 연결할 수 있게 하고, 전기한 완충된 입력신호를 받고, 전기한 완충된 입력신호로 부터의 레벨 이동된 신호를 발생하게 하고, 전기한 레벨 이동된 신호를 전기한 출력 구동장치(11A, 11B)에 보내는 레벨 시프팅 장치(17)를 포함하는 것을 특징으로 하는 인터페이스 회로.
  15. 청구범위 제 14항에 있어서, 전기한 제 1 전력 공급전압(GND)를 받기 위하여 연결된 제 1단자와, 전기한 완충된 입력신호를 받기 위하여 연결할 수 있는 제 2 단자 및 게이트를 갖는 제 2 숏트키 배리어 트랜지스터(T1)와; 전기한 제 2 숏트키 배리어 트랜지스터의 제 2 단자에 연결된 양극과, 전기한 출력 구동장치(13A, 13B)에 연결된 음극을 갖는 레벨 시프트 다이오드(DR5)와; 그리고 전기한 레벨 시프트 다이오드의 음극에 연결된 제 1 단자와, 전기한 제 2 전력 공급전압(Vss1)을 받기 위하여 연결할 수 있는 제 2단자와, 전기한 제 2 전력 공급전합을 받기 위하여 연결할 수 잇는 게이트를 갖는 제 4 숏트키 배리어 트랜지스터(T0)를 갖는 제 2 숏트키 배리어 트랜지스터(T1)을 포함하는 전기한 레벨 시프팅 장치(11A)를 특징으로 하는 인터페이스 회로.
  16. 청구범위 제 13항에 있어서, 전기한 제 1 전력 공급전압(GND)를 받기 위하여 연결할 수 있는 제 1단자와, 전기한 제 2숏트키 배이러 트랜지스터의 게이트에 연결된 게이트와 제 2단자를 갖는 제 2 숏트키 배리어 트랜지스터(T15)와; 전기한 제 2 숏트키 배리어 트랜지스터의 제 2단자에 연결된 제 1 단자와, 전기한 제 2전력 공급전압(Vss1)에 연결할 수 있는 제 2 단자와, 전기한 입력신호를 받기 위하여 연결할 수 있는 게이트를 갖는 제 3 숏트키 배리어 트랜지스터(T16)와; 전기한 제 2 숏트키 배리어 트랜지스터의 제 2 단자에 연결된 게이트와, 전기한 제 1 전력 공급전압을 받기 위하여 연결할 수 있는 제 1 단자와, 전기한 출력 구동장치(11A, 11B)에 연결된 제 2 단자를 갖는 제 4 숏트키 배리어 트랜지스터(T13)와; 그리고 전기한 제 4 숏트키 배리어의 제 2 단자에 연결된 제 1단자와, 전기한 제 2 전력 공급전압(Vss1)을 받기 위하여 연결할 수 있는 제 2 단자와, 전기한 제 2 전력 공급전압을 받기 위하여 연결할 수 있는 게이트를 갖는 제 5 숏트키 배리어 트랜지스터(T14)를 포함하는 전기한 입력 버퍼장치(23)를 특징으로 하는 인터페이스 회로.
  17. 청구범위 제 1항에 있어서, 전기한 입력 버퍼장치(18, 23)와 전기한 출력 트랜지스터(T0)의 게이트 사이에 연결되어, 전기한 출력 구동장치(11A, 11B)와 함께 전기한 완충된 입력신호에 대응하여 전기한 출력 트랜지스터를 구동하기 위한 슈퍼 버퍼장치(T6, T7, T8)를 또한 포함하는 것을 특징으로 하는 인터페이스 회로.
  18. 청구범위 제 1항에 있어서, 전기한 출력 트랜지스터를 통해서 역전류가 통과하는 것을 방지하기 위한 보호장치(12)를 또한 포함하는 것을 특징으로 하는 인터페이스 회로.
  19. 청구범위 제 1항에 있어서, 전기한 출력 트랜지스터(T0)가 숏트키 배리어 전계효과 트랜지스터라는 것을 특징으로 하는 인터페이스 회로.
  20. 청구범위 제 1항에 있어서, 전기한 출력단자(OUT)가 이미터 결합 논리회로(5)에 연결되어 있는 것을 특징으로 하는 인터페이스 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910004346A 1990-03-20 1991-03-19 화합물 반도체 논리회로와 바이폴라 트랜지스터회로 사이에 설치된 인터페이스 회로 KR930009151B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP?2-70708 1990-03-20
JP2-70708 1990-03-20
JP2070708A JP2774176B2 (ja) 1990-03-20 1990-03-20 半導体集積回路

Publications (2)

Publication Number Publication Date
KR910017765A true KR910017765A (ko) 1991-11-05
KR930009151B1 KR930009151B1 (ko) 1993-09-23

Family

ID=13439357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004346A KR930009151B1 (ko) 1990-03-20 1991-03-19 화합물 반도체 논리회로와 바이폴라 트랜지스터회로 사이에 설치된 인터페이스 회로

Country Status (5)

Country Link
US (1) US5159208A (ko)
EP (1) EP0448269B1 (ko)
JP (1) JP2774176B2 (ko)
KR (1) KR930009151B1 (ko)
DE (1) DE69120566D1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595267A (ja) * 1991-10-02 1993-04-16 Sumitomo Electric Ind Ltd 半導体論理装置
US5352943A (en) * 1992-02-06 1994-10-04 Fujitsu Limited ECL to GaAs logic level shift interface circuit
JPH06188718A (ja) * 1992-12-15 1994-07-08 Mitsubishi Electric Corp 半導体集積回路装置
JP3963597B2 (ja) * 1998-10-06 2007-08-22 新日本無線株式会社 短絡保護回路
WO2009131215A1 (ja) * 2008-04-25 2009-10-29 日本電気株式会社 ドライバー回路
KR20130073669A (ko) * 2011-12-23 2013-07-03 삼성전기주식회사 전원 스위칭 구동 장치, 이를 갖는 역률 보정 장치 및 전원 공급 장치
CN111835334B (zh) * 2019-12-20 2023-07-14 紫光同芯微电子有限公司 一种自动校准swp从接口电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999819A (ja) * 1982-11-27 1984-06-08 Hitachi Ltd 入力インタ−フエイス回路
US4631426A (en) * 1984-06-27 1986-12-23 Honeywell Inc. Digital circuit using MESFETS
US4743782A (en) * 1984-11-09 1988-05-10 Honeywell Inc. GaAs level-shift logic interface circuit
JPS61192123A (ja) * 1985-02-20 1986-08-26 Fujitsu Ltd Ｅｃｌレベル出力バツフア回路
JPS6236918A (ja) * 1985-08-09 1987-02-17 Mitsubishi Electric Corp ガリウム砒素半導体集積回路
US4701643A (en) * 1986-03-24 1987-10-20 Ford Microelectronics, Inc. FET gate current limiter circuits
US4912745A (en) * 1987-05-19 1990-03-27 Gazelle Microcircuits, Inc. Logic circuit connecting input and output signal lines

Also Published As

Publication number Publication date
DE69120566D1 (de) 1996-08-08
JP2774176B2 (ja) 1998-07-09
EP0448269B1 (en) 1996-07-03
EP0448269A2 (en) 1991-09-25
KR930009151B1 (ko) 1993-09-23
US5159208A (en) 1992-10-27
JPH03270408A (ja) 1991-12-02
EP0448269A3 (en) 1991-12-11

Similar Documents

Publication Publication Date Title
US4958089A (en) High output drive FET buffer for providing high initial current to a subsequent stage
JP3069043B2 (ja) パワートランジスタの駆動方法及び回路、並びに該回路を含む集積回路
EP0282702B1 (en) Bifet logic circuit
US4542310A (en) CMOS bootstrapped pull up circuit
JPH069337B2 (ja) 金属半導体電界効果トランジスタを用いた電気回路
US7173473B2 (en) Level-shifting circuitry having “high” output impedance during disable mode
US3900746A (en) Voltage level conversion circuit
JP2796833B2 (ja) 出力段の電流を防止するフィードバックを有する高速論理回路
US4092548A (en) Substrate bias modulation to improve mosfet circuit performance
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
US10727834B2 (en) Level shifter in half bridge GaN driver applications
JPH02214219A (ja) バイポーラｍｏｓ３値出力バッファ
KR910017765A (ko) 화합물 반도체 논리회로와 바이폴라 트랜지스터회로 사이에 설치된 인터페이스 회로
US4490632A (en) Noninverting amplifier circuit for one propagation delay complex logic gates
US6377089B1 (en) Output driver
EP0621693B1 (en) BiCMOS output driver circuit
US20230261658A1 (en) Level shifter circuit of driving device
EP0139904A2 (en) Improved tristate control circuitry for a driver circuit
CA2171052C (en) A tristatable output driver for use with 3.3 or 5 volt cmos logic
CN116683899A (zh) 一种基于氮化镓工艺的高可靠高速电平移位电路
US5451888A (en) Direct coupled FET logic translator circuit
US10847947B2 (en) GaN laser diode drive FET with gate current reuse
KR960030395A (ko) 저전압출력회로 및 반도체장치
KR890007503A (ko) 반도체집적회로
US6184715B1 (en) Bus-hold input circuit adapted for receiving input signals with voltage levels higher than the voltage supply thereof

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030915

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee