KR910014786A - 메모리 pcb의 3채널 동시 악세스 방법 및 장치 - Google Patents
메모리 pcb의 3채널 동시 악세스 방법 및 장치 Download PDFInfo
- Publication number
- KR910014786A KR910014786A KR1019900000301A KR900000301A KR910014786A KR 910014786 A KR910014786 A KR 910014786A KR 1019900000301 A KR1019900000301 A KR 1019900000301A KR 900000301 A KR900000301 A KR 900000301A KR 910014786 A KR910014786 A KR 910014786A
- Authority
- KR
- South Korea
- Prior art keywords
- dma
- receives
- signal
- storage device
- address counter
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 PCB의 블락도, 제2도(가)는 본 발명에 따른 CPU로 부터 PCB기억장치로의 리드/라이트 동작 흐름도.
Claims (2)
- 뱅크 넘버를 선택하여 해당 어드레스의 램으로 부터 데이타를 리드/라이트 하므로서 CPU로 부터의 데이타를 PCB 기억장치로 리드/라이트 하는 수단과, A/D된 데이타를 DMA를 통해 외부 컴퓨터로 전송하는 수단과, 외부 컴퓨터로 부터의 데이타를 PCB기억장치로 라이트 하는 수단을 포함하는 것을 특징으로 하는 메모리 PCB의 3채널 동시 악세스 방법.
- 뱅크 및 어드레스 셀렉션 로직(1)은 외부로부터 클락신호(CLK)를 받는 A/D어드레스 카운터(7)와 DMA제너레이션 로직(9)으로 부터 클락신호(CLK)를 받는 DMA 어드레스 카운터(6)와 콘넥터(JO)(Z80 CPU 모디파이드 스탠다드 버스)로 부터 신호를 받아 그 출력을 기억장치(2,3)로 연결하고 기억장치(2,3) PIO 및 A/D DMA 콘트롤부(10,4)의 콘트롤 신호에 따라 DMA 콘넥터(J2,J3)와 데이타를 주고 받으며 PIO A/D DMA 콘트롤부(10)는 A/D 어드레스 카운터(7)와 DMA어드레스 카운터(6)로 클리어 신호를 주고 DMA 인터럽트 제너레이터 로직(8)은 콘넥터(J3)의 신호를 받아 콘넥터(I0)로 인터럽트 요구신호를 주고 PIO 및 A/D, DMA 콘트롤부(4)를 콘넥터(JO)에서 콘트롤 시그날로 받고 DMA 제너레이션로직(9)으로 일정신호를 주도록 구성된 것을 특징으로 하는 메모리 PCB의 3채널 동시 악세스 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900000301A KR910014786A (ko) | 1990-01-11 | 1990-01-11 | 메모리 pcb의 3채널 동시 악세스 방법 및 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900000301A KR910014786A (ko) | 1990-01-11 | 1990-01-11 | 메모리 pcb의 3채널 동시 악세스 방법 및 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR910014786A true KR910014786A (ko) | 1991-08-31 |
Family
ID=67468199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900000301A KR910014786A (ko) | 1990-01-11 | 1990-01-11 | 메모리 pcb의 3채널 동시 악세스 방법 및 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910014786A (ko) |
-
1990
- 1990-01-11 KR KR1019900000301A patent/KR910014786A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890017611A (ko) | 페이지 모드 메모리에 기억된 정보를 억세스하기 위한 장치 및 방법 | |
| KR890008691A (ko) | 데이타 프로세서 디바이스 | |
| EP0398189A3 (en) | Noncacheable address random access memory | |
| KR960025077A (ko) | 엑스 터미널에서의 피시엠시아이에이 카드 제어기 접속 장치 | |
| KR870011615A (ko) | 부분 서입 제어장치 | |
| KR920004946A (ko) | Vga의 입출력 포트 액세스 회로 | |
| DK462888A (da) | Dataoverfoeringskredsloeb | |
| US6829184B2 (en) | Apparatus and method for encoding auto-precharge | |
| KR910014786A (ko) | 메모리 pcb의 3채널 동시 악세스 방법 및 장치 | |
| KR860004359A (ko) | 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture) | |
| KR890007161A (ko) | 프로세서-메모리 데이타 전송시에 사용되는 다중-비퍼 | |
| DE69433147D1 (de) | Symmetrisches Mehrprozessorsystem mit vereinheitlichter Umgebung und verteilten Systemfunktionen | |
| GB9724033D0 (en) | Method and apparatus for controlling shared memory access | |
| JPH0450625B2 (ko) | ||
| KR920006856A (ko) | 아이비엠피시의 입출력 포트를 통한 디램 억세스 방법 | |
| KR970029028A (ko) | 디지털 시그널 프로세서 | |
| JPS5740790A (en) | Storage control system | |
| JPH0784871A (ja) | 連続アドレスデータ用メモリのアクセス回路 | |
| SU1182529A1 (ru) | Устройство сопряжения процессора с арифметическим расширителем | |
| JPS57207942A (en) | Unpacking circuit | |
| KR950020057A (ko) | 선입력선출력메모리를 2개 이용한 고속 퍼스날컴퓨터 인터페이스 장치 | |
| JPS5748149A (en) | Memory device | |
| ES1021162U (es) | Aparato de interconexion de ordenador. | |
| KR930016890A (ko) | 파이프라인식 버스로 캐쉬 액세스를 수행하는 방법 | |
| JPS5710851A (en) | Status history memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |