ES1021162U - Aparato de interconexion de ordenador. - Google Patents
Aparato de interconexion de ordenador.Info
- Publication number
- ES1021162U ES1021162U ES19929200551U ES9200551U ES1021162U ES 1021162 U ES1021162 U ES 1021162U ES 19929200551 U ES19929200551 U ES 19929200551U ES 9200551 U ES9200551 U ES 9200551U ES 1021162 U ES1021162 U ES 1021162U
- Authority
- ES
- Spain
- Prior art keywords
- output
- address
- pulse
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
APARATO DE INTERCONEXION DE ORDENADOR, PARTICULARMENTE APARATO DE MEMORIA INTERMEDIA PARA INTERCONECTAR UN DISPOSITIVO DE ENTRADA Y UN ORDENADOR, TENIENDO DICHO ORDENADOR UNA SALIDA DE SEÑAL DE UN PRIMER PULSO PARA INICIAR LA LECTURA DE UN BYTE DE DATOS DE ENTRADA DESDE DICHO APARATO DE ENTRADA POR DICHO DISPOSITIVO DE MEMORIA INTERMEDIA, Y UNA SALIDA DE SEÑAL DE UN SEGUNDO PULSO PARA INICIAR LA RECEPCION DE UN BYTE DE DATOS DESDE DICHO APARATO DE MEMORIA INTERMEDIA POR DICHO ORDENADOR, QUE SE CARACTERIZA POR COMPRENDER: -UN DISPOSITIVO DE BUS DE DATOS; -UN DISPOSITIVO CONTROLADOR QUE INCLUYE UN DISPOSITIVO CONTADOR DE ESCRITURA TENIENDO UNA SALIDA DE DIRECCION DE ESCRITURA INCREMENTADA POR DICHA SALIDA DE SEÑAL DEL PRIMER PULSO, UN DISPOSITIVO CONTADOR DE LECTURA TENIENDO UNA SALIDA DE DIRECCION DE LECTURA INCREMENTADA POR DICHA SALIDA DE SEÑAL DE SEGUNDO PULSO, DISPOSITIVO PARA INICIALIZAR DICHO DISPOSITIVO CONTADOR DE ESCRITURA Y DICHO DISPOSITIVO CONTADOR DE LECTURA CUANDO DICHA SALIDADE DIRECCION DE ESCRITURA ES IGUAL A DICHA SALIDA DE DIRECCION DE LECTURA, Y UN DISPOSITIVO MULTIPLEXOR TENIENDO COMO ENTRADAS DICHAS SALIDAS DE DIRECCION DE ESCRITURA Y DE LECTURA Y UNA SALIDA DE DIRECCION DE MEMORIA, DICHO DISPOSITIVO MULTIPLEXOR SELECCIONANDO DICHA SALIDA DE DIRECCION DE ESCRITURA COMO DICHA SALIDA DE DIRECCION DE MEMORIA CUANTO ESTA PRESENTE DICHA SALIDA DE SEÑAL DEL PRIMER PULSO, DICHO DISPOSITIVO MULTIPLEXOR SELECCIONANDO DICHA SALIDA DE DIRECCION DE LECTURA COMO DICHA SALIDA DE DIRECCION DE MEMORIA CUANDO ESTA AUSENTE DICHA SALIDA DE SEÑAL DEL PRIMER PULSO; -UN DISPOSITIVO DE MEMORIA INTERMEDIA RECIBIENDO DICHO BYTEDE DATOS DE ENTRADA DE DICHO DISPOSITIVO DE ENTRADA Y ACTIVADO POR DICHA SALIDA DE SEÑAL DEL PRIMER PULSO PARA PONER DICHO BYTE DE DATOS DE ENTRADA RECIBIDO EN DICHO DISPOSITIVODE BUS DE DATOS; -UN DISPOSITIVO DE MEMORIA DE ACCESO ALEATORIO ESTATICA TENIENDO UNA PLURALIDAD DE ESPACIOS DE MEMORIA Y VARIAS LINEAS DE DIRECCION PARA ACCEDER SELECTIVAMENTE A CADA UNO DE DICHOS ESPACIOS DE MEMORIA, RECIBIENDO DICHAS LINEAS DE DIRECCION DICHA SALIDA DE DIRECCION DE MEMORIA DE DICHO DISPOSITIVO MULTIPLEXOR, DICHO DISPOSITIVO DE MEMORIA DE ACCESO ALEATORIO ESTATICA ALMACENANDO DICHO BYTE DE DATOS DE ENTRADA RECIBIDO EN DICHO DISPOSITIVO DE BUS DE DATOS EN UN DICHO ESPACIO DE MEMORIA ACCEDIDO DE ACUERDO A DICHA SALIDA DE DIRECCION DE ESCRITURA CUANDO ESTA PRESENTE DICHA SEÑAL DE PRIMER PULSO, ENVIANDO DICHO DISPOSITIVO DE MEMORIA DE ACCESO ALEATORIO ESTATICA UN BYTE DE DATOS DE SALIDA ALMACENADO EN UN DICHO ESPACIO DE MEMORIA ACCEDIDO DE ACUERDO CON DICHA SALIDA DE DIRECCION DE LECTURA EN DICHO DISPOSITIVO DE BUS DE DATOS CUANDO ESTA AUSENTE DICHA SEÑAL DE PRIMER PULSO; Y, -UN DISPOSITIVO DE MEMORIA INTERMEDIA DE SALIDA ENVIANDO DICHO BYTE DE DATOS DE SALIDA A DICHO ORDENADOR CUANDO ESTA PRESENTE DICHA SALIDA DE SEÑAL DEL SEGUNDO PULSO, RECIBIENDO DICHO DISPOSITIVO DE MEMORIA INTERMEDIA DE SALIDA DICHO BYTE DE DATOS DE SALIDA DE DICHO DISPOSITIVO DE BUS DE DATOS CUANDO NO ESTA PRESENTE NINGUNO DE DICHAS SALIDAS DE SEÑAL DEL PRIMER Y SEGUNDO PULSO.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
ES9200551U ES1021162Y (es) | 1992-02-24 | 1992-02-24 | Aparato de interconexion de ordenador. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
ES9200551U ES1021162Y (es) | 1992-02-24 | 1992-02-24 | Aparato de interconexion de ordenador. |
Publications (2)
Publication Number | Publication Date |
---|---|
ES1021162U true ES1021162U (es) | 1992-10-16 |
ES1021162Y ES1021162Y (es) | 1993-03-16 |
Family
ID=8276384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES9200551U Expired - Fee Related ES1021162Y (es) | 1992-02-24 | 1992-02-24 | Aparato de interconexion de ordenador. |
Country Status (1)
Country | Link |
---|---|
ES (1) | ES1021162Y (es) |
-
1992
- 1992-02-24 ES ES9200551U patent/ES1021162Y/es not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
ES1021162Y (es) | 1993-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0818731B1 (en) | Memory board, memory access method and memory access device | |
KR100203392B1 (ko) | 프로그램 가능한 메모리 타이밍 | |
US4792929A (en) | Data processing system with extended memory access | |
US6078986A (en) | Processor system using synchronous dynamic memory | |
SE8402598D0 (sv) | Databehandlingssystem | |
KR950007834B1 (ko) | 반도체 기억장치 | |
JPH04230544A (ja) | ダイナミックメモリシステムのタイミングを動的に設定するデータ処理装置 | |
KR920008598A (ko) | 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템 | |
AU610226B2 (en) | Computer bus having page mode memory access | |
EP0398189B1 (en) | Noncacheable address random access memory | |
EP0590967B1 (en) | Wait-state control in an information processing system bus | |
US5613094A (en) | Method and apparatus for enabling an assembly of non-standard memory components to emulate a standard memory module | |
EP1026600B1 (en) | Method and apparatus for interfacing with RAM | |
KR890017619A (ko) | 다중-버스 마이크로 컴퓨터 시스템 | |
KR880014461A (ko) | 논리연산장치 | |
KR880011676A (ko) | 캐쉬 메모리를 사용한 블록 액세스 방식 | |
US5448714A (en) | Sequential-access and random-access dual-port memory buffer | |
KR880014761A (ko) | 직접 메모리 억세스용 데이타 전송 제어장치 | |
US20030142557A1 (en) | Apparatus and method for encoding auto-precharge | |
ES1021162U (es) | Aparato de interconexion de ordenador. | |
KR910017284A (ko) | 메모리 칩용 패리티 검사 방법 및 장치 | |
JPH0450625B2 (es) | ||
JPH0636550A (ja) | 半導体記憶装置 | |
US6041015A (en) | Semiconductor type memory device having consecutive access to arbitrary memory address | |
JPH0556598B2 (es) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FD1K | Utility model lapsed |
Effective date: 19990601 |