KR910009674B1

KR910009674B1 - 디지탈 복조장치

Info

Publication number: KR910009674B1
Application number: KR1019880701504A
Authority: KR
Inventors: 요시히또 아오노; 다가노리 이와마쓰; 모리히꼬 미노와; 사다오 다께나가; 요시마사 다이도오; 히로시 나까무라; 노부쓰구 후지노
Original assignee: 후지쓰 가부시끼가이샤; 야마모도 다꾸마
Priority date: 1987-03-20
Filing date: 1988-03-17
Publication date: 1991-11-25
Also published as: JP2574441B2; WO1988007302A1; KR890700982A; US5005186A; DE3881793T2; CA1329829C; JPH01500636A; DE3881793D1; EP0305546B1; EP0305546A1

Abstract

내용 없음.

Description

[발명의 명칭]

디지털 복조장치

[도면의 간단한 설명]

본 발명을 첨부도면들을 참조하여 실시예들을 예로들어 설명하면 다음과 같다.

제1도는 일반 QAM 방식의 신호점 배치도.

제2도는 벌집구조를 갖는 변조방식에서의 신호점 배치도.

제3도는 본 발명의 디지털 복조장치의 원리구성도.

제4도는 본 발명의 디지털 복조장치의 원리구성 개통도.

제5도는 한개의 신호점에 대한 ROM내의 맵핑도.

제6도는 본 발명의 디지털 복조장치의 상세도.

제7도는 자동이득 제어수단을 갖는 디지털 복조장치의 개통도.

제8도는 자동이득 제어가 필요한 이유를 설명하기 위한 도면.

제9도는 본 발명에 의한 레벨 검출방법을 설명하기 위한 레벨도.

제10도는 자동이득 제어수단을 갖는 디지털 복조장치의 구체예를 나타내는 회로도.

제11도는 제10도의 디지털 복조장치의 변형을 나타내는 회로도.

제12도는 벌집형 신호점 배치에서 Q채널에 대한 이득제어를 나타내는 도면.

제13도는 벌집형 신호점 배치에서 I채널에 대한 이득제어를 나타내는 도면.

제14도는 등화기(equaizer)를 포함하는 디지털 복조장치의 제1예도.

제15도는 등화기(equaizer)를 포함하는 디지털 복조장치의 제2예도.

제16도는 등화기의 일반구성도.

제17도는 공지의 등화회로의 일예도.

제18도는 공지의 탭 계수발생회로의 일예도.

제19도는 자동 DC 옵셋조정기를 갖는 디지털 복조장치의 개통도.

제20도는 DC 옵셋조정이 필요한 이유를 설명하기 위한 도면.

제21도는 자동 DC 옵셋조정기를 갖는 디지털 복조장치의 구체예를 나타내는 회로도.

제22도는 제21도의 디지털 복조장치의 변형을 나타내는 회로도.

제23도는 반송파 회복제어수단을 갖는 디지털 복조장치의 회로도.

제24도는 신호점들의 위상편차를 설명하기 위한 신호점 배치도.

제25도는 제24도의 빗금부분에 해당하는 벌집모드(직각격자모드) 변조하에서 I채널에 대한 부분을 빗금으로 나타낸 도면.

제26도는 제24도의 빗금부분에 해당하는 벌집모드(직각격자모드) 변조하에서 Q채널에 대한 부분을 빗금으로 나타낸 도면.

제27도는 ROM 21의 제1의 구체예를 나타내는 회로의 개통도.

제28도는 제27도의 회로의 동작을 설명하기 위해 사용되는 타이밍 챠트.

제29도는 ROM 21의 제2의 구체예를 나타내는 회로의 개통도.

제30도는 제29도의 회로의 동작을 설명하기 위해 사용되는 타이밍 챠트.

제31도는 ROM 21의 구성의 또다른 예를 설명하기 위한 원리도.

제32도는 제31도의 구체예를 포함하는 디지털 복조장치 100을 나타내는 개통도.

제33도는 벌집모드 신호점 배치로서 역할하는 64-가 벌집 QAM 방식에 의해 신호점 판정경계를 설명하기 위한 도면.

제34도는 신호점들의 식별영역들의 구획방식을 설명하기 위한 도면.

제35a도 및 제35b도는 행번호와 열번호들을 생성하는 방식을 설명하기 위한 도면.

제36도는 신호공간과 서브 어드레스의 일예를 설명하기 위한 도면.

제37a도 및 제37b도는 서브신호 판정 메모리내의 제1판정모드와 제2판정모드를 설명하기 위한 도면.

제38도는 신호판정 메모리 136에서의 최종 판정을 위한 방법의 일예를 나타내는 예시도.

제39도는 제32도의 ROM 21의 제1의 변형을 나타내는 도면.

제40도는 제32도의 ROM 21의 제2의 변형을 나타내는 도면.

[발명의 상세한 설명]

[기술분야]

본 발명은 디지털 복조장치(digital demodulator apparatus)에 관한 것으로 특히, 벌집구조(honeycomb structrue)신호점 배치를 갖는 다가직교(multivalue quadrature) 진폭 변조에 의해 변조된 송신신호를 수신하고 또한 원부호(original code) 데이터를 생성하는 복조회로에 관한 것이다.

변조방법에 의한 디지탈화는 무선방식에서 기본 명제로 하는 주파수 이용효율을 향상시키기 위해 효과적이다. 그러므로, 비교적 용이하게 디지털화할 수 있는 QAM(Quadrature Amplitude Modification; 직교 진폭 변조) 방식을 사용해왔다. 그 변조 레벨은 4가지로부터 16-가까지 그리고 16-가로부터 그 에더이 256-가까지 다가화되는 경향이 있다.

그러나 다가화에 수반하여 필요한 신호수신 레벨을 확보하기 위해 송신전력을 현저히 증대시켜야 했다. 또한 이러한 송신전력의 증대는 이웃하는 회선과의 간섭 또는 무선국에서의 전력확보의 면에서 새로운 문제를 발생시킨다.

제1도는 일반적인 QAM 시스템의 신호점 배치를 나타낸다. 여기서 수평축은 I(In-qhase) 채널을 그리고 수직축은 Q(Quadrature Phase)채널을 나타낸다. 이 도면에서 64-가의 QAM을 예로 나타낸다. 신호점들은 1채널 3비트(2³=8레벨)와 Q채널 3비트(2³=8비트)로서 총 64-가(=8×8)가 있다. 도면에 보인 바와 같이 일반 QAM방식은 소위 직각 격자 구조이다.

그러나 직각격자 구조의 신호점 배치를 갖는 변조방식의 것에서 송신전력을 감소시키기 위해서는, (1) 신호점 간격에 대한 평균전력(64-가가 랜돔하게 동일 확률로 발생할 경우에 필요한 전력)의 비를 작게 해주고 또한 (2) 평균전력과 피이크 전력(4각형의 신호점 배치의 4개 코너부에서 발생)의 비를 작게 해주는 적어도 2조건이 필요하다.

제2도는 벌집구조를 갖는 변조방식에서의 신호점 배치를 나타낸다. 수평축과 수직축은 제1도에서와 동일한 의미를 갖는다. 또한 신호점도 64개가 있다. 그러나 벌집구조로는 인접한 각 신호점들간의 거리가 완전히 동일하며 또한 상술한 (1)의 조건이 만족된다. 또한 벌집구조의 외주위가 거의 원에 가까우므로(도면에서 6각형), 상술한 조건(2)가 만족된다. 도시된 바와 같이, 벌집구조는 다가화로의 변환에 수반되는 송신전력의 증대를 억제하기 위한 효과적인 수단이다.

제3도는 본 발명의 디지털 복조장치의 기본구성을 나타낸다. 디지털 복조장치 10은 벌집구조 신호점 배치를 갖는 다가의 QAM 방식에 의해 변조된 송신신호 S_in을 수신하여 직교검파를 수행하는 검파기 11, 출력에 대하여 파형정형을 행하는 필터 12, 그리고 그 출력을 A/D 변환시킴으로서 디지털 복조신호를 생성하는 식별기 13을 갖고 있다. 또한 그것은 벌집구조의 변조신호를 부호재생하여 그것을 사용하여 원부호 데이터 D_I와 D_Q를 재생하기 위한 부호판정기 14를 더 갖고 있다.

상술한 QAM 방식으로 하면, 복조측에서 A/D 변환기로 구성되는 식별기로부터 출력된 디지털 복조신호는 그대로 직각격자 구조신호점 배치와 합치되므로 부호데이타를 재생하기 위한 하드웨어 즉, 부호판정기(제3도에서 14)는 극히 그 구성이 간단하다

그러나 벌집구조 신호점 배치를 갖는 변조방식으로 하면, 원부호 데이터는 A/D 변환기로부터의 디지털 복조신호를 특수부호 판정기를 통과시키지 않고서는 재생될 수 없다. 그러나 현시점에서 이것을 간단하고도 값싸게 실현하기 위한 적당한 수단이 전혀 제안되고 있지 않으므로 벌집방식의 데이터 송신 및 수신 시스템을 용이하게 실현할 수 있는 문제점이 있다.

[발명의 개시]

본 발명의 목적은 상술한 특수부호 판정기를 간단하고도 값싸게 실현하는 실용적인 디지털 복조장치를 제공하는데 있다.

상술한 목적을 달성하기 위해 본 발명은 전술한 벌집구조 신호점 배치와 동일한 방식으로 사전에 맵핑(MAPPING)된 부호 데이터를 기억하고 또한 부호데이타의 극성비트(polarity bit)와 오차비트(error bit)를 기억하는 메모리, 바람직하게는 리드온리 메모리(ROM)로 구성된 부호판정기를 갖고 있다.

[발명을 실시하기 위한 최상양태]

제4도는 본 발명의 디지털 복조장치의 원리구성을 나타내는 개통도이다.

본 발명의 디지털 복조장치 20은 제3도의 부호판정기 14에 의애 실용적으로 실현될 수 있는 것으로, 도시된 바와 같이 메모리(ROM 또는 RAM) 21, 바람직하게는 ROM에 의해 구성된다.

제5도는 한개의 신호점에 대한 ROM내의 맵핑을 나타낸다. 그의 신호점은 중심부에서 작은 원

로 나타낸다. 가는 빗금을 친 6각형 H의 내부영역에 들어있는 디지털 복조신호들은 모든 할당된 신호점

(부호 데이터

이다. 벌집구조에서, 신호점

는 모든 인접해 있는 신호점들(도면에서, 6각형 최외곽 장점들의 작은 원들)에 대하여 등거리에 있고, 신호점

의 식별 스레스홀드(6각형 H)는 그 각 거리들의 1/2이 되므로, 최대의 식별마아진이 얻어지며, 또한 오차율이 작아진다. 그러나 I축과 Q축에 대하여 경사신 식별 스레스홀드가 내포되어 있기 때문에, 부호 판정이 어려워진다. 이러한 곤란성을 제거하기 위해, 본 발명에서는 ROM 21이 도입된다. 또한 ROM 21의 비트수를 증가시키면 통상의 의사오차 검출에서 불가결한 오차신호들, 즉 오차비트들 ε_I와 ε_Q를 ROM 21로부터 용이하게 취출할 수 있다. 제5도에서, 오차비트들을 취출하기 위해서 6각형 H내를 더 소분할(작은 4각형군으로 나타냄)된다. 그 분할 수는 I축 방향에 도시된 구간에서 2ⁿ/L_I-1, Q축 방향에 도시된 구간에서 2ⁿ/L_Q-1이다. 여기서 n1은 식별기 13(제4도)의 I채널 출력의 비트수이고, n2는 식별기 13의 Q채널출력의 비트수이고, L_I는 I축에서 본 신호점 레벨들의 수이고, 또한 L_Q는 Q축에서 본 신호점 레벨들의 수이다.

ROM 21은 또한 데이터의 판정을 위해 불가결한 극성비트들 P_I와 P_Q를 출력시킨다. 일반적인 QAM 방식으로는 후술되는 제9도에 보인 바와 같이 극성비트들은 신호점이 레벨 S_I위 또는 아래에 있는지에 따라 간단히 판정된다. 그러나 예를들어 후술되는 제13도로부터 명백한 바와 같이 벌집구조 신호점 배치에 의해 극성비트들은 간단히 판정될 수 없다.

즉, 신호점들의 좌표가 I채널과 Q채널에 대해 판정될 때까지 극성비트들은 얻어질 수 없다. 그러므로, ROM 21로부터 극성비트 P_I와 P_Q를 독출하는 것이 판정된다.

제6도는 본 발명의 디지털 복조장치를 구체적으로 나타낸다. A/D 변환기들 19I와 19Q의 n1과 n2비트 출력들은 제5도를 참조하여 설명된 바와 같다. 또한 오차비트들을 얻기 위해, 이들은 ROM 21로부터 더 큰 비트(m1과 m2) 출력들로서 독출된다. 출력포트를 P_I, ε_I, P_Q, ε_Q의 위치들은 제4도의 경우와 다르나 이들은 비트들의 수를 나타내는데 있어 편리하도록 기입했다.

벌집모드 변조의 송신신호 S_in은 과거와 같이 검파기 1내에서 발진기 15, π/2 하이브리드 16 및 믹서들 17I에 의해 직교검파되어 I채널과 Q채널 아나로그 복조신호들이 되며, 이 복조신호들은 저역통과 필터들 18I와 18Q에 의해 파형정형되어 A/D 변환기들 19I와 19Q에 의해 디지털 복조신호들로 변환된다. 디지털 복조신호들은 벌집모드 변조를 기초하는 것이므로 원부호 데이터 D_I와 D_Q는 P_I, ε_I, P_Q, ε_Q와 더불어 ROM 21을 통해 재생된다.

제7도는 자동이득 제어수단을 갖는 디지털 복조장치의 개통도이다. 이 자동이득제어수단은 벌집구조 신호점 배치를 갖는 아나로그 그 복조신호들에 대해 효과적인 자동이득제어(AGC)를 행한다.

도면에서, 디지털 복조장치 30은 다가의 QAM 방식에 의해 변조되는 송신신호 S_in을 수신하여 그에 대한 직교검파를 행하는 검파기 11과, 그 출력을 정형하여 아나로그 복조신호 Sa를 송신하는 필터 12와, 그리고 그 출력의 A/D 변환에 의해 디지털 복조신호 Sd를 생성하는 식별기 13을 갖고 있다. 또한 그것은 원부호 데이터 D_I와 D_Q를 재생하기 위해 사용되는 벌집구조 변조신호를 부호재생을 위한 ROM을 더 갖고 있다. 자동이득제어(AGC)는 식별기 13의 입력측에 제공되어 재생되는 부호 데이터 D_I와 D_Q내에 혼입되는 데이터 에러를 억제해 준다. AGC 31의 제어입력은 레벨검출기 32에 의해 제공된다. 레벨검출기 32는 입력으로서 P와 ε비트들을 ROM 21로부터 수신하여 그 레벨을 출력시킨다.

제8도는 자동이득제어가 필요한 이유를 설명하기 위한 도면이다. 예를들어 이떤 신호점에서 아나로그 복조신호 Sa의 동적범위가 예정된 고정범위 Ro에 있는 한 식별기 13은 정상 식별동작을 행하지 못하고 데이터 에러를 발생시킨다. 즉, 식별기 13은 A/D 변환기로 구성되며 또한 이것인 정상으로 동작하는 동적범위는 기술사양서를 보급해줌으로서 고정값에 설정될 수 있다. 그러므로, 아나로그 복조신호 Sa의 레벨이 도면에서 R₁으로 도시된 바와 같이 작아지거나 또는 반대로 R₂와 같이 커질 경우에도 정상 식별이 수행될 수 없다. 그러므로 레벨검출은 후술되는 바와 같이 수행되며 또한 신호 Sa는 AGC 제어된다.

제9도는 본 발명에 기초한 레벨검출 방법을 설명하기 위한 레벨 다이아그램이다. 그러나 그 도면의 그 레벨 다이아그램은 직각격자 구조 신호점 배치에 의해 변조되는 일반적인 QAM 방식에 기초하여 그렸다. 벌집구조 신호점 배치를 사용하는 변조방식하에서 간단한 단계식 구조의 레벨 다이아그램으로서 레벨검출을 표현하기 어렵다. 그러므로 제9도는 AGC를 설명하기 위해서만 사용된다. 본 발명의 벌집구조의 변조방식 하에서 제9도에 상응하는 필요한 데이터는 ROM 21로부터 얻어진다. 또한 그 다이아그램은 부호데이타 D_I를 나타내지만 그러나 부호데이타 D_Q에 대해서도 정확히 동일하게 적용된다. 또한 일예로서, 256-가 신호 즉, I채널에 대해 4비트 I₁-I₄(16-가)와 Q채널에 대해 4비트 Q₁-Q₄(16-가)로서, 총 256-가(=16×16)로 된 신호를 보이고 있다. 이신호점들은 EHAS에서 D₁에 대한 어떠한 레벨의 신호점

와도 합치된다. 레벨이 합치되는 것을 나타내는 스레스 홀드값은 S₁-S₄(“1”측과 “O”측은 대칭임)으로 나타낸다.

이 레벨들은 데이터 D₁의 비트들 I₁-I₄의 비트값(“1”과 “0”)에 의해 판정된다. 여기서, I₁은 극성비트(본 발명에서 P_I에 해당함)인 반변 I₁-I₄는 원데이타의 내용을 나타낸다. I₄보다 낮은 1비트인 I₅는 소위 오차비트(본 발명에서 ε₁에 해당함)로서 제4비트 I₄가 “1”측 또는 “0”측으로 편기되는지를 나타낸다. 통상적으로 이 I₅는 의사오차율의 검출을 위해 사용된다. 일예를 들면, 신호점

'는 부호(1100)를 나타낸다. 그러나, 만일 아나로그 복조신호 Sa의 레벨이 극성 “1”(I₁-“1”)측에서 커질경우, 신호점들은 화살표 P1쪽으로 균일하게 이동하며 또한 I₅는 “1”을 나타낸다. 만일 Sa의 레벨이 극성 “0”(I₁-“0”)측에서 커질경우, 신호점들은 화살표 PO쪽으로 균일하게 이동되며 또한 I₅는 “0”을 나타낸다. 반대로, 만일 아나로그 변조신호 Sa의 레벨이 극성 “1”(I₁-“1”)쪽에서 작아질경우, 신호점들은 화살표 q1쪽으로 균일하게 이동하며 또한 I₅는 “0”을 나타낸다. 만일 Sa의 레벨이 극성 “0”(I₁-“0”)측에서 작아질경우, 신호점들은 화살표 q0쪽으로 균일하게 이동하며 또한 I₅는 “1”을 나타낸다. 이러한 규칙성을 유의하여, 만일 ROM 21로부터 데이터 D₁의 극성비트(P₁)와 오차비트 I₅(ε_I)가 취출되어, I₁

I₅(여기서

는 익스클루시브 OR연산임)를 계산하면, 레벨의 크기를 알 수 있다. 즉, 레벨이 커질 때,

또는

가 된다. “0”의 계산결과는 레벨이 큼을 나타내므로 이득은 감소되어야 한다. 레벨이 작을 때,

가 된다. “1”의 계산결과는 레벨이 작음을 나타내므로 이득은 상승되어야 한다.

I₁과 I₅의 익스클루시브 OR연산을 모든 신호점들에 대해 수행되어야 하나, 오차율이 나빠질 때, 소위 말하는 아이패턴(eye pattern) 결과와 신호점들 자체의 신뢰성이 떨어진다. 그러한 신뢰성없는 데이터를 사용하여 상기 익스클루시브 OR를 얻으면 AGC가 부정확하게 되므로 의미가 없다. 오차율이 나빠질 때, 제9도의 빗금부분 B,B'(신호레벨이 최대일 때) 또는 이중 빗금부분 C,C'(신호레벨이 최소일 때) 만이 선택되어 오차비트로서 사용된다. 비록 라인조건이 어떻게 나빠진다할지라도, B,B' 외부에 신호점은 존재할 수 없고 또한 C,C' 내부에 신호점이 존재할 수 없음이 주목된다.

제10도는 자동이득 제어수단을 갖는 디지털 복조장치의 구체적인 예를 나타내는 회로도이다. 디지탈 복조기 30에서 식별기 13은 19I와 19Q로 보인 전술한 A/D 변환기들에 의해 구성된다. 그의 출력들 즉, 디지탈 변조신호 Sds는 부호데이타 D_I와 D_Q를 얻도록 ROM으로 구성되는 부호 판정기에 입력된다.

전술한 바와 같이, 벌집모드 변조의 송신신호 S_in은 검파기 11내의 발진기 15, π/2 하이브리드 16 및 믹서들 17I와 17Q에 의해 과거와 같이 직교검파되어 I채널 및 Q채널 아날로그 복조신호들 Sa로 변경된 다음 저역통과 필터들 18I와 18Q에 의해 파형정형되고, 그 다음상술한 A/D 변환기들 19I와 19Q에 의해 디지탈 복조신호들 Sd로 변경된다. AGC 증폭기들 21I와 21Q로 구성되는 자동이득제어기 31은 아날로그 복조신호들 Sa를 자동이득 조절해준다. 이득은 EOR(익스클루시브 OR) 게이트들 22I와 22Q와 적분기들(INT) 23I와 23Q로 구성되는 레벨검출기 32에 의해 제어된다. EOR 게이트들 22I와 22Q는 전술한 익스클루시브 OR연산을 수행하며 또한 입력으로서 극성비트들 P_I와 P_Q와 오차비트들 ε_I와 ε_Q를 ROM 21로부터 수신한다. 이들 연산들은 I채널과 Q채널에 의해 병렬로 수행된다. 적분기들 23I와 23Q는 각 신호에 대한 레벨변동들을 평활시켜 AGC 증폭기들 21I와 21Q에 입력시킨다. 레벨이 커질때, EOR 게이트 22I(22Q)의 출력은 거의 연속하여 “0”이 된다. 이는 적분기들 23I에 의해 평활되어 AGC 증폭기들 21I(21Q)에 주어진다. 여기서 이득이 저하된다. 반대로, 레벨이 작아질 때, EOR 게이트 22I(22Q)의 출력은 거의 연속하여 “1”이 된다. 이는 적분기 23I(23Q)에 의해 평활되어 AGC 증폭기들 21I(21Q)에 주어지므로 여기서 이득이 상승된다.

제11도는 제10도의 디지털 복조장치의 변형을 나타내는 회로도이다. 디지탈 복조기 40은 라인조건들에 따라 선택적인 제어를 행한다. “선택제어”라 함은 전술한 바와 같이 AGC가 예를들어 일반직교격자 모드 변조하에서 오차율이 양호할 때 제9도의 모든 신호점들

에 대해 수행되며 또한 오차율이 불량할 때 제9도의 영역들 B,B'와 C,C'에서 강하하는 신호점들에 대해서만 수행한다. 그러므로 특정신호점 ROM 45I와 ROM 45Q가 새로이 제공된다. 이들은 입력으로서 도시된 부호데이타 D_I와 D_Q그리고 오차비트 ε_I와 ε_Q를 수신한다. ROM 45I와 45Q는 ROM 21내에 통합될 수도 있다.

다른 한편, 참조번호 41은 제10도의 레벨 검출기 32로 구성되는 레벨검출기를 나타내는데, 이는 새로이 추가된 선택 및 유지수단 42I,43I,44I,42Q,43Q 및 44Q가 추가되었다.

I채널측과 Q채널측은 동일하므로 I채널측만 설명한다. 선택기 43I 는 통상적으로 클록 CLK를 그대로 통과시키지만 오차율의 악화를 나타내는 오차신호 ER₁가 출력될 때, 그것은 클록 CLK를 AND 게이트 42I를 통과시킨다. 오차신호 ER₁은 일반적으로 의사오차율 검출기로부터의 출력일 수 있고, 또는 송신측으로부터 수신된 특정의 예정된 패턴이 수신축에 의해 정확히 수신될 수 있는지 여부에 대해 검출되도록 할 수도 있다. 플립플롭 43I는 선택기 43I로부터의 클록 CLK에 의해 구동되며, 그에 의해

출력은 전술한 적분기들 23I에 의해 평활한다.

상술한 바와 같이, ROM 45I는 신호점 검출기로서 동작하며, 예를들어 일반 직교 격자 모드 변조기하에서 제9도의 B,B' 또는 C,C'에 해당하는 영역내에 강하하는 특정신호의 출현을 검토한다. 도시된 바와 같이 신호점 검출기(ROM) 45I의 출력이 오차신호 ER₁로서 특정 신호점이 출현됐음을 나타낼 때, 선택기 43I로부터의 클록 CLK는 B,B' 또는 C,C'와 일치했을때만 플립플롭 44I를 구동시킨다. B,B' 또는 C,C'와 일치하지 않을때 전술한 조건은 그대로 유지된다. 그러므로 플립플롭 44I가 제공된다.

그러나, 제11도의 신호점 검출기 45I(45Q와 동일)에 관해 고려해야만 될 사항이 있다. 이것은 벌집모드 변조하에서 신호점들 B,B' 또는 C,C'으로 강하할 수 있는 신호점들의 수에 있어 불평형이 있다는 것이다. 이것은 벌집모드 변조/복조방식과 구별되는 문제이다.

제12도는 벌집형 신호점 배치에서 Q채널에 대한 이득제어를 나타낸다. 도면으로부터 신호점들의 수의 불평형의 의미가 명백해질 것이다. 256-가(I₁-I₄)의 경우가 상기 설명에서 일예로서 사용되었으나 도면이 복잡해지므로 도면이 64-가의 경우를 나타낸다. 도면에서, 빗금영역 B,B'는 제9도의 직교격자의 B,B'와 일치하는 반면, 빗금영역 C,C'는 제9도의 직교격자의 C,C'와 일치한다. 또한 신호점들의 수를 계수하면, B,B'에서 10개가 떨어지고, C,C'에서 16개가 떨어지므로 거의 1-2가 불평형하다. 그러므로, 만일 그들 자체대로 그대로 남아 있을 경우, 오버콘트롤은 신호점들이 C,C'내로 떨어질때 행해졌으며 또한 장기간을 두고 볼때 적당한 AGC가 행해질 수 없다. 이러한 불평형을 제거하기 위해 사람이 신호점 검출기 45I 즉, ROMSO의 적당한 데이터를 속아내어 C,C'내의 신호점들 몇몇을 무시할 수도 있다. 예를들어 신호점들 R.S.T 및 U는 제어에 의해 제거될 수 있다.

반대로, 제11도에서 B,B'에 가장 가까운 신호점들 V와 W는 제어의 범위에 추가된다. 이러한 목적을 위해, V,W에 대응하는 데이터가 ROM 45I내에 기입된다. 그러므로, B,B'와 C,C'의 문제점이 제거된다.

제13도는 벌집형 신호점 배치에서 I채널에 대한 이득제어를 나타낸다. 신호점들의 수의 불평형에 관한 동일한 문제점이 발생한다. B,B' 측에서의 신호점들의 수는 C,C'측의 것과 불평형된다. 이 경우에, 예를들어 U,V,W,X등이 B,B'측의 신호점들로서 추가될 수 있다.

그러나, 상술한 제5도의 설명에서, 극성비트들은 제13도로부터 명백한 바와 같이 벌집구조 신호점 배치에 의해 간단히 판정될 수 없음을 언급했다. 제13도를 보면, 도시된 바와 같이 극성비트가 “0” 또는 “1”인 지를 판정할때 경계는 지그자그로 되어 있으므로 간단한 구별이 불가능해진다.

제14도는 등화기를 포함하는 디지털 복조장치의 제1예를 나타낸다. 그 도면에는 등화기의 등화제어 파라메터들에 대해 ROM21로부터 극성비트들 P_I,P_Q와 오차비트들 ε_I,ε_Q의 사용을 나타낸다. 도면을 간편하게 하기 위해 P_I,ε_I의 출력들과 P_Q,ε_Q의 출력들은 전술한 설명과 대조적으로 개별적으로 배치한다.

일반적으로, 등화기(EQL)는 패이딩(fading)등에 영향을 받기 쉬운 회로에서 필수적이다. 등화제어 파라메터들로서 디자탈 복조신호의 극성비트들 P_I,P_Q와 오차비트들 ε_I,ε_Q를 사용하면 지연선필터의 탭계수를 적합하게 변동되어 정상파형을 재생시킨다.

제15도는 등화기를 포함하는 디지털 복조장치의 제2예를 나타낸다. 제14도는 아나로그등화기 51을 나타내지만 디지털등화기 61은 제15도에 도시되어 있다. 이 경우에, 아나로그/디지탈(A/D) 변환기들 19I,19Q는 제14도로부터 반대쪽에 위치된다. 일반적으로 디지털등화기 61은 아나로그등화기 51에 비해 좀더 작은 악영향을 받는다.

제16도는 등화기의 일반구성을 나타낸다. 등화기들(P_I,ε_I:P_Q,ε₁:P_I,ε_Q: 및 P_Q,ε_Q)의 4가지 형들이 도시되어 있다. 회로들 P_I,E_I와 P_Q,ε_Q는 동일 채널에서 심볼간 장애에 대해 동작하는 반면 회로들 P_I,ε_Q와 P_Q,ε₁는 채널들 가운데 심볼간 장애에 대해 동작한다.

제17도는 공지의 등화회로의 일예를 나타낸다. “T”는 지연유니트, “X”는 승산유니트, “C_-2, C_-1,…C₂”는 탭 계수들 그리고 “+”는 가산기를 나타낸다. 이들은 형식에 있어 아나로그와 디지털일 수 있는 것으로 둘다 널리 사용된다.

제18도는 공지의 탭 계수발생회로의 일예를 나타낸다. EOR은 익스클루시브 OR게이트이고, FF는 플립플롭, INT는 적분기이다. 입력 P와 ε은 제16도의 등화회로들 71-74의 것들에 대응하는 P_I,또는 P_Q와 ε₁또는 ε_Q를 선택한다.

제19도는 자동 DC 옵셋조정기를 갖는 디지털 복조장치의 개통도이다. 도면에서, 디지털 복조장치 70은 벌집구조 신호점 배치를 갖는 다가 QAM 방식에 의해 변조된 송신신호 S_in을 수신하여 직각 검파를 수행하는 검파기 11, 그 출력을 파형정형하여 아나로그 그 복조신호 Sa를 송신하는 필터 12, 그리고 출력의 A/D 변환에 의해 디지털 복조신호 Sd를 발생시키는 식별기 13을 갖고 있다. 그에 더하여 원부호데이타 D_I와 D_Q를 재생하는데 사용되는 벌집구조 변조신호를 부호 재생하기 위한 ROM21을 더 갖고 있다. 자동옵셋조정기(AOC) 71은 식별기 13의 입력측에 제공된다. AOC71의 조정입력은 ROM21로부터 ε비트들을 입력으로서 수신하여 옵셋을 검출하는 옵셋검출기 72로부터 주어진다.

제20도는 DC 옵셋 조정이 필요한 이유를 설명하는 도면이다. 예를들어 이떤 신호점의 아나로그 복조신호 Sa의 동적범위가 예정된 설정범위 R₃인한, 식별기 13은 정상식별 동작을 행하지 않고 데이터에러를 발생시킬 것이다. 즉, 식별기 13은 A/D 변환기로 구성된다. 이것이 정상적으로 동작하는 동적범위는 산업적 사양서들에 의해 고정값으로 설정된다. 그러므로 DC 옵셋으로 인하여 아나로그 복조신호 Sa의 레벨이 도면에서 R₃내에서와 같이 음측으로 이동되고 또한 R₄에서와 같이 양측으로 이동될 경우조차, 정상식별은 행할수 없다. 그러므로, 옵셋은 다음과 같이 검출되어 옵셋 조정이 신호 Sa에 대해 행해진다. 제19도의 AOC71의 동작을 전술한 제9도의 레벨다이아그램을 사용하여 후술한다.

만일 아나로그 복조신호 Sa의 DC 레벨이 극성 “1”(I₁=“1”)측에서 음측으로 이동할 경우, 신호점들은 화살표 P1 쪽으로 균일하게 이동하므로 I₅는 “1”로 나타낸다. 만일 Sa의 DC 레벨은 극성 “0”(I₁=“0”)측에서 양측으로 이동할 경우, 신호점들은 화살표(PO)쪽으로 균일하게 이동하므로 I₅는 연전히 “1”로 나타낸다. 반대로, 만일 아나로그 복조신호 Sa의 DC 레벨이 극성 “1”(I₁=“1”)측에서 음측으로 이동할 경우, 신호점들은 화살표 P1쪽으로 균일하게 이동하므로 I₅는 “0”으로 나타낸다. 만일 Sa의 DC 레벨은 극성 “0”(I₁=“0”)측에서 음측으로 이동할 경우, 신호점들은 화살표(qO)쪽으로 균일하게 이동하므로 I₅는 “0”으로 나타낸다. 이러한 규칙성을 주목하면, 만일 ROM21로부터의 데이터 D₁의 오차비트 I₅(ε_I) 만이 취출될 경우, 옵셋의 양쪽인지 또는 음쪽인지를 판단하는 것이 가능하다.

I₅(ε_I)의 상술한 모니터링은 모든 신호점들에 대해 수행될 수 있으나, 오차율이 불량해질때 소위 말하는 신호점들 자체의 아이패턴 결과들과 신뢰성이 떨어진다. 그러한 신뢰성 없는 데이터와 DC 옵셋 조정을 사용하여 상기 I₅(ε_I)를 모니터링하는 것은 부정확하기 때문에 의미가 없다. 오차율이 불량해질때, 제9도의 빗금부분 B,B'(신호레벨이 최대일때) 또는 이중 빗금부분 C,C'(신호레벨이 최소일때) 만이 선택되어 그 부분에서 오차비트만이 모니터된다. 라인 조건이 어떻게 나빠진다 할지라도 신호점들이 B,B'의 외부에 존재할 수 없다. 또한, 만일 전단(도시안됨)의 증폭기의 이득이 더 작아지게 되고 또한 B,B'에서 떨어지는 신호들의 수가 떨어질때조차 조정신호가 얻어질 수 있다.

제21도는 자동 DC 옵셋조정기를 갖는 디지털 복조장치의 구체예를 나타내는 회로도이다. 도면에서, 식별기 13은 19I와 19Q에 의해 보인 A/D 변환기들로 구성된다. 그의 출력들, 즉, 디지털 복조신호들 Sd는 부호데이타 D_I와 D_Q를 얻도록 ROM으로 구성된 부호판정기에 입력된다.

전술한 바와 같이, 벌집모드 변조의 송신신호 S_in은 검파기 1내의 발진기 15, π/2 하이브리드 16 및 믹서들 17I와 17Q에 의해 과거에서와 같이 직교검파되어 I채널과 Q채널 아나로그 복조신호들 Sa로 변경된 다음, 저역 통과 필터들 18I와 18Q에 의해 파형정형되고, 그 다음 전술한 A/D 변환기들 19I와 19Q에 의해 디지털 복조신호들 Sd로 변경된다.

아나로그 복조신호 Sa의 옵셋 조정은 예를들어 가산기들 74I와 74Q로 구성되는 DC 옵셋조정기 71에 의해 수행된다. 조정레벨은 버퍼증폭기 73I 및 73Q와 적분기들 23I와 23Q로 구성되어 입력으로서 오차비트들 ε_I, ε_Q를 수신하는 옵셋검출기 72에 의해 동일하게 주어진다. 이 옵셋 검파는 I채널과 Q채널에서 병렬로 수행된다. 적분기들 23I와 23Q는 각 신호점에 대해 DC 레벨 이동을 평활시켜 가산기들 74I와 74Q에 입력시킨다. DC 레벨이 양측으로 이동할 때, 오차비트들 ε_I(ε_Q)는 거의 연속적으로 “1”이 된다. 이것은 적분기들 23I(23Q)에 의해 평활된다. 상승하는 적분출력은 예를들어 극성이 반전된 다음 가산기 74I(74Q)에 주어져 신호 Sa의 DC 레벨이 저하된다. 반대로, DC 레벨이 음측으로 이동할 때 오차비트들 ε_I(ε_Q)는 거의 계속하여 “0”이 된다. 이는 적분기 23I(23Q)에 의해 평활된다. 감소하는 적분출력은 예를들어 극성이 반전되어 다음 가산기 74I(74Q)에 주어져 신호 Sa의 DC 레벨이 상승된다. 제22도는 제21도의 디지털 복조장치의 변형을 나타내는 회로도이다. 디지털 복조장치 70은 라인조건들에 따라 선택적인 제어를 수행한다. 전술한 바와 같이 “선택제어”라 함은 오차율이 양호할때 예를들어 직교 격자 모드 변조하에서, 제9도의 모든 신호점들

에 관해 DC 옵셋 조정이 수행되고 또한 오차비트가 불량할때 제9도의 영역들 B,B', C,C'내에서 떨어지는 신호점들에 대해 DC 옵셋 조정이 수행됨을 뜻한다.

도면에서, 참조번호 81은 선택 및 유지수단 42I,43I,44I,42Q,43Q 및 44Q를 새로이 추가한 제21도의 옵셋검출기 72로 구성된 옵셋검출기이다. 그러나 회로동작은 제11도에서 설명한 것과 동일하다. 오차신호 ER_I(ER_Q)가 있고, 특정 신호점이 출현했음을 나타내는 특정 신호점 검출기(ROM) 45I(45Q)의 출력이 발생될 때 선택기 43I(43Q)로부터 클록 CLK는 플립플롭 44I(44Q)내의 상술한 B,B' 또는 C,C'에 대응하는 영역과 그 밖의 영역들에서 ε_I(ε_Q)만을 출력시킨다.

오차신호 ER_I(ER_Q)가 없을 때, 선택기 43I(43Q)는 그 클록 CLK를 항상 대응하는 플립플롭으로 제공한다. 오차신호는 제11도를 참조하여 설명된 것과 같다. 또한 특정 신호점 검출기(ROM) 45I(45Q)에 관해 고려해야 할 것이 있다. 이는 신호점들 B,B' 또는 C,C'로 떨어질 수 있는 신호점들의 수에서의 불평형이 있다는 것이다. 이는 벌집모드 변조/복조방식과 구별되는 문제점이다.

제12도와 13도를 참조하여 이 문제점과 조치를 설명하면 다음과 같다. 또한 제14도와 제15도의 등화기들에 그 조치들을 적용한다. 그 조치는 또한 그 다음에 설명되는 캐리어 회복에도 적용된다. 제4 및 6도에 보인 ROM21H부터의 극성비트들 P_I,P_Q와 오차비트들 ε_I,ε_Q는 상술한 AGC31, EQL51 및 61 그리고 AOC71에 대해서뿐만 아니라 캐리어재생에 효과적으로 사용될 수 있다.

제23도는 반송파 회복제어수단을 갖는 디지털 복조장치의 회로도이다. 그 도면은 제6도의 장치에 혼합된 일예를 나타낸다. “캐리어 재생제어”라는 말은 신호점들의 위상들이 프러스측 또는 마이너스측으로 전체적으로 편차를 일으킬때, 이 편차에 동기하여 프러스측 또는 마이너스측으로 캐리어 위상을 이동시키는 것을 뜻한다. 제23도에서, 이 위상편차는 위상검출기 91에 의해 검출된다. 위상편차를 나타내는 출력은 루프필터 93을 통해 캐리어 발진을 위해 사용되는 발진기 15의 발진위상을 제어한다. 이 경우에 발진기 15는 전압제어 발진기(VCO)이다.

제24도는 신호점들의 위상편차를 설명하기 위한 신호점 배치의 다이아그램이다. 그러나, 그것은 직교 격자 모드 변조하에서의 일반적인 신호점 배치에 의해 나타낸다. 도면에서, 신호들은 작은 원들을 첨부하여 나타낸다. 위상 선두 또는 지연들은 화살표로 보인 바와 같이, + 또는 -표 식들로 각각 나타낸다. 예를들어, 만일 극성비트 I₁과 오차비트 I₅의 익스클루시브 OR(I₁

Q₅)가 취해질 경우, I₁

Q₅=은 도면의 빗금영역들을 나타내는 것으로, 이는 마이너스 위상편차를 나타낸다. 예를들어, 만일 I₁=0 그리고 I₅=1일 경우, 0

1=1이다. 반대로, 만일 I₁

I₅가 0일 경우, 프러스위상 편차가 나타낸다. 그러므로, 벌집모드변조 방식 하에서, P₁

ε_Q가 1 또는 0인지를 판정하는 것이 가능하다. 동일한 것이 P_Q

ε₁에 의해 검출에 적용한다. 그러므로 제23도의 위상검출기 91은 P₁

ε_Q를 찾아내어 EOR 게이트 92 또는 P_Q

ε₁를 찾아내어 EOR 게이트 92'로 구성된다.

제25도는 제24도의 빗금영역에 대응하는 벌집모드 변조(직교 격자 모드)하의 I채널용 영역을 빗금으로 나타낸 도면이다. 제26도는 제24도의 빗금영역에 대응하는 벌집모드(직교 격자 모드)하의 Q채널용 영역을 빗금으로 나타낸 도면이다.

제5도의 ROM21내의 부분적인 맵핑으로 나타낸 바와 같이, 모든 신호점들에 대한 오차비트들을 포함하는 부호데이타의 독출은 지극히 큰 용량이 ROM을 필요로 할 것이다. 고속 바이폴라 PROM의 용량이 일반적으로 작기 때문에, 값싸게 대용량을 제공하는 MOS PROM으로 사용되어야 한다. 그러나 MOS 형들은 동작속도가 원래 느리다. 그러므로 전술한 ROM21로서 다수의 MOS 형들을 사용하여 만든다. 즉, 시분할 모드에 의해 병렬로 또는 교호로 일련의 부호데이타를 독출하기 위한 다수의 ROM들이 ROM21을 형성하도록 사용된다.

제27도는 ROM 21의 제1특정예를 나타내는 회로의 개통도이다. 도면에서, ROM21은 두 ROM들(ROM1과 ROM2) 2-1과 21-2로 구성된다. 그 도면은 td

ta＜2td의 성능을 갖는 ROM들을 사용하는 경우를 나타낸다. 여기서, ta는 ROM들의 억세스 시간이고, td는 식별기 13으로부터의 디지털 복조신호 Sd의 데이터의 기간(제7도)이다. 데이터는 제27도의 상좌부분에 DT로서 나타낸다. 시분할 모드에서 병렬로 독출된 후, 그것은 도면에서 우측에 보인 부호데이타(D_I+D_Q)로서 출력된다. 제28도는 제27도의 회로의 동작을 설명하기 위해 사용되는 타이밍 챠트이다. 제27도내의 ROM21의 동작은 제28도의 타이밍 챠트로부터 명백해질 것이다.

제27도의 주요부의 신호들 DT, CLK, CLK1, CLK2, OUT1, OUT2, FF1, FF2, OUT등은 제28도에서 동일한 심볼들로 첨언시킨 행들에 보이고 있다. 두 도면들을 참조하면 데이터 DT는 A,B,C …로서 입력되며, 그 데이터 길이는 전술한 td이다. 기준클록 CLK는 디코오더(DEC) 103에 의해 클록들 CLK1과 CLK2로 분할되고 또한 이 클록들은 플립플롭들(FF) 101과 102에 의해 데이터 A,B,C …를 랫치한다. FF101에 의해 랫치된 데이터는 A,C,E …이고, 또한 FF102에 의한 것은 B,D,F…이다. 이들은 ROM21-1과 21-2를 통해 대응하는 부호데이타 OUT1과 OUT2(빗금부분들은 데이터의 식별안된 부분들을 나타냄)로서 병렬로 그리고 교호로 출력된다. 이때 ROM의 억세스 시간은 전술한 ta이다. OUT1과 OUT2는 플립플롭(FF) 104와 105에 의해 랫치된다. 랫칭의 타이밍은 디코오더(DEC) 106으로부터 분할클록들 CLK3과 CLK4에 의해 결정된다. 그러므로 플립플롭 104와 105로부터, A,C …의 출력 FF1과 B,D,…의 출력 FF2가 각각 송신되어 선택기(SEL) 107의 제1 및 제2포트들(1)과 (2)에 입력된다. 선택기 107은 디코오더 106으로부터 선택신호를 수신하여 그들중 하나를 선택적으로 교호로 선택하여 A,B,C,D …의 출력 OUT를 얻는다.

제29도는 ROM 21의 제2특정예를 나타내는 회로다이아그램이다. 도면에서, ROM21은 3개 ROM들 ROM1,ROM2 및 ROM3) 2-1,21-2 및 21-3으로 구성된다. 도면은 2td

ta＜3td의 성능을 갖는 ROM들을 사용하는 경우를 나타낸다.

제30도는 제29도의 회로의 동작을 나타내는 타이밍 챠트이다. 기본동작 원리는 제27 및 28도에 의해 설명한 것과 완전히 동일하다. 그 차이점은 플립플롭(111,112)의 일단을 증가시키고, 선택기 107에 대한 3개 포트 입력을 사용하고, 또한 하나 이상의 형의 클록(CLK'3)을 증가시킨데 있다. 또한 선택신호 터미널은 S1,S2 및 S3으로 구성된다.

ROM21은 용량이 커지기 때문에, 상기 실시예들(제27도와 제29도)에서 MOS 메모리들을 사용하여 구성하고 또한 저속동작의 MOS 메모리들의 결함은 다수의 MOS 메모리들의 병렬동작에 의해 해결된다. 그 다음 논의된 실시예에서, ROM21은 ROM21의 필요한 용량을 줄이기 위해 체계적으로 구성된다. 이 실시예는 제31도에서 논의한다. 제31도는 ROM21의 구성의 또 다른 예를 설명하기 위한 원리도이다.

이것은 모든 신호점들의 식별영역을 행과 열로 분할 예를들어, 벌집모드 신호점 배치내의 하나의 신호점의 6각형 식별 영역을 사각형 제1 및 제2영역 a와 b와 삼각형 제1-제2 영역들 c,d,e 및 f로 분할하여, 복조신호들 I와 Q로부터 행번호와 열변호를 찾아내는 식별수단 121과, 행들과 열들의 교차에 의한 사각형 영역내의 상술한 삼각형 제1-제4영역들, c,d,e 및 f가 상 또는 하인지를 판정하는 서브 신호 판정 메모리 122와, 그리고 식별수단 121로부터 행번호들과 열번호들로부터의 신호점들의 데이터와 서브 신호 판정 메모리 122로부터의 판정신호를 독출하는 신호 판정 메모리 123를 갖고 있다.

식별수단 121은 ROM 또는 연산회로로 구성되어 있어 디지털 복조신호 Sd(I,Q)로부터의 행번호들과 열번호들을 찾아내어 삼각형 영역들 c,d,e 및 f가 행과 열들의 교선의 사각형 영역내에서 위 또는 아래인지를 판정하고, 그 판정신호와 행번호들 및 열번호들은 신호 판정 메모리 13의 어드레스 신호로서 작용한다.

사각형 영역들 a와 b를 행번호들과 열번호들로 나타낼때 서브 신호 판정 메모리 122로부터의 판정 신호를 사용함이 없이 행번호들과 열번호들에 의해 신호 판정 메모리 13으로부터 신호점들에 대해 판정하는 디코오더 데이터를 독출하는 것이 가능하다. 그러나, 삼각형 영역들 c,d,e 및 f를 포함하는 행번호들과 열번호들의 경우에, 신호점들에 관한 판정은 그들이 매트릭스 교선의 사각형 영역에서 위인지 또는 아래인지 여부에 따라 다르므로, 서브 신호 판정 메모리 122는 사각형 영역에서 위 또는 아래위치를 판정하는데 사용된다. 신호 판정 메모리 123에 추가되는 판정 신호의 경우와 삼각형 영역들 c,d,e 및 f를 포함하는 행번호들과 열번호들의 경우에, 정(올바른)신호점들이 판정될 수 있다.

제32도는 제31도의 구체예를 포함하는 디지털 복조장치 100을 나타내는 개통도이다. 상술한 것들과 동일한 소자들은 동일번호 또는 문자로 나타낸다. 참조번호 120은 하이브리드 회로로서 그에 대한 설명이 전술한 실시예들에서 생략됐다. 제32도의 ROM21에서 참조번호 131은 열번호 발생 메모리이고, 132는 행번호 발생 메모리, 133과 134는 서브 어드레스 발생 메모리들, 135는 서브 신호 판정 메모리, 그리고 136은 신호 판정 메모리이다. 열번호 발생 메모리 131, 행번호 발생 메모리 132, 그리고 서브 어드레스 발생 메모리들 133 및 134는 식별수단 121(제31도)을 구성한다. 이 메모리들은 모든 ROM들이다.

제33도는 벌집모드 신호점 배치로서 역할하는 64-가 QAM 방식에 의해 신호점 판정경계를 설명하기 위한 도면이다. 그 신호점들은 I채널과 Q채널에 해당하는 것으로 각 채널은 3비트들로 구성된다.

제34도는 신호점들의 식별영역들의 구획방식을 설명하기 위한 도면이다. 열들 C1,C2,C3… 및 행들 R1,R2,R3…은 그 영역을 사각형 영역들 a와 b 그리고 삼형 영역들 c,d,e 및 f로 분할한다. 이들 C1,C2,C3…은 열번호들로 부여되고 행들 R1,R2,R3…는 행번호들로 부여된다. 열번호 발생 메모리 131은 어드레스 신호로서 I채널 10-비트 디지털 복조신호를 사용하여 전술한 열변호들을 독출한다.

제35a도와 제35b도는 행번호와 열번호들을 발생시키는 방식을 설명하기 위한 도면들이다. 제35a에 의해 보인 바와 같이, 0-18의 5-비트 구조 컬럼번호들은 어드레스 신호들로서 I채널 디지털 복조신호들 0-2¹⁰-1을 사용하여 독출된다. 또한 행번호 발생 메모리 132는 어드레스 신호로서 Q 채널 10-비트-디지털 복조신호를 사용하여 전술한 행번호들을 독출한다. 제35b도에 보인 바와같이, 0-17의 5-비트 구조 행번호들은 어드레스 신호들로서 Q채널 디지털 복조신호들 0-2¹⁰-1을 사용하여 독출된다.

제36도는 신호공간과 서브 어드레스의 일예를 설명하기 위한 도면으로서, 열번호들 5-9와 행번호들 3-9에서의 신호점들을 나타낸다. 예를들어, 신호점 26은 열번호들 6과 7 그리고 행번호들 5-7의 교선으로 된 영역내에 있다. 열번호들 6과 7 그리고 행번호들 6의 교선으로 된 4각형 영역은 신호점 26에 속하는 모든 영역들이다. 그러나, 열번호들 6과 7 그리고 행번호들 5과 7의 교선에 의한 사각형 영역들은 인접한 신호점들의 삼각형 영역들은 포함하므로, 그들이 어느신호점에 속하는지를 판정할 필요가 있다. 이를위해 서브어드레스 발생메모리들 133과 134 그리고 서브신호 판정메모리 135가 구비된다.

제36도의 하부에 보인 바와같으며 어드레스 신호로서 I 채널 10-비트 디지털 복조신호를 사용하는 서브어드레스 발생메모리 133은 각 열에 대해 0으로부터 증가시키면서 6-비트 구조의 서브어드레스 신호 I'로부터 독출할 수 있다. 서브어드레스 발생메모리 134는 어드레스 신호로서 채널 10-비트 디지털 복조신호를 사용하며, 제36도에서 우측에 보인 것은 각 짝수 번호 행에 대해 0으로부터 증가시키면서 6-비트 구조의 서브어드레스 신호 Q'로부터 독출할 수 있다. 즉, 서브어드레스 발생 메모리들 133과 134는 그내에 매 열과 행을 반복하는 패턴을 기억한다.

제33도에서 보인 신호점 배치의 경우에, I 축 방향(18열)으로 18레벨들이 있기 때문에 종래의 10-비트 정밀성보다 크거나 동일한 정밀성을 얻기위해,

상술한 바와 같이, 서브 어드레스 신호 I'는 6-비트 구조만을 필요로 한다. 또한 Q축 방향으로 17레벨들(17행)이 있기 때문에, 종래의 10-비트 정밀성보다 크거나 동일한 정밀성을 얻기위해

서브 어드레스 신호 Q'는 6-비트 구조만을 필요로 한다.

설명을 위해 일예를 제시하면, 만일 그것이 본 발명의 체계적인 구성의 ROM을 사용하지 않는다면, 1024KB(바이트)의 메모리 용량이 필요하다. 그 이유는 2²⁰×8=1024KB이다. 여기서, 2의 20승은 I채널 Q채널의 10-비트 입력들의 합(10+10)을 뜻한다.

다른한편, 4개의 메모리들 131,132,133 및 134는 각각 10-비트 입력들이므로, 1KB (=2¹⁰)가 각각에 대해 필요하며, 4개의 메모리들의 총합은 4×1KB이다. 또한 I 채널과 Q 채널이 각각 6비트일 경우 메모리 135는 4KB ( =2⁶⁺⁶)이다. 또한 메모리 136은 열번호가 5비트, 행번호가 5비트, 그리고 판정신호가 2비트일 경우, 4KB ( =2⁵⁺⁵⁺²)이다. 그러므로 ROM 21의 총메모리의 용량은 12(=4+4+4) KB로서 전술한 1024KB의 소요용량을 약 1/100으로 현저히 줄여줌을 뜻한다.

제37a도 및 제37b도는 서브신호 판정 메모리내의 제1판정모드와 제2판정모드를 설명하기 위한 도면이다. 서브 어드레스 신호들 I'와 Q'를 사용하는 제32도의 서브신호 판정 메모리 135는 사각형 영역내의 삼각형 영역이 위(“1”) 또는 아래(“0”)인지에 관한 판정신호를 출력시키므로 제37a도와 제37b도에 보인 바와같이, 서브 어드레스 신호들의 I'와 Q'에 대응하는 판정신호들의 두가지 형들을 출력시킨다. 예를들어, 신호점 A가 서브 어드레스 신호들의 I'와 Q'에 의해 나타낼 때, “0”의 판정신호(제37a도 참조)는 삼각형 영역의 경계선이 우상일 때 출력되고 또한 “1”의 판정신호(제37b도 참조)는 경계선이 우하일 때 출력된다.

신호판정 메모리 136은 열번호, 행번호 및 판정신호에 의해 신호점을 판정한다. 일예는 그다음 나타낸다.

제38도는 신호판정 메모리 136에서 최종 판정을 위한 방식의 일예를 나타내는 예시도이다. 예를들어, 6의 열번호와 6의 행번호의 경우는 제31도에서 영역 a에 해당하며 또한 신호점 26이 출력된다. 또한 6의 컬럼 번호와 5의 행번호의 경우는 제31도에서 영역 c에 해당한다. 교선에 의한 사각형 영역내의 삼각형 영역은 우하경계선을 갖고 있으므로 우상 판전신호는 사용되지 않고 또한 우하반전된 신호가 사용된다. 만일 이 경우에 판정신호가 “1”일 경우, 사각형 영액내의 삼각영역은 상부측에 있으므로 신호점 26이 출력된다. 만일 이 경우에 판정신호가 “0”일 경우, 사각형 영액내의 삼각형 영역은 하측에 있으므로 신호점 26의 하부좌측에 위치된 신호점 27이 출력된다.

상술한 바와같이, 신호판정 메모리 136은 열번호 0-18, 행번호 0-17 및 판정신호에 대응하는 신호점들 0-63(6-비트구조)의 데이터를 독출한다.

전술한 예에서, ROM21의 입력신호들로서 역할하는 I와 Q채널 디지털 복조신호들은 10-비트 신호들이었으므로 서브 어드레스 신호들 I'와 Q'는 구성에 있어 6-비트이었다. 그러나, 비트들의 수는 원하는 정밀성에 따라 증감될 수 있다. 예를들어 만일 디지털 복조신호들은 구조에 있어 8-비트로 구성된다음 서브 어드레스 신호들 I'와 Q'는 구조에 있어 4-비트가 된다.

제39도는 제32도의 ROM 21의 제1의 변형을 나타내는 도면이다. 참조번호 141은 연산회로, 142는 행번호 발생 메모리, 143은 서브 어드레스 발생 메모리, 144는 서브신호 판정메모리, 145는 신호판정 메모리이다. 제1변형에서, 연산회로 141, 행번호 발생 메모리 142 및 서브 어드레스 발생 메모리 143은 제31도내의 식별수단 121을 구성한다. 열번호들은 제36도에 도시된 바와같이 등간격으로 주어지기 때문에, 연산회로 141에서 디지털 복조신호 I는 n으로 분할되며(제36도), 최종전체 번호의 같은 서브 어드레스 신호 I'로서 사용된다. 이경우에, 10비트들의 디지털 복조신호에 대해 18열들에 대한 열번호들이 얻어지므로 n=56이다.

또한, 행번호발생메모리 142, 서브 어드레스 발생 메모리 143 및 서브신호 판정메모리 134에 대한 제32도의 예에서와 동일한 것이 적용된다. 신호판정메모리 145로부터 열번호, 행번호, 및 판정신호가 추가된 신호점 판정출력이 얻어진다.

제1변형은 연산회로 141에 의해 열번호 발생메모리와 서브 어드레스 발생 메모리를 교체하여 된 것이다. 비트들의 수가 낮을 때, 연산회로 141의 규모는 감소될 수 있으므로 이는 유효한 조치이다.

제40도는 제32도의 ROM 21의 제2의 변형을 나타내는 도면이다. 참조번호 151은 열번호 발생메모리 152는 행번호 발생 메모리, 153과 154는 서브 어드레스 발생 메모리, 155는 서브신호 판정 메모리, 156은 보조 메모리, 157는 선택기, 158은 신호판정 메모리이다. 열번호 발생 메모리 151, 행번호 발생 메모리 152, 서브 어드레스 발생메모리들 153과 154, 그리고 서브 신호 판정메모리 155는 제32도에 보인 실시예에서와 동일하다.

보조 메모리 156은 선택기 157을 사용 및 제어하도록 서브 신호 판정메모리 155로부터 출력되는 우상경계선 판정신호 출력과 우하 경계선 판정신호 출력을 판정한다. 예를들어, 제36도에서, 열번호 6과 행번호 3의 경우는 우상경계선 영역에 해당하므로, 제37a도에 의한 판정신호가 사용되어야 한다. 그러므로, 보조 메모리 156에서는 어드레스 신호들로서 열번호와 행번호를 사용하여 선택기 157을 제어하기 위한 신호가 출력된다.

서브신호 판정메모리 155로부터 출력된 2-비트 판정신호들은 선택기 157에 의해 선택되어 신호판정 메모리 158에 주어져 1-비트의 짧은 어드레스 신호가 되므로 신호판정 메모리 158의 용량을 절반으로 줄여준다. 이경우에, 보조메모리 156의 용량은 신호판정 메모리 158의 용량의 절반이하이므로 총메모리 용량이 줄어들 수 있다.

[산업상 이용능력]

본 발명의 디지털 복조장치는 마이크로 웨이브 무선통신시스템 또는 위성통신 시스템으로서 사용될 수 있으며, 특히 벌집모드 변조방식에 의해 송신신호들을 수신하기 적합한 장치이다.

Claims

벌집구조의 신호점 배치를 갖는 다가직각 진폭변조 방식에 의해 변조된 송신신호들을 수신하며 또한 그에 대한 직각검출을 수행하는 검파기(11)와, 상기 검파기(11)로부터 복조신호를 파형 정형하는 필터(12)와, 상기 필터(12)로부터 아나로그 복조신호들의 아나로그/디지탈 변환에 의해 디지털 복조신호를 발생시키는 식별기(13)와, 그리고 상기 발생된 디지털 복조신호들을 입력으로서 연속적으로 수신하고 또한 그에 대응하는 원부호 데이터를 재생하는 부호판정기(14)를 포함하며, 상기 부호판정기(14)는 전술한 신호점배치와 동일한 방식으로 미리 맵핑된 부호데이타와, 상기 부호데이터와 극성 비트들(p) 및 오차비트들(ε)을 기억하는 메모리(21)로 구성되며, 어드레스 입력으로서 전술한 디지털 복조신호들을 사용하고 또한 그에 대응하는 부호데이타를 독출하는 것이 특징인 디지털 복조장치.
제1항에 있어서, 상기 데이터 비트들은 상기 직각검파후 I채널과 Q채널에 애응하는 데이터 비트들(D_I,D_Q)에 의해 한정되며, 상기 극성비트들(P)은 I와 Q채널들에 대응하는 극성비트들(P_I,P_Q)에 의해 한정되며, 상기 오차비트들(ε)은 I와 Q채널들에 대응하는 오차비트들(ε_I,ε_Q)에 의해 한정되는 것이 특징인 디지털 복조장치.
제2항에 있어서, 상기 오차비트들(ε_I,ε_Q)를 취출하기 위해, 상기 벌집 구조를 구성하는 6각형들(H)은 더욱 미세하게 더 분할되며, I채널에 대한 분할 수는 6각형의 중심과 상기 Q채널과 평행한 상기 6각형의 측면의 중심을 연결하는 라인구분으로서 2ⁿ¹/L_I-1이고, 또한 상기 Q채널에 대한 분할 수는 상기 6각형의 중심과 상기 6각형에 인접한 6각형의 중심에 대해 상기 Q채널과 평행한 라인구분으로서 2ⁿ²/L_Q-1이며, 여기서 n1과 n2는 상기 식별기(13)의 I채널과 Q채널 출력들의 비트수이고, L_I와 L_Q는 6각형 I축과 Q축에서 본 신호점 레벨들의 수인 것이 특징인 디지털 복조장치.
제2항에 있어서, 상기 메모리(21)는 상기 데이터비트들(D_I,D_Q)의 출력들, 상기 극성비트들(P_I,P_Q)의 출력비트들 그리고 상기 오차비트들(ε_I,ε_Q)의 출력들을 갖는 것이 특징인 디지털 복조장치.
제2항에 있어서, 식별기(13)의 입력측에 제공되어 상기 아나로그 복조신호의 레벨을 예정된 고정값에 유지시키는 자동이득제어기(31)와 상기 메모리(21)로부터 극성비트들(P_I,P_Q) 그리고 오차비트들(ε_I,ε_Q)을 입력으로 수신하여 비트들을 익스클루시브 OR를 취하여 상기 아나로그 복조신호의 레벨의 크기를 검출하는 레벨검출기(32,41)를 포함하며, 상기 검출된 레벨의 크기에 따라 자동이득제어기(13)의 이득이 더 작아지거나 커지는 것이 특징인 디지털 복조장치.
제5항에 있어서, 상기 레벨검출기(41)는 오차율이 불량할 때 특정신호점들만을 선택하여, 상기 특정신호점들에 대한 레벨의 크기를 검출하는 특정신호점 ROM(45I,45Q)을 갖고 있으며, 상기 특정 신호점들은 상기 아나로그 복조신호의 최대 및 최소레벨에 대응하는 신호점들이며, 또한 상기 ROM은 상기 메모리(21)로부터 입력으로서 데이터비트들(D_I,D_Q)과 오차비트들(ε_I,ε_Q)을 수신하여 상기 최대 및 최소레벨들에 대응하는 신호점들의 출현을 검출하는 것이 특징인 디지털 복조장치.
제6항에 있어서, 상기 특정신호점들은 최대레벨에 대응하는 신호점들의 수와 최소레벨에 대응하는 신호점들의 수가 거의 동일해지도록 미리 설정되는 것이 특징인 디지털 복조장치.
제2항에 있어서, 상기 식별기(13) 전후단중 하나에 등화기(51,61)가 제공되며, 상기 등화기의 등화제어 파라메터들은 상기 메모리(21)로부터 상기 극성비트들(P_I,P_Q)와 상기 오차비트들(ε_I,ε_Q)에 의해 판정되는 것이 특징인 디지털 복조장치.
제2항에 있어서, 상기 식별기(13)의 입력측에 제공되며, 또한 아나로그 복조신호의 레벨을 예정된 DC레벨에 유지시키는 DC 옵셋제어기(71)와, 상기 메모리(21)로부터 오차비트들(ε_I,ε_Q)을 입력으로서 수신하여 상기 아나로그 복조신호들이 DC 레벨의 이동방향을 검출하는 옵셋레벨 검출기(72)를 갖고 있으며, 상기 DC 옵셋제어기(71)의 제어레벨은 검출된 DC 레벨의 이동방향의 양측 또는 음측에 따라 음측 또는 양측으로 설정되는 것이 특징인 디지털 복조장치.
제9항에 있어서, 상기 옵셋레벨 검출기(72)는 특정신호점 ROM(45I,45Q)을 갖고 있으며, 상기 ROM은 오차율이 불량할 때 특정신호점들만을 선택하여 상기 특정신호점들에 대한 DC 레벨의 이동방향을 검출하고, 상기 특정신호점들은 상기 아나로그 복조신호의 최대 및 최소레벨에 대응하는 신호점들이며, 상기 ROM은 상기 메모리(21)로 부터 데이터 비트들(D_I,D_Q)과 오차비트들(ε_I,ε_Q)을 수신하여 상기 최대 및 최소레벨들에 대응하는 신호점들의 출현을 검출하는 것이 특징인 디지털 복조장치.
제10항에 있어서, 상기 특정신호점들은 최대레벨에 대응하는 신호점들의 수와 최소레벨에 대응하는 신호점들의 수가 거의 동일해지도록 미리 설정되는 것이 특징인 디지털 복조장치.
제2항에 있어서, 상기 검파기(11)는 상기 송신신호들을 수신하기 위해 적어도 I채널믹서(17I)와 Q채널믹서(17Q), 이들 믹서들 (17I,17Q)에 복조용 캐리어를 제공하기 위한 발진기(15), 그리고 믹서들중 하나의 캐리어의 위상을 π/2 만큼 지연시키기 위한 π/2 하이브리드(16)를 갖고 있으며, 상기 데이터 비트들(D_I,D_Q)을 나타내는 신호점들의 위상이 위상제어출력으로서 상기 메모리(21)로부터 상기 극성비트들(P_I)와 오차비트(ε_Q)의 익스클루시브 OR(92)출력 또는 위상제어출력으로서 상기 메모리(21)로부터 상기 극성비트들(P_Q)와 오차비트(ε_I)의 익스클루시브 OR(92')출력을 사용하여 +측 또는 -측으로 편기되는지 여부에 따라 +측 또는 -측으로 이동되도록 상기 발진기의 발진위상을 제어하기 위한 위상검파기(91)를 갖는 것이 특징인 디지털 복조장치.
제2항에 있어서, 상기 메모리(21)는 다수의 ROM들(21-1,21-2,21-3)로 구성되며, 상기 다수의 ROM들은 데이터에 대응하는 반복입력으로서 일련의 상기 디지털 복조 신호들을 연속 수신하며 또한 상기 다수의 ROM들은 상기 데이터(D_I,D_Q), 상기 데이터에 대응하는 극성비트들(P_I,P_Q) 및 오차비트들(ε_I,ε_Q)를 상호적으로 병렬로 출력시키는 것이 특징인 디지털 복조장치.
제2항에 있어서, 상기 메모리(21)는 식별수단(121), 신호판정메모리(123) 및 서브신호 판정메모리(122)로 구성되며, 상기 식별수단(121)은 모든 신호점들의 식별영역을 행과 열로 분할하여 상기 벌집구조를 형성하는 6각형 신호점 식별 영역을 사각형 제1 및 제2영역(a,b)과 삼각형 제1, 제2, 제3 및 제4영역(c,d,e 및 f)로 분할하고, 상기 디지털 복조신호에 기초한 행번호와 열변호들의 식별을 수행하며, 상기 서브신호 판정메모리(122)는 상기 삼각형 제1, 제2, 제3 및 제4영역들(c,d,e 및 f)은 상기 행과 열들의 교선에 의해 구성된 사각형 영역의 상부 또는 아래에 있으며, 싱기 신호판정메모리(123)는 상기 식별수단(121)으로 부터의 행과 열번호들과 상기 서브신호 판정메모리(122)로부터의 상/하 판정신호들에 의해 신호점들의 상기 데이터(D_I,D_Q), 극성비트들(P_I,P_Q) 및 오차비트들(ε_I,ε_Q)을 독출하는 것이 특징인 디지털 복조장치.
제14항에 있어서, 상기 식별수단(121)은 상기 I채널 디지탈 복조신호를 입력으로서 수신하는 I채널측 서브 어드레스 발생메모리(133) 및 열번호 발생메모리(131)와 상기 Q채널측 서브 어드레스 발생 메모리(134) 및 행번호 발생메모리(132)를 포함하는 것이 특징인 디지털 복조장치.
제14항에 있어서, 상기 식별수단(121)은 상기 I채널 디지탈 복조신호를 입력으로서 수신하여 상기 열번호들과 I채널측 서브 어드레스신호들을 연산하여 발생시키는 연산회로(141)와, 상기 Q채널 디지털 복조신호들을 입력으로서 수신하는 Q채널측 서브 어드레스 발생메모리(143)와 행번호발생메모리(142)를 포함하는 것이 특징인 디지털 복조장치.
제14항에 있어서, 상기 서브신호 판정메모리(122,155)로부터 다수의 상하 판정신호들 가운데 상기 신호판정메모리(123,158)의 판정을 위해 효과적으로 상하 판정신호들중 하나를 선택하는 선택기(157)와, 상기 선택기(157)에 선택지령을 제공하기 위해 상기 열번호들과 행번호들을 입력으로서 수신하는 보조메모리(156)을 구비하며, 상기 선택기(157)는 상기 보조메모리(156)로부터 선택지령에 따라 제어되는 것이 특징인 디지탈 복조장치.
제1항에 있어서, 상기 메모리(21)는 ROM 또는 RAM으로 구성되는 것이 특징인 디지탈 복조장치.