KR910008961A - 소오스커플드 fet로직형 출력회로 - Google Patents

소오스커플드 fet로직형 출력회로 Download PDF

Info

Publication number
KR910008961A
KR910008961A KR1019900015894A KR900015894A KR910008961A KR 910008961 A KR910008961 A KR 910008961A KR 1019900015894 A KR1019900015894 A KR 1019900015894A KR 900015894 A KR900015894 A KR 900015894A KR 910008961 A KR910008961 A KR 910008961A
Authority
KR
South Korea
Prior art keywords
current path
effect transistor
field effect
source
level shift
Prior art date
Application number
KR1019900015894A
Other languages
English (en)
Inventor
히로노리 나가사와
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
다케다이 마사다카
도시바 마이크로 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바, 다케다이 마사다카, 도시바 마이크로 일렉트로닉스 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR910008961A publication Critical patent/KR910008961A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic
    • H03K19/09436—Source coupled field-effect logic [SCFL]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

소오스커플드 FET로 직형 출력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 관한 소오스커플드 FET로 직형 출력회로를 도시한 회로구성도,
제2도는 본 발명의 다른 실시예의 SCFL형 출력회로를 도시한 회로구성도,
제3도는 본 발명의 또 다른 실시예의 SCFL형 출력 회로를 도시한 회로구성도.

Claims (4)

  1. 일단이 각각 정전압전원에 접속된 제1 및 제1부하소자(LD1,R2 및 LD2,R3) 와, 전류통로의 일단이 각각 제1 및 제2부하소자(LD1, R2및 및 LD2, R3)의 타단에 접속되고, 상기 전류통로의 타단이 서로 접속되고 각각의 제어전극이 상보형의 신호가 입력되는 제1 및 제2입력단자에 접속된 제1 및 제2전계효과트랜지스터(Q1,Q2),이 제1 및 제2전계효과 트랜지스터(Q1,Q2)의 전류통로의 타단과 기준전위간에 접속된 제1정전류원(CC1,Q7 R4), 그 전류통로의 일단이 상기 정전압원에, 제어전극이 상기 제1전체효과 틀랜지스터(Q1)의 전류통로의 일단에 접속된 제3전계효과 트랜지스터(Q3),이 제3전계효과 트랜지스터(Q3)의 전류통로의 타단에 그 일단이 접속된 제1레벨시프트소자(LS2, LS3.D1,D2) 이 제1레벨시프트소자(LS2, LS3.D1,D2) 의 타단과 상기 기준전위간에 접속된 제2정전류원(CC2,Q8,R5) 그 전류통로의 일단이 상기 정전압전원에, 제어전극이 상기 제2전계효과트랜지스터(Q2)의 전류통로의 일단에 접속된 제4전계효과트랜지스터(Q4) 이 제4전계효과트랜지스터(Q4)의 전류통로의 타단에 그 일단이 접속된 제2레벨시프트소자(LS4,D3), 이 제2레벨시프트소자(LS4,D3)의 타단과 상기 기준전위간에 접속된 제3정전류원(CC3,Q9,R6) 그 전류통로의 일단이 상기 정전압전원에, 상기 전류통로의 타단이 출력단자에, 제어전극이 상기 제2레벨시프트소자(LS4,D3)의 타단에 접속된 제5전계효과트랜지스터(Q5), 그 전류통로의 일단이 상기 제5전계효과트랜지스터(Q5)의 전류통로의 타단에, 상기 전류통로의 타단이 상기 기준전위에, 제어전극이 상기 제1레벨시프트소자(LS2, LS3.D1,D2) 의 타단에 접속된 제6전계효과트랜지스터(Q6)를 구비한 것을 특징으로 하는 소오스커플드 FET로직형 출력회로.
  2. 제1항에 있어서, 상기 정전압전원과 상기 제1 및 제2부하소자(LD1,R2및 LD2.R3)의 일단간에 제3레밸시프트소자(LS1)를 또 구비한 것을 특징으로 하는 소오스커플드 FET로직형 출력회로.
  3. 제1항에 있어서, 제6전계효과트랜지스터(Q6)의 타단과 상기 기준전위간에 제4레밸시프트소자(LS5,D4,D5)를 또 구비한 것을 특징으로 하는 소오스커플드 FET로직형 출력회로.
  4. 제1항에 있어서, 상기 제1및 제2레벨시프트소자(LS2,LS3,D1,D2 및 LS4,D3)는 쇼트키다이오드로 구성되고 상기 제1, 제2 및 제3정전류원은 저항과 전계효과트랜지스터로 구성된 것을 특징으로 하는 소오스커플드 FET로직형 출력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900015894A 1989-10-06 1990-10-06 소오스커플드 fet로직형 출력회로 KR910008961A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1261574A JP2547863B2 (ja) 1989-10-06 1989-10-06 ソースカップルドｆｅｔロジック形出力回路
JP1-261574 1989-10-06

Publications (1)

Publication Number Publication Date
KR910008961A true KR910008961A (ko) 1991-05-31

Family

ID=17363808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015894A KR910008961A (ko) 1989-10-06 1990-10-06 소오스커플드 fet로직형 출력회로

Country Status (5)

Country Link
US (1) US5083046A (ko)
EP (1) EP0425838B1 (ko)
JP (1) JP2547863B2 (ko)
KR (1) KR910008961A (ko)
DE (1) DE69029363T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687625B1 (ko) * 2005-05-17 2007-02-27 박선근 신발끈 없는 신발

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04278719A (ja) * 1991-03-06 1992-10-05 Toshiba Corp ソース電極結合形論理回路
US5869985A (en) * 1997-02-07 1999-02-09 Eic Enterprises Corporation Low voltage input buffer
US5942921A (en) * 1997-12-19 1999-08-24 Advanced Micro Devices, Inc. Differential comparator with an extended input range
US9276529B1 (en) * 2014-10-03 2016-03-01 Hrl Laboratories, Llc High performance GaN operational amplifier with wide bandwidth and high dynamic range
US9673849B1 (en) 2016-08-16 2017-06-06 Advanced Micro Devices, Inc. Common mode extraction and tracking for data signaling

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1373639A (fr) * 1963-11-13 1964-09-25 Ass Elect Ind Perfectionnements aux circuits amplificateurs
US4093925A (en) * 1975-01-27 1978-06-06 Nippon Gakki Seizo Kabushiki Kaisha Method and system of driving power field effect transistor
JPS6264121A (ja) * 1985-09-13 1987-03-23 Toshiba Corp 電界効果トランジスタ回路
JPS62172819A (ja) * 1986-01-27 1987-07-29 Nec Corp 位相同期回路
JPS6374215A (ja) * 1986-09-17 1988-04-04 Mitsubishi Electric Corp 論理回路
JPS6474823A (en) * 1987-09-17 1989-03-20 Fujitsu Ltd Emitter follower circuit
US4857861A (en) * 1987-09-23 1989-08-15 U. S. Philips Corporation Amplifier arrangement with improved quiescent current control
US4945258A (en) * 1988-12-08 1990-07-31 Grumman Aerospace Corporation Monolithic gaAs high speed switch driver
JPH0777346B2 (ja) * 1988-12-28 1995-08-16 株式会社東芝 論理レベル変換回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687625B1 (ko) * 2005-05-17 2007-02-27 박선근 신발끈 없는 신발

Also Published As

Publication number Publication date
JP2547863B2 (ja) 1996-10-23
DE69029363T2 (de) 1997-04-30
EP0425838A1 (en) 1991-05-08
US5083046A (en) 1992-01-21
JPH03123221A (ja) 1991-05-27
DE69029363D1 (de) 1997-01-23
EP0425838B1 (en) 1996-12-11

Similar Documents

Publication Publication Date Title
KR920020847A (ko) 샘플밴드-갭 전압 기준 회로
KR920022647A (ko) 차동 입력 회로
KR840006895A (ko) 인터페이스 회로
KR850006277A (ko) 입력버퍼 및 임계 전압 증가방법
KR840002176A (ko) 반도체 집적회로 장치
KR890001274A (ko) 전류미러회로
KR930020850A (ko) 레벨 변환회로
KR860000719A (ko) 상보형(相補型)Bi-MIS 게이트회로
KR880012009A (ko) BiMOS 논리회로
KR910007240A (ko) 전류 미러 회로
KR850002710A (ko) 에미터플로위형 싱글 엔디드 푸쉬풀회로
KR910008961A (ko) 소오스커플드 fet로직형 출력회로
KR880005744A (ko) 차동증폭회로
KR910010877A (ko) Ecl 회로
KR950004710A (ko) 전압-전류 변환기
KR940012851A (ko) 차동 전류원 회로
KR890008999A (ko) 디지탈 집적회로
KR920013863A (ko) 기준 회로 및 안정 회로를 구비한 전원 장치
KR880008553A (ko) 세라믹 필터에 변조기를 결합시키기 위한 집적결합회로
KR920009083A (ko) 논리회로
WO1992002985A1 (en) Three terminal non-inverting transistor switch
KR850008253A (ko) 차동 증폭기
KR910008960A (ko) 소오스가 결합된 fet로직형 논리회로
KR910021007A (ko) 증폭기
KR880005743A (ko) 비교기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application