KR910008383B1 - 프로그램 기동 방식 - Google Patents

프로그램 기동 방식 Download PDF

Info

Publication number
KR910008383B1
KR910008383B1 KR1019880007241A KR880007241A KR910008383B1 KR 910008383 B1 KR910008383 B1 KR 910008383B1 KR 1019880007241 A KR1019880007241 A KR 1019880007241A KR 880007241 A KR880007241 A KR 880007241A KR 910008383 B1 KR910008383 B1 KR 910008383B1
Authority
KR
South Korea
Prior art keywords
program
address
file
executable program
relocation
Prior art date
Application number
KR1019880007241A
Other languages
English (en)
Other versions
KR890000972A (ko
Inventor
료우 이와이
Original Assignee
미쓰비시덴기 가부시기가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴기 가부시기가이샤, 시기 모리야 filed Critical 미쓰비시덴기 가부시기가이샤
Publication of KR890000972A publication Critical patent/KR890000972A/ko
Application granted granted Critical
Publication of KR910008383B1 publication Critical patent/KR910008383B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00—Data processing: database and file management or data structures
    • Y10S707/99951—File or database maintenance
    • Y10S707/99956—File allocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Memory System (AREA)

Abstract

내용 없음.

Description

프로그램 기동 방식
제1도는 프로그램의 재배치가 가능하지 않는 경우의 프로그램 기동 방식을 나타낸 블럭도.
제2도는 본 발명에 따라 프로그램의 재배치가 가능한 경우의 프로그램 기동 방식을 나타낸 블럭도.
제3도는 제2도에 도시한 프로그램 기동 방식의 동작을 나타낸 순서도.
제4도는 컴퓨터 시스템의 구조를 나타낸 블럭도.
제5도는 제3도의 스텝 N1에서의 서브 루틴을 나타낸 순서도.
제6도는 제3도의 스텝 N3에서의 서브 루틴을 나타낸 순서도.
제7도는 제3도의 스텝 N5에서의 서브 루틴을 나타낸 순서도.
제8도는 제3도의 스텝 N6에서의 서브 루틴을 나타낸 순서도.
제9도는 제3도의 스텝 N7에서의 서브 루틴을 나타낸 순서도.
제10a도 내지 제10c도는 제3도의 각각의 스텝NO, N8 및 N9 에서의 처리를 나타낸 순서도.
제11도는 본 실시예의 헤드내에서의 동작과 명령 라인을 나타낸 도면.
제12a도 내지 제12c도는 본 실시예에서 사용할 수 있는 테이블, 레지스터 및 프로그램을 나타낸 도면.
제13도는 종래의 프로그램 기동 방식을 나타낸 블럭도.
제14도는 종래의 프로그램 기동 방식을 나타낸 블럭도.
본 발명은 실행 가능한 프로그램이 컴퓨터 시스템의 메모리에 재배치되고 또 다른 실행 가능한 프로그램이 고정 어드레스에 배치되어 프로그램을 가동 시키는 프로그램 기동 방식에 관한 것이다.
제14도는 프로그램을 파일로서 저장하기 위한 파일 기억장치(1)로 구성된 범용의 종래 프로그램 기동 방식을 나타낸 도면이다. 메모리 맵(2)는 오퍼레이팅 시스템(OS)(3), 오퍼레이팅 시스템(3)에서 동작할 수 있는 사용 가능한 프로그램(4)를 표시한다. 실행 가능한 프로그램(4)는 프로그램 본체(7), 프로그램 본체(7)의 실행 개시 어드레스와 재배치 정보를 저장하기 위한 링크 작업시에 마련된 프로그램 헤머(6), 실행가능한 프로그램이 메모리에 로드 될때 오퍼레이팅 시스템(3)에 의해서 부가되어 실행 가능한 프로그램에 인도되는 실행 환경 정보나 사용자가 입력한 파라미터 문자열을 내포하는 헤머(5a)로 구성된다.
범용의 프로그램 작성 절차를 제13도의 순서도에서 스텝S6∼S10으로 나타낸다.
제4도는 범용의 종래 컴퓨터 시스템으로서, 실행 가능한 프로그램을 저장하기 위한 파일 기억장치(1), 파일 기억장치(1)과 시스템 버스(30)사이에 데이타를 보내기 위한 파일 제어장치(1a), 시스템 버스(30)을 사용하여 소정의 연산과 제어를 실행하기 위한 중앙 처리장치(CPU)(24), 파일 제어장치(1a)로 부터의 프로그램 파일을 저장하기 위한 메모리 장치(25), 시스템의 실행 결과나 사용자에 의한 입력 결과를 표시하기 위한 표시장치(26), 표시장치(26)을 제어하고 표시된 데이타를 표시장치(26)으로 보내기 위한 표시 제어장치(26a), 사용자가 시스템 제어 데이타를 보내기 위한 키보드(27), 키보드(27)에서의 데이타를 시스템 버스(30)에 보내기 위한 키보드 제어장치((27a), 실행결과를 출력하기 위한 프린터(28), 데이타를 프린터(28)에 보내기 위한 프린터 제어장치(28a), 입출력 장치(29)를 제어하기 위한 입출력 제어장치(29a)로 구성된다.
종래의 프로그램 기동 방식의 동작을 제13도를 참조하여 설명한다. 스텝 S6은 프로그램 작성 절차의 엔트리이며, 스텝 S7에서 소오스 프로그램이 작성된다. 스텝 S8에서 소오스 프로그램을 목적 프로그램으로 어셈블하고, 스텝 S9에서 프로그램을 링크하여, 스텝 S10에서 실행 가능한 프로그램이 완성된다. 또한 스텝 S10의 실행 가능한 프로그램은 스텝 S11의 기존 프로그램(20a) 이어도 좋다.
이러한 실행 가능한 프로그램은 제14도에 도시한 파일 기억장치(1)에 파일로써 저장된다. 사용자의 명령에 대한 응답으로 오퍼레이팅 시스템(3)은 헤더(5a)를 프로그램 (4)에 부가하고 그것을 메모리 맵(2)의 프로그램 영역에 저장한다. 그 다음에 오퍼레이팅 시스템(3)은 프로그램 본체(7)에서 프로그램 헤더(6)의 재배치 정보를 세트하고, 실행의 제어를 오퍼레이팅 시스템(3)에서 부터 프로그램의 실행 개시 어드레스로 이행하여 프로그램 본체(7)을 기동한다.
그러나 상술한 프로그램 기동 방식은 몇가지 문제점이 있다. 예를들면 빈 메모리 영역이 아닌 고정 어드레스에 또 다른 프로그램이 배치된 경우에 어드레스에 존재하는 프로그램이 파괴되어 컴퓨터가 예기치 못한 처리과정에서 정지하는 단절이 발생한다. 따라서 상술한 문제점을 해결하는 프로그램 기동 방식을 제공하는 것이 본 발명의 목적이다.
본 발명에 따라서, 실행 가능한 프로그램을 메모리에 저장(배치)한 후에 빈 메모리 영역의 어드레스에서 다른 실행 가능한 프로그램을 메모리에 저장(배치)할 경우에는 존재하는 프로그램의 파괴 및 컴퓨터의 단절이 발생하는 문제점을 방지할수 있다.
본 발명의 1실시예에서 따라서, 재배치 장치(4a)는 메모리 장치(25)의 메모리 영역의 크기와 프로그램 정보를 체크하기 위해 실행 가능한 프로그램(4)에 부가되어, 실행 가능한 프로그램(4)는 파일로서 파일 기억장치(1)에 저장된다. 사용자가 키보드(27)로 CPU를 기동할때, 상기 파일은 파일로써 메모리에 저장된다. 이러한 조건하에서 또 다른 실행 가능한 프로그램(9)를 메모리 장치(25)의 고정 어드레스에 저장되는 경우에 실행 가능한 프로그램에 부가되는 재배치 장치는 재배치 장치(4a)의 정보에 의해 지정되는 어드레스에 재배치 및 재저장되어, 다른 실행 가능한 프로그램(9)가 고정 어드레스에 저장된다.
우선, 재배치 장치(4a)는 실행 가능한 프로그램(4)에 부가되고, 파일로써 파일 기억장치(1)에 저장된다. 사용자가 키보드(27)을 가지고 CPU(24)를 기동할때 프로그램(4)는 메모리 장치(25)에 저장된다. 사용자가 이러한 조건하에서 프로그램(4)를 지정할때, 재배치 장치(4a)는 메모리 장치(25)의 재저장 어드레스를 지정하여 재저장 어드레스에 프로그램(4)를 저장한다. 따라서 프로그램(4)는 파괴됨이 없이 메모리 장치(25)에 저장되고, 다른 프로그램(9)는 메모리 장치 (25)의 고정 어드레스에 저장된다.
본 발명의 다른 목적, 특징 및 장점은 첨부 도면을 참조한 다음의 설명에서 명백하게 될것이다.
본 발명의 프로그램 기동 방식을 사용하기 위한 컴퓨터 시스템의 구성을 제4도에 도시한다.
제1도는 프로그램의 재배치가 가능하지 않은 프로그램 기동 방식을 나타낸다. 제1도에 있어서, 제14도에 도시한 구성 요소에 대응하는 것은 동일한 참조부호를 붙이고 그 설명은 생략한다. 더우기 메모리 맵(2)는 실행 가능한 프로그램을 재배치(재저장)하고 사용자에 의해 프로그램 본체 (7)에 보내지는 정보와 메모리의 크기를 체크하기 위하여 재배치 장치(4a)로 구성된다. 재배치 장치(4a)는 파일을 메모리에 로드할때 오퍼레이팅 시스템에 의해 부가되는 헤머(5)와 재배치 장치의 본체(8)로 구성된다.
제2도는 본 발명에 따라 프로그램의 재배치가 가능한 프로그램 기동 방식을 나타낸다. 제2도에 있어서, 제1도에 도시한 구성 요소에 대응하는 것은 동일한 참조 부호를 붙이고 그 설명은 생략한다. 더우기 메모리 맵(2)는 재배치 장치(4a)에 의해 실행 가능한 프로그램이 재배치 되는 어드레스 다음의 고정 어드레스에 있는 또 다른 실행 가능한 프로그램(9)로 구성된다. 프로그램 본체(4)의 어드레스는 고정되어 있다.
제3도는 재배치 장치의 실행을 나타낸 순서도이다. 스텝 N1의 서브 루틴은 제5도에서 더욱 상세하게 설명하고, 스텝 N3의 서브 루틴은 제6도에서 더욱 상세하게 설명하고, 스텝 N5의 서브 루틴은 제7도에서 더욱 상세하게 설명하고, 스텝 N6의 서브 루틴은 제8도에서 더욱 상세하게 설명하고, 스텝 N7의 서브루틴은 제9도에서 더욱 상세하게 설명하며, 스텝 N0, N8, N9의 각각의 처리는 제10a도, 제10b도, 제10c도에서 더욱 상세하게 설명한다. 명령라인과 헤더 정보는 제11도에 도시한다. 사용 가능한 테이블, 레지스터 및 프로그램 헤더는 제12a도, 제12b도, 제12c도에 각각 도시한다.
제11도는 표시 장치상의 명령 라인(31)을 나타낸 도면이며, 오퍼레이팅 시스템(3)에 의한 프롬프트(Prompt)출력, 사용자에 의해 지정되는 명령 라인, 스텝 N1에서의 서브 루틴에 의해 변경되기 전의 헤더(5)의 파라미터 정보(32), 스텝 N1에서의 서브 루틴에 의해 변경된 후의 파리미터 정보로 구성된다.
제12a도 내지 제12c도는 재배치 장치내의 테이블(34), CPU (24)내의 재배치 장치를 위해 사용 가능한 레지스터(35), 프로그램의 헤더 정보(36)을 각각 나타낸다.
다음에 본 실시예에 따른 프로그램 기동 방식의 동작을 설명한다. 프로그램을 실행하기위한 준비 작업으로 재배치 장치의 준비를 제13도의 스텝 S1에서 부터 시작한다. 스텝 S2에서 소오스 프로그램이 작성되고, 스텝 S3에서 소오스 프로그램을 목적프로그램으로 어셈블하며, 스텝 S4에서 프로그램을 링크하여, 스텝 S5에서 재배치 장치 (4a)가 완성된다.
또한, 프로그램의 준비를 스텝 S6에서 부터 시작한다. 스텝 S7에서 소오스 프로그램이 작성되고, 스텝 S8에서 소오스 프로그램을 목적 프로그램으로 어셈블하며, 스텝 S9에서 프로그램을 링크하여, 스텝 S10에서 실행 가능한 프로그램(4)가 완성된다. 이 실행 가능한 프로그램은 기존의 프로그램(20a) 이어도 좋다.
스텝 S12에서는 스텝 S5의 재배치 장치 (4a)가 스텝 S10의 실행 가능한 프로그램(4)에 부가된다. 스텝 S13에서는 실행 가능한 프로그램(4)에 부가된 재배치 장치가 완성된다. 즉 스텝 S6∼S10으로 마련된 실행 가능한 프로그램(4)에 스텝 S1∼S5로 마련된 재배치 장치(4a)를 스텝 S12에서 부가하여 1개의 실행 가능한 프로그램(4)를 형성한다. 이러한 프로그램은 제1도의 파일 기억장치(1)에 파일로서 저장된다. 사용자의 명령에 대한 응답으로 오퍼레이팅 시스템(3)이 동작을 개시하여, 실행 가능한 프로그램(4)에 부가된 재배치 장치에 헤더(5)를 부가하고 그것을 메모리 맵(2)의 영역에 저장한다. 그 다음에 실행의 제어가 재배치 장치 본체(8)로 이행된다. 이러한 처리는 CPU(24)에 의해 실행된다.
다음에 제3도를 참조로 하여 주루틴의 동작을 설명한다. 스템 NO의 초기 처리는 제10도(a)에 더욱 상세하게 나타나 있다. 즉 스택용 레지스터의 값을 변경시키는 것에 의해 스택을 재배치 장치내로 끌어들이고 나서 에러 메시지 문자열 테이블을 제외한 재배치 장치내의 각 테이블의 값을 "0"으로 클리어 한다.
스텝 N1에서 서브 루틴은 명령 라인의 파라미터를 체크 하거나 사용자에 의해 지정된 개시 어드레스 정보용 문자열 데이타를 어드레스 값으로 변환하기 위하여 호출된다. 스텝 N2에서는 스텝 N1에서의 플래그 정보를 가지고 파라미터 에러를 판정한다.
캐리 플래그가 세트되어 있을 경우에는 스텝 N3에서 파라미터 에러 처리 서브 루틴을 호출한다. 스텝 N4에서는 제어를 오퍼레이팅 시스템(3)으로 이행한다. 캐리 플래그가 세트되어 있지 않은 경우에는 스텝 N5에서 메모리 용량 체크 서브 루틴을 호출하여 프로그램이 동작 가능한 메모리 크기를 체크한다. 스텝 N6에서는 메모리 내의 프로그램 위치를 설정하기 위하여 사용자에 의해 지정되는 개시 어드레스 정보의 위치에 프로그램을 전개하도록 서브 루틴을 호출한다.
스텝 N2a에서는 스텝 N2와 동일한 처리가 실행된다. 스텝 N7에서는 프로그램 본체(7)의 어드레스 값을 고정하기 위하여 프로그램 본체 (7)의 어드레스 값이 결정되지 않은 위치에서 재배치 장치 항목수 만큼의 위치를 설정 하도록 서브 루틴을 호출한다. 스텝 N8에서의 종료 처리는 제10도(b)에 더욱 상세하게 나타나 있다. 스텝 N7의 서브 루틴에 의해 설정된 프로그램의 스택 어드레스용 테이블 값이 레지스터에 저장되어 스택을 프로그램으로 보낸다. 헤더(5)의 선두 어드레스는 스텝 N1내의 서브 루틴에 의해 변경되었던 각 포인터용 레지스터에 저장된다.
스텝 N9에서는 제10c도에 더욱 상세하게 도시한 바와 같이 스텝 N7의 서브 루틴에 의해 설정된 프로그램 실행 개시 어드레스로 프로그램을 점프하고 제어를 프로그램에 이행하여, 재배치 처리를 완료한다.
제5도는 제3도에 도시한 스텝 N1의 명령 라인의 파라미터를 체크하기 위한 서브 루틴을 나타낸다.
제11도의 표시장치(31)상의 실행 가능한 프로그램(23)의 파일명을 제외하고 사용자에 의해 지정된 명령 라인의 정보 길이와 파라미터를 제11도의 헤더(5)에 세트하기 때문에, 헤더(5)의 파라미터 길이 정보의 어드레스 값은 스텝 NSO1에서 포인터용 레지스터에 저장된다. 스텝 NSO2에서는 헤더(5)중의 파라미터 길이 정보를 데이타용 레지스터에 저장한다. 스텝NSO3에서는 "0"데이타를 포인터용 레지스터 값 + 데이타용 레지스터 값+1과 동일한 어드레스에 마지막 정보로써 저장한다. 스텝 NSO4에서는 파라미터 길이 정보의 값을 카운터용 레지스터에 저장한다. 스텝 NSO5에서는 파라미터의 선두 어드레스를 포인터용 레지스터에 저장한다. 스텝 NSO6에서는 포인터용 레지스터가 표시하는 어드레스의 데이타를 데이타용 레지스터에 저장한다. 스텝 NSO7에서는 데이타용 레지스터의 값을 테스트하여 개시 어드레스 정보인지 아닌지를 판단한다.
만일 개시 어드레스 정보이면 스텝 NSO8에서 개시 정보 어드레스를 제12a도에 도시한 개시 어드레스 정보용 테이블 (34)에 저장한다. 스텝 NSO9에서 개시 어드레스 정보의 파라미터에 에러가 검출되면, 스텝 NS10에서 캐리 플래그를 세트하고, 스텝 NS20에서 주루틴으로 되돌아간다.
만일 에러가 없으면 스텝 NS11에서 FFH(16진수)를 제12a도에 도시한 (34)의 개시 어드레스 정보 유무 플래그용 테이블에 저장한다. 스텝 NS12에서는 개시 어드레스 정보용 테이블의 값을 메모리 장치(25)에서 대응하는 어드레스 값으로 변환해서 제12a도에 도시한 (34)의 개시 어드레스용 테이블에 저장한다. 스텝 NS 13에서는 개시 어드레스 길이 정보 값에 1을 감하고, 그 값을 포인터용 레지스터의 값에 가한다. 스텝 NS14에서는 개시 어드레스 정보 길이의 값을 헤더(5)의 파라미터 길이 정보에서 감하고, 제어를 스텝 NS17로 이행한다.
만일 스텝 NSO7에서 개시 어드레스 정보가 아니면 스텝 NS15에서 또 다른 파리미터를 테스트 하여 에러가 있는지 없는지를 판단한다. 만일 에러가 있으면 제어를 스텝 NS10으로 이행하지만, 에러가 없으면 스텝 NS16에서 데이타용 레지스터의 값을 포인터용 레지스터에 의해 지정된 어드레스에 저장한다. 스텝 NS17에서는 카운터용 레지스터=0 또는 데이타용 레지스터=0을 판정한다. 만일 사실이 아니면 스텝 NS18에서 포인터용 레지스터의 값에 1을 가하고, 제어를 스텝 NSO6으로 이행한다. 만일 스텝 NS17에서 사실이면 스텝 NS19에서 캐리 플래그를 리세트하고, 제어를 스텝 NS20으로 이행하여 제3도의 주루틴으로 되돌아간다. 따라서 제11도에 도시한 (32)의 상태에서 (33)의 상태로 헤더 정보를 변동하여 실행 가능한 프로그램(4)에 필요한 정보만 남긴다.
제6도는 제3도에 도시한 스텝 N3에서의 파라미터 에러를 처리하기 위한 서브 루틴을 나타낸다. 스텝 N3SO1에서 오퍼레이팅 시스템(3)은 제12a도에 도시한 (34)에서의 에러 메시지 문자열 테이블을 표시장치(26)으로 출력한다. 스텝 N3SO2에서는 동작이 주루틴으로 되돌아간다.
제7도는 제3도에 도시한 스텝 N5에서의 메모리 용량을 체크하기 위한 서브 루틴을 나타낸다. 스텝 N5SO1에서는 재배치 장치(4a)의 높은 어드레스 측에 부가된 프로그램 본체의 선두 어드레스 값을 제12a도에 도시한 (34)에서의 베이스 어드레스용 테이블에 저장한다. 스텝 N5SO2에서는 헤더(5)의 선두에서 부터의 사용 가능한 메모리 크기에 대한 정보를 오퍼레이팅 시스템(3)에서 데이타용 레지스터로 보낸다. 스텝 N5SO3에서는 프로그램에 사용된 메모리 크기가 데이타용 레지스터를 거쳐서 오퍼레이팅 시스템에 요구된다 스텝 N5SO4에서 메모리 장치(25)의 선두에서 헤더(5)의 선두까지의 크기는 스텝 N5SO3의 데이타를 유지하는 데이타용 레지스터의 값에 가해지고, 그 결과의 값을 (34)에서의 최대값용 테이블에 저장한다. 스텝 N5SO5에서는 동작이 주루틴으로 되돌아간다.
제8도는 스텝 N6에서의 메모리내에 프로그램 위치를 설정하기 위한 서브 루틴을 나타낸다. 스텝 N6SO1에서는 제12도에 도시한 (34)에서의 베이스 어드레스용 테이블의 값을 포인터용 레지스터에 저장한다. 스텝 N6SO2에서는 제12c도에 도시한 헤더 정보(36)에서의 프로그램 기동 정보 ⓐ∼ⓔ의 각각을 제12a도에 도시한 각 테이블(34)저장한다. 프로그램 페이지 크기 ⓐ를 메모리 장치내의 실제 크기로 고쳐서 (34)에서의 프로그램 크기용 테이블에 저장하고, 프로그램 헤더 크기 ⓒ를 (34)에서의 베이스 어드레스용 테이블의 값에 가해서 프로그램 본체의 선두 어드레스 테이블에 저장한다.
스텝 N6SO3에서 만일 (34)에서의 개시 어드레스 유무 플래그용 테이블이 "0"이면 스텝 N6SO4에서 현재 프로그램 개시 어드레스를 (34)에서의 개시 어드레스용 테이블에 저장한다. 스텝 N6SO5에서는 캐리 플래그를 리세트하고, 스텝 N6S14에서는 제3도에 도시한 주루틴으로 되돌아간다.
만일 개시 어드레스 플래그가 "0"이 아니면, 제어를 스텝 N6SO6으로 이행한다. 스텝 N6SO6에서는 (34)에서의 메모리 최대값용 테이블과 프로그램 크기용 테이블의 차이가 (34)에서의 개시 어드레스용 테이블의 값보다 큰지 또는 (34)에서의 개시 어드레스용 테이블의 값이 현재 프로그램의 개시 어드레스의 값보다 큰지를 판단하여 개시 어드레스 정보에 의해 지정된 위치에서 프로그램을 전개 시키는 것이 가능한지를 테스트한다. 만일 불가능하다면 스텝 N6SO7에서 캐리 플래그를 세트하고 스텝 N6S14에서 제3도에 도시한 주루틴으로 되돌아간다.
만일 가능하다면 제어는 스텝 N6SO8로 이행된다. 스텝 6NSO8에서는 (34)에서의 프로그램, 크기용 테이블의 값을 포인터용 레지스터에 가하도록 (34)에서의 프로그램 본체의 선두 어드레스용 테이블의 값을 포인터용 레지스터에 저장한다. 스텝 N6SO9에서는 프로그램 크기용 테이블의 값을 제2의 포인터용 레지스터에 가하도록 (34)에서의 개시 어드레스용 테이블의 값을 제2의 포인터용 레지스터에 저장한다. 스텝 S610에서는 (32)에서의 프로그램 크기용 테이블의 값을 카운터용 레지스터에 저장한다. 스텝 N6S11에서는 포인터용 레지스터에 의해 지정된 어드레스에서의 데이타를 제2의 포인터용 레지스터에 의해 지정된 어드레스에 저장한다. 스텝 N6S12에서는 카운터용 레지스터와 포인터용 레지스터에서 1을 감한다. 스텝 N6S13에서 카운터용 레지스터가 "0"이 아니면 제어를 스텝 N6S11로 이행하지만, 카운터용 레지스터가 "0"이면 스텝 N6SO5에서 캐리 플래그를 리세트하고, 스텝 N6S14에서 제3도에 도시한 주루틴으로 되돌아간다.
제9도는 제3도에 도시한 스텝 N7의 프로그램 본체의 어드레스 값을 고정시키기 위한 서브 루틴을 나타낸다. 스텝 N7SO1에서는 제12(a)에 도시한 (34)에서의 재배치 항목수용 테이블의 값을 카운터용 레지스터에 저장한다. 스텝 N7SO2에서는 (34)에서의 개시 어드레스용 테이블의 값을 데이타용 레지스터에 저장한다. 스텝 N7SO3에서는 제12c도에 도시한 (36)에서의 프로그램 헤더의 재배치 항목의 열의 선두 어드레스를 포인터용 레지스터에 저장한다. 스텝 N7SO4에서는 포인터용 레지스터에 의해 지정된 어드레스에서의 데이타를 제2의 포인터용 레지스터에 저장한다. 스텝 N7SO5에서는 데이타용 레지스터의 값을 제2의 포인터용 레지스터에 가한다. 스텝 N7SO6에서는 데이타용 레지스터를 제2의 포인터용 레지스터에 의해 지정된 어드레스에 그값을 가한다. 스텝 N7SO7에서는 1개의 재배치 항목의 크기를 포인터용 레지스터에 가한다. 스텝 N7SO8에서는 카운터용 레지스터에서 1을 감한다.
만일 스텝 N7SO9에서 카운터용 레지스터가 "0"이 아니면 제어는 스텝 N7SO4로 이행되지만, 카운터용 레지스터가 "0"이면 제어는 스텝 N7S10 으로 이행된다. 스텝 N7S10에서는 데이타용 레지스터의 값을 제12a도에 도시한 (34)에서의 실행 개시 어드레스용 테이블에 가한다. 스텝 N7S11에서는 데이타용 레지스터의 값을 (34)에서의 프로그램 스택부 어드레스용 테이블에 가하고, 스텝 N7S12에서는 제3도에 도시한 주루틴으로 되돌아간다.
상술한 처리에 의해서 프로그램 본체(7)이 가동된 후에 또 다른 실행 가능한 프로그램(9)가 메모리(2)의 고정 어드레스에 배치되면, 문제점을 발생하지 않고 실행을 계속할 수 있다. 다른 처리 항목이 상술한 실시예에서 지정된 재배치 장치의 처리 항목에 부가 되어도 좋다. 또한 사용자가 개시 어드레스용 파리미터의 어떤 것도 지정하지 않을 경우에 디폴트 어드레스에 실행 가능한 프로그램을 재배치하는 것도 가능하다.
본 발명에 따라서 또 다른 실행 가능한 프로그램을 고정 어드레스에 저장하기 전에 실행 가능한 프로그램에 부가된 재배치 장치가 메모리에 저장될 경우에, 재저장 어드레스를 위한 사용자의 명령에 대한 응답으로 실행 가능한 프로그램에 부가된 재배치 장치는 재저장 어드레스에 저장 되지만 다른 실행 가능한 프로그램은 빈 메모리 영역인 고정 어드레스에 저장되어 원 프로그램의 파괴와 프로그램 파괴로 기인되는 컴퓨터 시스템의 단절을 방지한다.
이상 본 발명의 실시예에 따라서 구체적으로 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 그 요지를 이탈하지 않는 범위에 있어서 여러가지로 변경이 가능한 것은 물론이다.

Claims (4)

  1. 실행 가능한 프로그램을 파일로써 저장하기 위한 파일 기억장치(1), 상기 파일 기억장치(1)로 부터 상기 파일을 프로그램으로서 저장하기 위한 메모리 장치(25), 정보를 입력하기 위한 키보드(27), 중앙 처리장치(24)로 구성된 컴퓨터 시스템에 사용되고 , 작성된 실행 가능한 프로그램을 파일로써 상기 파일 기억장치(1)에 저장시키고, 상기 키보드(27)을 조작해서 상기 중앙 처리장치(24)를 기동하여 상기 파일을 프로그램으로써 상기 메모리 장치(25)에 저장시키고, 상기 프로그램을 가동시키기 위하여 상기 메모리 장치(25)로 부터 상기 프로그램을 리드하는 스텝으로 구성된 프로그램 기동 방식에 있어서, 상기 메모리 장치 (25)의 메모리 영역 크기와 프로그램 정보를 체크하기 위해 재배치 장치(4a)를 상기 실행 가능한 프로그램에 부가하여, 실행 가능한 프로그램에 부가된 재배치 장치를 형성하는 스텝, 상기 실행 가능한 프로그램에 부가된 재배치 장치를 파일로써 고정 어드레스에서의 상기 파일 기억장치(1)에 저장시키는 스텝, 키보드(27)을 조작해서 상기 중앙 처리 장치(24)를 기동 하여 상기 파일을 프로그램으로써 상기 메모리 장치(25)에 저장시키는 스텝, 상기 실행 가능한 프로그램에 부가된 재배치 장치가 재저장 될수 있는 상기 메모리 장치(25)에서 재저장 어드레스를 상기 재배치 장치로 지정하는 스텝, 상기 실행 가능한 프로그램에 부가된 재배치 장치가 재배치 되었던 상기 재저장 어드레스로 부터 메모리 장치(25)의 상기 고정 어드레스에 또 다른 실행 가능한 프로그램을 저장하여, 상기 실행 가능한 프로그램에 부가된 재배치 장치의 파괴를 방지하는 스텝을 포함하는 프로그래 기동 방식.
  2. 특허청구의 범위 제1항에 있어서, 상기 실행 가능한 프로그램은 상기 재배치 장치(4a)의 높은 어드레스 측에 부가되어 정보 저장용 파일위에서 상기 재배치 장치 (4a)를 실행 가능한 프로그램으로 하는 프로그램 기동 방식.
  3. 특허청구의 범위 제1항에 있어서 또, 사용자에 의해 상기 실행 가능한 프로그램에 입력하는 정보를 체크하여 어떠한 불법 정보도 상기 실행 가능한 프로그램에 전달되는 것을 방지하는 스텝을 포함하는 프로그램 기동 방식.
  4. 특허청구의 범위 제1항에 있어서 또, 상기 메모리 장치(25)에 존재하는 빈 메모리 영역의 크기와 상기 재저장 어드레스를 저장 하도록 사용자에 의해 입력된 값을 비교하여, 상기 입력된 값이 상기 빈 영역의 크기를 초과할때 상기 실행 가능한 프로그램의 재배치를 상기 메모리 장치(25)에서 방지하는 스텝을 포함하는 프로그램 기동 방식.
KR1019880007241A 1987-06-22 1988-06-16 프로그램 기동 방식 KR910008383B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP87-154854 1987-06-22
JP154854 1987-06-22
JP62154854A JP2681929B2 (ja) 1987-06-22 1987-06-22 プログラム起動方式

Publications (2)

Publication Number Publication Date
KR890000972A KR890000972A (ko) 1989-03-17
KR910008383B1 true KR910008383B1 (ko) 1991-10-15

Family

ID=15593357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880007241A KR910008383B1 (ko) 1987-06-22 1988-06-16 프로그램 기동 방식

Country Status (6)

Country Link
US (1) US5029078A (ko)
JP (1) JP2681929B2 (ko)
KR (1) KR910008383B1 (ko)
CA (1) CA1305798C (ko)
DE (1) DE3821088A1 (ko)
GB (1) GB2206224A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0291747A (ja) * 1988-09-29 1990-03-30 Hitachi Ltd 情報処理装置
US5479623A (en) * 1989-03-20 1995-12-26 Fujitsu Limited Starting system for multiple resident processes under DOS
EP0429252B1 (en) * 1989-11-17 1998-01-14 Digital Equipment Corporation System and method for storing firmware in relocatable format
US5193180A (en) * 1991-06-21 1993-03-09 Pure Software Inc. System for modifying relocatable object code files to monitor accesses to dynamically allocated memory
EP0535265B1 (de) * 1991-09-30 1998-03-18 Siemens Aktiengesellschaft Verfahren zur Erstellung einer ablauffähigen Konfiguration eines in einen Systemspeicherbereich eines Prozessorsystems ladbaren Systemprogramms
US5659744A (en) * 1991-10-15 1997-08-19 International Computers Limited Data file store system with means for efficiently managing freeing of data blocks
US5475753A (en) * 1993-11-12 1995-12-12 Matsushita Electric Corporation Of America Apparatus and method for certifying the delivery of information
US5581697A (en) * 1994-01-28 1996-12-03 Sun Microsystems, Inc. Method and apparatus for run-time error checking using dynamic patching
US5613063A (en) * 1994-07-01 1997-03-18 Digital Equipment Corporation Method and apparatus for checking validity of memory operations
WO1996008763A2 (en) * 1994-09-16 1996-03-21 Philips Electronics N.V. Method, apparatus and instruction for performing a double jump register indirect operation transfer in a microcontroller
US6209127B1 (en) 1997-06-05 2001-03-27 Matsushita Electrical Industrial Co., Ltd Terminal device capable of remote download, download method of loader program in terminal device, and storage medium storing loader program
DE19843850A1 (de) * 1998-09-24 2000-03-30 Ibm Verfahren zum optimierten Verteilen von Prozessen auf vorhandene Systemresourcen
GB9920916D0 (en) * 1999-09-03 1999-11-10 Sgs Thomson Microelectronics A relocation format for linking
US6442660B1 (en) 2001-03-21 2002-08-27 Sharp Laboratories Of America, Inc. Dynamic system relocation based on availability of system memory
CN102750157A (zh) * 2011-04-20 2012-10-24 中兴通讯股份有限公司 一种应用程序加载的方法及装置
WO2016110887A1 (ja) * 2015-01-07 2016-07-14 パナソニックＩｐマネジメント株式会社 マイクロホン用マイクロコンピュータ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4024504A (en) * 1973-12-21 1977-05-17 Burroughs Corporation Firmware loader for load time binding
US4403283A (en) * 1980-07-28 1983-09-06 Ncr Corporation Extended memory system and method
JPS57199060A (en) * 1981-05-30 1982-12-06 Toshiba Corp Address controlling device
US4511964A (en) * 1982-11-12 1985-04-16 Hewlett-Packard Company Dynamic physical memory mapping and management of independent programming environments
JPS6180338A (ja) * 1984-09-27 1986-04-23 Fanuc Ltd システムプログラムロ−デイング方法
JPS61184650A (ja) * 1985-02-13 1986-08-18 Nec Corp 電子計算機システムにおける主記憶装置割当て方式

Also Published As

Publication number Publication date
CA1305798C (en) 1992-07-28
JP2681929B2 (ja) 1997-11-26
DE3821088A1 (de) 1989-01-05
US5029078A (en) 1991-07-02
GB8814223D0 (en) 1988-07-20
GB2206224A (en) 1988-12-29
JPS63317824A (ja) 1988-12-26
KR890000972A (ko) 1989-03-17

Similar Documents

Publication Publication Date Title
KR910008383B1 (ko) 프로그램 기동 방식
US5675795A (en) Boot architecture for microkernel-based systems
JPH08504981A (ja) 多言語コンピュータプログラム
US6052800A (en) Method and system for updating information on an intelligent display device monitoring a computer system
US5481276A (en) Device independent interface for graphics display devices
JP3100013B2 (ja) プログラムデバッグ装置
JPH07281986A (ja) 拡張ボード及び該ボードを用いた情報処理装置とその周辺装置の制御方法
JP2650193B2 (ja) データ処理装置
JP3476204B2 (ja) 機械翻訳装置
JP2622121B2 (ja) 文字処理装置および方法
JPS6250945A (ja) プログラムロ−デイング方式
JP3084106B2 (ja) 画面出力切換方法
JP2995248B2 (ja) ファイル制御装置
TW591406B (en) Loading method of functions in BIOS
JPH02115960A (ja) データ処理システム
JPH01251264A (ja) タイムシェアリングシステムのコマンド追加及び削除方式
JPH07295796A (ja) プログラム起動装置
JPS6046747B2 (ja) 初期プログラム読込方式
JPS62184518A (ja) フアンクシヨンキ−入力処理起動方式
JPH0216663A (ja) 情報処理装置
KR20030041647A (ko) 교환기 시스템에서 씨피유 리셋 방법
JPH0287227A (ja) データ処理装置
JPS63198129A (ja) プロシジヤ中の入力デ−タ処理方式
JPS6146531A (ja) マイクロプロセツサ
JPH01154250A (ja) 初期診断プログラムロード方式

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011010

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee