KR910007143A - 감소된 클록속도로 출력데이타를 제공할 수 있는 출력 인터페이스를 갖는 죠셉슨집적회로 - Google Patents

감소된 클록속도로 출력데이타를 제공할 수 있는 출력 인터페이스를 갖는 죠셉슨집적회로 Download PDF

Info

Publication number
KR910007143A
KR910007143A KR1019900015429A KR900015429A KR910007143A KR 910007143 A KR910007143 A KR 910007143A KR 1019900015429 A KR1019900015429 A KR 1019900015429A KR 900015429 A KR900015429 A KR 900015429A KR 910007143 A KR910007143 A KR 910007143A
Authority
KR
South Korea
Prior art keywords
signal
latch
clock
reset
level state
Prior art date
Application number
KR1019900015429A
Other languages
English (en)
Other versions
KR930010016B1 (ko
Inventor
세이고 고다니
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR910007143A publication Critical patent/KR910007143A/ko
Application granted granted Critical
Publication of KR930010016B1 publication Critical patent/KR930010016B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/08—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/829—Electrical computer or data processing system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/856—Electrical transmission or interconnection system
    • Y10S505/857—Nonlinear solid-state device system or circuit
    • Y10S505/858—Digital logic
    • Y10S505/859—Function of and, or, nand, nor or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

감소된 클록속도로 출력데이타를 제공할 수 있는 인터패이스를 갖는 죠셉슨 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 의한 죠셉슨 집적회로의 일반구성의 개통도.
제 3 도는 제 2 도의 개통도의 요부회로도.
제 4 도는 제 2 도의 회로에서 죠셉슨장치를 구동시키는데 사용되는 전형적인 3상 클록파형도.

Claims (11)

  1. 죠셉슨 소자로 구성되며, 제 1 클록속도로 동작되며, 입력데이타의 논리연산을 수행하기 위한 입력데이타를 공급받아서 상기 논리연산의 상태를 나타내는 상태신호와 논리연산의 결과를 나타내는 출력데이타를 생성하는 죠셉슨 논리 프로세서(10)을 포함하는 디지털 논리연산을 수행하기위한 죠셉슨 집적회로에 있어서, 상기 죠셉슨 프로세서로 부터 출력 데이타를 수신하기위한 제 1 클록속도로 동작되는 죠셉슨 소자들로 구성되며, 상기 출력 데이타를 유지시키기위해 죠셉슨 프로세서로 부터 상태신호를 공급받으며 또한 상기 출력데이타를 리세트시키기위해 소거신호를 더 공급받는 랫치수단(11)과, 상기 제 1 클록속도보다 느린 제 1 클록속도에 응답하여 동작되는 죠셉슨 소자들로 구성되며 상기 제 2 클록속도로 출력단자로 상기 출력데이타를 통과시키기위해 상기 랫치수단내에 유지되는 출력데이타를 공급받으며, 또한 제 2 클록속도로 상기 소거신호를 더 생성하는 데이타 출력수단(12)을 더 포함하는 것이 특징인 감소된 클록속도로 출력데이타를 제공할 수 있는 출력 인터페이스를 갖는 죠셉슨 집적회로.
  2. 제 1 항에 있어서, 상기 랫치수단(10)은 제 1 클록속도로 구동되는 제어부(11a)와 데이타 랫치부(11b-11f)를 포함하며, 상기 제어부는 상태신호를 수신하기위해 죠셉슨 논리 프로세서(10)에 접속되며 또한 상기 상태신호에 응답하여 세트명령신호를 생성하며, 상기 제어부는 그내에 세트명령신호를 유지하며, 또한 상기 데이타 랫치부는 세트 명령신호를 수신하기위한 상기 제어부에 접속되며 또한 상기 출력데이타를 수신하기위해 죠셉슨 논리프로세서에도 접속되며 또한 세트명령 신호에 응답하여 상기 출력데이타를 랫치시키는 것이 특징인 감소된 클록속도로 출력 데이타를 제공할 수 있는 출력 인터페이스를 갖는 죠셉슨 집적회로.
  3. 제 1 항에 있어서, 상기 데이타 출력수단(12)은 상기 제 2 클록속도로 구동되는 제어부(12a)와 데이타 유지부(12b-12f)를 포함하며, 상기 제어부는 상기 제 2 클록속도로 상기 랫치수단의 제어부내에 유지되는 세트 명령신호를 수신하기위해 상기 랫치수단의 제어부에 접속되며, 또한 상기 제 2 클록속도로 소거신호를 생성하며, 상기 데이타 유지수단은 상기 제 2 클록속도로 상기 랫치부내에 유지되는 데이타를 접수하기위해 상기 랫치수단의 랫치부에 접속되는 것이 특징인 감소된 클록속도로 출력 데이타를 제공할 수 있는 출력 인터페이스를 갖는 죠셉슨 집적회로.
  4. 제 2 항에 있어서, 상기 랫치수단(11)의 제어부(11a)는 상태신호를 수신하여 그에 응답하여 세트 명령신호를 생성하기위해 죠셉슨 논리 프로세서(10)에 접속되는 제어신호 전달부(21, 25, 31)과 상기 상태신호를 수신하여 랫치하기위해 상기 죠셉슨 논리 프로세서에 접속되는 제어신호 랫치부(22, 23, 29)를 포함하는 것이 특징인 감소된 클록속도로 출력 데이타를 제공할 수 있는 출력 인터이스를 갖는 죠셉슨 집적회로.
  5. 제 4 항에 있어서, 상기 제어신호 전달부(21, 26, 31)과 상기 제어신호 랫치부(22, 23, 29)는 상기 제 1 클록속도로 진행하는 3상 클록들에 응답하여 구동되며 상기 3상 클록들은 제 1 위상 클록, 상기 제 1 위상클록과 120도 위상각만큼 지연된 제 2 위상클록, 상기 제 2 위상클록과 120도 위상각만큼 지연된 제 3 위상클록이며, 상기 제 1∼제 3 위상클록들은 상기 제 1 위상의 저레벨상태가 상기 제 2 위상클록의 저레벨 상태에 대해 120도 위상각만큼 앞서고 상기 제 2 위상의 저레벨상태가 상기 제 3 위상클록의 저레벨상태에 대해 120도 위상각만큼 앞서고 상기 제 3 위상의 저레벨상태가 상기 그다음 주기의 제 1 위상클록의 제레벨상태에 대해 120도 위상각만큼 앞서고 상기 제 1∼제 3 위상클록들은 저레벨 상태동안의 1/3주기를 제외하고는 2/3주기동안 각각 고레벨 상태를 갖도록 각각의 1/3주기동안 주기적으로 저레벨 상태가 되며, 상기 제어신호 전달부는 상기 제 1 위상클록에 의해 구동되며, 저레벨 상태시마다 리세트되고 상기 제 1 위상클록의 고레벨 상태동안 상기 상태신호를 수신하여 랫치하기위해 죠셉슨 논리프로세서에 접속되며 또한 상기 리세팅에 응답하여 상태신호를 리세트하는 제 1 랫치소자(21)과, 상기 제 2 위상클록에 의해 구동되며, 저레벨 상태시마다 리세트되고 상기 제 2 위상클록의 고레벨상태동안 상태신호를 수신하여 랫치하기위해 상기 제 1 랫치소자에 접속되며 또한 상기 리세팅에 응답하여 상기 상태신호를 리세트하고, 상기 소자가 상태신호를 랫치할 때 세트명령신호를 생성하는 제 2 랫치소자를 포함하는 것이 특징인 감소된 클록속도로 출력데이타를 제공할 수 있는 출력 인터페이스를 갖는 죠셉슨 집적회로.
  6. 제 5 항에 있어서, 상기 제어신호 랫치부는 상기 제 1 위상클록에 의해 구동되며, 저레벨상태시마다 리세트되고, 상기 제 1 위상클록의 고레벨 상태동안 상태신호를 수신하여 랫치하기위해 죠셉슨 논리 프로세서에 접속되며, 상기 리세팅에 응답하여 상기 상태신호를 리세트하는 제 3 랫치소자(21)과, 상기 제 2 위상클록에 의해 구동되며, 저레벨상태시마다 리세트되고, 상기 제 2 위상클록의 고레벨 상태동안 상태신호를 수신하여 랫치하기위해 제 3 랫치소자에 접속되며, 상기 리세팅에 응답하여 상기 상태신호를 리세트하는 제 4 랫치소자(22)와, 상기 제 3 위상클록에 의해 구동되며, 저레벨상태시마다 리세트되고, 상기 제 3 위상클록의 고레벨 상태동안 상태신호를 수신하여 랫치하기위해 제 4 랫치소자에 접속되며, 상기 리세팅에 응답하여 상기 상태신호를 리세트하는 제 5 랫치소자(23)와, 상기 제 1 위상클록에 의해 구동되며, 저레벨상태시마다 리세트되며, 제어신호를 수신하기 위해 제어단자를 가지며, 상기 상태신호를 수신하기위해 제 5 랫치소자에 접속되며, 상기 제어단자에 제어신호가 제공될때만 상기 제 1 위상클록의 고레벨상태동안 상기 상태신호를 랫치하며 상기 리세팅에 응답하여 상기 상태신호를 리세트하는 제 1 게이트소자(29)를 포함하는 것이 특징인 감소된 클록속도로 출력데이타를 제공할 수 있는 출력 인터페이스를 갖는 죠셉슨 집적회로.
  7. 제 6 항에 있어서, 상기 랫치수단의 상기 제어부(11a)는 상기 랫치부(11b-11f)로부터 출력데이타를 리세트하기 위해 소거신호를 공급받으며 상기 소자제어부는 상기 제 2 위상클록에 의해 구동되며, 저레벨 상태시마다 리세트되고 상기 제 2 위상클록의 고레벨 상태동안 소거신호를 수신하여 랫치하기위해 상기 데이타 출력수단(12)의 제어부(12a)에 접속되며 상기 리세팅에 응답하여 상기 상태신호를 리세트하는 제 6 랫치소자(24)와, 상기 제 3 위상클록에 의해 구동되며, 저레벨 상태시마다 리세트되고, 상기 제 2 위상클록의 고레벨 상태동안 소거신호를 수신하여 그의 반전 소거신호를 랫치하여 상기 제 1 게이트소자에 공급하기위해 상기 제 6 랫치소자(24)에 접속되며, 상기 리세팅에 응답하여 소거신호를 리세트하는 제 1 반전 랫치소자(30)과, 상기 제 3 위상 클록에 의해 구동되며, 저레벨 상태시마다 리세트되고, 상기 제 3 위상클록의 고레벨상태 동안 소거신호를 수신하여 랫치하기위해 상기 제 6 랫치소자(24)에 접속되며, 상기 리세팅에 응답하여 소거신호를 리세트하는 제 7 랫치소자(27)과, 상기 제 1 위상클록에 의해 구동되며, 저레벨 상태시마다 리세트되고, 상기 제 1 위상클록의 고레벨 상태동안 소거신호를 수신하여 랫치하기위해 상기 제 7 랫치소자(27)에 접속되며 상기 리세팅에 응답하여 소거신호를 리세트하는 제 8 랫치소자(25)와, 그리고 상기 제 2 위상클록에 의해 구동되며, 저레벨 상태시마다 리세트되고, 상기 제 2 위상클록의 고레벨상태 동안 소거신호를 수신하여 그의 반전 소거신호를 랫치하기위해 제 8 랫치소자(25)에 접속되며 상기 소거신호에 응답하여 상기 랫치부를 리세트하기위해 상기 랫치부에 상기 반전 소거신호를 공급하는 제 2 반전 랫치소자를 포함하는 것이 특징인 감소된 클록속도로 출력 데이타를 제공할 수 있는 출력인터페이스를 갖는 죠셉슨 집적회로.
  8. 제 7 항에 있어서, 상기 랫치부는 상기 제 3 위상클록에 의해 구동되며, 저레벨 상태시마다 리세트되고, 세트 명령신호를 수신하기 위해 제어단자를 가지며 출력데이타를 수신하기위해 죠셉슨 논리 프로세서(10)에 접속되며, 상기 제어단자에 상기 세트명령신호가 제공될때만 상기 제 3 위상클록의 고레벨상태동안 출력데이타를 랫치시키고 상기 리세팅에 응답하여 상기 상태신호를 리세트하는 제 2 게이트소자(24)와 상기 제 1 위상클록에 의해 구동되며, 저레벨 상태시마다 리세트되고 상기 제 1 위상클록의고레벨 상태동안 출력데이타를 수신하여 랫치시키기 위해 상기 제 2 게이트소자(34)에 접속되며 상기 리세트에 응답하여 상기 상태신호를 리세트하는 제 9 랫치소자(32)와, 상기 제 2 위상클록에 의해 구동되며, 저레벨상태시마다 리세트되고 상기 제 2 위상클록의 고레벨상태동안 출력데이타를 수신하여 랫치하기위해 상기 제 9 랫치소자(32)에 접속되며 상기 리세트에 응답하여 상기 출력데이타를 리세트하는 제 10 랫치소자(33)과, 그리고 상기 제 3 위상클록에 의해 구동되며, 저레벨 상태시마다 리세트되고, 상기 제 2 반전 랫치수단(31)로부터 상기 소거신호의 반전 신호를 수신하기위해 제어단자를 가지며, 상기 출력데이타를 수신하기위해 상기 제 10 랫치수단(33)에 접속되며, 상기 소거신호의 반전신호로서 상기 제 2 반전 랫치소자로부터 상기 제어단자에 고레벨상태신호가 제공될때만 상기 제 3 위상클록의 고레벨상태동안 상기 출력데이타를 랫치하고, 상기 리세트에 응답하여 상기 상태신호를 리세트하는 제 3 게이트소자(35)를 포함하는 것이 특징인 감소된 클록속도로 출력데이타를 제공할 수 있는 출력인터페이스를 갖는 죠셉슨 집적회로.
  9. 제 8 항에 있어서, 상기 데이타 출력수단의 상기 제어부는 상기 제 2 클록속도로 진행하는 제 2 클록에 의해 구동되는 제 11 랫치소자(12a)를 포함하며, 상기 제 2 클록은 교대로 고와 저레벨 상태가 되고, 상기 제 11 렛치소자는 저레벨 상태에 응답하여 리세트되고 또한 상태신호를 수신하기위해 상기 제 5 랫치소자(23)에 접속되며, 상기 제 11 랫치소자는 고레벨 상태에 응답하여 상태신호를 랫치하였다가 소거신호로서 상기 제 6 랫치소자에 공급하는 것이 특징인 감소된 클록속도로 출력데이타를 제공할 수 있는 출력인터페이스를 갖는 죠셉슨 집적회로.
  10. 제 9 항에 있어서, 상기 데이타 출력수단의 상기 데이타 유지부는 상기 제 2 클록의 저레벨 상태마다에 반응하여 리세트되고, 상기 출력데이타를 수신하여 상기 제 2 클록의 고레벨 상태에 응답하여 상기 출력데이타를 랫치하기위해 상기 제 10 랫치소자(33)에 접속되며 상기 제 2 클록에 응답하여 구동되는 제 12 랫치소자(12b)를 포함하는 것이 특징인 감소된 클록속도로 출력 데이타를 제공할 수 있는 출력 인터페이스를 갖는 죠셉슨 집적회로.
  11. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900015429A 1989-09-29 1990-09-28 감소된 클록속도로 출력데이타를 제공할 수 있는 인터패이스를 갖는 죠셉슨 집적회로 KR930010016B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP01-255869 1989-09-29
JP1-255869 1989-09-29
JP25586989 1989-09-29

Publications (2)

Publication Number Publication Date
KR910007143A true KR910007143A (ko) 1991-04-30
KR930010016B1 KR930010016B1 (ko) 1993-10-14

Family

ID=17284708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015429A KR930010016B1 (ko) 1989-09-29 1990-09-28 감소된 클록속도로 출력데이타를 제공할 수 있는 인터패이스를 갖는 죠셉슨 집적회로

Country Status (5)

Country Link
US (1) US5126598A (ko)
EP (1) EP0420579B1 (ko)
JP (1) JP3053419B2 (ko)
KR (1) KR930010016B1 (ko)
DE (1) DE69032851T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315180A (en) * 1992-02-13 1994-05-24 Fujitsu Limited Synchronizing interface circuit between semiconductor element circuit and a Josephson junction element circuit
US5939895A (en) * 1997-06-13 1999-08-17 Trw Inc. Frozen wave high speed receiver
US6242939B1 (en) * 1999-03-05 2001-06-05 Nec Corporation Superconducting circuit having superconductive circuit device of voltage-type logic and superconductive circuit device of fluxoid-type logic device selectively used therein
US7274705B2 (en) * 2000-10-03 2007-09-25 Broadcom Corporation Method and apparatus for reducing clock speed and power consumption
JP3920830B2 (ja) 2003-09-19 2007-05-30 三洋電機株式会社 インターフェース回路、データ処理回路、データ処理システム、集積回路
CN101258417B (zh) * 2005-09-08 2011-04-13 Nxp股份有限公司 扫描测试方法
KR100684934B1 (ko) * 2005-11-28 2007-02-22 한국표준과학연구원 다중 주파수의 마이크로파 구동을 이용하여 프로그램가능한 조셉슨 전압 표준장치
US8571614B1 (en) 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
US9520180B1 (en) 2014-03-11 2016-12-13 Hypres, Inc. System and method for cryogenic hybrid technology computing and memory
US10222416B1 (en) 2015-04-14 2019-03-05 Hypres, Inc. System and method for array diagnostics in superconducting integrated circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367420A (en) * 1980-06-02 1983-01-04 Thompson Foss Incorporated Dynamic logic circuits operating in a differential mode for array processing
DE3118621A1 (de) * 1981-05-11 1982-11-25 Siemens AG, 1000 Berlin und 8000 München Anordnung zum auslesen eindeutiger informationen aus einem digitalen schaltwerk bei zueinander asynchronen steuersignalen fuer das weiterschalten des schaltwerks und das uebernehmen der informationen
US4501975A (en) * 1982-02-16 1985-02-26 Sperry Corporation Josephson junction latch circuit
US4633439A (en) * 1982-07-21 1986-12-30 Hitachi, Ltd. Superconducting read-only memories or programable logic arrays having the same
JPH07111728B2 (ja) * 1988-03-23 1995-11-29 沖電気工業株式会社 帳票読み取り処理装置

Also Published As

Publication number Publication date
JPH03189995A (ja) 1991-08-19
KR930010016B1 (ko) 1993-10-14
US5126598A (en) 1992-06-30
DE69032851T2 (de) 1999-05-12
JP3053419B2 (ja) 2000-06-19
EP0420579A3 (en) 1992-09-23
EP0420579A2 (en) 1991-04-03
DE69032851D1 (de) 1999-02-04
EP0420579B1 (en) 1998-12-23

Similar Documents

Publication Publication Date Title
US5004933A (en) Phase-selectable flip-flop
US5247656A (en) Method and apparatus for controlling a clock signal
EP0502732B1 (en) Pulse generator
US7315874B2 (en) Electronic circuit for random number generation
KR910007143A (ko) 감소된 클록속도로 출력데이타를 제공할 수 있는 출력 인터페이스를 갖는 죠셉슨집적회로
KR870700189A (ko) 클럭 복원회로
US5270696A (en) LCD driver circuit
US6242958B1 (en) Master slave flip flop as a dynamic latch
KR960025082A (ko) 데이타 전송장치
JPS63204355A (ja) デ−タ転送制御回路
KR100278429B1 (ko) 펄스 출력 기능을 가진 마이크로 컴퓨터
KR970705120A (ko) 액정 디스플레이(LCD) 보호 회로(Liquid Crystal Display(LCD) Protection Circuit)
KR890004335A (ko) Ttl을 사용하는 지연형 플립플롭 장치
JP2563570B2 (ja) セット・リセット式フリップフロップ回路
KR950002296B1 (ko) 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치
RU2019033C1 (ru) Преобразователь двоичного кода в двоично-десятичный
KR100310948B1 (ko) 데이타신호판독방법및그장치
KR900004864B1 (ko) 1비트/4비트 데이타 전송 클럭 발생회로
KR970000254B1 (ko) 클럭-더블링 장치
KR900001529Y1 (ko) 단말기 표시장치에서의 두배 크기 글자 발생회로
KR890007272Y1 (ko) 액정 표시용 콘트롤러의 어드레스 카운터 클럭 발생회로
US5349620A (en) Timer access control apparatus
KR930002353B1 (ko) 레이저 프린터 엔진 접속 제어 데이터 전송회로
KR910006325Y1 (ko) 다이내믹 프로세서의 클럭속도 선택회로
KR950004369Y1 (ko) 모듈-3 카운터

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051011

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee