KR910005300A - 갈륨비소 S램(GaAs SRAM)에 사용되는 메모리셀의 구조 - Google Patents

갈륨비소 S램(GaAs SRAM)에 사용되는 메모리셀의 구조 Download PDF

Info

Publication number
KR910005300A
KR910005300A KR1019890011949A KR890011949A KR910005300A KR 910005300 A KR910005300 A KR 910005300A KR 1019890011949 A KR1019890011949 A KR 1019890011949A KR 890011949 A KR890011949 A KR 890011949A KR 910005300 A KR910005300 A KR 910005300A
Authority
KR
South Korea
Prior art keywords
read
bit line
memory cell
write
memory
Prior art date
Application number
KR1019890011949A
Other languages
English (en)
Other versions
KR920005123B1 (ko
Inventor
이창석
윤광준
박형무
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019890011949A priority Critical patent/KR920005123B1/ko
Publication of KR910005300A publication Critical patent/KR910005300A/ko
Application granted granted Critical
Publication of KR920005123B1 publication Critical patent/KR920005123B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

갈륨비소 S램(GaAs SRAM)에 사용되는 메모리셀의 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 갈륨비소 S램을 위한 메모리 셀의 회로도.

Claims (5)

  1. 메모리 셀의 구조에 있어서, 두개의 부하저항(RL1)(RL2)과 두개의 구동용 FET(JD1)(JD2)로 이루어져 메모리 기능만 갖도록한 셀 래치와, 셀 레치의 상태를 읽으면서 읽기용 비트선과 읽기용 비트선을 구동하도록 한 읽기용 FET(JR1)(JR2)와 쓰기용비트선과 쓰기용 비트선의 상태를 읽으면서 셀레치의 상태를 바꾸어 주도록한 쓰기용 FET(JW1)(JW2)들로 구성됨을 특징으로 하는 갈륨비소 S램에 사용되는 메모리셀의 구조.
  2. 제1항에 있어서, 셀래치가 읽기용 비트선 및 읽기용 비트선과 읽기용 FET(JW1)(JW2)를 통하여 연결되도록 하여 임계 전압에 의해 셀래치에 기억된 데이타가 파괴되는 것을 방지하도록 한 갈륨비소 S램에 사용되는 메모리셀의 구조.
  3. 제1항에 있어서, 게이트가 셀래치가 연결된 읽기용 FET(JR1)(JR2)의 드레인을 읽기용비트선과 읽기용비트선에 연결하여 비트선의 구동능력을 향상시키도록 한 갈륨비소 S램에 사용되는 메모리셀의 구조.
  4. 제1항에 있어서, 게이트가 쓰기용 비트선과 쓰기용 비트선에 각각 연결된 쓰기용 FET(JW1)(JW2)의 드레인을 셀래치에 연결하여 쓰기용비트선과 쓰기용 비트선을 통한 메모리가 셀래치에 기억되도록 한 갈륨비소 S램에 사용되는 메모리셀의 구조.
  5. 제1항에 있어서, 읽기용 FET(JR1)(JR2)와 쓰기용 FET(JW1)(JW2)의 소오스가 워드선에 공통 연결되어 동작하도록한 갈륨비소 S램에 사용되는 메모리셀의 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890011949A 1989-08-22 1989-08-22 갈륨비소 S램(GaAs SRAM)에 사용되는 메모리셀의 구조 KR920005123B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890011949A KR920005123B1 (ko) 1989-08-22 1989-08-22 갈륨비소 S램(GaAs SRAM)에 사용되는 메모리셀의 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890011949A KR920005123B1 (ko) 1989-08-22 1989-08-22 갈륨비소 S램(GaAs SRAM)에 사용되는 메모리셀의 구조

Publications (2)

Publication Number Publication Date
KR910005300A true KR910005300A (ko) 1991-03-30
KR920005123B1 KR920005123B1 (ko) 1992-06-26

Family

ID=19289133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011949A KR920005123B1 (ko) 1989-08-22 1989-08-22 갈륨비소 S램(GaAs SRAM)에 사용되는 메모리셀의 구조

Country Status (1)

Country Link
KR (1) KR920005123B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190081518A (ko) * 2017-12-29 2019-07-09 대우조선해양 주식회사 전기추진선박에서의 부하조절장치 및 방법
KR20190081151A (ko) * 2017-12-29 2019-07-09 대우조선해양 주식회사 전기추진선박에서의 부하조절장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190081518A (ko) * 2017-12-29 2019-07-09 대우조선해양 주식회사 전기추진선박에서의 부하조절장치 및 방법
KR20190081151A (ko) * 2017-12-29 2019-07-09 대우조선해양 주식회사 전기추진선박에서의 부하조절장치 및 방법

Also Published As

Publication number Publication date
KR920005123B1 (ko) 1992-06-26

Similar Documents

Publication Publication Date Title
US4665508A (en) Gallium arsenide MESFET memory
KR950015396A (ko) 반도체 불휘발성 기억장치
KR910003669A (ko) 반도체기억장치의 데이터독출회로
EP0525680A3 (ko)
EP0137135A3 (en) Semiconductor memory
KR870002592A (ko) 메모리 회로
KR930017024A (ko) 판독 및 판독/기록 포트를 갖는 듀얼 포트 메모리
CA2012668A1 (en) Four transistor static ram cell
JPH0746506B2 (ja) 半導体メモリ装置
KR900002323A (ko) 메모리 셀의 센스앰프 구동회로
KR940012632A (ko) 반도체 집적회로 장치
JPS5661088A (en) Semiconductor memory device
US3992704A (en) Arrangement for writing-in binary signals into selected storage elements of an MOS-store
KR910005300A (ko) 갈륨비소 S램(GaAs SRAM)에 사용되는 메모리셀의 구조
KR860006790A (ko) 반도체 기억장치
KR890004333A (ko) 반도체 메모리 장치
JP2559028B2 (ja) 半導体記憶装置
ATE46784T1 (de) Festwertspeicher-fet-zelle mit vergroesserter bitleitungsvorladung durch eine wortleitung.
KR960042732A (ko) 반도체 메모리 셀
KR920005156A (ko) S램용 메모리셀
KR910008731A (ko) 고속 스태틱 램
KR880004484A (ko) 메모리 셀회로
JPS5677983A (en) Decorder circuit
KR930001210A (ko) 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로
KR880009378A (ko) Eprom 래치회로

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application
E902 Notification of reason for refusal
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020529

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee