KR910003505A - 중앙연산 처리장치간의 통신방법 - Google Patents

중앙연산 처리장치간의 통신방법 Download PDF

Info

Publication number
KR910003505A
KR910003505A KR1019900011846A KR900011846A KR910003505A KR 910003505 A KR910003505 A KR 910003505A KR 1019900011846 A KR1019900011846 A KR 1019900011846A KR 900011846 A KR900011846 A KR 900011846A KR 910003505 A KR910003505 A KR 910003505A
Authority
KR
South Korea
Prior art keywords
cpu
signal
time
data block
timer
Prior art date
Application number
KR1019900011846A
Other languages
English (en)
Other versions
KR920008444B1 (ko
Inventor
다까오 이찌하시
슈지 야마다
마사시 마쓰모도
Original Assignee
미타 요시히로
미타 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미타 요시히로, 미타 고오교 가부시끼가이샤 filed Critical 미타 요시히로
Publication of KR910003505A publication Critical patent/KR910003505A/ko
Application granted granted Critical
Publication of KR920008444B1 publication Critical patent/KR920008444B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Communication Control (AREA)
  • Multi Processors (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

내용 없음.

Description

중앙연산 처리장치간의 통신방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는, 본 발명에 관한 두 중앙연산처리장치(이하 CPU 라 한다) 간에 통신장치를 채용한 시스템을 나타내는 블록도,
제4도는, 신호송신 CPU(1)(주제어)의 동작을 나타내는 순서도,
제5도는, 신호수신 CPU(4)(주사)의 동작을 나타내는 순서도.

Claims (6)

  1. 직렬통신모드에 따라 제1과 제2의 중앙연산 처리장치(CPU)간에 통신을 함에 있어 다른 장치로부터 제2의 CPU로 인터럽트가 보내지지 않은때에는 직렬통신모드는 제1과 제2의 CPU간에 데이터 블록을 교환하므로서 특징 지워지고, 통상의 통신모드에 따라 제1과 제2의 CPU간에 통신을 함에 있어서 제2의 CPU가 인터럽트 요구를 받은때에는 통상의 통신모드가, (가)의 제2의 CPU가 제1의 CPU의 신호수신포트로 송신함에 있어 제1의 신호레벨이 통상의 통신모드로 동작하고 있는것을 나타내고, 제1의 신호레벨이 데이터 블록과 다른 신호패턴이고, (나)제1의 CPU가 제2의 CPU로부터 데이터 블록을 수신했는지 어떤지를 결정함에 있어서 만일 데이터 블록을 수신하지 않았으면, 통상의 통신모드에 따른 신호 레벨로 제1의 CFU가 제2의 CPU의 신호수신 포트로 반송신호를 송신하고, (다) 제2의 CPU가 제1의 CPU로부터 데이터 블록을 수신했는지 어떤지를 결정함에 있어서 만일 데이터 블록을 수신하지 않았으면, 통상의 통신모드에 따른 신호레벨로 제2의 CFU가 제1의 CPU의 신호수신 포트로 반송신호를 송신하고, (라)제2의 CPU에 의해 송신된 신호레벨의 변화를 제1의 CPU로 검출함과, (마)제1의 CPU가 제2의 CPU에서 송신한 신호레벨의 변화를 검출하지 않으면, 표시장치(11)에 통신장애를 나타내고, (바)인터럽트가 끝날때까지 단계(나)에서 단계(마)까지를 반복하는 단계로 구성된 제1의 CPU와 제2의 CPU간에 통신하는 방법에 있어서 제1의 CPU를 인터럽트 할수있는 중앙연산 처리장치간의 통신방법.
  2. 제1항에 있어서, 단계(나)는, (가)제1의 CPU로부터 제2의 CPU로 데이터 블록이 송신되면 제1의 타이머(7)의 계시가 개시되고, (나)제1의 CPU에 의해 반송데이터 블록이 수신되면 제1의 타이머(7)를 정지시키고, (다)제1의 타이머(7)에서 계시된 시간과 기준시간T1을 비교하고, (라)제1의 타이머(7)에 계시된 시간T1보다 클때에는 시간 초과신호를 발생시키고, (마)만약 데이터 블록이 결국 시간 T1을 초과해서 수신되면 제1의 CPU에 의해 시간초과 신호를 무시하고, 그러나 만일 데이터 블록을 전혀 수신하지 않았으면 제1의 CPU를 시간초과 신호에 대응시켜서 제어하는 단계로 구성된 중앙연산 처리장치 간의 통신방법.
  3. 제2항에 있어서, 제1의 CPU를 제어하는 단계는 (가)제1의 CPU의 제어수단으로 제1의 CPU의 신호 수신포트가 통상의 통신모드에 따른 신호레벨에 있는가를 조사하고, (나)제1의 제어수단(8)으로서, 제1의 CPU의 신호 송신 포트의 출력레벨을 제1또는 제2의 신호레벨로 전환하는 단계로 구성된 것을 특징으로 하는 중앙연산 처리장치간의 통신방법.
  4. 제1항에 있어서, 단계(나)는 (가)제2의 CPU로부터 제1의 CPU로 데이터 블록이 송신되면 제2의 타이머(13)의 계시를 개시시키고, (나) 제2의 CPU가 반송 데이터 블록을 수신했을때 제2의 타이머(13)를 정지시키고, (다)제2의 타이머(13)로 개시된 시간과 기준시간 T2를 비교하고, (라) 제2의 타이어(13)에서 계시된 시간이 T2보다 크면 초과신호를 발생시키고, (마) 만일 데이터 블록이 결국 시간 T2를 초과해서 수신되면 시간초과신호는 제2의 CPU에 의해 무시되고, 그러나 데이터 블록을 전혀 수신하지 않았으면 시간초과 신호에 대응시켜 제2의 CPU를 제어하는 단계로 구성된 것을 특징으로 하는 중앙연산 처리장치간의 통신방법.
  5. 제4항에 있어서, 제2의 CPU를 제어하는 방법에 있어서, (가)제2의 CPU의 제어수단으로서, 제2의 CPU의 신호수신 포트가 통상의 통신모드에 따른 신호레벨에 있는가를 조사하고, (나)제2의 제어수단(15)으로서, 제2의 CPU의 신호 송신 포트의 출력레벨을 제1 또는 제2의 신호레벨로 전환하는 단계로 구성된 것을 특징으로 하는 중앙연산 처리장치간의 통신방법.
  6. 기준시간 T1과 T2를 각각 기억할 수 있는 제1과 제2의 기억수단(10),(14)과, 제1의 타이머수단(7)은 데이터 블록을 제1의 CPU로부터 제2의 CPU로 송신하고, 제2의 CPU로 부터 회신을 받는데 소요되는 시간의 양을 개시하고, 제1의 타이머수단(7)은 계시된 시간과 기준시간 T1을 비교하고 기준시간 T1내에 회신을 받지 못하면 제1의 초과신호를 발생시키고, 제2의 타이머 수단(13)은 데이터 블록을 제2의 CPU로부터 제1의 CPU로 송신하고 다음 데이터 블록을 제1의 CPU로부터 수신하는데 소요되는 시간을 계시하고, 제2의 타이머 수단(13)은 계시된 시간과 기준시간 T2를 비교하여 기준시간 T2내에 다음 데이터 블록을 수신하지 못하면 제2의 시간 초과신호를 발생시키고, 제1및 제2의 제어수단(8),(15)은 제1및 제2의 타이머 수단(7),(13)에 의해 발생된 시간초과 신호에 대응시키고, 제1 및 제2의 제어수단(8),(15)은 각각 제1 및 제2의 CPU의 신호전송 포트의 신호레벨을 통상의 통신모드에 따라 제1 및 제2의 신호레벨로 전환시키고, 표시수단(11)은 제1이나 제2의 제어수단(8),(15)이 검출되지 않은 상태를 나타내는 제1 또는 제2의 제어수단(8),(15)에 대응하는 제1의 CPU와 제2의 CPU간을 통신하기 위한 시스템에 있어서, 제1의 CPU를 인터럽트 할수 있도록 구성된 것을 특징으로 하는 중앙연산 처리장치간의 통신방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900011846A 1989-07-31 1990-07-31 중앙연산처리장치간의 통신방법 KR920008444B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP199631 1989-07-31
JP1199631A JP2679775B2 (ja) 1989-07-31 1989-07-31 Ｃｐｕ間通信方法
JP1-199631 1989-07-31

Publications (2)

Publication Number Publication Date
KR910003505A true KR910003505A (ko) 1991-02-27
KR920008444B1 KR920008444B1 (ko) 1992-09-29

Family

ID=16411063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900011846A KR920008444B1 (ko) 1989-07-31 1990-07-31 중앙연산처리장치간의 통신방법

Country Status (4)

Country Link
US (1) US5230043A (ko)
EP (1) EP0469168A3 (ko)
JP (1) JP2679775B2 (ko)
KR (1) KR920008444B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3286009B2 (ja) * 1993-04-16 2002-05-27 富士通株式会社 電子取引システムとそのシステムで用いられる中継装置
US5666544A (en) * 1993-05-10 1997-09-09 Mita Industrial Co., Ltd. Method and system for communicating data between independent controllers
US5651137A (en) * 1995-04-12 1997-07-22 Intel Corporation Scalable cache attributes for an input/output bus
US6000043A (en) * 1996-06-28 1999-12-07 Intel Corporation Method and apparatus for management of peripheral devices coupled to a bus
JP4508896B2 (ja) * 2005-02-04 2010-07-21 キヤノン株式会社 制御システム
DE102007018003A1 (de) * 2007-04-17 2008-10-23 Robert Bosch Gmbh Überwachungseinheit und Auswerteeinheit zum Überprüfen einer Fehlerfreiheit eines Systems

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979732A (en) * 1975-02-18 1976-09-07 Motorola, Inc. Asynchronous status interlock circuit for interface adaptor
US4223380A (en) * 1978-04-06 1980-09-16 Ncr Corporation Distributed multiprocessor communication system
US4301507A (en) * 1979-10-30 1981-11-17 Pitney Bowes Inc. Electronic postage meter having plural computing systems
JPS57185533A (en) * 1981-05-11 1982-11-15 Hitachi Ltd Interruption method for transmission control
US4430700A (en) * 1981-07-31 1984-02-07 Norand Corporation System and method for communication between nodes of a closed loop local communication path
JPS60160246A (ja) * 1984-01-30 1985-08-21 Fanuc Ltd デ−タ伝送方法
JPS61265949A (ja) * 1985-05-21 1986-11-25 Canon Inc 画像通信装置
JPS61277242A (ja) * 1985-06-03 1986-12-08 Mitsubishi Electric Corp 通信モ−ドの自動切換え方式
DE3605421A1 (de) * 1986-02-20 1987-08-27 Thomson Brandt Gmbh Verfahren zum datenaustausch zwischen einem ersten und einem zweiten prozessor
NL8702394A (nl) * 1987-10-08 1989-05-01 Philips Nv Interface voor een verbindingsnetwerk tussen afzonderlijke stations enerzijds en een voor het berichtenverkeer tussen deze stations gebruikt fysiek medium anderzijds.
US5023778A (en) * 1990-03-23 1991-06-11 General Motors Corporation Interprocessor communication method

Also Published As

Publication number Publication date
JPH0363752A (ja) 1991-03-19
JP2679775B2 (ja) 1997-11-19
EP0469168A3 (en) 1992-07-22
US5230043A (en) 1993-07-20
KR920008444B1 (ko) 1992-09-29
EP0469168A2 (en) 1992-02-05

Similar Documents

Publication Publication Date Title
KR910003505A (ko) 중앙연산 처리장치간의 통신방법
KR940006362A (ko) 이중 통신 제어장치
US4475049A (en) Redundant serial communication circuit
JP3115940B2 (ja) 通信回線状態表示回路
KR950005074A (ko) 데이타 통신시스템과 그 시스템을 위한 장치
KR100191678B1 (ko) 통신망 이중화를 위한 통신망 검사방법
KR100267299B1 (ko) 고장 진단 장치와 전자 제어 장치 사이의 데이타 충돌 방지 장치
KR900006944B1 (ko) 데이타 단말기용 신호로 제어 회로
JPS61270952A (ja) デ−タ伝送方式
JPH10207815A (ja) 動的切替装置
JPH05250195A (ja) 情報処理システムのヘルスチェック制御方式
KR100310849B1 (ko) 교환기와단말기간에송수신되는데이터를검색하는장치및방법
KR100204556B1 (ko) 전전자 교환기에 있어서 중복 데이터 변경 방법및 장치
JP3049955B2 (ja) 切替制御方式
JPH0351143B2 (ko)
JPS63168757A (ja) バスエラ−検出方式
KR910008569A (ko) 공통선 신호장치의 신호단말 그룹 유지보수장치
KR100271299B1 (ko) Mk５０２５칩의자동절체방법
KR0154606B1 (ko) 직렬통신장치의 통신선로 데이터 분석장치
KR950005148B1 (ko) 패킷처리장치의 이중화 패킷버스 선택회로
KR0167165B1 (ko) 원격 입출력 유니트의 출력접점 제어장치
KR950022514A (ko) 복수의 시스템과 통신하는 단일 프로세서의 통신포트제어방법 및 그 장치
JPH05227257A (ja) 伝送路折り返し試験制御方式
KR20000044392A (ko) 다수의 프로세서간 인터페이스 장치
KR960038642A (ko) 데이타 통신용 보드에서의 이중화 접속구조 및 그 제어방법(The control method for data communication board and the same duplexing interface circuit)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960917

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee