KR900019165A - 선택적 산화막고립 에피텍시 성장을 이용한 소오스콘텍트의 이원화방법 - Google Patents

선택적 산화막고립 에피텍시 성장을 이용한 소오스콘텍트의 이원화방법 Download PDF

Info

Publication number
KR900019165A
KR900019165A KR1019890007032A KR890007032A KR900019165A KR 900019165 A KR900019165 A KR 900019165A KR 1019890007032 A KR1019890007032 A KR 1019890007032A KR 890007032 A KR890007032 A KR 890007032A KR 900019165 A KR900019165 A KR 900019165A
Authority
KR
South Korea
Prior art keywords
source contact
growth method
selective oxide
oxide isolation
epitaxy growth
Prior art date
Application number
KR1019890007032A
Other languages
English (en)
Other versions
KR0121179B1 (ko
Inventor
박주석
Original Assignee
이헌조
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사 filed Critical 이헌조
Priority to KR1019890007032A priority Critical patent/KR0121179B1/ko
Publication of KR900019165A publication Critical patent/KR900019165A/ko
Application granted granted Critical
Publication of KR0121179B1 publication Critical patent/KR0121179B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

선택적 산화막고립 에피텍시 성장을 이용한 소오스콘택트의 이원화방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도의 (가)내지 (마)는 본 발명 소오스 콘택트의 이원화에 대한 제조공정도.

Claims (4)

  1. P판(11)위에 P에피텍설층(12)을 키운후 산화막으로 절연막(13)을 키우고, 상기 절연막(13)을 부분적으로 제거한 후 선택적 에피텍설층을 성장하여 매립절연막(14)을 형성하는 것을 특징으로 하는 선택적 산화막고립 에피텍시성장을 이용한 소오스콘텍트의 이원화방법.
  2. 제1항에 있어서, 상기 매립절연막(14)을 소오스콘텍트영역에 매립하는 것을 특징으로 하는 선택적 산화막고립 에피텍시성장을 이용한 소오스콘텍트의 이원화방법.
  3. 제1항에 있어서, 상기 매립절연막(14)의 두께를 100A-300A으로 하는 것을 특징으로 하는 선택적 산화막고립 에피텍시성장을 이용한 소오스콘텍트의 이원화방법.
  4. 제1항에 있어서, 상기 매립절연막(14)으로 산화막/질화막/산화막을 사용하는 것을 특징으로 하는 선택적 산화막고립 에피텍시성장을 이용한 소오스콘텍트의 이원화방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890007032A 1989-05-25 1989-05-25 선택적 산화막고립 에피텍시 성장을 이용한 소오스콘텍트의 이원화방법 KR0121179B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890007032A KR0121179B1 (ko) 1989-05-25 1989-05-25 선택적 산화막고립 에피텍시 성장을 이용한 소오스콘텍트의 이원화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890007032A KR0121179B1 (ko) 1989-05-25 1989-05-25 선택적 산화막고립 에피텍시 성장을 이용한 소오스콘텍트의 이원화방법

Publications (2)

Publication Number Publication Date
KR900019165A true KR900019165A (ko) 1990-12-24
KR0121179B1 KR0121179B1 (ko) 1997-11-10

Family

ID=19286480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890007032A KR0121179B1 (ko) 1989-05-25 1989-05-25 선택적 산화막고립 에피텍시 성장을 이용한 소오스콘텍트의 이원화방법

Country Status (1)

Country Link
KR (1) KR0121179B1 (ko)

Also Published As

Publication number Publication date
KR0121179B1 (ko) 1997-11-10

Similar Documents

Publication Publication Date Title
KR910001971A (ko) 반도체 장치의 제조방법
KR900019165A (ko) 선택적 산화막고립 에피텍시 성장을 이용한 소오스콘텍트의 이원화방법
KR890001168A (ko) 반도체 장치에서의 절연산화물 형성방법 및 그 방법에 따라 제조된 반도체 장치
KR880013256A (ko) 헤테로접합형 바이폴라트랜지스터 및 그 제조방법
KR880008479A (ko) 반도체레이저장치의 제조방법
KR910013463A (ko) 반도체 소자의 개구형성방법
KR910007126A (ko) 매립형 저항성 접촉의 형성방법
KR900007076A (ko) 바이플라 소자의 분리층 형성방법
KR920017213A (ko) 반도체 장치의 소자격리 방법
KR920003462A (ko) 바이폴라 반도체 소자 제조방법
JPS51126048A (en) Hetero epitaxial growth method of iii-v group semi-conductors
KR880003392A (ko) 산화물 분리방법
KR920015455A (ko) 반도체 소자의 에피택셜 성장공정
KR930003473A (ko) 반도체 레이저의 제조방법
KR890016681A (ko) I^2l디지탈 소자 제조방법
KR920013772A (ko) Mosfet 제조방법
KR920003448A (ko) 바이폴라 소자의 메몰층 형성방법
KR920022570A (ko) 제너다이오드 제조방법
KR910005472A (ko) 반도체 소자의 dc 제조 방법
KR880000158A (ko) 엘보(elbow)의 제조방법
KR920010770A (ko) 필드 산화막 제조방법
KR890004406A (ko) GaAlAs에 대한 GaAs의 선택적 에칭용액 및 그 에칭용액을 이용한 에칭방법
KR920015615A (ko) 바이폴라 트랜지스터의 제조방법
KR880003393A (ko) 웨이퍼의 제조 방법
KR910013445A (ko) 반도체 디바이스 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee