KR900015472A - 고속 아날로그 디지탈 변환기 - Google Patents

고속 아날로그 디지탈 변환기 Download PDF

Info

Publication number
KR900015472A
KR900015472A KR1019900001677A KR900001677A KR900015472A KR 900015472 A KR900015472 A KR 900015472A KR 1019900001677 A KR1019900001677 A KR 1019900001677A KR 900001677 A KR900001677 A KR 900001677A KR 900015472 A KR900015472 A KR 900015472A
Authority
KR
South Korea
Prior art keywords
output
comparator
level
comparators
analog
Prior art date
Application number
KR1019900001677A
Other languages
English (en)
Inventor
마사오 혼따
도시히꼬 시미즈
요시또 네지메
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR900015472A publication Critical patent/KR900015472A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
    • H03M1/147—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters at least two of which share a common reference generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음.

Description

고속 아날로그 디지털 변환기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 및 제4도는 본 발명에 따른 병렬 ADC의 각각의 제1 및 제2의 실시예의 구조를 개략적으로 도시한 블럭회로도,
제 5도(A) 및 (B)는 제3도 및 제4도에 도시한 각각의 실시예의 동작모드 및 디지털 출력오차를 도시한 흐름도,
제 6도는 제3의 실시예의 구조를 개략적으로 도시한 블럭회로도.

Claims (18)

  1. 바라는 분해능에 대응하는 다수의 기준신호를 마련하도록 직렬접속된 다수의 저항을 포함하는 수단, 아날로그 입력신호를 상기 기준신호와 비교하는 병렬접속된 다수의 비교기, 상기 다수의 비교기를 소정의 수의 상기 비교기로 구성되는 각 군으로 분할하여 얻어진 군의 각각에 속하는 상기 비교기의 출력을 가산하는 가산수단, 상기 가산수단의 각각의 출력레벨이 소정의 임계레벨을 초과하는가 아닌가를 판정하는 레벨판정수단, 상기 레벨 판정수단의 출력값에 따라서 상위비트를 결정하는 상위 부호 변환수단 및 상기 레벨판정수단의 출력값에 따라서 하위비트를 결정하는 하위부호 변환수단을 포함하는 아날로그 디지털 변환기.
  2. 특허청구의 범위 제1항에 있어서, 또 상기 레벨판정수단의 인접하는 것의 출력 사이의 변환점을 검출하는 변환점검출수단과 상기 변환점 검출수단의 출력에 응답해서 개폐되는 스위치수단을 포함하는 아날로그 디지털 변환기.
  3. 특허청구의 범위 제2항에 있어서, 상기 상위부호 변환수단은 상기 변환점 검출수단이 출력을 이용해서 상위비트를 나타내는 디지털 부호를 결정하는 아날로그 디지털 변환기.
  4. 특허청구의 범위 제2항에 있어서, 상기 스위치수단이 상기 변환점 검출수단의 출력에 응답해서 턴온될 때, 상기 하위부호 변환수단은 상기 가산수단의 출력을 이용해서 하위비트를 나타내는 디지털부호를 결정하는 아날로그 디지털 변환기.
  5. 특허청구의 범위 제1항에 있어서, 상기 가산수단은 동일한 군에 속하는 상기 비교기의 출력전류를 가산하는 아날로그 디지털 변환기.
  6. 특허청구의 범위 제1항에 있어서, 상기 가산수단은 상기 각 비교기의 출력으로 제어된 전류스위치로 구성되고, 출력이 가산되어야 할 상기 비교기에 결합된 상기 전류스위치의 전류출력단자는 접속을 위해 부하저항에 서로 접속되어 있고, 상기 레벨판정수단은 상기 부하저항의 단자저압을 상기 소정의 임계전압과 비교하는 비교기인 아날로그 디지털 변환기.
  7. 특허청구의 범위 제1항에 있어서, 상기 가산수단은 상기 각 비교기의 출력으로 제어되는 전류스위치로 구성되고, 출력이 가산되어야할 상기 비교기에 결합된 상기 전류스위치의 정출력단자와 반전출력단자는 접속을 위해 각각 부하저항에 서로 접속되고, 상기 정 및 반전출력단자의 한쪽에 정전류원을 접속하고, 상기 레벨판정수단은 상기 부하저항의 단자전압을 비교하는 비교기인 아날로그 디지털 변환기.
  8. 바라는 분해능에 대응하는 다수의 기준신호를 마련하도록 직렬접속된 다수의 저항을 포함하는 수단, 아날로그 입력신호를 상기 기준신호와 비교하는 병렬 접속된 다수의 비교기, 상기 다수의 비교기를 2M 비교기로 구성되는 각 군으로 분할하는 것에 의해 얻어진 군의 각각에 속하는 상기 비교기의 출력을 가산하는 가산수단, 상기 가산수단의 각각의 출력레벨이 1개의 비교기의 출력레벨 만큼 높은 2M 배 또는 2M배 이하인가 아닌가를 판정하는 레벨판정수단, 상기 레벨판정수단의 인접하는 것의 출력 사이의 변환점을 검출하는 변환점 검출수단, 상기 변환점 검출수단의 출력에 응답해서 턴온되는 스위치수단, 상기 변환점 검출수단의 출력을 이용하여 상위비트를 나타내는 디지털부호를 결정하는 상위부호 변환수단 및 상기 스위치 수단이 상기 변환점 검출수단의 출력에 응답해서 턴온될 때, 상기 스위치수단에 결합된 상기 가산수단의 출력을 이용해서 하위비트를 나타내는 디지털부호를 결정하는 하위부호 변환수단을 포함하는 아날로그 디지털 변환기.
  9. 특허청구의 범위 제8항에 있어서, 상기 변환점 검출수단은 배타적 OR회로의 출력이 상위비트를 결정하기 위해 이용되도록 상기 인접하는 레벨판정수단의 출력의 배타적 OR논리를 취하는 배타적 논리회로로 구성되고, 가산결과가 하나의 비교기의 출력레벨만큼 높은 2M배 이하의 레벨인 군과 가산결과가 2M배의 레벨인 다음의 군에 속하는 비교기의 출력의 가산결과는 하위비트를 결정하기 위해서 사용되는 상기 스위치수단에 의해 선택되는 아날로그 디지털 변환기.
  10. 특허청구의 범위 제8항에 있어서, 상기 가산수단은 동일한 군에 속하는 상기 비교기의 출력전류를 가산하는 아날로그 디지털 변환기.
  11. 특허청구의 범위 제8항에 있어서, 상기 가산수단은 상기 각 비교기의 출력으로 제어되는 전류 스위치로 구성되고, 출력이 가산되는 상기 비교기에 결합된 상기 전류스위치의 전류 출력단자는 접속을 위해 부하저항을 서로 접속되고, 상기 레벨 판정수단은 상기 부하저항의 단자전압을 상기 소정의 임계레벨과 비교하는 비교기인 아날로그 디지털 변환기.
  12. 특허청구의 범위 제8항에 있어서, 상기 가산수단은 상기 각 비교기의 출력으로 제어되는 전류스위치로 구성되고, 출력이 가산되어야 할 상기 비교기에 결합된 상기 전류스위치의 정출력단자와 반전 출력단자는 접속을 위해 각각 부하저항에 서로 접속되고, 상기 정 및 반전출력단자의 한쪽에 정전류원을 접속하고, 상기 레벨판정수단은 상기 부하저항의 단자 전압을 비교하는 비교기인 아날로그 디지털 변환기.
  13. 바라는 분해능에 대응하는 다수의 기준신호를 마련하도록 직렬 접속된 다수의 저항을 포함하는 수단, 아날로그 입력신호를 상기 기준신호와 비교하는 병렬 접속된 다수의 비교기, 상기 다수의 비교기를 2M비교기로 구성되는 각 군으로 분할하는 것에 의해 얻어진 군의 각각에 속하는 상기 비교기의 출력을 가산하고, 또한 다음의 인접하는 상위군에 속하는 상기 몇 개의 비교기의 출력을 가산하는 가산수단, 상기 가산수단의 각각의 출력레벨이 1개의 비교기의 출력 레벨만큼 높은 2M배 또는 2M배 이하인가 아닌가를 판정하는 레벨판정수단, 상기 레벨판정수단의 인접하는 것의 출력사이의 변환점을 검출하는 변환점 검출수단, 상기 변환점 검출수단의 출력에 응답해서 턴온되는 스위치수단, 상기 변환점 검출수단의 출력을 이용하여 상위비트를 나타내는 디지털부호를 결정하는 상위부호 변환수단 및 상기 스위치수단이 상기 변환점 검출수단의 출력에 응답해서 턴온될 때, 상기 스위치수단에 결합된 상기 가산수단의 출력을 이용해서 하위비트를 나타내는 디지털부호를 결정하는 하위부호 변환수단을 포함하는 아날로그 디지털 변환기.
  14. 특허청구의 범위 제13항에 있어서, 상기 변환점 검출수단은 배타적 OR회로의 출력이 상위비트를 결정하기 위해 이용되도록 상기 인접하는 레벨판정수단의 출력의 배타적 OR논리를 취하는 배타적 논리회로로 구성되고, 가산결과가 1개의 비교기의 출력레벨만큼 높은 2M배 이하의 레벨인 군과 가산결과가 2M배의 레벨인 다음의 군에 속하는 비교기의 출력의 가산결과는 하위비트를 결정하기 위해서 사용되는 상기 스위치수단에 의해 선택되는 아날로그 디지털 변환기.
  15. 특허청구의 범위 제13항에 있어서, 출력이 상기 가산수단에 의해 가산되는 상기 몇 개의 비교기는 상기 하위 군내의 상기 비교기에 인접해서 연속되어 배치되는 아날로그 디지털 변환기.
  16. 특허청구의 범위 제13항에 있어서, 상기 가산수단은 다른군에 속하는 상기 비교기의 출력전류를 가산하는 아날로그 디지털 변환기.
  17. 특허청구의 범위 제13항에 있어서, 상기 가산수단은 상기 각 비교기의 출력으로 제어되는 전류스위치로 구성되고, 출력이 가산되는 상기 비교기에 결합된 상기 전류스위치의 전류출력단자는 접속을 위해 부하저항에 서로 접속되고, 상기 레벨판정수단은 상기 부하저항의 단자전압을 상기 소정의 임계레벨과 비교하는 비교기인 아날로그 디지털 변환기.
  18. 특허청구의 범위 제13항에 있어서, 상기 가산수단은 상기 각 비교기의 출력으로 제어되는 전류스위치로구성되고, 출력이 가산되어야할 상기 비교기에 결합된 상기 전류스위치의 정출력단자와 반출력단자는 접속을 위해 각각 부하저항에 서로 접속되고, 상기 정 및 반전출력단자의 한쪽에 정전류원을 접속하고, 상기 레벨판정수단은 상기 부하저항의 단자전압을 비교하는 비교기인 아날로그 디지털 변환기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900001677A 1989-03-10 1990-02-12 고속 아날로그 디지탈 변환기 KR900015472A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1059430A JP2800233B2 (ja) 1989-03-10 1989-03-10 Ａｄ変換器
JP1-59430 1989-03-10

Publications (1)

Publication Number Publication Date
KR900015472A true KR900015472A (ko) 1990-10-27

Family

ID=13113045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900001677A KR900015472A (ko) 1989-03-10 1990-02-12 고속 아날로그 디지탈 변환기

Country Status (3)

Country Link
US (1) US4978957A (ko)
JP (1) JP2800233B2 (ko)
KR (1) KR900015472A (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192395A (en) * 1990-10-12 1993-03-09 Texas Instruments Incorporated Method of making a digital flexure beam accelerometer
JPH06112827A (ja) * 1992-09-28 1994-04-22 Nec Corp セミフラッシュ型ａ／ｄ変換器
JP3122865B2 (ja) 1992-12-09 2001-01-09 日本テキサス・インスツルメンツ株式会社 Ａ／ｄコンバータ
US5459465A (en) * 1993-10-21 1995-10-17 Comlinear Corporation Sub-ranging analog-to-digital converter
KR100203907B1 (ko) * 1996-11-06 1999-06-15 김영환 병렬 데이타 비트 카운터
DE10060159A1 (de) * 2000-12-04 2002-06-13 Infineon Technologies Ag Analog-Digital-Wandler und Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal
US7173551B2 (en) 2000-12-21 2007-02-06 Quellan, Inc. Increasing data throughput in optical fiber transmission systems
US7149256B2 (en) 2001-03-29 2006-12-12 Quellan, Inc. Multilevel pulse position modulation for efficient fiber optic communication
US7307569B2 (en) 2001-03-29 2007-12-11 Quellan, Inc. Increasing data throughput in optical fiber transmission systems
DE60238602D1 (de) 2001-04-04 2011-01-27 Quellan Inc Verfahren und system zum decodieren von mehrpegelsignalen
US20030030873A1 (en) * 2001-05-09 2003-02-13 Quellan, Inc. High-speed adjustable multilevel light modulation
US7212580B2 (en) 2002-02-15 2007-05-01 Quellan, Inc. Multi-level signal clock recovery technique
WO2003077423A2 (en) 2002-03-08 2003-09-18 Quellan, Inc. High speed analog-to-digital converter using a unique gray code having minimal bit transitions
US6573853B1 (en) * 2002-05-24 2003-06-03 Broadcom Corporation High speed analog to digital converter
US7019679B2 (en) * 2002-05-31 2006-03-28 Broadcom Corporation Multiplexer with low parasitic capacitance effects
AU2003256569A1 (en) 2002-07-15 2004-02-02 Quellan, Inc. Adaptive noise filtering and equalization
WO2004045078A2 (en) 2002-11-12 2004-05-27 Quellan, Inc. High-speed analog-to-digital conversion with improved robustness to timing uncertainty
US7132972B2 (en) * 2003-06-27 2006-11-07 The Trustees Of Columbia University In The City Of New York Continuous-time digital signal generation, transmission, storage and processing
US7804760B2 (en) 2003-08-07 2010-09-28 Quellan, Inc. Method and system for signal emulation
DE112004001455B4 (de) 2003-08-07 2020-04-23 Intersil Americas LLC Verfahren und System zum Löschen von Übersprechen
WO2005050896A2 (en) 2003-11-17 2005-06-02 Quellan, Inc. Method and system for antenna interference cancellation
US7616700B2 (en) 2003-12-22 2009-11-10 Quellan, Inc. Method and system for slicing a communication signal
WO2006063192A1 (en) * 2004-12-07 2006-06-15 The Trustees Of Columbia University In The City Of New York Systems and methods for continuous-time digital modulation
US7522883B2 (en) 2004-12-14 2009-04-21 Quellan, Inc. Method and system for reducing signal interference
US7725079B2 (en) 2004-12-14 2010-05-25 Quellan, Inc. Method and system for automatic control in an interference cancellation device
KR101372361B1 (ko) 2006-04-26 2014-03-12 인터실 아메리카스 엘엘씨 통신 채널로부터 복사성 방출을 감소시키기 위한 방법 및 시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3405438A1 (de) * 1984-02-15 1985-08-29 Siemens AG, 1000 Berlin und 8000 München Integrierbarer analog/digitalwandler
JPS61120530A (ja) * 1984-11-15 1986-06-07 Toshiba Corp アナログ・デジタル変換器
US4719447A (en) * 1987-02-09 1988-01-12 Tektronix, Inc. Analog-to-digital converter with push-pull input signal configuration
US4763106A (en) * 1987-07-20 1988-08-09 Zdzislaw Gulczynski Flash analog-to-digital converter

Also Published As

Publication number Publication date
JP2800233B2 (ja) 1998-09-21
US4978957A (en) 1990-12-18
JPH02238717A (ja) 1990-09-21

Similar Documents

Publication Publication Date Title
KR900015472A (ko) 고속 아날로그 디지탈 변환기
CA1320583C (en) Error limiting analog to digital converter
ATE25794T1 (de) Analog-digital umwandler.
KR870011759A (ko) 서브랭깅 아나로그/디지탈 변환기
JPS5871726A (ja) アナログ−デジタル変換器
KR870000806A (ko) 플래시 a/d변환기
US6841987B2 (en) High speed measurement system which selects optimal measurement range on a sample by sample basis
KR0181997B1 (ko) 에이디변환기 및 에이디변환기의 테스트방법
EP0116776A1 (en) Latched comparator circuits
KR900013725A (ko) 전압추정기를 지니는 다단게 플래시(flash) 아날로그 디지탈 변환기
US5264851A (en) A/D converter utilizing a first reference voltage divider and level shifting of a second voltage divider by input signal
US3453615A (en) Analog-to-digital converters
KR980006946A (ko) 직병렬형 a/d변환기
EP0259936A2 (en) Code converter with complementary output voltages
KR890006000A (ko) 2진 워드의 가중치 합산용 디지탈/아날로그 변환기
KR920015747A (ko) Ad변환기 및 ad변환 방법
US5023613A (en) Decoder error prevention apparatus for use in flash analog-to-digital converters
KR0150957B1 (ko) 키입력장치
RU2646356C1 (ru) Аналого-цифровой преобразователь
SU553589A1 (ru) Устройство дл сравнени напр жений
KR930007651B1 (ko) 에러 검출기능을 갖는 a/d 변환회로
JPS60214120A (ja) Ａｄ変換回路
KR900008783A (ko) 아날로그-디지탈 변환기
RU58824U1 (ru) Аналого-цифровой преобразователь
SU660241A1 (ru) Устройство контрол работоспособности п-разр дного цифро-аналогового преобразовател

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid