KR930007651B1

KR930007651B1 - 에러 검출기능을 갖는 a/d 변환회로

Info

Publication number: KR930007651B1
Application number: KR1019910012245A
Authority: KR
Inventors: 조연형
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1991-07-18
Filing date: 1991-07-18
Publication date: 1993-08-14
Also published as: KR930003566A

Abstract

내용 없음.

Description

에러 검출기능을 갖는 A/D 변환회로

제1도 및 제2도는 종래의 A/D 변환회로도.

제3도는 본 발명에 따른 에러 검출 기능을 갖는 A/D 변환회로도.

* 도면의 주요부분에 대한 부호의 설명

1, 2, 5 : 엔코더 3 : D/A 변환기

4 : 감산기 10 : 코스 엔코더

11 : 에러 정정부 12 : 파인 엔코더

본 발명은 A/D 변환기에서의 기준전압 발생회로에 관한 것으로, 특히 상위 비트의 에러를 정정하기 위하여 비교기 블록에 어레 검출 비교기능을 추가하여 고감도의 A/D 변환이 이루어지도록 한 에러 검출 기능을 갖는 A/D 변환회로에 관한 것이다.

제1도는 일반적으로 사용되고 있는 종래의 A/D 변환회로에 관한 것으로 이에 도시한 바와같이 다수의 비교기(CP1∼CPn)의 일측 입력잔자에 저항(R1-Rn)에 의해 분압된 기준전압을 인하가고 그 타측 입력단자에 변환하려는 입력신호(Vin)를 인가하며 상기 비교기(CP1-CPn)의 출력을 엔코더(1)를 통해 디지탈 신호로 변환하도록 되어 있다.

이와같은 회로는 그 동작에 있어서, 아날로그 신호(Vin)가 입력되면 각 비교기(CP1-CPn)의 입력에는 순차적으로 서로 다른 기준전압이 인가되어 있으므로 상기 입력신호(Vin)보다 그 기준전압이 낮은 모든 비교기의 출력은 기준전압이 인가된 단자에 따라서 로우 또는 하이의 값을 유지하게 되고 따라서 엔코더(1)는 이 신호를 입력하여 대응하는 디지탈 신호로 변환하게 된다.

그러나 이와같은 회로는 N비트의 디지탈 출력을 얻기 위해서는 전원 전압을 분할하는 저항(R1-Rn)이 2^N개가 필요하고 2^N-1개의 비교기(CP1-CPn)가 필요하여 실제 회로의 구현에 있어서 많은 비용이 소모되는 결함이 있다.

한편, 제2도는 아날로그 신호를 디지탈 신호로 변환하는데 있어서 비교기의 수를 줄이기 위해 일반적으로 사용되고 있는 회로로서 이에 도시한 바와같이 저항(R1-Rn)에 의해 분압된 서로 다른 기준전압을 각 비교기(CP1-CPn)에 인가하여 입력전압(Vin)과의 비교에 따른 상기 기교기(CP1-CPn)의 출력을 엔코더(2)를 통해 디지탈 신호로 변환하여 상위 비트를 구성하고 이를 다시 아날로그 신호로 변환한 다음 감산기(4)에 의해 입력신호와의 차를 구하고 이를 다시 비교기(CP_n+1-CP_m) 및 엔코더(5)를 통해 하위 디지탈 신호를 구하도록 되어 있다. 이와같은 디지탈 변환 방식은 N비트의 디지탈 출력을 얻는데에 있어서 2^N개의 저항 2^N/2-1개의 비교기가 필요하게 된다.

즉, 상기와 같은 방식에 의해 아날로그 신호를 디지탈 신호로 변환하면 많은 비교기와 저항이 필요하게 되고 이는 칩상에서 많은 면적을 차지하게 되며 소비전력의 증가로 손실을 야기함과 아울러 에러의 검출과 정정을 할 수 없는 결함을 가지게 된다.

이에 따라 본 발명은 상기와 같은 종래 회로의 결함을 감안하여 전원전압을 분압하고 이를 비교기에서 아날로그 전압과 비교를 하고 그 결과에 따라서 디지탈 출력의 상위 비트를 형성한 후 그 디지탈 값에 따라 스위칭 회로를 제어하여 디지탈 출력의 하위 비트를 생성함과 아울러 에러의 검출이 가능하도록 안출한 것으로 이를 상세히 설명하면 다음과 같다.

제3도는 본 발명의 개념을 나타내는 회로의 일 예로서 이에 도시한 바와같이 전원 전압(V_RT-V_RB)사이에 4개의 저항(R1-R4)을 직렬 연결하고 각 저항(R1-R4)의 공통 접속점의 전압을 비교기(CCP1-CCP3)의 일측입력단자에 기준전압으로 각기 입력하며, 상기 비교기(CCP1-CCP3)의 타측 입력단자에는 아날로그 전압(Vin)을 인가하여 상기 비교기(CCP1-CCP3)의 출력을 코스 엔코더(Coarse Encoder ; 10)에 인가하여 디지탈 신호의 상위 2비트(D2, D3)를 구성하고 상기 저항(R1-R4)의 각각에 직렬로 연결한 4개의 저항(R11-R44)을 병렬 접속하여 상기 코스 엔코더(10)의 제어 출력신호에 따라 상기 저항(R1-R4)에 병렬 접속된 저항 스프링(R11-R44)에서 특정 저항 스트링의 각 접속점 전압을 비교기(ECP1-ECP3)의 일측 입력단자에 인가하고 그 타측 입력단자에는 아날로그 신호(Vin)를 입력하며 그 출력을 파인 엔코더(Fine encoder ; 12)에 입력하여 디지탈 출력의 하위 2비트(D0, D1)를 발생하도록 구성하는 한편, 에러 검출 비교기(ECP1-ECP2)의 일측 입력단자에 상기 저항(R1-R4)의 공통 접속점의 전압을 인가하고 그 타측에 아날로그 입력신호(Vin)을 인가하며 그 출력을 상기 파인 엔코더(12)로 입력하여 구성한다.

상기와 같이 구성한 본 발명의 회로에 대하여 그 동작 및 작용효과를 상세히 설명하면 다음과 같다.

먼저 각 저항(R1-R4)에는 직렬로 연결된 4개의 저항(R11-R44)이 병렬로 접속되어 있고 상기 저항(R1-R4)의 양단에는 (V_RT-V_RB)/4의 전압이 인가되어 있어서 상기 (V_RT-V_RB)/4의 값만큼 순차적으로 증가된 기준전압이 각 코스 비교기(CCP1-CCP3)에 인가되어 있어서 입력의 아날로그 신호(Vin)가 인가되면 그 전압이 상기 V_RT-V_RB전압사이에서 등분된 4레벨 중에서 어느 레벨에 속하는가를 비교기(CCP1-CCP3)의 출력에 따라 판단되어 코스 엔코더(10)에 래치되면 상기 코스 엔코더(10)는 그 값에 따라 디지탈 출력의 상위 2비트를 출력하고 나머지 하위 2비트를 구하기 위해 상기 4개의 저항(R1-R4)중에서 입력의 아날로그 전압과 같은 전압이 걸리는 저항에 병렬로 연결된 4개의 저항의 각 접속점의 전압을 파인 비교기(ECP1-ECP3)에 각각 인가하여 기준전압으로 사용할 수 있도록 대응하는 제어라인(CTL1-CTL4)으로 하이의 제어신호를 출력하여 스위치(SW11-SW44)를 턴온시킨다

상기와 같이 저항행(R11-R44)에서 특정 행이 선택도어 그 접속점의 전압이 각 비교기(ECP1-ECP3)에 인가되면 입력신호(Vin)와의 비교를 통해 특정 비교기(ECP1-ECP3)의 출력 상태에 따라 파인 엔코더(12)는 대응하는 디지탈 신호를 출력하게 되는데 각 저항(R1-R4)에는 (V_RT-V_RB)/16의 전압이 양단에 인가되어 있으므로 디지탈 출력은 하위 2비트(D0, D1)의 값을 구성하게 된다.

이를 일 예를 통해 설명하면 다음과 같다.

즉, 만일 에러 검출기(ECP1, ECP2)가 없는 경우에는 코스 엔코더(10)와 파인 엔코더(12)의 출력(D0, D3)은 표 1에서 나타낸 바와같이 모든 코스 비교기(CCP1-CCP3)의 출력이 로우이면 디지탈 출력의 상위 2비트(D2, D3)는 모두 로우가 되고, 제1비교기(CCP1)의 출력이 하이이면 변환된 디지탈 출력중 상위 2비트는 D3D2=01이 되며, 제2비교기(CCP2)의 출력이 하이이면 D3D2=10, 제3비교기(CCP3)의 출력이 하이이면 D3D2=11을 출력한다.

여기서 상기 D3D2의 디지탈 값은 입력 아날로그 전압(Vin)이 V_RT-V_RB사이의 4등분된 전압에서 어느 레벨에 속하는 가를 나타내는 값이며 일단 디지탈 출력의 상위 2비트(D2, D3)가 결정되고 나면 하위 2비트(D0, D1)를 결정하게 되는데 파인 엔코더(12)의 출력 즉, 디지탈 출력의 하위 2비트(D0, D1)는 모든 파인 비교기(ECP1-ECP3)의 출력이 로우일 때 D1D0=00, 제1비교기(ECP1)의 출력이 하이이면 D1D0=01, 제2비교기(ECP2)의 출력이 하이이면 D1D0=10, 제3비교기(ECP3)의 출력이 하이면 D1D0=11이 된다.

그러나 에러 검출 비교기(ECP1, ECP2)가 있을 경우, 정상적인 회로 상태에서는 상위 비트(D2, D3)가 상기 표 1 에서와 같은 출력을 보이게 되나 코스비교기(CCP1-CCP3)에서 에러가 발생되어 파인 비교기(ECP1-ECP3)에서 비교할때 상기 에러 검출 비교기(ECP1-ECP3)에 의해 에러가 검출되면 상위 비트(D2, D3)에서 ±1 비트씩 가감하게 되고 파인 엔코더(12)의 출력(D2, D3)은 상기 표 2 에서와 같이 출력하게 된다.

이것은 상위 비트(D2, D3) 하나의 에러는 하위 비트 4개의 에러를 포함하게 되므로 보다 상위 비트(D2, D3)에 비중을 두게되는 에러 검출방법이라고 할 수 있으며 FCC 신호는 저항열에서 홀수열과 짝수열을 선택하는데 따라 파인 비교기(ECP1-ECP3)의 출력(D0, D1)을 결정할 수 있게 된다.

따라서, 본 발명을 통해 8비트 이상의 분해능을 갖는 고감도 A/D 변환기에 이용함으로써 플래쉬 방식의 A/D 변환기보다 비교기의 수를 반감할 수 있어서 아이씨의 제조시 칩의 면적과 소모 전력을 줄일 수 있으며 정확도를 증가시킬 수 있다.

Claims

전원전압(V_RT-V_RB)사이에 2^N개의 저항(R1-R4)이 직렬연결되고, 각 저항(R1-R4)의 공통 접속점 전압과 전원(Vin)을 입력받아 이를 비교하는 코스 비교기(CCP1-CCP3)의 출력단이 코스 엔코더(10)의 입력단에 접속되며, 상기 코스 엔코더(10)의 출력단으로부터 디지탈 상위비트(D2, D3)가 인출되며, 상기 저항(R1-R4)의 각각에 직렬 연결된 2^M개의 저항(R11-R14, R21-R24, R31-R34, R41-R44)의 각 공통접속점에는 상기 코스 엔코더(10)의 제어에 의해 스위칭되어 그 공통 접속점을 파인 비교기(ECP1-ECP3)의 일측 입력단에 각각 연결시키는 스위치(SW10-SW13, SW20-SW24, SW30-SW34, SW40-SW43)가 연결되고, 상기 파인 비교기(ECP1-ECP3)의 타측 입력단에 전원(Vin)이 결합되며, 상기 저항(R1-R4)의 공통 접속점의 전압과 아날로그 입력전압(Vin)을 각기 비교하는 에러검출 비교기(ECP1, ECP2)의 출력과 상기 파인 비교기(ECP1-ECP3)의 출력이 입력된 파인 엔코더(12)로부터 디지탈 출력신호의 하위비트(D0-D1)가 인출되도록 구성된 것을 특징으로 하는 에러 검출 기능을 갖는 A/D 변환회로.