KR900005604A - 반도체 집적회로장치 및 그 제법 - Google Patents

반도체 집적회로장치 및 그 제법

Info

Publication number
KR900005604A
KR900005604A KR1019890013531A KR890013531A KR900005604A KR 900005604 A KR900005604 A KR 900005604A KR 1019890013531 A KR1019890013531 A KR 1019890013531A KR 890013531 A KR890013531 A KR 890013531A KR 900005604 A KR900005604 A KR 900005604A
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit device
mosfet
semiconductor integrated
polycrystalline silicon
Prior art date
Application number
KR1019890013531A
Other languages
English (en)
Other versions
KR0168411B1 (ko
Inventor
히데오 흔마
류우이찌 사이도오
다가시 아끼오까
유다까 고바야시
Original Assignee
미다 가쓰시게
가부시기 가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기 가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR900005604A publication Critical patent/KR900005604A/ko
Application granted granted Critical
Publication of KR0168411B1 publication Critical patent/KR0168411B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체 집적회로장치 및 그 제법
제1도는 본 발명의 일실시예의 CMOS메모리셀의 일단면을 나타낸도.
제2도는 제1도에 나타낸 방법에 의하여 제조한 CMOS메모리셀의 평면 패턴의 일예를 나타낸도.
제3도는 제2도의 회로구성을 나타낸 도.
본 내용은 요ㅗ부공개 건이므로 전문 내용을 수록하지 않았음

Claims (24)

  1. 반도체 기판상의 서로다른 두개의 영역을 저항접속하는 것에 있어서 확산장벽성을 가지는 재료를 사용하여 적어도 한쪽의 영역의 단면에 접속한 것을 특징으로 하는 반도체집적회로장치.
  2. 반도체 기판상에 설치된 적어도 1개의 MOSFET의 게이트전극과 다른 MOSFET의 소오스 또는 드레인영역을 접속재를 거쳐 상호 접속하는 것에 있어서 상기 접속재가 확산장벽성을 가지고 게이트전극과의 접촉부는 게이트전극의 단면, 소오스 또는 드레인영역과의 접촉부는 게이트전극의 측벽에 설치된 사이드스페이서의 평면방향의 길이에 의하여 규정된 크기로 접속되어 있는 것을 특징으로 하는 반도체집적회로장치.
  3. 반도체 기판상에 형성된 필드산화막과, 그 필드산화막상에 연장되어 있는 배선과 그 필드산화막에 둘러싸여진 반도체기판상에 형성된 MOSFET를 가지고 상기 배선과 상기 MOSFET의 소오스는 드레인을 접속하는 접속재료가 상기 배선의 폭을 규정하는 측벽절연막보다 내측에 존재하는 것을 특징으로 하는 반도체집적회로장치.
  4. 반도체 기판상에 설치된 적어도 1개이상의 MOSFET의 게이트전극과 소오스 또는 드레인영역을 상호 접속하는 것에 있어서 접속재가 확산장벽성을 가지고 그 접속재와 게이트전극은 평면적으로는 오버랩하지 않는 상태로 접속되어 있는 것을 특징으로 하는 것을 특징으로 하는 반도체집적회로장치
  5. 반도체 기판상에 설치된 적어도 1개이상의 MOSFET를 가지는 반도체 장치에 있어서 게이트전극을 하층이 다결정실리콘막, 중간층이 절연막, 상층이 다결정 실리콘막 보다도 저저항재로 이루어진 3층막으로 하고 평면적으로는 상층재와 오버랩하지 않는 도전성재로 상층과 하층을 저항접속한 것을 특징으로 하는 반도체집적회로장치.
  6. 반도체 기판상에 설치된 적어도 1개이상의 MOSFET를 가지는 반도체 장치에 있어서, 게이트전극이하층이 다결정 실리콘막, 중간층이 확산장벽재, 상층이 다결정 실리콘막 보다도 저저항재로 이루어진 3층막으로 하고 중간층은 평면적으로는 적어도 상층과 동일한 형상을 가지고 상층과 하층은 그 중간층에 의하여 저항접속된 것을 특징으로 하는 반도체집적회로장치.
  7. 반도체 기체상에 설치된 적어도 1개이상의 MOSFET를 가지는 반도체장치에 있어서 게이트전극을 하층이 다결정폴리실리콘막, 중간층이 절연막, 상층이 다결정실리콘 보다도 저저항재로 이루어진 3층막으로하고 상층과 하층을 도전성재로 저항접속한 것을 특징으로 하는 반도체집적회로장치.
  8. 제7항에 있어서, MOSFET의 적어도 드레인영역은 저농도영역을 가지고 그 저농도영역에는 적어도 그 다결정실리콘막과 오버랩하고 있는 것을 특징으로 하는 반도체집적회로장치.
  9. 제7항에 있어서, 상층과 하층을 저항접속하는 부소가 상층 및 하층의 단부인것을 특징으로 하는 반도체집적회로장치.
  10. 제7항에 있어서, 상층과 하층을 저항 접속하는 도전성재가 불순물원소의 확산장벽성을 가지는 것을 특징으로 하는 반도체집적회로장치.
  11. 제7항에 있어서, MOSFET가 N채널 및 P채널의 CMOS로 구성되어 있고 하층막의 다결정실리콘이 NMOS부에서는 n형, PMOS부에서는 P형으로 이루어지고 그 n형 및 P형다결정실리콘막은 그 단부에서 확산장벽재를 거쳐 상층막에 연결되어 있으므로서 서로 저항접속되어 있는 것을 특징으로 하는 반도체집적회로장치.
  12. 제11항에 있어서, 그 n형다결정실리콘막은 NMOS의 소오스 또는 드레인영역과 P형 다결정실리콘막은 PMOS의 소오스 또는 드레인영역과 각각 저항접속되어 있는 부분을 가지는 것을 특징으로 하는 반도체집적회로장치.
  13. 반도체 기판상에 설치된 적어도 1개이상의 N채널과 P채널 MOSFET를 가지는 반도체장치에 있어서, 게이트전극을 하층이 다결정실리콘막, 중간층이 확산장벽재, 상층이 다결정실리콘막 보다도 저저항재로이루어진 3층막으로 하고 그 다결정실리콘막이 NMOS부에서는 n형, PMOS부에서는 P형으로 하고 그 n형 및 P형 다결정실리콘막은 적어도 확산장벽재에서 저항 접속되어 있는 것을 특징으로 하는 반도체집적회로장치
  14. 제13항에 있어서, 그 n형 다결정실리콘막은 NMOS의 소오스 또는 드레인영역과 P형다결정실리콘막은 PMOS의 소오스 또는 드레인영역과 각각 직접 저항접속되어 있는 부분을 가지는 것을 특징으로 하는 반도체집적회로장치.
  15. 제11항 또는 제12항에 있어서, 상기 n형 및 P형 다결정 실리콘막은 필드 산화막상에서 분리되어 있는 것을 (연속상태가 아님)특징으로 하는 반도체집적회로장치.
  16. 제7항 또는 제13항에 있어서, 상층재는 고응점금속 또는 고응점금속의 실리사이드로 이루어진 것을 특징으로 하는 반도체집적회로장치.
  17. 반도체 기판상에 설치된 적어도 1개이상의 N채널 MOSFET와 P채널 MOSFET를 가지고 게이트전극과 각 MOSFET의 소오스 또는 드레인영역을 상호 접속하는 반도체장치에 있어서, NMOS, PMOS의 소오스 또는 드레인영역과 게이트전극의 접속은, 필드산화막상에서 분리된 각각 n형 다결정실리콘 P형 다결정실리콘에 의하여 이루어지고 그 n형다결정실리콘과 P형다결정실리콘은 확산장벽재를 거쳐 고응점 금속의 실리사이드로 접속되어 있는 것을 특징으로 하는 반도체집적회로장치.
  18. 반도체 기판상에 설치된 적어도 1개이상의 N채널 MOSFET와 P채널 MOSFET를 가지고 게이트절극과 각 MOSFET의 소오스 또는 드레인영역을 상호접속하는 반도체장치에 있민서, NMOS, PMOS의 소오스 또는 드레인영역과 게이트전원의 접속은 핀드 산화막상에서 분리된 각각 n형 다결정실리큰, P형 다결정실리콘에 의하여 이루어지고 그 n형 다결정실리콘과 P형다결정실리콘은 절연막을 거쳐 상기 각 다결정실리콘상에 설치한 고응점 금속 실리사이드의 단면에서 활산장벽재에 의하여 접속되어 있는 것을 특징으로 하는 반도체집적회로장치.
  19. 제1항, 제2항, 제10항, 제11항 또는 제13항 기재의 확산장벽이 Ti, Ta, W, Mo 중에서 선택된 적어도 1종의 질화물 또는 상기 금속과 실리콘 및 질소로 이루어진 합금으로 구성되어 있는 것을 특징으로 하는 반도체집적회로장치.
  20. 제1항 내지 제19항 기재의 반도체집적회로장치가 CMOS형 메모리셀로 이루어진 스택 RAM을 구성하는 것을 특징으로 하는 반도체집적회로장치.
  21. 제2항, 제10항, 제11항 또는 제13항에 있어서, 상기 확산장벽성을 가지는 접속재는 접속홀하의 패드전극을 겸하는 것을 특징으로 하는 반도체집적회로장치.
  22. 반도체 기판상에 설치된 적어도 1개이상의 MOSFET의 게이트전극과 소오스 또는 드레인영역을 상호 접속하는 것에 있어서 접속재가 확산장벽성을 가지고 상부 접속재의 형성후에 게이트전극의 측벽에 사이드 스패이서가 형성되는 것을 특징으로 하는 반도체집적회로장치의 제법.
  23. 자료구조(data structure)매크로셀회로와 프로그램가능 로직아레이회로와, 메모리회로를 가지고 상기 회로군의 적어도 하나의 군은 CMOS회로로 이루어지고 상기 CMOS회로에 있어서는 1개의 MOSFET의 게이트 배선이 다른 MOSFET의 소오스 또는 드레인에 접속재에 의하여 접속되고 상기 접속재는 게이트배선의 폭을 규정하는 측벽 산화막의 내측에 형성되어 있는 것을 특징으로 하는 마이크로프로세서.
  24. 2개의 PMOS와 2개의 nMOS로 이루어진 플립, 플롭과 상기 플립 플롭에 접속되는 2개의 트랜스퍼 MOS로 이루어지고 PMOS와 nMOS로 이루어진 제 1 의 조의 게이트가 함께 접속되고 기타의 PMOS 및 nMOS끼리를 접속하는 단자에 접속되어 있는 셀을 가지고 상기 제 1 의 조의 게이트간이 확산장벽제에 의하여 접속되는 것을 특징으로 하는 반도체집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890013531A 1988-09-20 1989-09-20 반도체 집적회로장치 및 그 제법 KR0168411B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23342488 1988-09-20
JP63-233424 1988-09-20
JP88-233424 1988-09-20

Publications (2)

Publication Number Publication Date
KR900005604A true KR900005604A (ko) 1990-04-14
KR0168411B1 KR0168411B1 (ko) 1999-01-15

Family

ID=16954840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890013531A KR0168411B1 (ko) 1988-09-20 1989-09-20 반도체 집적회로장치 및 그 제법

Country Status (2)

Country Link
US (1) US5247198A (ko)
KR (1) KR0168411B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3474589B2 (ja) * 1992-04-17 2003-12-08 株式会社デンソー 相補型ｍｉｓトランジスタ装置
US5532176A (en) * 1992-04-17 1996-07-02 Nippondenso Co., Ltd. Process for fabricating a complementary MIS transistor
US5514902A (en) 1993-09-16 1996-05-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having MOS transistor
US5650654A (en) * 1994-12-30 1997-07-22 International Business Machines Corporation MOSFET device having controlled parasitic isolation threshold voltage
KR100190757B1 (ko) * 1995-06-30 1999-06-01 김영환 모스 전계 효과 트랜지스터 형성방법
JP3770954B2 (ja) * 1995-11-13 2006-04-26 エイ・ティ・アンド・ティ・コーポレーション 装置の製造方法
TW317643B (ko) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
US6236085B1 (en) 1996-11-11 2001-05-22 Denso Corporation Semiconductor memory device having high-concentration region around electric-field moderating layer in substrate
JPH10150110A (ja) * 1996-11-15 1998-06-02 Semiconductor Energy Lab Co Ltd 半導体装置
US6127214A (en) * 1996-12-09 2000-10-03 Texas Instruments Incorporated Contact gate structure and method
US6576069B1 (en) 1998-05-22 2003-06-10 Cabot Corporation Tantalum-silicon alloys and products containing the same and processes of making the same
JP2000031300A (ja) * 1998-07-09 2000-01-28 Fujitsu Ltd スタティック型半導体記憶装置
US6337698B1 (en) * 1998-11-20 2002-01-08 Microsoft Corporation Pen-based interface for a notepad computer
US6756970B2 (en) 1998-11-20 2004-06-29 Microsoft Corporation Pen-based computer system
EP1041641B1 (en) * 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. A method for manufacturing an electrooptical device
US6901006B1 (en) * 1999-07-14 2005-05-31 Hitachi, Ltd. Semiconductor integrated circuit device including first, second and third gates
JP4012341B2 (ja) * 1999-07-14 2007-11-21 株式会社ルネサステクノロジ 半導体集積回路装置
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
DE19946719A1 (de) * 1999-09-29 2001-04-19 Infineon Technologies Ag Grabenkondensator und Verfahren zu seiner Herstellung
US20060208317A1 (en) * 2005-03-17 2006-09-21 Tsuoe-Hsiang Liao Layout structure of semiconductor cells
JP4271230B2 (ja) 2006-12-06 2009-06-03 株式会社東芝 半導体装置
KR101516157B1 (ko) * 2008-04-23 2015-04-30 삼성전자주식회사 게이트 구조물 및 그 형성 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476482A (en) * 1981-05-29 1984-10-09 Texas Instruments Incorporated Silicide contacts for CMOS devices
US4700215A (en) * 1981-11-19 1987-10-13 Texas Instruments Incorporated Polycide electrodes for integrated circuits
EP0173245B1 (en) * 1984-08-23 1989-03-29 Kabushiki Kaisha Toshiba Semiconductor memory device having a polycrystalline silicon layer
US4746219A (en) * 1986-03-07 1988-05-24 Texas Instruments Incorporated Local interconnect
JPH01255269A (ja) * 1988-04-05 1989-10-12 Oki Electric Ind Co Ltd 半導体記憶装置
JPH03218637A (ja) * 1989-11-01 1991-09-26 Matsushita Electric Ind Co Ltd 電界効果型半導体装置とその製造方法

Also Published As

Publication number Publication date
US5247198A (en) 1993-09-21
KR0168411B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR900005604A (ko) 반도체 집적회로장치 및 그 제법
US5619055A (en) Semiconductor integrated circuit device
US6569723B2 (en) Crossed strapped VSS layout for full CMOS SRAM cell
JP2927463B2 (ja) 半導体記憶装置
KR100253032B1 (ko) 스테이틱 랜덤 액세스 메모리를 갖는 반도체 메모리 장치 및 그의 제조방법
US5336916A (en) SRAM cell and structure with polycrystalline p-channel load devices
US5589415A (en) Method for forming a semiconductor structure with self-aligned contacts
US4193125A (en) Read only memory
EP0426174B1 (en) Semiconductor integrated circuit
KR850007718A (ko) 반도체 장치
KR970003831A (ko) 필드 산화물에 의해 절연된 다른 전도형 반도체 영역을 가진 반도체 장치 및 그 제조 방법
JPS61292951A (ja) 半導体集積回路装置の製法
US6673674B2 (en) Method of manufacturing a semiconductor device having a T-shaped floating gate
JP3064999B2 (ja) 半導体装置およびその製造方法
EP0368646A1 (en) Semiconductor device
KR950012716A (ko) 집적회로 제조방법 및 반도체 집적회로
KR920018947A (ko) 스태틱형 랜덤 억세스 메모리 장치 및 그 제조방법
US5926698A (en) Semiconductor memory device and method of fabricating the same
US6979870B2 (en) Semiconductor integrated circuit including CMOS logic gate
US5773855A (en) Microelectronic circuit including silicided field-effect transistor elements that bifunction as interconnects
KR930014991A (ko) 모트간에 공간이 없는 정적 랜덤 억세스 메모리 셀 및 이의 형성 방법
JPH0232791B2 (ko)
JPH0878536A (ja) 改善された電流駆動を有する薄膜トランジスタを用いた相補デバイス
IE57450B1 (en) Cmos cell constructions
JP2663953B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010929

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee