KR900002361Y1

KR900002361Y1 - 디지탈 클럭 신호 감시회로

Info

Publication number: KR900002361Y1
Application number: KR2019860015238U
Authority: KR
Inventors: 홍두희
Original assignee: 삼성전자주식회사; 한형수
Priority date: 1986-10-06
Filing date: 1986-10-06
Publication date: 1990-03-22
Also published as: KR880008882U

Abstract

내용 없음.

Description

디지탈 클럭 신호 감시회로

제 1 도는 본 고안의 블럭도.

제 2 도는 본 고안의 상세한 회로도.

제 3 도는 제 2 도의 중요부분에서의 파형도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 로우레벨 신호감지부 2 : 하이레벨 감호감지부

3 : 검출부 R1-R12 : 저항

Q1, Q2 : 콘덴서 G1, G2 : 논리게이트

본 고안은 통신기기의 클럭동기 신호 발생기에서 발생되는 동기신호의 비정상상태를 검출하는 디지탈 클럭신호 감지장치에 관한 것이다.

일반적으로 디지탈 동기신호에 의해서 동작되는 통신기기등에 있어서, 클럭펄스발생기로부터 발생된 클럭펄스가 다른 장치로 전달될 때 잡음 또는 기타영향으로 클럭펄스가 변하여 정확히 전달되지 않을 경우에 비정상 클럭펄스를 인가하여 동작되는 장치는 데이터처리장치에 있어 에러를 발생하게 된다.

따라서, 본 고안의 목적은 상기한 에러데이터를 출력하기 이전에 오동작 동기신호를 검출하여서 장치의 오동작을 방지하도록 하는 디지탈 클럭신호 감시장치를 제공하는데 있다.

이하 첨부된 도면을 참조하여 본 고안을 상세히 설명한다.

제 1 도는 본 고안의 블럭도로서, 로우레벨신호감지부(1)는 전송되는 클럭동기신호(CSS)를 입력하여 로우레벨상태가 정상적인 클럭동기신호의 1주기 이상 유지될때 콘덴서(C1)의 충방전에 다라 이 신호를 감지하는 회로이고, 하이레벨신호감지부(2)는 로우레벨신호감지부(1)의 출력신호를 반전하여 하이레벨 상태가 정상클럭 동기펄스의 1주기 이상 지속될 때 콘덴서(C2)의 충방전에 따라 이 신호를 감지하는 회로이고, 검출부(3)는 하이레벨신호감지부(2)와 로우레벨감지부(1)에서 출력되는 신호를 논리조합하여서 동기펄스의 이상상태를 나타내어 제어신호를 출력하는 회로이다.

제 2 도는 상기한 구성을 갖는 본 고안의 디지탈 클럭신호감시회로의 상세한 회로도이다.

전송되는 클럭동기신호(CSS)는 저항(R1)을 거쳐 에미터가 접지된 트랜지스터(Q1)의 베이스에 연결되고, 트랜지스터(Q1)의 베이스에는 전원(B+) 및 접지에 접속된 저항(R2),(R3)의 접속점이 연결되며, 콜렉터는 저항(R4)를 통해 전원(B+)이 인가되는 동시에 저항(R5,R6) 및 콘덴서(C1)를 거쳐 직렬 접속된 다이오드(D1,D2,D3)에 연결되며, 또한 저항(R7)을 거쳐 트랜지스터(Q2)의 베이스에 연결된다.

또한, 트랜지스터(Q2)의 베이스에는 전원(B+) 및 접지에 접속된 저항(R8,R9)이 접속점이 연결되고, 에미터가 접지된 트랜지스터(Q2)의 콜렉터는 저항(R10)를 거쳐 전원(B+)이 인가되는 동시에 저항(R11,R12) 및 콘덴서(C2)를 통하여 직렬 접속된 다이오드(D4-D6)에 연결되며, 상기 다이오드(D2,D3)와 (D5,D6)의 접속점은 앤드 게이트(G1)의 입력단에 각각 연결되고, 그 출력은 낸드 게이트(G2)를 통하여 출력된다.

상기와 같은 구성을 갖는 본 고안의 동작을 제3도의 파형도에 의거하여 설명한다.

제 2 도에 있어서, 전송되는 제 3 도(a)의 클럭동기신호(CSS)는 저항(R1)을 통하여 트랜지스터(Q1)의 베이스에 인가된다. 따라서, 트랜지스터(Q1)는 상기 하이상태의 동기신호에 의해 트랜지스터(Q1)가 온이 되면 콜렉터 전원(B)는 로우상태로, 로우상태의 신호에 의해 오프되면 전위는 하이상태로 되어 제 3 도(b)에서처러럼 제 3 도(a)의 신호가 반전된 신호가 출력된다.

그러므로 트랜지스터(Q1)가 오프되면, 저항(R4)을 거쳐 인가되는 전원(B+)은 저항(R5)을 통하여 콘덴서(C1)에 충전되고, 트랜지스터(Q1)가 온되면 콘덴서(C1)에 충전된 전압은 저항(R5)과 트랜지스터(Q1)를 통하여 접지단으로 방전되고, 이런 충, 방전동작은 트랜지스터(Q1)의 온, 오프에 따라 제 3 도(d)와 같이 계속 반복된다.

이때, 콘덴서(C1)와 저항(R1)의 시정수는 정상적으로 전송되는 클럭동기신호(CSS)의 폭보다 훨씬 크도록 설정하므로써 정상적으로 클럭동기펄스가 입력될 때는 콘덴서(C1)에 충전되는 전압(V1)이 다이오드(D1-D3)을 온시키기에 필요한 전압(VD1+VD2+VD3)보다 작게 되어 다이오드(D1-D3)는 오프된다.

그러므로 제 3 도(d)와 같이, 콘덴서(C1)에 의해 충, 방전은 계속 반복되나 정상 클럭동기펄스가 입력될 때는 전압(V1)이 다이오드(D1-D3)를 온시킬 정도로 크지않기 때문에 다이오드(D1)의 캐소오드에는 전원이 출력되지 않고, 다이오드(D2,D3)가 모두 오프되어 출력임피던스는 무한대가 된다.

따라서, 다이오드(D2)의 출력단에는 제 3 도(F)와 같이 무한대의 임피던스가 걸려서 검출부(5)의 앤드게이트(G1)의 한 입력단에는 하이상태의 신호가 입력된다.

또한 트랜지스터(Q1)의 콜렉터 전위가 저항(R7)을 거쳐 트랜지스터(Q2)의 베이스에 인가되므로 트랜지스터(Q1)가 오프되어 콜렉터 전위가 하이이면 트랜지스터(2)가 온이 되어 콜렉터전위는 로우로 되고, 이와 반대로 트랜지스터(Q1)가 온이 되어 그 콜렉터 전위가 로우로 되면 트랜지스터(Q2)가 오프되어 콜렉터전위는 하이상태로 된다. 따라서, 트랜지스터(Q2)의 콜렉터 전위(제 3 도 (c)는 트랜지스터(Q1)의 전위와는 반전되어 제 3 도(a, c)에서 보는 바와 같이 원래의 클럭동기 펄스와 같은 위상이 된다.

상기 설명한 바와 같이, 트랜지스터(Q2)의 온, 오프에 따라 콘덴서(C2)가 제3도(E)와 같이 충방전을 하고, 정상적으로 클럭동기 펄스가 인가될 때는 콘덴서(C2)와 저항(R11)의 시정수가 다이오드(D4-D6)를 도통시킬 수 없을 정도로 크게 설정한다. 그러므로, 다이오드(D4-D6)도 모두 오프되어 다이오드(D5)의 출력단은 무한대의 임피던스가 되므로 제 3 도(g)와 같이 되어 앤드 게이트(G1)의 다른 입력에도 하이상태의 신호가 입력되어 그 출력이 제 3 도(h)와 같이 로우로 된다.

이때, 콘덴서(C1,C2)와 저항(R5,R11)의 시정수가 클럭동기시호(CSS)의 폭보다 크기 때문에 콘덴서(C1,C2)가 완전히 방전하기 전에 클럭동기펄스(CSS)의 전위가 바뀌어서 콘덴서(C1,C2)의 충, 방전은 완전히 이루어지지 않게 되고, 충, 방전 곡선은 제3도(D),(E)와 같이 된다.

다음, 클럭동기펄스(CSS)가 구간(가)에서처럼 정상적으로 인가되는 클럭동기 펄스보다 1주기 이상을 하이레벨 상태를 유지는 비정상 상태 즉, 동기펄스의 에러상태를 검출하는 동작을 설명한다.

트랜지스터(Q1)는 온이 되어 콜렉터전위는 제 3 도(b)에서처럼 펄스가 하이상태를 유지하는 동안 로우상태를 유지하고, 이에 따라 트랜지스터(Q2)가 오프되므로, 콘덴서(C1),(C2)는 각각 제 3 도(d)와 (e)에 도시된 바와 같이 통전, 방전동작을 한다. 그러므로 클럭동기펄스의 하이레벨상태는 1주기 이상 유지되므로 콘덴서(C2에)는 다이오드(D4-D6)를 충분히 도통시킬 수 있는 전압(V2)이 충전되므로 다이오드(D4-D6)는 모두 온이 된다. 따라서, 다이오드(D5)의 출력전위는 제3도(G)에서 처럼 로우상태가 된다.

그러나, 콘덴서(C1)는 방전을 하게 되므로 다이오드(D1-D3)는 오프되어 다이오드(D2)의 출력은 상기와 같이 무한대의 임피던스가 되고, 앤드 게이트(G1)의 출력은 로우 상태가 되고, 이 신호는 다시 낸드 게이트(G2)를 통하여 반전되어 제 3 (h)와 같이 하이상태로 되므로 본 고안의 감시회로는 이상동기 펄스를 감지하게 된다.

한편, 제 3 도 구간(나)에서처럼 클럭동기신호(CSS)의 로우상태가 정상적인 펄스의 1주기 이상 유지되는 경우 이상 동기펄스를 검출하는 동작을 설명하면 다음과 같다.

클럭동기펄스(CSS)가 로우상태이므로 트랜지스터(Q1),(Q2)은 오프, 온이 되어 콜렉터전위는 각각 하이, 로우 상태로 된다. 따라서, 콘덴서(C2)의 충전 전압은 제 3 도(e)에서와 같이 방전하므로 다이오드(D4-D6)는 도통되지 않아 그 출력은 제 3 도(f)와 같이 무한대 임피던스가 된다.

콘덴서(C1)에는 전압이 충전되는데, 이때 클럭동기펄스는 로우상태가 1주기 이상 유지되므로 콘덴서(C1)에는 제 3 도(d)에서와 같이 다이오드(D1-D3)를 충분히 도통시킬만한 전압이 충전되므로 다이오드(D1-D3)는 온이 되고, 다이오드(D2)의 출력은 로우레벨이 된다.

그러므로, 앤드 게이트(G1)의 출력은 로우상태가 되어 낸드 게이트(G2)를 통하여 다시 반전되어 제 3 도(h)와 같은 이상동기 검출신호가 출력된다.

이상과 같은 본 고안에 의하면 클럭동기신호에 에러가 발생하여도 이를 검출하므로써 통신시스템의 오동작을 방지할 수 있다.

Claims

전송되는 클럭동기신호(CSS0의 로우상태가 정상상태의 클럭동기펄스의 1주기 이상으로 유지될때, 이 신호를 콘덴서(C1)의 충방전에 따라 감지하는 로우레벨 신호 감지부(1)와, 전송되는 클럭동기펄스(CSS)의 하이상태가 정상상태의 클럭동기펄스의 1주기의 1주기이상 유지될 때, 이 신호를 콘덴서(C2)의 충방전에 따라 감지하는 하이레벨 신호 감지부(2)와, 상기 감지부(1),(2)의 출력신호는 논리게이트(G1,G2)의 입력으로 하여 이상 클럭동기펄스를 검출하는 검출부(3)로 이루어지는 것을 특징으로 하는 디지탈 클럭신호 감시회로.