KR900002329A - 에러정정수단을 가진 불휘발성 반도체 메모리 - Google Patents

에러정정수단을 가진 불휘발성 반도체 메모리 Download PDF

Info

Publication number
KR900002329A
KR900002329A KR1019880008956A KR880008956A KR900002329A KR 900002329 A KR900002329 A KR 900002329A KR 1019880008956 A KR1019880008956 A KR 1019880008956A KR 880008956 A KR880008956 A KR 880008956A KR 900002329 A KR900002329 A KR 900002329A
Authority
KR
South Korea
Prior art keywords
circuit
error
code
semiconductor memory
data
Prior art date
Application number
KR1019880008956A
Other languages
English (en)
Other versions
KR910005974B1 (ko
Inventor
김진기
도재영
Original Assignee
강진구
삼성반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성반도체통신 주식회사 filed Critical 강진구
Priority to KR1019880008956A priority Critical patent/KR910005974B1/ko
Publication of KR900002329A publication Critical patent/KR900002329A/ko
Application granted granted Critical
Publication of KR910005974B1 publication Critical patent/KR910005974B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

내용 없음

Description

에러정정수단을 가진 불휘발성 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 나타낸 전체블럭도.
제2도는 본 발명에서 데이타라이트시 활성화되는 회로를 나타낸 블럭도.
제3도는 본 발명의 부호발생회로도에 대한 실시예.

Claims (7)

  1. 불휘발성 반도체 메모리에서 각 어드레스에 해당하는 위드나 바이트단위로 틀림정정 패리티부호를 발생시킬수 있는 수단을 구성하고, 데이타의 기록시에는 입력데이타를 데이타 비트용 셀에 기록하는 수단과, 입력데이타에 상응하는 패리티부호를 셀에 기록하는 수단과, 리드시 데이타비트 및 패리티비트를 동시에 읽혀들인 후 복호하는 수단과로 구성되어 워드나 바이트 단위로 발생되는 에러를 정정할 수 있게 한 에러정정수단을 가진 불휘발성 반도체 메모리.
  2. 제1항에 있어서, 틀림정정수단은 데이타들과 상응하는 패리티부호를 발생시키는 부호발생회로(13)와, 상기 부호발생회로(13)에 연결되고 (10)에 복호된 출력을 공급시키는 복호회로(12)와, -입력버퍼(9)를 통하여 공급되는 데이타중 1비트의 에러가 발생되게 한 에러발생회로(15)와로 구성되게 한 에러정정수단을 가진 불휘발성 반도체 메모리.
  3. 제2항에 있어서, 부호발생회로(13)는 데이타라인(D/L)과 MOS트랜지스터가 연결된 패리티라인(D/L)DM로 구성시킨 후 헤밍코드에 따라 익스크루시버오아게이트(EX1-EX5)들로 구성된 블럭(Bk0-Bk3)들이 연결되게 구성시킨 에러정정수단을 가진 불휘발성 반도체 메모리.
  4. 불휘발성 메모리 셀 어레이(1)와 틀림정정회로와를 분리시키는 수단을 구성시키고 틀림정정회로의 부호발생회로(13), 북호회로(12), 에러발생회로(15)가 각각 분리시킬수 있는 수단과, 상기 틀림정정회로의 각 부분회로가 개별적으로 검증할 수 있는 수단을 가지는 에러정정수단을 가진 불휘발성 반도체 메모리.
  5. 제4항에 있어서, 부호발생회로(13)로 자체의 동작을 검증시키는 수단은 입력버퍼(9), 부호발생회로(13), 출력버퍼(7)로 구성되는 페루프로 구성시켜 검증되게 한 에러정정수단을 가진 불휘발성 반도체 메모리.
  6. 제4항에 있어서, 콘트롤시그널(H1)(H2)이 공급되는 낸드게이트(NB1)와, 인버터(IB1)와, 낸드게이트(NB2-NB4)로 데이타 선택회로(11)로 구성시켜 정정회로(10)의 동작이 정지된 상태에서 데이타비트용 메모리 셀과 패리티비트용 메모리셀을 각각 검증 가능하게 한 에러정정수단을 가진 불휘발성 반도체 메모리.
  7. 제4항에 있어서, 틀림정정회로내에 틀림발생을 제어할 수 있는 에러발생회로(15)를 구성하여 입력어드레스에 의해 틀림이 발생되는 비트의 위치가 제어되게 한 에러정정수단을 가진 불휘발성 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880008956A 1988-07-18 1988-07-18 에러 정정수단을 가진 불휘발성 반도체 메모리 KR910005974B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880008956A KR910005974B1 (ko) 1988-07-18 1988-07-18 에러 정정수단을 가진 불휘발성 반도체 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880008956A KR910005974B1 (ko) 1988-07-18 1988-07-18 에러 정정수단을 가진 불휘발성 반도체 메모리

Publications (2)

Publication Number Publication Date
KR900002329A true KR900002329A (ko) 1990-02-28
KR910005974B1 KR910005974B1 (ko) 1991-08-09

Family

ID=19276184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880008956A KR910005974B1 (ko) 1988-07-18 1988-07-18 에러 정정수단을 가진 불휘발성 반도체 메모리

Country Status (1)

Country Link
KR (1) KR910005974B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862765B1 (ko) * 2005-10-05 2008-10-13 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치 및 이를 이용한 불휘발성메모리 시스템

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827662B1 (ko) * 2006-11-03 2008-05-07 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 오류 검출 및정정 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862765B1 (ko) * 2005-10-05 2008-10-13 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치 및 이를 이용한 불휘발성메모리 시스템

Also Published As

Publication number Publication date
KR910005974B1 (ko) 1991-08-09

Similar Documents

Publication Publication Date Title
US6868007B2 (en) Semiconductor memory system with a data copying function and a data copy method for the same
US7130217B2 (en) Semiconductor storage device having page copying function
US4612640A (en) Error checking and correction circuitry for use with an electrically-programmable and electrically-erasable memory array
JP2525112B2 (ja) 誤り訂正回路を備えた不揮発性メモリ装置
EP0294947A2 (en) Semiconductor memory device with an error-checking circuit
JP6744950B1 (ja) 半導体装置および連続読出し方法
GB2226168B (en) Error checking and correction in digital memory devices
JP2000251484A (ja) 不揮発性半導体記憶装置
JP2669303B2 (ja) ビットエラー訂正機能付き半導体メモリ
US7826269B2 (en) Flash memory device and method for driving the same
JPS62291168A (ja) 不揮発性ram
KR900002329A (ko) 에러정정수단을 가진 불휘발성 반도체 메모리
JPH0831196A (ja) 半導体メモリ
KR920008774A (ko) 반도체 집적회로
JPH10320985A (ja) 不揮発性半導体記憶装置
JP4742553B2 (ja) 記憶装置
JP6886547B1 (ja) 半導体記憶装置およびecc関連情報の読出し方法
JP7012174B1 (ja) 半導体装置および連続読出し方法
JPS6223902B2 (ko)
TW201532060A (zh) 半導體儲存裝置及其冗餘方法
JP3003120B2 (ja) 記憶装置
JPS6235703B2 (ko)
JPS5750397A (en) Memory circuit capable of production of error correction code and correction of error
JP2007179480A (ja) メモリコントローラおよびフラッシュメモリシステム
JPH04232697A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050708

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee