KR900002072B1 - 검사회로를 갖는 반도체 메모리 회로 - Google Patents

검사회로를 갖는 반도체 메모리 회로 Download PDF

Info

Publication number
KR900002072B1
KR900002072B1 KR1019860011382A KR860011382A KR900002072B1 KR 900002072 B1 KR900002072 B1 KR 900002072B1 KR 1019860011382 A KR1019860011382 A KR 1019860011382A KR 860011382 A KR860011382 A KR 860011382A KR 900002072 B1 KR900002072 B1 KR 900002072B1
Authority
KR
South Korea
Prior art keywords
bit lines
circuit
current
transistors
memory cells
Prior art date
Application number
KR1019860011382A
Other languages
English (en)
Other versions
KR870006579A (ko
Inventor
다까시 오가와
Original Assignee
후지쓰가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰가부시끼가이샤
Publication of KR870006579A publication Critical patent/KR870006579A/ko
Application granted granted Critical
Publication of KR900002072B1 publication Critical patent/KR900002072B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

내용 없음.

Description

검사회로를 갖는 반조체 메모리 회로
제 1 도는 PROM형의 종래의 반도체 메모리 회로의 개략도.
제 2 도는 본 발명의 일실시예에 의한 반도체 메모리 회로의 개략도.
제 3 도는 두 인접 메모리 셀들을 포함하는 PROM의 구성의 횡단면도.
본 발명은 검사회로를 갖는 반도체 메모리 회로에 관한 것이다. 본 발명에 의한 회로는 프로그래머를 판독전용 메모리(PROM)에 응용될 수 있다.
PROM들의 제조시에 인접 메모리 셀들간의 다결정 실리콘 절연층의 부분들이 때때로, 단선 또는 미소먼지입자들때문에 결함이 생겨 인접 메모리 셀들간에 전기 누설이 발생한다. 전기가 누설되는 PROM 회로에서는 프로그램을 위한 기이동작이 불가능하게 되어 문제의 PROM 회로는 불량제품이 된다. 따라서, 사용자에게 PROM들을 공급하기 전에 불량제품들을 배제하도록 검사가 행해져야만 한다. 그러므로, 제조되는 PROM들에 검사장비를 제공해준다.
종래에는 메모리 셀의 검사가 출력단자를 통하는 누설전류와, 온상태의 분배기 전류와, 메모리 셀의 다이오드와, 메모리 셀들간의 누설저항과, 메모리 셀의 또다른 다이오드와, 오프상태의 똬른 전류분배기와, 그리고 디코더회로의 저레벨 입력단자를 검출함으로서 수행한다.
그러나, 이 트랜지스터들의 베이스/에미터 역방향 지탱 전압을 인해 전류분배기내의 오프상태의 트랜지스터들에서의 전압강하 그리고 전류분배기내의 베이스 바이어스 저항에서의 전압강하때문데 누설전류의 값은 지극히 작다. 그러므로 누설전류를 검출할 수 없어 그 전류가 누설에 의해 원인이 되는지 여부에 관한 판별이 행해질 수 없다. 그러한 상황에서, 반도체 메모리 회로의 바람직한 검사는 정밀하고도 쉽게 수행될 수 없다.
본 발명의 목적은 메모리 셀들을 갖는 반도체 메모리 회로의 감사가 정밀하고도 쉽게 수행될 수 있는 개선된 반도체 메모리 회로를 제공하는데 있다.
본 발명에 의하면, 예정된 전류에 의해 프로그램될 수 있는 다수의 프로그램 가능 메모리셀들과, 메모리셀들과 연결된 다수의 비트라인들과, 선택신호들에 기초한 출력단자에 선택된 비트라인들을 연결하고 또한 출력단자로부터 비선택된 비트라인들을 분리하기 위한 다수의 비트라인들에 대응하는 다수의 전류 분배기들과, 그리고 선택신호들에 근거한 저레벨 전위를 갖는 지점에 비선택된 비트라인들을 연결하기 위한 다수의 비트라인들에 대응하는 다수의 스위칭 회로들을 포함하는 반도체 메모리 회로가 제공된다.
본 발명의 양호한 실시예를 설명하기 전에 PROM 형의 종래의 반도체 메모리 회로를 제 1 도를 참조하여 설명한다.
제 1 도의 회로는 디코더회로들 1과 3, 전류분배기들 2와 4, 메모리 셀들 51,52,53 및 54 비트라인들 61과 62 그리고 워드라인들 71과 72를 포함한다.
전류분배기들 2와 4는 그들이 디코더 회로들 1과 3의 동작에 의해 선택될 때 비트라인들 61,62에 전류를 공급한다. 각 메모리 셀들 51,52,53과 54는 상반된 극성들을 갖는 두 직렬연결된 다이오드들로 구성된다. 워드라인들 71과 72는 로우 디코더 회로들 5에 의해 선택될 수 있다.
전압 PVCE와 PVCC의 전원회로들은 다이오드들, 311,312,313 및 314, 저항들 321,322,323,324 및 325 그리고 트랜지스터들 331 및 332를 포함한다.
디코더 회로들 1과 3 각각은 병렬연결된 트랜지스터들을 포함하며, 또한 전류 분배기들 2와 4 각각은 캐스캐이드 연결 트랜지스터들과 베이스 바이어스 저항을 포함한다.
쇼트키 다이오드들 811과 812는 비트라인들 61과 62에 연결되며, 또한 트랜지스터들 831,832 및 833으로 구성되는 디코더회로는 쇼트키 다이오드 811의 한 전극과 접지간에 연결되며, 또한 트랜지스터들 834,835 및 836으로 구성되는 디코더 회로는 쇼트키 다이오드 812의 한 전극과 접지사이에 연결된다.
병렬연결된 트랜지스터들 841과 842이 제공되며, 그들의 게이트들은 쇼트키 다이오드들 811과 812의 한 전극에 연결된다. 감지증폭기 SA는 트랜지스터들 841과 842의 에미터들과 출력단자 86간에 연결된다. 감지증폭기 SA는 트랜지스터들 843,844 및 845, 저항들 826,827 및 828, 그리고 다이오드 851을 포함한다.
출력단자 86은 다이오드 317의 한 전극에 연결되며, 또한 다이오드 317의 타단은 전류분배기들 2와 4내의 트랜지스터들의 콜렉터들에 연결된다.
기입동작에서, 메모리 셀 52가 다이오드 52a를 파괴시킴으로서 기입된다고 가정하면 디코더의 3의 출력은 전류 분배기 4가 온(ON)되도록 고(HIGH) 레벨이되면, 워드라인 71은 저(LOW)레벨이 되고, 그에 반해 워드라인 72는 고레벨이 된다. 이러한 조건에서, 약 120mA의 기입전류는 출력단자 86에 입력되어 기입전류가 출력단자 86으로부터 비트라인 62-다이오드 52a-워드라인 71로 흐르게 되므로 역방향 바이어스 다이오드 52a가 파괴된다.
그러나, 만일 메모리셀들 53과 54사이에서 파괴될 경우 또한 셀 52에 대한 기입동작이 메모리 셀54내의 다이오드 54a를 파괴한 후 수행될 경우, 출력단자 86으로부터의 기입전류는 비트라인 62-파괴된 다이오드 54a-셀 53-비트라인 61-전류분배기 2-디코더회로 1의 저레벨 입력단자로 흐른다. 그러한 최악의 경우에, 기입전류는 기입동작을 해야하는 메모리 셀 52로 흐를 수 없다. 그러므로 메모리 셀들간의 그러한 누설경로가 검사시에 검출되어야만 한다.
제 1 도의 회로를 참조하여 종래의 검사동작의 일예를 설명한다. 다음 설명에서, PVCE는 20볼트, PVCC는 7볼트, 출력단자 전압 V(86)은 20볼트, 그리고 워드라인 전압 V(71), V(72)는 약 20볼트라 한다.
디코더회로 3에 입력신호의 모든 전위가 고이고, 디코더 1로의 적어도 한 입력신호가 저인 것으로 한다.
이 경우에, 디코더회로 1의 출력은 저가 되어 전류분배기 2의 트랜지스터들은 오프(OFF)된다. 그다음 디코더회로 3의 출력전위가 고가 되므로 결국 전류분배기 4의 트랜지스터들은 온된다.
메모리 셀들 51과 52간에는 누설이 없으나, 메모리 셀들 53과 54간에는 누설이 존재한다고 본다. 모든 워드라인들 71,72는 고레벨이기 때문에, 만일 메모리 셀들 53과 54간에 누설 R(LEAK)이 있을 경우 누설전류I(LEAK)는 출력단자 86, 온 상태의 전류분배기 4, 메모리 셀 54의 상부 다이오드 54a, 메모리 셀들 53과 54간의 상부 다이오드 54a, 메로리셀들 53과 54간의 누설저항 R(LEAK), 메모리 셀 53의 상부 다이오드, 오프상태의 전류분배기 2, 그리고 디코더회로 1의 저레벨 입력단자를 통과한다.
이 방법에서, 제 1 도의 반도체 메모리 회로의 검사는 각 비트라인들에 대해 수행된다. 누설전류가 그러한 검사에 의해 비트라인들중 어느 것에서 고검출될때 인접 메모리셀들간의 절연에 고장이 있음이 확인되므로 그러한 절연고장을 나타내는 PROM회로는 불량 제품으로서 제거되어야 한다.
그럼에도 불구하고, 이들 트랜지스터들의 베이스/에미터 역방향 지탱 전압으로 인해 전류분배기 2내의 오프상태의 트랜지스터들에서의 전압강하와 전류분배기 2내의 베이스 바이어스 저항에서의 전압강하 때문에, 누설전류 I(LEAK)의 값은 지극히 작다. 예를들어 수 μA 내지 수십 μA이므로 누설전류 I(LEAK)가 검출될 수 없어 그 전류가 누설에 의해 원인이 되는지 여부를 판별할 수 없게 된다. 그러한 상황에서, 반도체 메모리 회로의 소정 검사가 정밀하고도 쉽게 행해질 수 없다.
제 2 도를 참조하면, 본 발명의 실시예에 의한 반도체 메모리 회로가 도시되어 있다. 제 2 도에 보인 반도체 메모리 회로는 바이폴라 PROM 형이다. 제 2 도의 회로는 디코더회로들 1과 3, 전류분배기들 2와 4, 메모리셀들 51,52,53 및 54, 비트라인들 61 및 62 그리고 워드라인들 71 및 72를 포함한다.
전류분배기들 2와 4는 그들이 디코더회로들 1과 3의 동작에 의해 선택될 때 비트라인들 9와 10에 전류를 공급한다. 각 메모리셀들 51,52,53 및 54는 상반된 극성을 갖는 두 직렬연결된 다이오드들로 구성된다. 워드라인들 71과 72는 로우 디코더회로들 5에 의해 선택될 수 있다.
전압 PVCE와 PVCC의 전원회로들은 다이오드들 311,312,313 및 314, 저항들 321,322,323,324 및 325 그리고 트랜지스터들 331과 332를 포함한다.
디코더회로들 1과 3 각각은 병렬로 연결된 트랜지스터들을 포함하며, 전류분배기들 각각은 캐스케이드 연결된 트랜지스터들과 베이스 바이어스 저항을 포함한다. 트랜지스터들 341과 342는 디코더회로 1과 전류 분배기 2사이에 그리고 디코더회로 3과 전류분배기 4 사이에 삽입된다. 트랜지스터 341의 베이스는 디코더회로 1내의 트랜지스터들의 에미터들에 연결되며 또한 트랜지스터 341의 에미터는 전류분배기 2내의 트랜지스터들중 하나의 베이스에 연결된다. 직렬연결된 다이오드 22와 트랜지스터 20은 전류 분배기 2의 한 단자와 접지사이에 연결된다. 트랜지스터 20은 통상의 트랜지스터 또는 쇼트키 다이오드를 갖는 트랜지스터일 수도 있다.
트랜지스터 341의 콜렉터는 일단이 접지된 저항 21의 타단에 연결된다. 트랜지스터 20의 베이스는 트랜지스터 341의 콜렉터에 연결된다.
트랜지스터 342의 베이스는 디코더회로 3내의 트랜지스터들의 에미터들에 연결되며 또한 트랜지스터 342의 에미터는 전류분배기 4내의 트랜지스터들중 하나의 베이스에 연결된다. 직렬연결된 다이오드 26과 트랜지스터 24는 전류분배기 4의 한 단자와 접지간에 연결된다. 트랜지스터 24는 쇼트키형일수도 있다. 트랜지스터 24의 콜렉터는 일단자가 접지된 저항 25의 타단에 연결되며 또한 트랜지스터 24의 베이스는 트랜지스터 342의 콜렉터에 연결된다.
쇼트키 다이오드들 811과 822는 비트라인들 61과 62에 연결된다. 트랜지스터들 831,832 및 833으로 구성되는 디코더회로는 쇼트키 다이오드 811의 한 전극과 접지사이에 연결되며 또한 트랜지스터들 834,835 및 836으로 구성되는 디코더회로는 쇼트키 다이오드 812의 한 전극과 접지사이에 연결된다.
병렬연결된 트랜지스터들 841과 842가 제공되고 또한 그들의 게이트들은 쇼트키 다이오드들 811과 812의 한 전극에 연결된다. 감지증폭기 SA는 트랜지스터들 841과 842의 에미터들과 출력단자 86간에 연결된다. 감지증폭기 SA는 트랜지스터들 843,844 및 845, 저항들 826,827 및 828 그리고 다이오드 851을 포함한다.
출력단자 86은 다이오드 317의 한 전극에 연결되며, 또한 다이오드 317의 ㅏ른 단자는 전류 분배기들 2와 4내의 트랜지스터들의 콜렉터들에 연결된다.
트랜지스터들 341, 다이오드 22, 트랜지스터 20 및 저항 21의 설비는 비트라인 61이 비선택상태에 있을때 비트라인 61의 전위가 저가 되게 해준다. 트랜지스터 342, 다이오드 26, 트랜지스터 24 및 저항 25의 설비는 비트라인 62가 비선택상태에 있을때 비트라인 62의 전위가 저가 되게 해준다.
다이오드들 22와 26은 트랜지스터들 20과 24를 통해 흐르는 전류가 감소되도록 전류분배기들 2와 4의 스위칭 동작을 가속시키도록 동작하나, 다이오드를 22와 26은 이 동작이 필요없을 경우 생략할 수 있다.
제 2 도의 회로를 참조하여 검사동작의 일예를 설명한다. 다음 설명에서, PVCE는 20볼트, PVCC는 7볼트, 출력단자 전압 V(86)은 20볼트, 그리고 워드라인 전압을 V(71), V(72)는 약 20볼트인 것으로 한다. 이는 워드라인들 71,72가 고레벨임을 뜻한다.
비트라인 62가 디코더회로 3의 입력들의 모든 전위들이 고레벨로 되는 원인이 됨으로서 선택상태로 될때 트랜지스터들 23과 24는 오프되고, 전류분배기 4는 온된다. 디코더회로 1의 입력들의 적어도 한 전위들은 저레벨이고, 그러므로 트랜지스터들 19와 20은 온되어 전류분배기 2는 오프된다.
따라서, 누설을 검출하기 위해 출력단자 86에 입력되는 전압으로 인해 누설전류는 전류분배기 4, 비트라인 62, 메모리 셀 54의 상부 다이오드, 누설저항 R(LEAK), 메모리 셀 53의 상부 다이오드, 비트라인 61, 다이오드 22, 트랜지스터 20, 그리고 접지를 통해 흐른다.
그러한 조건하에서, 전류가 오프상태의 전류 분배기 2를 통해 흐를 필요가 없어 전압은 전류분류가 2내의 베이스 바이어스 저항 또느 트랜지스터들의 에미터-베이스 역방향 전압으로 인해 강하한다. 이는 누설검출을 용이하게 하도록 누설전류의 값을 아주 크게 만들어준다. 예를들어 수 mA 정도의 누설전류가 약 20V의 입력전압하에 흐른다. 따라서, 내부셀 누설의 존재여부 판정이 정확하고도 쉽게 행해진다. 기입전류는 수 mA보다 훨씬 큰 거의 120mA이기 때문에 검사전류가 본 발명에서 크게 될지라도 메모리 셀의 다이오드들로서 문제가 없다.
제 2 도에 보인 반도체 메모리 회로의 필요성을 설명하기 위해 두 인접메모리 셀들 53과 54를 포함하는 PROM 회로 (제 2 도)의 횡단면 구조는 제 3 도에 도시된다. 그 구조는 P형기판, 고농도 N+형 확산층 N+형 매립층, N형 에피택셜층 N(EPI), P형 확산층 P(DIFF)를 포함한다. N+형 확산층 N+(DIFF)와 P형 확산층 P(DIFF)는 메모리 셀 53,54의 상부 다이오드를 구성하는 한편 P형 확산층 P(DIFF)와 N형 에피택셜층 N(EPI)는 메모리 셀 53과 54의 하부 다이오드를 구성한다.
다결정 실리콘 절연층들은 메모리 셀 54로부터 메모리 셀 53을 전기적으로 절연시키기 위해 제공된다. 다결정 실리콘 절연층의 존재때문에 인접 메모리 셀들 53과 54간의 거리가 감소될 수 있어 장치의 구조의 고집적 성취될 수 있다.
그럼에도 불구하고, 때때로 다결정 실리콘층의 부분들은 파괴 또는 미소먼지입자들때문에 고장이 나서 전기누설이 인접메모리 셀들간에서 발생한다. 그러한 전기적 누설이 되는 PROM 회로에서 프로그램을 위한 기입동작은 불가능하게 되므로, 결국 그러한 PROM 회로는 고장이다. 따라서 사용자에게 PROM들을 공급하기 전에 불량제품들을 제외시키도록 제조된 PROM들내에 전기누설의 존재여부를 검출하도록 검사를 행해야 한다. 이것이 제 2 도에 보인 검사장비를 갖는 반도체 메모리 회로가 필요한 이유이다.

Claims (1)

  1. 예정된 전류에 의해 프로그램될 수 있는 다수의 프로그램가능 메모리셀들과, 상기 메모리 셀들과 연결된 다수의 비트라인들과, 선택 신호들에 기초한 출력단자에 선택된 비트라인들을 연결하고 또한 출력단자로부터 비선택 비트라인들을 분리시키기 위한 상기 다수의 비트라인들에 대응하는 다수의 전류분배기들과, 그리고 상기 선택신호들에 기초한 저레벨 전위에 비선택 비트라인들을 연결하기 위한 상기 다수의 비트라인들에 대응하는 다수의 스위칭 회로들을 포함하는 검사회로를 갖는 반도체 메모리 회로.
KR1019860011382A 1985-12-27 1986-12-27 검사회로를 갖는 반도체 메모리 회로 KR900002072B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60-299300 1985-12-27
JP60299300A JPS62157400A (ja) 1985-12-27 1985-12-27 半導体記憶回路

Publications (2)

Publication Number Publication Date
KR870006579A KR870006579A (ko) 1987-07-13
KR900002072B1 true KR900002072B1 (ko) 1990-03-31

Family

ID=17870744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860011382A KR900002072B1 (ko) 1985-12-27 1986-12-27 검사회로를 갖는 반도체 메모리 회로

Country Status (5)

Country Link
US (1) US4852058A (ko)
EP (1) EP0228283B1 (ko)
JP (1) JPS62157400A (ko)
KR (1) KR900002072B1 (ko)
DE (1) DE3685950T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03253000A (ja) * 1990-03-01 1991-11-12 Mitsubishi Electric Corp 半導体記憶装置
DE19612441C2 (de) * 1996-03-28 1998-04-09 Siemens Ag Schaltungsanordnung mit einer Testschaltung
US7319623B1 (en) * 2004-11-04 2008-01-15 Spansion Llc Method for isolating a failure site in a wordline in a memory array

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3000297A (en) * 1959-07-23 1961-09-19 Warshawsky Leon Milton Computer plugboard verifier
FR2334170A1 (fr) * 1975-12-05 1977-07-01 Honeywell Bull Soc Ind Memoire morte integree
JPS5828679B2 (ja) * 1979-04-25 1983-06-17 富士通株式会社 半導体記憶装置の書込み回路
US4276617A (en) * 1979-06-28 1981-06-30 Raytheon Company Transistor switching circuitry
US4399521A (en) * 1980-09-26 1983-08-16 Nippon Electric Co., Ltd. Monolithic integrated circuit
US4385368A (en) * 1980-11-24 1983-05-24 Raytheon Company Programmable read only memory
JPS57105898A (en) * 1980-12-23 1982-07-01 Fujitsu Ltd Field programmable element
JPS58208998A (ja) * 1982-05-28 1983-12-05 Toshiba Corp 半導体ｃｍｏｓメモリ
US4595875A (en) * 1983-12-22 1986-06-17 Monolithic Memories, Incorporated Short detector for PROMS

Also Published As

Publication number Publication date
EP0228283A2 (en) 1987-07-08
DE3685950D1 (de) 1992-08-13
JPS62157400A (ja) 1987-07-13
EP0228283A3 (en) 1990-01-03
DE3685950T2 (de) 1993-03-04
KR870006579A (ko) 1987-07-13
US4852058A (en) 1989-07-25
EP0228283B1 (en) 1992-07-08

Similar Documents

Publication Publication Date Title
KR910003147B1 (ko) 반도체집적회로와 그 시험방법
US4969124A (en) Method for vertical fuse testing
US4595875A (en) Short detector for PROMS
US4718042A (en) Non-destructive method and circuit to determine the programmability of a one time programmable device
US6998698B2 (en) Memory cell with a perovskite structure varistor
US4739252A (en) Current attenuator useful in a very low leakage current measuring device
US4459694A (en) Field programmable device with circuitry for detecting poor insulation between adjacent word lines
EP0052481B1 (en) Semiconductor device having a device state identifying circuit
KR960012023A (ko) 불휘발성 반도체 메모리장치의 자동 프로그램회로
KR100280024B1 (ko) 콘택트 체크 회로를 구비한 반도체 장치
KR900006150B1 (ko) 집적회로장치
KR900004325B1 (ko) 프로그램 가능한 판독전용 메모리용 센스증폭기
US4719599A (en) Programmable read-only memory device provided with test cells
JPH0833432B2 (ja) トランジスタセルの試験回路
KR900002072B1 (ko) 검사회로를 갖는 반도체 메모리 회로
US4465973A (en) Pad for accelerated memory test
US4578637A (en) Continuity/leakage tester for electronic circuits
US4701695A (en) Short detector for PROMS
KR900006143B1 (ko) 프로그램 가능한 장치의 불량 메모리 셀을 검출하는 시험방법
JP3267301B2 (ja) 検査回路を有する回路装置
KR100264425B1 (ko) 피롬 아이씨
CN100517513C (zh) 利用击穿电压的半导体存储单元薄氧化层的测试方法
KR850000440B1 (ko) 피일드 프로그래머블 소자
CN108292614B (zh) 利用断开及短路检测两者的互连监测
JPS6256600B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19940305

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee