KR900001964B1 - 라스터 동작실행을 위한 영상변환회로 - Google Patents

라스터 동작실행을 위한 영상변환회로 Download PDF

Info

Publication number
KR900001964B1
KR900001964B1 KR1019860008019A KR860008019A KR900001964B1 KR 900001964 B1 KR900001964 B1 KR 900001964B1 KR 1019860008019 A KR1019860008019 A KR 1019860008019A KR 860008019 A KR860008019 A KR 860008019A KR 900001964 B1 KR900001964 B1 KR 900001964B1
Authority
KR
South Korea
Prior art keywords
circuit
address
vector
destination
image
Prior art date
Application number
KR1019860008019A
Other languages
English (en)
Other versions
KR870008262A (ko
Inventor
씨.로즈 로버트
씨. 포레스터 네드
Original Assignee
디지탈 이큐입먼트 코포레이션
메리타엠.에씨어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디지탈 이큐입먼트 코포레이션, 메리타엠.에씨어 filed Critical 디지탈 이큐입먼트 코포레이션
Publication of KR870008262A publication Critical patent/KR870008262A/ko
Application granted granted Critical
Publication of KR900001964B1 publication Critical patent/KR900001964B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformations in the plane of the image
    • G06T3/02Affine transformations

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Generation (AREA)
  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

내용 없음.

Description

라스터 동작실행을 위한 영상변환회로
제1도는 비트맵메모리시스템등이 구비된 전체시스템의 개략적인 블럭다이어그램.
제2도는 메모리내의 행선위치를 설명하기 위한 도면.
제3도는 변형되는 벡터와, DX와 DY 상태를 각호에 나타낸 8분원 도면.
제4도는 변형벡터 행선어드레스발생에 사용되는 브레센햄(Bresenham) 알고리즘을 충족시키는 논리 회로도.
제5도는 변형벡터가 완전히 변형될 때를 결정하도록 증가되는 화소어드레스를 카운트하는 논리 회로도.
제6도는 변형벡터 Y 어드레스성분을 발생하는 논리 회로도.
제7도는 변형벡터 X 어드레스성분을 발생하는 논리 회로도.
제8도는 기점벡터행선어드레스 발생에 사용되는 브레센햄알고리즘을 충족시키는 논리 회로도.
제9도는 기점벡터의 최종화소가 발생된 때를 결정하도록 증가되는 화소어드레스를 카운트하는 논리 회로도.
제10도는 기점 벡터 Y 어드레스성분을 발생하는 논리 회로도.
제11도는 기점 벡터 X 어드레스성분을 발생하는 논리 회로도.
제12도는 변형벡터 축척회로로 형성되어 변형 벡터성분축을 따라 영상을 축척하는데 사용되는 제어신호를 발생하는 논리 회로도.
제13도는 기점벡터 축척회로로 형성되어 기점벡터성분축을 따라 영상을 축척하는 논리 회로도.
제14도는 회전된 원시영상과 브레센햄알고리즘의 결과를 설명하는 도면.
제15도는 빈화소의 충전이 필요한 회전영상을 설명하는 도면.
* 도면의 주요부분에 대한 부호의 설명
13 : 기점벡터행선어드레스회로 15 : 변형벡터 행선어드레스회로
29, 31, 53 : 프로그램 논리화게이트어레이(PLA)
37 : 제어회로 41 : 변형벡터 축척회로
43 : 기점벡터 축척회로 55 : 원시논리회로
57 : 어드레스수집회로 59 : 어드레스회로
63 : 비트맵모리 8-12 : 플립플롭
본 발명은 라스터동작을 수행시켜 주기 위한 영상 변환회로에 관한 것이다.
비디오디스플레이 기법에는 라스터동작을 위한 속기기법인 라스터롭스(rasterops) 기술이 있는데, 일반적으로 이 라스터롭스라는 개념은 패턴이나 어떤 버젼을 유지하면서 메모리의 한부분으로부터 다른 부분까지 패턴으로 배열된 정보를 이동시켜 주는 것이다. 그런데 이러한 라스터롭스를 실행하는 회로는 화소비트에 의해 규정되는 패턴을 확대하거나 축소해 주도록 구성되지만, 그러한 회로구성에서는 정보의 화소비트로 결정되는 패턴의 확대와 축소가 칫수에 대한 정수의 배수로만 실행되고 분수의 배수로는 실행될 수 없게 되어 있다.
또한 종래의 라스터롭스회로에는 비데오디스플레이스크린상에 촬상되는 영상을 90°의 배수로 회전시켜 주는 수단이 마련되어져 있기는 하지만, 이러한 종래방식에서는 예컨대 영상이 90°보다 다소 불규칙적인 다른 각도로 회전하게 되면 회전된 영상의 테두리선이 빈번히 계단함수의 배열과 유사해지게 되면서 정확한 영상을 이루는데 필요한 몇몇 화소를 분실하게 된다고 하는 문제가 있었다.
본 발명은 상기와 같은 문제를 해소시켜 주기 위해 발명된 것으로, 회전되는 영상에서 분실된 화소를 채워 넣어 줄 수가 있고, 또 원시영상과 행선영상(行先映像 ; destination image) 사이에서 각도를 크게 달리하는 다른 화상으로 변환시켜 줄 수 있는 바, 예컨대 단지 한개의 폰트(font) 수단을 가지고서도 사용자가 얼마간의 차이를 갖는 여러가지 폰트크기를 디스플레이 해 줄 수 있도록 시스템을 이네이블시킬 수 있게 된 영상변환회로를 제공함에 그 목적이 있다.
본 발명에서는 상기와 같이 라스터동작이 수행되고 있는 도중 변형되어지게 되는 연속적인 평형벡터는 변형벡터(drawn vector)로, 이 변형벡터에서의 연속기점은 기점벡터로 각각 설명되는 벡터를 형성하게 되는 바, 예컨대 제2도에서 도면부호 17과 39는 변형벡터로 나타내고, 23은 변형벡터가 변형되는 위치에 대한 기점벡터를 나타내게 된다.
이 경우 원시영상(source image)은 Y방향(즉 Y벡터)으로 연장되는 벡터로부터 X방향(즉 X벡터)으로 연장되는 다수의 평행벡터로 이루어지고, 또 변형벡터는 원시영상의 X벡터와 변환영상의 변환(즉, 회전 또는 축척된) X벡터로 되며, 한편 기점벡터는 원시영상의 Y벡터와 변환된 영상의 변환 Y벡터로 된다.
또한, 본 발명에 따른 회로에는 원시어드레스회로와 변형벡터행선(行先 ; destination) 어드레스회로 및 기점벡터(起點 vector ; origin vector) 행선어드레스회로가 포함되어져 구성되고 있는데, 그중 상기 원시어드레스회로는 영상 메모리내에 직사각형의 범위를 정하는 연속적인 화소어드레스를 제공하게 되고, 변형벡터행선어드레스회로는 영상메모리에서 임의의 선을 그리게 되는 연속적인 화소어드레스를 발생하게 된다. 또한, 기점벡터행선어드레스회로는 영상메모리내에서 변형벡터행선어드레스회로로부터의 화소어드레스에 의해 그려지는 선과는 다른 선을 그리게 되는 연속적인 화소어드레스를 발생하게 되는 바, 이때 기점벡터에 따른 각 위치는 변형벡터의 기점으로 사용되어지게 되며, 또 그 기점벡터를 따라 시작되는 변형벡터의 결합은 연속된 화소어드레스가 영상메모리내에서 임의로 방향지워진 평행사변형을 결정하게 되는 결과로 이루어지게 된다.
이러한 평행사변형은 원시직사각형의 변환, 즉 각각의 행선변형백터가 대응되는 원시변형벡터의 변환에 해당되는 것이고, 또 행선기점벡터는 원시기점벡터가 변환된 것이므로 원시직사각형의 영상은 영상메모리내에서 임의의 평행사변형상태로 변환되게 된다.
또한 본 발명에 따른 시스템에는 원시영상과 변환영상을 다른 크기로 이네이블시켜 주기 위한 축척계수를 조정해 줄 수 있도록 된 회로가 포함되게 한다. 또 각각의 행선어드레스회로에는 X어드레스회로와 Y어드레스회로로서 카운트회로 및 브레센햄(bresenham)알고리즘회로가 포함되게 됨과 더불어 수평주사기간에 960nsec 타임프레임을 발생시켜 주는 타이밍회로를 구비하고 있는 회로가 사용되게 된다. 그런데, 여기서 우수(또는 기수) 타임프레임은 스크린을 리프레쉬(fresh)시켜 주기 위해 사용되고, 나머지 타임프레임은 원시어드레스로부터 화소정보를 읽어냄과 더불어 비트맵메모리에다 영상어드레스로서 화소정보를 기입해 주는데 이용되는 것이다. 또 상기 X,Y 어드레스회로는 상기 화소정보가 비트맵메모리에 기록되도록 어드레스를 제공하게 되고, 상기 카운트회로는 변형되는 벡터가 완전히 변형될 때 그 카운트위치를 결정해 주게 되는 바, 즉 변형벡터의 모든 화소값이 기입되게 되면 카운트회로는 기점벡터 어드레스가 증가됨에 따라 시스템에 메세지를 전송하게 된다.
한편, 브레센햄알고리즘회로는 주축과 부축이 벡터적인 성분에 따라 화소어드레스를 증가시켜 주거나 영상 메모리에서 임의의 선을 그리는 연속적인 화소어드레스를 발생시켜 주도록 시스템에 알리는 제어신호를 제공하게 됨과 더불어 화소값이 정상적인 2증가 대각선배치로 되는 것을 저지해 주면서 그 대신 정상적인 대각선 위치에 대해 2번째 증가어드레스를 발생시켜 주므로서 그 위치에서 화소값배치를 갖게 되도록 1증가 어드레스로 처리해 주게 되는 2단계 과정에 따라 빈화소를 채워주게 된다.
다음 기점벡터행선어드레스회로는 메모리내에 또 다른 선을 그려주게 되는 연속적인 화소어드레스를 발생하게 되는데, 이러한 기점벡터에 따른 각각의 점은 변형벡터에 대한 기점으로 이용되게 됨으로서 연속적인 어드레스가 영상메모리에 임의 방향으로 방향지워지는 평행사변형을 결정해 주게 되며, 그에 따라 원시직사각형의 범위가 영상메모리에서 다른 위치(행선지)에 임의적으로 배치되는 평행사변형으로 변환되게 된다. 또한축척계수회로는 원시영상과 변환영상이 다른 크기가 되도록 하는데 사용된다.
이하 본 발명의 구성 및 작용, 효과를 첨부도면에 의거하여 상세히 설명한다.
제1도에는 기점벡터행선어드레스회로(13)와 변형벡터행선어드레스(15) 및 원시논리회로(55)가 도시되어져 있는데, 그중 원시논리회로(55)는 기점벡터행선어드레스회로(13)와 변형벡터행선어드레스(15)가 영상메모리의 행선부분에 데이터를 기록해 주기 위한 화소어드레스를 발생하게 되는 동안 영상메모리의 원시부분으로부터 라스터롭데이터를 읽어내기 위한 화소어드레스를 발생하게 되고, 또 상기 원시화소어드레스와 행선화소어드레스는 어드레스수집회로(57)에 전송되어 버퍼되어진 다음 리프레쉬어드레스와 조합되어 어드레스회로(59)를 거쳐 비트맵메모리(63)에 기입되기 위한 행과 열로 분리되게 된다.
여기서 설명이 간단해 지도록 하기 위해 1-평면의 메모리와 화소값이 단지 "1" 또는 "0"인 것으로 가정하기로 한다.
그리고, 원시어드레스는 화소값을 읽어내기 위해 기본적으로 제공되기 때문에, 행선어드레스가 발생될 때 번지지정된 원시위치로부터의 화소값은 발생된 행선어드레스로 비트맵메모리(63)에서 내부적으로 전송되는 것으로 한다.
여기서 기점벡터와 변형벡터에 대한 값은 프로그램에 의해 사용자가 선택할 수가 있게 되고, 각각의 벡터는 X의 범위 DX 와 Y의 범위 DY로 되며, 주축은 가장 큰 범위를 갖는 축으로 결정되는데, 이 경우 만약 |DX|>|DY|가 된다고 하면 X가 주축으로서 결정되게 되므로 본 발명에서는 X축을 주축으로 Y축을 부축으로 취하여 설명하게 된다.
따라서 사용자는 제2도에 도시된 바와같이 SDX와 SDY, FDX 및 FDY의 값을 부여해 주므로써 주축과 부축을 설정할 수가 있게 되고, 또 행선지에서 DX와 DY에 대해 지정되는 연산부호를 결정해 줌으로써 어떻게 영상을 변환시킬 것인가를 결정할 수 있게 된다.
그리고, 상기 제2도에 있어서 변형되는 벡터(17)는 2개의 벡터적인 성분인 FDX 와 FDY에 의해 정의되고 있는데, 만일 점(19)의 오른쪽 수평방향과 선(21)의 윗쪽 방향이 정(+)방향이라고 하면, 제2도에서 벡터적인 성분인 FDX와 FDY는 모든 정의 값을 갖게 되고, 사용자는 이러한 벡터성분 FDX와 FDY의 값을 정의값으로서 제1도의 변형벡터행선어드레스회로(15)에 입력시켜 주게 된다.
또한 제2도에서 벡터성분이 SDX와 SDY로 정의되는 벡터(23)는 기점벡터로서 선정되게 되는데, 그중 벡터성분 SDX는 점(19)의 왼쪽방향에 위치하고 있어 벡터성분 SDY이 정의 연산부호를 갖게 됨에 반해 부(-)의 값을 갖게 되므로 상기 벡터성분(SDX, SDY)은 특정연산부호(-)를 갖고서 제1도의 기점벡터행선어드레스회로(13)에 입력되게 된다.
따라서 상기 기점벡터행선어드레스회로(13)와 변형벡터행선어드레스회로(15)에서 DX의 절대값(즉SDX 또는 FDX)은 DY의 절대값(즉 SDY 또는 FDY)으로부터 감산되어져 그 결과가 DX와 DY의 연산값과 더불어 8분원에 각각의 벡터위치를 나타낼 수 있게 되어, 이로써 DY대 DX의 관계 및 DY와 DX의 수식부호를 제3도에서와 같이 나타낼 수 있게 된다.
그리고 제3도에 도시된 바와같이 만일 3가지 파라메터를 알고 있다면 벡터의 8분원위치를 알 수 있게 되는데, 이 경우 DX의 연산부호와 DY의 연산부호 및 DX와 DY중에서 어느것이 큰 값을 갖는가를 안다면 시스템은 8분원에서 벡터위치를 알 수 있게 된다.
상술한 바와 같이 사용자는 프로그램에 의해 DX와 DY의 크기와 연산부호를 부여해 주게 되면, 그에 따라 상기 3가지 파라메터(연산부호, DX, DY)를 나타내는 신호들이 선(25,27)을 따라 각각 앤드게이트/오아게이트열로 구성되어 독출전용메모리로 사용되는 프로그램 논리게이트어레이(29,31 : programmed logic arrays-이하 PLA라 약술함)에 전송되어지게 되고, 이 상기 PLA(29,31)가 각각 기점벡터행선어드레스회로(13)와 변형벡터행선어드레스회로(15)에 있는 스위칭회로를 제어해 주게 된다. 여기서 상기 실시예에 따른 PLA(29,31)로서는 시그네틱스코포레이션에서 제조된 부품번호 82S100을 사용하면 된다.
또한 제1도에 도시된 바와같이 선(33,35)은 각각 기점벡터행선어드레스회로(13)와 변형벡터행선어드레스회로(15)를 제어회로(37)에 접속시켜 주게 되는데, 벡터가 변형될 때 변형벡터행선어드레스회로(15)는 X어드레스가 증가될 때마다 카운트하게 되고 이 X어드레스의 카운트값이 상기 제2도에서의 FDX 값에 이르게 되면 완전히 변형되는 제2도의 벡터(17)를 나타내는 신호가 선(35)를 따라 상기 제어회로(37)로 전송되어지게 된다. 따라서 제어회로(37)에서는 PLA(29,31)에 제어신호를 전송시켜 주게 되는데, 이경우 PLA(29)는 상기 제어회로(37)로부터 공급되는 제어신호에 응답하여 제2도에서부터 입력되는 기점벡터(23)의 -DX와 +DY의 벡터적성분에 따라 어드레스값이 증가되도록 기점벡터행선어드레스회로(13)의 스위치를 절환시켜 주게된다.
또한 상기 PLA(31)는 기점벡터(23)상의 시작어드레스를 제공하기 위해 변형벡터행선어드레스회로(15)를 초기화시켜 주게 되고, 이어 기점벡터(23)의 성분어드레스가 증가되게 됨과 더불어 기점벡터(23)의 증가된 어드레스에서 시작되는 X와 Y어드레스의 초기화에 의해 제2도의 제2벡터(39)가 시작되어 최종적으로 변형되게 된다. 여기서 상기 실시예에 따른 제어회로(37)는 시그네틱스코포레이션에서 제조된 부품번호 82S100를 사용하게 된다.
한편, 제1도에는 변형벡터축척회로(41)와 기점벡터축척회로(43)가 도시되어져 있는데, 그중 변형벡터축척회로(41)에는 선(44)을 통해 변형벡터축척계수(FS)가 입력됨과 더불어 상기 기점벡터축척회로(43)에는 선(47)을 통해 기점벡터축척계수(SS)가 입력되게 되고, 이러한 축척계수(FS, SS)와 축척회로(41,43)는 영상을 분수의 배수나 정수의 배수크기로 확대 또는 축소시켜 주기 위해 본 발명의 시스템을 이네이블시켜 주게 된다.
여기서 원시영상의 확대(즉, 업스케일링(up scaling))는 행선지에다 원시영상으로부터 하나의 화소값을 다수의 화소위치로 복사해 줌으로써 이루어지게 되고, 또 축소(즉, 다운 스케일링(down scaling))는 행선지에다 원시영상으로부터의 다수의 화소값을 하나의 화소값으로 변환시켜 줌으로서 이루어지게 된다.
즉, 업스케일링에 있어서 변형벡터축척회로(41)에서의 축척계수(FS)(항상 1보다 작다)는 변형벡터화소어드레스가 발생될 때마다 상기 변형벡터축척회로(41)에 저장되게 된다. 그리고 여기서 상기 변형벡터축척회로(41)는 변형된 벡터의 어드레스가 증가하는 것을 제어회로(37)로 알려주는 신호를 선(49)을 통해 전송해 주도록 설계되고, 또 제어회로(37)는 변형벡터행선어드레스회로(15)가 변형되는 벡터의 어드레스를 증가시켜 주도록 PLA(31)에 제어신호를 전송해 주게 되며, 만일 이 경우 축척계수의 합이 "1"을 넘게 될 때에는 변형벡터축적회로(41)에서는 제어회로(47)가 PLA(53)에 신호를 전송해 주도록 선(51)을 통해 제어신호를 전송해 주게 되므로서 상기 PLA(53)가 상기 제어신호에 응답하여 원시논리회로(55)로 신호를 전송해 주게 되어 상기 원시논리회로(55)에서는 증가된 원시어드레스를 발생시켜 주게 된다.
상기한 바와 같이 영상의 확대에 있어서 시스템은 하나의 원시어드레스 화소값을 다수의 행선어드레스로 복사해 주어야만 한다.
한편, 영상의 축소에 있어서, 시스템은 단일의 행선어드레스에 대한 화소값을 생성하기 전에 원시영상으로부터 다수의 화소값을 읽어내야만 하는 바, 예컨대 만일 원시영상이 단위벡터의 4배 길이를 갖게 됨과 더불어 프로그램이 2.5의 축척계수로 확대되도록 불러내어지게 되면, 그 결과 벡터가 단위벡터의 10배 길이를 갖게 된다.
따라서 시스템은 원시어드레스에서 제1화소값으로부터 확대된 영상에서 3개의 화소값을 산출하고, 제2원시어드레스의 화소값으로부터 확대된 영상에서 2이상 화소값을 산출하며, 제3원시어드레스의 화소값으로부터 확대된 영상에서 3이상 화소값을 산출하고, 또한 최종원시어드레스의 화소값으로부터 확장된 영상에서 2이상의 화소값을 산출하게 되므로서 분할을 조정하게 되어 결국 원시영상에서 4화소값에 대해서는 확대된 영상에서 10화소값으로 되고, 여기서 상기 변형벡터축척회로(41)와 기점벡터축척회로(43)는 확대된 영상에서 발생되는 화소값의 평균이 상기와 같이 일치되어지도록 설계되게 된다. 그리고 어드레스수집논리화(57)와 비트맵메모리(63)는 본 발명에서 발명된 회로는 아니라하더라도 본 발명에 의해 사용되는 각각의 신호들을 사용하는데 유용한 수단으로 사용되게 된다.
한편, 제1도에는 2개의 입력선(65,67)이 기점벡터행선어드레스(13)에 접속되어져 있는데, 상기 입력 선(65,67)을 통해 입력되는 X1과 Y1의 값은 각각 메모리의 행선영역에서 변형영상의 시작점에 대한 X와 Y어드레스로서, 초기화절차동안 SX와 SY값이 기점벡터행선어드레스회로(13)로부터 변형벡터행선어드레스회로(15)로 전송되어지게 되고, 이에 따라 초기화 이후에 시스템은 영상변환을 시작하게 되는 바, 이 경우 각 변형벡터에 대한 시작점이 기점벡터의 최종적으로 발생된 화소값의 어드레스로 된다.
그리고 비트맵메모리(63)에 전송되는 FX와 FY어드레스는 변형벡터행선어드레스회로(15)에서만 공급되도록 되어 있어서, 그에 따라 변환영상이 상기 FX와 FY어드레스값이 변화되어짐에 따라 확대변환되게 되고, 이에 따라 기점벡터가 진행되어져 제어회로(37)로부터의 제어신호에 따라 초기화 어드레스가 변환되게 됨으로써 변형되게 된다.
또 상기 변형벡터축척회로(41)와 기점벡터축척회로(43)는 제어회로(37)로부터 초기화신호를 선(69, 71)을 통해 인가받게 되는데, 여기서 상기 제어회로(37)와 프로그래머블장치인 PLA(29,31)는 본 발명에 따른 과정을 수행하도록 프로그램되어져 있다.
제4도 내지 제7도는 변형벡터행선어드레스회로(15)를 구성하는 회로를 도시해 놓은 것이고, 제8도 내지 제11도는 기점벡터행선어드레스회로(13)를 이루는 회로를 나타내는 것이다. 여기서 제11도는 제7도의 선(7-3)에 입력되는 SX어드레스를 생성하도록 된 회로를 나타내고, 제7도 내지 제11도에 나타낸 회로는 논리게이트, 즉 스위치와 가감산기, 어큐믈레이터, 레지스터 및 기타장치들로 구성되어져 있는 것이 도시되어져 있는데, 실제로 상기 회로들은 스위칭작용이 전자적으로 실행되는 다수의 집적회로로 구성되는 바, 제1도에 도시된 원기논리회로(55)에 있는 스위치 뿐만 아니라 제4도 내지 제13도에 도시된 전회로에 대한 실시예에 있어서의 스위치는 텍사스 인스트루먼츠 코포레이션에서 제조된 부품번호 74153으로 구성된 멀티플랙서이지만, 다른 형태의 스위칭수단과 다른 형태의 멀티플랙서를 사용하는 것도 가능하다.
또한 제1도에 도시된 원시논리회로(55)에서의 가감산기 뿐만 아니라 제4도 내지 제13도에 도시된 전회로에 대한 가감산기는 텍사스 인스트루먼츠 코포레이션에서 제조된 부품번호 74181이 사용되고, 제1도에 도시된 원시논리회로(55)에서의 어큐물레이터 뿐만 아니라 제4도 내지 제13도에 도시된 전회로에 대한 어큐물레이터도 택사스 인스트루먼츠 코포레이션에서 제조된 부품번호 7491이 사용되게 되지만 다른 형태의 어큐믈레이터를 사용하는 것도 가능하며, 제8도에 나타낸 레지스터(8-13)와 같은 레지스터들도 택사스 인스트루먼츠 코포레이션에서 제조된 부품번호 7474가 사용되게 된다.
한편, 초기화기간에 PLA(29)는 제어회로(37)의 제어신호에 응답하여 제11도에 도시된 기점벡터 X어드레스 성분을 발생하는 회로의 스위치(11-1)를 "0"위치(11-2)에다 접속시켜 주고, 스위치(11-3)를 "0"위치(11-4)에다 접속시켜 주게 되는데, 그에 따라 상기 스위치(11-1, 11-3)를 통해 입력되는 "0"이 가감산기(11-5)에서 "0"으로 가산되게 되고, 이렇게 가산된 "0"의 합이 어큐믈레이터(11-6)에 인가되어 보관된다.
따라서 제11도에 도시된 SX어드레스회로는 "0"에 초기적으로 리셋트되는 한편, 제4도 내지 제10도에 도시된 회로들도 그와 유사하게 리셋트동작을 수행하게 되어"0"으로 리셋트되게 된다. 그리고 상기 초기화기간의 다음 단계에서는 상기 PLA(29)가 스위치(11-3)를 X1 입력선(11-7)에 위치시켜 주고, 스위치(11-1)를 "0"위치(11-2)에 계속 위치시켜 주게 됨에 따라, 특정 클럭 시간동안 X1 어드레스가 가산감기(11-5)에서 "0"에 가산되게 되고, 이렇게 가산된 합이 X1으로 되어 어큐믈레이터(11-6)에 전송되게 되어 상기 어큐믈레이터(11-6)의 X1값이 제1도에 도시된 변형벡터행선어드레스회로(15)에 출력되는 SX어드레스로서 단자(11-8)에 나타나게 된다.
그리고, 제10도에 도시된 기점벡터 Y성분을 발생시켜 주는 회로는 선(10-7)을 통해 전송되는 영상의 시작점에 대한 Y1어드레스가 입력되는 것을 제외하면 제11도의 회로와 동일하게 동작하게 된다.
제6도와 제7도에 도시된 회로는 변형벡터 Y어드레스성분과 변형벡터 X어드레스성분 발생회로로서, 이는 제10도와 제11도에 도시된 회로로부터 변형되는 벡터에 대응하는 시작어드레스 인각 입력신호SY와 SX를 인가받게 되는데, 상기 SY 어드레스값과 SX어드레스값을 각각 스위치(6-1)가 "0" 입력선(6-2)에 위치됨과 더불어 스위치(6-3)가 SY 입력선(6-7)에 위치하게 되고, 또한 스위치(7-1)가 "0"입력선(7-2)에 위치됨과 더불어 스위치(7-3)가 SX 입력선(7-7)에 접속되어지게 됨에 따라 SY와 SX 어드레스값이 가감산기(6-5, 7-5)에 전송되어져 "0"에 가산된 다음 어큐믈레이터(6-6, 7-6)에 전송되어 저장되게 된다. 이에 FY와 FX의 초기어드레스값은 각각 SY와 SX 어드레스값과 같게 설정되고, 차례로 Y1 및 X1과 같게되며, 사용자에 의해 선정되는 시작점이 비트맵메모리(63)에 전송될때 최초 변형벡터와 기점벡터 모두가 같은 X-Y어드레스를 갖고 시작되게 되므로서, 초기적으로 각 어드레스는 X1=SX=FX로 됨과 더불어 Y1=SY=FY로 된다.
그런데, 이경우 예컨데 X와 Y방향에 따라 규정되는 직사각형의 경계를 갖는 이동영상이 회전되지 않고 변형벡터가 X방향으로 연장되는 상태라면, 제7도와 제10도에 도시된 회로에 의해 X방향의 어드레스만 공급되게 되므로 변형벡터에는 Y성분이 공급되지 않게 되고, 이런 상태하에서 PLA(31)는 제7도에 도시된 스위치(7-3)를 "1"입력선(7-12)에 위치시켜 주게 됨과 더불어 스위치(7-1)를 어큐믈레이터(7-6)의 출력단에 접속된 입력선(7-13)에 접속시켜주게 된다.
따라서 제1도에서 선(49)을 통해 신호가 출력된 때마다 PLA(31)는 가감산기(7-5)의 시간을 계측하게 되고, 또 상기와 같이 스위치(7-3,7-1)가 각각 "1"입력선(7-12)과 입력선(7-13)에 연결되어져 있기 때문에 어큐믈레이터(7-6)의 합(즉, 초기적으로 FX는 최종 SX어드레스임)이 "1"에 가산되게 되고, 그에 따라 이 신호들은 변형되는 벡터에 대해 계산되어지는 새로운 화소값에 대한 새로운 어드레스로 된다.
그리고, 각각의 독출과 기입타임프레임동안에는 FY 어드레스값이 일정하게 유지되는바, 이는 PLA(31)가 제6도의 스위치(6-1)를 어큐믈레이터로부터의 입력선(6-13)에 접속시켜주고, 스위치(6-3)를 "0"입력선(6-4)에 접속시켜 주게 되기 때문인 바, 이와같이 스위치(6-1,6-3)가 접속되게되면 "0"은 어큐믈레이터(6-6)로부터 본래의 Y값에 가산됨과 더불어 FY 는 일정하게 유지되게 된다.
그리고 비디오디스플레이에서 제1벡터에 대한 변형이 이루어지는 동안 제10도와 제11도에서의 스위치(10-3, 11-3)가 PLA(19)로부터 인가되어지는 신호에 응답하여 각각 "0" 위치인 선(10-4, 11-4)에 접속됨과 더불어 스위치(10-1, 11-1)가 각각 어큐믈레이터 (10-6,11-6)로부터의 입력선 (10-13,11-13)에 연결되게 되므로, SX 어드레스와 SY 어드레스가 X1 어드레스와 Y1어드레스의 시작어드레스로 되게 된다.
그리고 화소어드레스가 변형되는 벡터에 대해 계산될 때 어드레스는 제5도에 도시된 카운트회로에서 카운트되게 되어 0으로 초기화되고, 그 이후의 초기화 기간에 스위치(5-1)가 "0"의 리셋트값을 인가받도록 "0"입력선 (5-2)에 접속되는 동안 스위치(5-4)가 프로그램(또는 사용자)에 의해 제공되는 FDX값을 인가받도록 선(5-3)에 접속되게 되고, FDX가 가감산기(5-6)에 인가되게 되면 FDX는 "0"으로부터 감산되게 되므로 -FDX가 어큐믈레이터(5-7)에 저장되게 되고, 이 -FDX합의 연산부호가 레지스터(5-8)에 인가되게 된다.
또 화소어드레스가 변형되는 벡터에 대해 계산될 때에는 상기 스위치(5-4)가 PLA(31)에 의해 "1"입력선(5-5)에 접속됨과 더불어 스위치(5-1)는 어큐믈레이터(5-6)로부터의 입력선(5-1)에 접속되게 되어, 이때 제1화소어드레스가 계산되게 됨과 더불어 어큐믈레이터(5-7)로부터의 -FDX는 가감산기(5-6)에서 +1과 가산되게 된다.
따라서 어큐믈레이터(5-7)에서의 연산부호가 음(-)으로 유지되고 있는 동안 레지스터(5-8)에는 상기 음(-)의 연산부호값이 인가되게 되고, "1"이 -FDX와 가산됨에 따라 어큐믈레이터(5-7)의 내용이 보다 적은 음의 값에 가산되어져 결국 "0"에 이르게 된다.
한편 상기 "0" 값은 레지스터(5-8)에 부호변환신호로서 검지되게 되고, 이 레지스터(5-8)에서의 연산부호변환은 단자(5-9)에 신호를 발생시켜 주게 되는데, 이 신호는 제1도에 도시된 선(35)에 나타나게 된다.
그리고 제1도에 도시된 선(35)에서의 카운트신호는 상술한 바와같이 PLA(29,31)에다 신호를 전송해 주므로서 그에 응답하는 제어회로(37)로 전송시켜지게 되는데, 이렇게 보내진 PLA(29)로부터의 신호에 응답하여 제3도의 기본법칙이 도시된 바와 같이 이루어지게 되는바(정의 Y방향은 윗쪽방향), 즉"1"은 제10도에서 설명된 Y1 어드레스에 가산되게 되고 변형되는 제2벡터는 X-Y평면으로서의 X1과 Y1+1인 제1변형벡터의 위치로부터 시작되게 된다.
상기와 같은 경우 PLA(29)는 제10도의 스위치(10-1)를 어큐믈레이터로부터의 입력선(10-13)에 접속시켜주게 됨과 더불어 스위치(10-3)를 "1"입력선(10-2)에 접속시켜 주게 되고, 또 PLA(29)의 신호는 초기 SY어드레스인 즉, Y1에 가산되는 "1"의 시간을 계측하게 되므로서 제2변형벡터는 Y1+1로 되는 새로운 어드레스로부터 시작되게 된다.
한편 SX는 X1과 같게 유지되므로 본 실시예에서는 영상이 회전되는 일없이 직사각형 영상이 변환되어지게 되고, 이와 동시에 제9도에 도시된 회로는 증가되는 Y어드레스를 카운트하게 되며, 그에 따라 화소어드레스가 기점벡터를 그 이상으로 규정하도록 계산될 때마다 제9도의 카운트회로는 어큐믈레이터(9-7)의 값을 "1"씩 증가시켜 주게 되어, 상기 어큐믈레이터(9-7)는 초기적으로 제5도에 도시된 어큐믈레이터(5-7)가 -FDX값을 갖는 것과 마찬가지로 -SDY 값을 갖게 된다.
여기서 어큐믈레이터(9-7)가 "0"이 증가된 값을 갖게될 때 연산부호가 변환되는 것이 검출되고 제1도의 선(33)에 전송되는 소정신호가 단자(9-9)에 발생하게 되는 한편, 기점벡터의 끝부분에 이르게 되면 하나 이상의 변형벡터만 이 원시영상을 완전히 변환시켜 주기 위해 필요하게 되고, 또한 제1도의 선(33)을 통해 신호가 전송됨에 따라 메시지가 전달되게 된다.
이어 SOX와 SOY어드레스가 제1도에 도시된 소오스논리회로(55)로부터 발생될 때에는 이들 SOX와 SOY어드레스가 상기와 같이 어드레스수집회로(57)로 전송되고, 또 이들 SOX와 SOY어드레스는 변형벡터축척회로(41)와 기점벡터축척회로(43)가 선 (51,52)상에다 신호를 발생시켜 전송해 주기까지 증가되지 않게 되는바, 이러한 신호의 발생은 제12도와 제13도에 도시된 회로도의 작용에 의해 명확해지게 된다.
즉, 영상이 메모리의 원시구역으로부터 이동되어져 확대될 때에는 이 영상은 임의의 확대계수에 의해 확대되어 지게 되는데, 제12도와 제13도에 도시된 회로는 영상의 크기를 분수의 배수로 확대시켜 주거나 축소시켜주도록 조정해 주게되는 본 발명에 따른 시스템을 이네이블시켜 주게 된다. 즉X방향으로 10화소를 갖고 Y방향으로는 4화소를 갖는 원시직사각형 영상을 확대해 주게 되는 경우를 예로 들어보면(표시될 원문에 대한 1개의 선당 화소의 10개선이 대응되기 때문에 실제 영상은 상기 X,Y방향구역보다 종종 크게 된다), 10화소 대 4화소로 되는 영상이 X방향에 대해 축척계수가 2.4로 됨과 더불어 Y방향에 대해 3.2의 축척계수에 의해 확대되는 경우에는 제12도에 도시된 축척회로는 제13도에 도시된 축척회로가 1/3.2 또는 0.312의 축척계수(SS)를 사용하게 됨에 비해 1/2.4 또는 0.417의 축척계수(FS)를 사용하게 된다.
그리고 상기 제12도에 있어서, 초기화 동안에 제어회로(37)는 스위치(12-1)를 "0"입력선 (12-2)에 접속시켜 주게 되고, 스위치(12-3)를 "0"입력선(12-4)에 접속시켜 주기 위해 선(69)를 통해 제어신호를 전송해 주게 되므로 "0"값이 어큐믈레이터(12-6)에서 "0"의 합을 제공해 주기 위해 "0"값에 가산되게 되는 바, 그에 따라 변형벡터축척회로(41)가 "0"에 의해 리셋트되어지는 한편, 제13도에 도시된 기점벡터축척회로(43)가 상기한 바와 마찬가지로 "0"에 리셋트되어지게 된다.
이어 초기화기간 이후에는 스위치(12-3)가 축척계수 (FS)선(12-9)에 접속되고, 그에 따라 상기 X방향의 축척계수에 대한 신호값인 0.471이 선(12-9)을 통해 가감산기(12-5)롤 전송되어짐과 동시에 스위치(12-1)가 어큐믈레이터(12-6)로부터의 입력선(12-8)에 접속되게 되므로, 축척계수 0.417은 가감산기(12-5)에서의 클럭신호에 응답하여 "0"에 가산되어진 다음 어큐믈레이터(12-6)에 전송되어 저장되게 된다. 이와 같이 축척계수 0.417의 가산과 더불어 화소어드레스는 선(49)의 신호와 제어회로(37)에서의 클럭신호에 대응하여 변형벡터로 계산되게 되고, 상기 선(49)에서의 신호는 시스템이 업스케일링 작용을 하게 되면 확대축척이 이루어지는 전시간에 걸쳐 발생되어지게 되며, 시스템이 업스케일링 모우드로 동작하게되면 플립플롭(50)이 셋트되도록 스위치가 Q측에 접속되게 된다.
그리고 오버플로우(over flow) 신호는 선(51)에 증가된 제어신호를 제공해 주기 위해 오아게이트(65)를 통해 보내지게 되는데, 이러한 오버플로우 신호는 정수를 초과하는 어큐믈레이터(12-6)의 용량에 따라 출력되게 된다.
여기서 시스템이 축소축척을 수행하게 되면 상기 플립플롭(50)은 Q측에 셋트되어져 선(51)에서의 증가된 제어신호를 일정하게 유지시켜 주게 되고, 변형벡터는 시스템이 기점벡터 어드레스를 증가시켜 주기 전에 완결되게 된다는 점에 유의해야 한다.
한편, 다음 클럭기간에 어큐믈레이터(12-6)에 저장되어져 있던 0.417값은 축척계수(FS) 입력선(12-9)을 통해 입력되는 0.417과 가산되게 됨에 따라 0.834 값이 어큐믈레이터(12-6)에 저장되게 되고, 그 사이에 제2화소어드레스는 병형되어 확대되는 벡터에 대해 계산하게 되며, 이어 클럭시간에 어큐믈레이터(12-6)에 저장되어져 있던 상기 0.834값이 축척계수 (FS)입력선(12-9)으로부터 입력되는 0.417값과 가산되게 된다. 이렇게 어큐믈레이터(12-6)에는 1.251의 값이 저장되게 되는데, 여기서 어큐믈레이터(12-6)는 "1"을 올림수로 간주하도록 설계되어져 있으므로 상기 어큐믈레이터(12-6)에서는 선(12-11)에 올림수에 대한 신호를 출력하게 되고, 이러한 선(12-11)상의 올림수에 대한 신호는 오아게이트(65)를 통행 선(51)에 신호를 인가하도록 된 오버플로우회로(12-7)를 동작시키게 된다.
따라서 원시어드레스(SOX)는 1씩 증가되고 되고, 상기 어큐믈레이터(12-6)에는 0.251의 값이 저장되게 됨에 따라 메모리의 원시영역에서 제1화소어드레스에 대해 3개의 화소가 변형되는 벡터로 계산되어지게 된다.
표-1은 상기 원시벡터의 화소값과 변형벡터의 화소값의 관계를 나타내는 것으로, 행선영상의 FDX는 원시영상의 X방향에 대한 10화소가 계수 2.4로 확대되기 때문에 24화소로 되게 된다.
[표 1]
Figure kpo00001
상기 표 1에 나타나 있는 바와 같이, 제1, 제3, 제6, 제8원시화소어드레스에 대해서는 13개의 변형벡터화소어드레스가 계산되고, 그 이외의 원시어드레스에 대해서는 2개의 변형벡터화소어드레스만이 계산되어져 있음을 알 수 있는바, 이는 각각의 13변형벡터가 X방향에서는 같은 패턴으로 되지만, Y방향에서의 패턴은 다른 축척계수를 갖기 때문에 다르게 되어 있다.
여기서 제13도에 도시된 회로는, 제12도에 도시된 회로에 비해 스위치(13-3)가 제1도의 선(35) 상의 신호에 응답하여 축척계수(SS)선(13-9)에만 접속되어져 있다는 점만을 제외하면 제12도에서의 회로와 동일한 작용을 하게 된다.
제4도에는 변형벡터화소어드레스회로의 브레센햄알고리즘회로가 도시되어져 있는바, 이 회로는 영상을 회전시켜주는 작용을 하도록 된 것으로서, 브레센햄알고리즘은 임의의 벡터가 화소의 직사각형그리드(grid)상에 근접하게 되면 영상을 회전시켜주도록 된 수단이나 루틴을 제공하기 위한 것인데, 이러한 브레센햄알고리즘은 본 발명의 변환회로장치에 사용되고는 있지만 본 출원인에 의해 창안된 것은 아니다.
그리고 회전되 벡터에 따라 화소를 선택하기 위해 다소의 화소들이 이미 발생된 화소들에 대해 대칭적으로 위치하게 되고, 이와같이 화소값의 어드레스가 최종 화소값의 위치로 대각선 위치에서 화소값이 놓여지게 되면 주축과 부축어드레스가 증가되어지게 되며, 화소값어드레스가 최종화소값으로부터 표시되는 주축을 따르는 화소위치에 놓여지게 되면 주축 어드레스만이 증가하게 된다. 또, 상기 브레센햄알고리즘은 주축과 부축의 모든 어드레스 또는 주축어드레스만을 증가시켜줄 것인가를 결정하게 되는 기본조건을 제공하기도 한다.
다음 제14도에는 메모리의 원시영상부분에 위치된 원시영상(s)과 메모리의 행성부분에 위치된 행선영상(D)이 도시되어 있는바, 이 제14도에서 행선영상(D)은 회전된 형태로 도시되어져 있고, 이는 사용자가 회전되는 행선영상의 회전되는 각도를 결정하여 특정각도로 회전되도록 FDY 와 SDX를 선정하게 된다. 여기서 만일 상기한 바와같이 10화소 대 4화소로 되는 직사각형에 회전되는 각을 30°로 선정하게 되면 FDY는 5화소의 값을 갖게 되고, SDX는 2화소의 값을 갖게 된다. 또 만일 브레센햄알고리즘이 약간 변환되어져 주축에 따른 최종 스트록크(stroke)가 분할되어지게 되면, 표시장치에 나타나는 바와같이 예정된 대각선을 따르는 화소값에 대해 보다 근사치인 평균값이 구해지게 되는바, 여기서 브레센햄알고리즘에 따르면 벡터에 대한 어드레스발생을 위해 주축을 따르는 벡터적성분의 절대값은 부축에 따른 베터적 성분의 절대값으로부터 감산되게 되는데, 만일 감산된 차이가 부라면 주축어드레스만이 증가되고, 감산된 차이가 정이라면 주축과 부축의 정어드레스가 증가되게 된다. 또한 만일 감산차이가 부라면 다음 단계에서 감산된 차이에 따른 값이 부축에 따른 벡터 성분의 절대값에 가산되게 된다.
다음에 도시되는 표 2는 행선어드레스회로(13, 15)를 통해 공급되는 브레센햄알고리즘과 특성을 나타내는 것이다.
[표 2]
Figure kpo00002
상기 표 2에서 어큐믈레이터가 "0"의 차이값을 갖거나 정의 값을 갖게 되면 변형되는 벡터의 X와 Y어드레스가 증가하게 되고, 어큐믈레이터가 부의 값을 갖는다면 X어드레스만이 증가하게 된다.
그리고 제14도에서 각 화소는 표-2에 의해 결정되는 위치에 나타내어져 있는데, 이 제14도에서 각 화소들을 좀더 의미있게 변형시켜주기 위해 상기한 바와같이 10화소 대 4화소로 되는 영상의 크기를 가정해놓고 있기 때문에 변형되는 영상은 실제 영상보다 작게 도시되게 된다.
그리고 상기 제14도에 있어서 벡터(73)의 시작점은 점(75)이 되고 또 상기 표-2에서 제1단계 상태는 X와 Y어드레스가 증가된 것을 나타내게 됨에 따라, 제14도에서 화소(77)가 오른쪽 방향으로 하나의 하소위치만큼 이동된 화소위치와 하나의 화소위치만큼 윗쪽에 배치되게 된다.
또한 표-2에서 제2단계 상태는 X어드레스만이 증가된 상태를 나타내게 되고, 그에 따라 제14도에서 화소(79)는 오른쪽으로 하나의 화소위치만큼 이동되어 배치되게 되며, 표-2에서 연산부호의 해석에 따라 제14도에 도시된 화소들이 변형되는 벡터(73)의 원하는 위치를 따라 그룹지어지게 되므로 표시장치에는 상기 화소들이 벡터(73)에 접근되는 하나의 선으로서 나타내게 된다.
여기서 제4도와 제8도에 도시된 브레센햄알고리즘의 동작에 대해 설명하면 먼저 시스템은 주축과 부축중에서 어느것이 변형벡터이고 기점벡터인지를 결정하게 됨과 더불어 8분원내의 어느곳에 벡터가 위치될 것인가를 결정하게 된다.
사용자는 변환된 영상이 어디에서 변형될 것인가를 선정하여 제3도에 도시된 8분원의 관계에 따라 벡터성분축에 대한 신호를 공급하게 되고, 또한 영상이 어느 정도로 회전될 것인가를 설정하여 FDX와, FDY, SDX 및 SDY값을 결정하게 된다. 따라서 사용자가 어느축을 주축으로 할 것인지와 같은 정보를 제공하는 것은 간단하게 되고, 시스템은 주축의 결정등을 실행하기 위해 브레센햄알고리즘을 사용하게 된다.
제8도에 도시된 브레센햄알고리즘회로가 기점벡터행선 어드레스회로(13)에 연결되어 있다고 생각하면 초기화기간에 스위치(8-1)(8-3)(8-5)는 각각 "0"입력선(8-2, 8-4, 8-6)에 접속되고 그에 따라 모든 0값이 같이 가산되므로, 제8도에 도시된 브레센햄알고리즘회로는 0으로 리셋트되게 된다.이로부터 초기화기간에 스위치(8-1)가 "0"입력선(8-2)에 접속된 상태를 유지하고 있는 동안 스위치(8-3)는 SDX입력선(8-7)에 접속되어져 SDX값이 가감산기(8-8)에서 0의 값과 가산되게 되는데, 이때 스위치(8-5)는 SDY입력선(8-9)에 접속되어져 있게 되므로 SDX는 SDY로부터 감산되어 지도록 가감산기(8-8)에서 가감산기(8-10)로로 전송되게 된다.
따라서 가감산기(8-10)에서 계산된 차이값은 어큐믈레이터(8-11)에 전송되어져 저장되게 되는데, 이때 상기 어큐믈레이터(8-11)에서 차이값이 부로 되면 SDX는 주축을 따르는 성분으로 되고, 상기 어큐믈레이터(8-11)에서 차이값이 정이면 SDY는 주축을 따르는 성분으로 된다.
이러한 차이값으로부터 얻어지는 연산부호 비트는 플립플롭(8-12)에 전송되어져 보관되게 되는바, 이 신호는 선(25)을 통해 PLA(29)로 전송되는 3개 신호중의 하나로서, SDX와 SDY의 부호값을 나타내는 선(25)에서의 다른 2개신호는 제1도에 도시된 선(26)을 통해 입력되는 신호로부터 직접입력되는 연산부호를 인가 받도록 된 도시되지 않은 2개의 플립플롭에 전송되어 저장되게 되고, 또 제4도에 도시된 회로도 제8도에 도시된 회로와 같이 동일한 형태로 초기화된다.
다음 상기의 초기화기간에 시스템은 제14도에 도시된 변형벡터(73)에 대해 X는 주축, Y는 부축으로 결정하게 되고, 우선 원시영상으로부터 독출하게 됨과 더불어 메모리의 행선위치를 기입하는 최초타임프레임기간에 FX와 FY에 대한 시작어드레스는 제6도와 제7도의 회로를 참조하여 상술한 바와같이 발생되게 되며, 제4도에 있어서는 원시영역으로부터의 독출과 행선영역으로 기입해주게 되는 제1타임프레임 동안 스위치(4-1)가 어큐믈레이터(4-11)로부터의 입력선(4-14)에 입속됨과 더불어 스위치(4-3)가 FDX/2입력선(4-15)에 접속되고, 스위치(4-5)는 FDY입력선(4-9)에 접속되게 된다. 이 경우 상기한 바와같이 리셋트동안에 어큐믈레이터(4-11)가 0의 값을 갖고 있으므로 FDX/2값은 가감산기(4-8)에서 0으로부터 감산되어져 -FDX/2의 차이신호로 되고, 여기서 PLA(31)로부터 공급되어져오는 신호는 가감산기(4-8)가 감산작용을 하도록 제어하게 되며, 이때 상기 -FDX/2의 값이 가감산기(4-10)에 전송되어 FDX/2의 절대값이 FDY의 절대값으로부터 감산(즉 |FDY|-|FDX/2|)되게 된다.
이렇게 표-2의 연산수치값으로부터 2개의 가감산기(4-8, 4-10)의 연산결과가 0-5+5=0으로 되어져 있기 때문에 어큐믈레이터(4-11)에는 0이 저장되어지게 되고, 상기 0값은 정의 연산부호로서 인식되게 되는 한편, 레지스터(4-13)에 전송되어 저장되게 된다.
여기서 상기 레지스터(4-13)는 상기 실시예에서 텍사스인스트루먼츠 코포레이션에서 제조된 부품번호 74S74가 사용되게 된다.
상기 레지스터(4-13)로부터의 연산부호신호는 선(28)을 통해 PLA(31)에 전송되고, 상기 PLA(31)가 정의연산 부호신호에 대응하여 제6도의 스위치(6-3)와 제7도의 스위치(7-3)를 각각 "1"입력선(6-12)(7-12)에 접속시켜주게 됨에 따라 제14도에서의 화소(77)가 도시된 바와같이 배치되게 된다.
이어 메모리내에서 원시영상이 독출됨과 더불어 행선영역으로 기입되는 다음의 타임프레임기간에 PLA(31)는 제4도에서 스위치(4-1)가 선(4-14)에 접속된 상태를 유지하게 됨과 더불어, 스위치(4-5)가 FDY입력선(4-9)에 접속된 상태를 유지하는 동안 스위치(4-3)를 FDX입력선(4-7)에 접속시켜주게 되고, 또 상기와 같이 스위치들이 셋팅됨과 더불어 최종타임프레임기간에 가감산기(4-8)에 선(4-7)을 통해 FDX신호가 입력되는 동안 어큐믈레이터(4-11)가 선(4-14)을 통해 0의 값을 가감산기(4-8)에다 공급해 주게 되며, 상기 가감산기(4-8)에서는 PLA(31)로부터의 제어신호에 대응하여 0으로 상기 |FDX|를 감산하게 되고, 그 결과인 -FDX값을 가감산기(4-10)에 전송해 주게 되므로서 가감산기(4-10)에서는 입력된 |FDX|값을 -FDY-값으로부터 감산하게 된다.
따라서 표 2에서 연산수치로부터 가감산기(4-8, 4-10)의 연산결과가 0-10+5=-5로 되므로 어큐믈레이터(4-11)에는 -5의 값이 저장되게 되고, 상기 부의 연산부호가 저장된 다음 PLA(31)로 전송되게 되며, 상기 PLA(31)는 상기 부의 연산부호에 응답하여 제7도의 스위치(7-3)가 "1"입력선(7-12)에 접속되어진 상태를 유지하고 있는 동안 제6도의 스위치(6-3)를 "0"입력선(6-4)에 접속시켜주게 되고, 그에 따라 표-2의 마지막 2번째 행에 나타내어진 바와같이 FX어드레스만이 증가되게 되므로서 제14도에 화소(79)가 도시된 바와같이 배치되게 된다.
그리고 시스템은 특정한 FX와 FY신호를 발생하도록 제6도와 제7도의 회로를 동작시켜주게 되는 PLA(31)에 대해 신호를 발생하게되는 동작을 계속하게 되고 제8도의 브레센햄알고리즘회로는 PLA(29)에 신호를 공급해주는 것과 마찬가지형태로 동작하게 되어(선(30)은 선(28)과 유사하게 작용)SX와 SY어드레스를 발생시켜주게 되는 제10도와 제11도에서 어드레스를 발생하게 된다.
따라서 제14도에 도시된 기점벡터(74)에 따른 화소를 공급해주기 위한 어드레스는, 제5도에 도시된 카운트회로가 완전하게 변형된 변형벡터를 나타낼 때에만 증가하게 되고, 상기 제5도의 카운트회로는 상기한 바와같이 PLA(31)로 부터의 제어신호에 응답하여 제14도에서의 화소(77, 79)와 같은 각 화소의 값이 발생되는 각 시간을 카운트하게 된다.
또, 상기한 바와 같이 본 발명은 영상이 변환될때 발생하게 되는 빈화소를 채워넣게 되는데, 이렇게 빈화소를 채워넣어 주어야할 필요성에 대해 고찰해본다면, 제15도에는 제14도에 도시된 벡터(73)와 같은 기울기를 갖는 벡터(81)가 도시되어져 있는바, 이 벡터(81)는 벡터(73)의 길이보다 2배의 크기가 되고 각 문자들은 화소의 중앙부에 따른 위치에 배치되어져 있으며, 또 제15도에서의 각 화소위치는 제14도의 화소위치보다 2배 크기로 되면서 빈화소가 발생됨에 따른 배열을 나타낸 회전영상도 확대도시되어져 있다. 즉, 제15도에서 "A"는 선(81)을 따라 벡터를 형성하는 화소중앙부를 나타내고, "B"는 선(83)을 따라 제2벡터를 형성하는 화소들이 중앙부를 나타내는데, 여기서 각 위치(85,87,89,91,93)가 상기 "A"와 "B" 어느 곳에도 포함되지 않는 것으로 빈화소로 간주되는 것이다.
그리고 빈화소가 행선평행사변형내에 존재하고 있음을 시스템에 알려주는 간단한 시험을 해보게 되면, 먼저 시스템이 SDX와 SDY. FDX 및 FDY의 연산부호를 시험하여 만일 부의 부호가 기수라면 빈화소가 나타날 수 있고, 또 하나의 변형벡터의 기점이 다음 변형벡터의 기점에 관해 기점벡터를 따라 대각선적으로 배치되게 될 때 변형벡터의 기점이 다음 변형벡터의 기점에 관해 기점벡터를 따라 대각선적으로 배치되게 될때 변형벡터를 형성해주게 되는 화소어드레스가 발생되는 동안에만 빈화소가 발생되게 되는바, 상기 2가지 조건이 나타나게 되는 경우외에도 변형벡터상에 후속 화소어드레스가 이전에 발생된 화소어드레스에 대해 대각선적으로 배치될때에도 빈화소가 발생되게 되는데, 상기 제1조건은 제1도의 제어회로(37)에서 검출되고, 제2, 제3조건은 브레센햄알고리즘회로에서 검출되어 제어회로(37)로 특정한 신호를 출력하게 된다.
또 제1도에서 선(24,26)을 통해 입력되는 연산부호의 신호는 직접적으로 되어져 도시되지 않은 플립플롭에 저장되고, 상기 연산부호신호는 상기 플립플롭으로부터 제어회로(37)의 익스클루시브오아게이트에 전송되어져 이 익스클루시브오아게이트의 출력이 제어회로(37)의 빈화소 시험용 앤드게이트에 입력되게 된다.
제8도에 도시된 브레센햄알고리즘회로(플립플롭(8-12)로부터 선(25)에 흐르는 정(+)의 부호신호는 다음의 변형벡터의 기점이 이전의 변형벡터의 기점에 대해 대각선으로 위치하게 된다는 것을 나타내주게 되는데, 이는 빈화소를 채워주도록 알리는 상기 제2조건으로 되는바, 마지막으로 언급된 부호신호는 제어회로(37)의 빈화소시험용 앤드게이트에 출력되게 된다.
또한 제4도에 도시된 브레센햄알고리즘회로로부터 선(28)을 통해 인가되는 정의 부호신호는 변형벡터의 후속화소어드레스가 이전에 발생된 화소어드레스에 대해 대각선적으로 배치되게 되는데, 이는 빈화소를 채워주도록 시스템에 알려주는 상기 제3조건으로 된다. 그리고 상기 제4도의 회로로부터의 부호신호는 상기 제어 회로(37)의 빈화소시험용 앤드게이트로 출력되게 된다.
이렇게 상기 3가지 조건이 제15도에서 A화소가 생성되는 동안 빈화소가 발생하게 된다는 것이 제15도에 의해 명확해지게 된다.
한편, B화소가 계산될때에는 빈화소가 발생되지 않게 되는데, 그에따라 다음 변형벡터의 기점이 이전의 변형벡터기점에 대해 대각선적으로 배치되게 되는 제2조건이 나타나지 않게 되며, C벡터의 기점(97)이 B벡터의 기점(99)에 대해 대각선적으로 배치되지 않게 된다.
한편, A화소가 발생됨에 따라 상기 3가지 조건이 존재하게 되고, 그에따라 제어회로(37)는 제5도의 어큐믈레이터(5-7)를 이네이블 시켜주도록 PLA(31)에 명령신호를 전송하게 되며, PLA(31)는 명령신호에 따라 제6도의 스위치(6-3)를 "1"입력선(6-12)에 접속시켜주게 됨과 더불어 제7도의 스위치(7-3)를 "0"입력선(7-4)에 접속시켜주게 되므로서 Y축 어드레스만 증가되게 되고, 또 스위치(5-4)가 0입력선(5-11)에 접속되어지게 되므로 위치(85)에 가산된 화소값이 카운트되지 않게 되는 한편, 제4도의 브레센햄알고리즘회로의 스위치(4-1,4-3,4-5)는 점(85)의 화소값이 발생되는 타임프레임 기간에 새로운 명령이 인가되는 각각의 "0"입력선(4-2,4-4,4-6)에 접속되게 된다.
이어 다음 타임프레임에서 제어회로(37)는 PLA가 제7도의 스위치(7-3)를 "1"입력선(7-12)에 접속시켜주게 되고, 제6도의 스위치(6-3)를 "0"입력선(6-4)에 접속시켜주게 되며, 제5도의 스위치(5-4)를 "1"입력선(5-5)에 접속시켜줌과 더불어 제4도의 스위치(4-1,4-5)를 각각 어큐믈레이터(4-11)로부터의 입력선(4-14)과 FDX입력선(4-7) 및 FDY입력선(4-9)에 접속시켜주도록 명령하게 된다.
따라서 X축에 따른 어드레스만이 증가하게 되고, 다음 FX어드레스는 A화소값(101)에 배치되게 되며, 상기 점(101)에서의 화소값은 카운트되고, 브레센햄알고리즘회로는 화소(103)가 발생하게 되도록 어드레스를 증가시키기 위한 새로운 명령을 발생하게 된다.
상기한 바와 같이, 본 발명에 따르면 회전되는 영상에서 분실된 화소에 대한 빈화소를 채워넣어주게 되고, 또 원시영상과 행선영상사이에서 90°이외의 각도로 화상이 변환될 수 있게 되어 여러가지의 폰트크기를 디스플레이할 수 있게 된다.

Claims (15)

  1. 행과 열어드레스를 갖는 비트맵메모리내에 제1어드레스열로부터 원시영상에 따른 다수의 제1화소값을 독출하고, 상기 비트맵메모리내에 제2어드레스열로 원시영상의 변환된 버젼에 따른 다수의 제2화소값을 기입해주되, 상기 각 어드레스는 비트맵메모리의 열을 나타내는 X어드레스성분과 행을 나타내는 Y어드레스 성분으로 구성되고, 상기 원시영상은 직각으로 되는 원시기점벡터를 따라 시작하는 다수의 대각선을 이루는 원시변형벡터에 의해 형성됨과 더불어 상기 변형영상은 행선기점벡터를 따라 시작하는 다수의 행선변형벡터에 의해 형성되며, 각 행선변형벡터는 원시변형벡터에 일치되게 변환됨과 더불어 행선기점벡터는 원시기점벡터의 변환으로 되고, 각 벡터는 일련의 어드레스에 저장된 화소값을 포함하게 되어 있는 한편 어드레스회로는 비트맵메모리에 접속되어지되, 각 어드레스회로는 어드레스신호에 응답하여 비트맵메모리내의 선택된 어드레스를 억세스하게 되어 있는 영상변환회로에 있어서, 상기 영상변환회로는 제1어드레스의 X와 Y성분과 행선기점벡터의 X와 Y범위에 따라 저장되는 행선기점벡터를 나타내는 화소값에 대한 일련의 어드레스를 출력하게 되는 기점벡터행선어드레스회로(13)와, 상기 기점벡터행선어드레스회로(13)에 연결되어 행선변형벡터의 X 및 Y의 범위와 상기 기점벡터행선어드레스회로(13)의 어드레스출력에 따라 지정된 행선변형벡터를 나타내는 화소값에 대한 일련의 어드레스를 출력하는 변형벡터행선어드레스회로(15), 연속적인 제1어드레스열을 출력하는 원시논리회로(55), 상기 기점벡터행선어드레스회로(13)와 변형벡터행선어드레스회로(15) 및 원시논리회로(55)에 각각 연결되어 상기 기점벡터행선어드레스회로(13)와 변형벡터행선어드레스회로(15) 및 원시논리회로(55)에 의해 연속적인 어드레스출력을 결정하기 위한 스위칭신호를 출력해 주게 되는 프로그램논리화게이트회로(29,31,53 : PLA), 상기 PLA(29,31,53)와 상기 기점벡터행선어드레스회로(13) 및 상기 변형벡터행선어드레스회로(15)에 연결되어 상기 변형벡터행선어드레스회로(15)로부터의 상태신호에 따라 상기 프로그램논리화게이트회로(29,31,53)에 제어신호를 출력하는 제어회로(37) 및, 상기 원시논리회로(55)와 변형벡터행선어드레스회로(15) 및 어드레스회로(59)에 접속되어 싱기 원시논리회로(55)와 변형벡터행선어드레스회로(15)에 의해 상기 어드레스회로(59)로 출력되는 어드레스출력을 멀티플렉싱하는 어드레스수집회로(57)를 구비하여 구성된 것을 특징으로 하는 라스터동작실행을 위한 영상변환회로.
  2. 제1항에 있어서, 상기 변형벡터행선어드레스회로(15)에는 행선변형벡터의 이전 화소값에 대해 발생되는 X어드레스와는 다른 행선변형벡터의 화소값에 대해 X어드레스의 발생에 따라 카운트를 1만큼 갱신해 줄수 있고, 변형벡터의 X범위와 같은 값을 나타내는 갱신수에 따라 행선변형벡터의 종단을 나타내는 상태신호를 제어신호(37)에 더불어 출력해주는 카운트회로가 구비된 것을 특징으로 하는 라스터 동작실행을 위한 영상변환회로.
  3. 제2항에 있어서, 상기 기점벡터행선어드레스회로(13)에는 행선기점벡터의 이전화소값에 대해 발생된 Y어드레스와는 다른 행선기점벡터의 화소값에 대해 Y어드레스의 발생에 따라 1씩 카운트를 갱신하게 되고, 기점벡터의 Y범위와 같은 값에 이르는 갱신수에 따라 행선기점벡터의 종단을 나타내는 제어회로(37)에 상태신호를 더불어 출력하는 카운트회로가 포함된 것을 특징으로 하는 라스터동작실행을 위한 영상변환회로.
  4. 제1항에 있어서, 상기 기점벡터어드레스회로(13)에는 원시기점벡터에 대해 회전되는 벡터에 인접되거나 벡터에 따라 놓이는 일련의 어드레스를 발생해 주는 기점벡터행선어드레스회로(13)를 스위칭해주게 되는 스위칭회로와, 소정의 알고리즘에 따라 행선기점벡터의 X와 Y의 범위를 처리한 결과에 의거하여 스위칭회로에 제1또는 제2상태신호를 출력해주도록 접속됨과 더불어 행선기점벡터의 X와 Y범위를 인가받도록 접속되는 영상회전결정회로가 추가로 구비된 것을 특징으로 하는 라스터동작실행을 위한 영상변환회로.
  5. 제4항에 있어서, 상기 기점벡터행선어드레스회로(13)에는 제1상태신호에 따라 갱신된 Y성분을 생성하도록 Y어드레스선택회로를 스위칭하게 됨과 더불어 불변하는 X성분을 발생하기 위한 X어드레스회로를 스위칭하고, 제2상태신호에 따라 X와 Y성분을 갱신하여 발생시키는 X 와 Y어드레스선택회로를 스위칭해 주는 스위칭회로와, 스위칭회로로부터 스위칭신호를 인가받도록 접속됨과 더불어 제1어드레스의 X 와 Y성분을 인가받도록 접속되어 저장된 행선기점벡터를 나타내는 화소값에서 비트맵메모리내의 연속되는 어드레스의 X 와 Y성분을 발생하는 X, Y어드레스결정회로가 추가로 구비된 것을 특징으로 하는 라스터동작실행을 위한 영상변환회로.
  6. 제1항에 있어서, 변형벡터행선어드레스회로(15)에는 원시변형벡터에 대해 회전되는 벡터에 인접하거나 벡터를 따라 배치되는 일련의 어드레스를 발생하는 변형벡터행선어드레스회로를 스위칭하는 스위칭회로와, 소정의 알고리즘에 따라 행선변형벡터의 X 와 Y성분을 처리한 결과에 의해 스위칭회로에 제1또는 제2상태신호를 출력하도록 접속됨과 더불어 행선변형벡터의 X 와 Y성분을 인가받도록 접속되는 회전결정회로가 추가로 구비된 것을 특징으로 하는 라스터동작실행을 위한 영상변환회로.
  7. 제6항에 있어서, 상기 변형벡터행선어드레스회로(15)에는 제1상태신호에 따라 불변의 Y성분을 발생하게 되는 Y어드레스선택회로를 스위칭하게 됨과 더불어 갱신된 X성분을 발생하기 위한 X어드레스선택회로를 스위칭하고, 제2상태신호에 따라 갱신된 X 와 Y성분을 발생하기 위해 X 와 Y어드레스결정회로를 스위칭하는 스위치회로와, 상기 스위칭회로로부터 스위칭신호를 인가받도록 접속됨과 더불어 기점벡터행선어드레스회로에 의해 출력되는 X 와 Y성분을 인가받도록 접속되어 저장된 행선변형벡터를 나타내는 화소값에서 비트맵메모리내의 일련의 어드레스 X 와 Y성분을 발생하는 X, Y어드레스결정회로가 추가로 구비된 것을 특징으로하는 라스터동작실행을 위한 영상변환회로.
  8. 제4항 또는 제6항에 있어서, 소정의 알고리즘은 브레센햄알고리즘인 것을 특징으로 하는 라스터동작실행을 위한 영상변환회로.
  9. 제7항에 있어서, 제어회로(37)는 저장된 변환영상을 나타내는 화소값에서 연속되는 어드레스내의 빈화소를 나타내는 기점벡터 및 변형벡터행선어드레스회로(13, 15)로부터 소정의 상태신호셋트를 수신함에 따라 스위칭회로에 예정된 제어신호를 출력하게 되고, 스위칭회로(PLA ; 31)는 불변의 X성분을 발생하기 위해 Y어드레스결정회로를 스위칭하게 됨과 더불어 예정된 제어신호에 따라 갱신된 Y성분을 발생하기 위해 Y어드레스결정회로를 스위칭하게 되는 것을 특징으로 하는 라스터동작실행을 위한 영상변환회로.
  10. 제1항에 있어서, 제어회로(37)에 상태신호를 전송함과 더불어 축적계수신호를 수신하도록 접속되는 축척회로(41,43)가 추가로 구비되고, 상기 제어회로는 축척계수로부터 수신되는 상태신호에 따라 스위칭회로를 제어하게 되며, 적어도 다수의 제1어드레스어레이의 각각에 대해 발생되는 다수의 제2어드레스어레이는 1과 같이 않고, 제1어드레스어레이의 각각에 대해 생성되는 다수의 제2어드레스어레이는 제어회로(37)로부터 입력되는 축척계수에 의존하도록 된 것을 특징으로 하는 라스터동작실행을 위한 영상변환회로.
  11. 제10항에 있어서, 제어회로(37)는 다음 제1열어드레스가 원시논리회로(55)에 의해 출력하는 축척회로(41,43)로부터의 소정의 상태신호에 응답하여 스위칭회로(PLA : 53)를 제어할 수 있도록 된 것을 특징으로하는 라스터동작실행을 위한 영상변환회로.
  12. 제10항에 있어서, 축척계수는 변환영상이 원시영상보다 크게 되는 값을 갖도록 된 것을 특징으로 하는 라스터동작실행을 위한 영상변환회로
  13. 제12항에 있어서. 변형된 영상은 분수의 배수에 의해 원시영상보다 크게 되는 값을 갖는 것을 특징으로 하는 라스터동작실행을 위한 영상변환회로.
  14. 제10항에 있어서, 상기 축척계수는 변화된 영상이 원시영상보다 적게 되는 값을 갖는 것을 특징으로 하는 라스터동작실행을 위한 영상변환회로.
  15. 제14항에 있어서, 변환영상은 분수의 배수에 의해 원시영상보다 적게되는 값을 갖는 것을 특징으로 하는 라스터동작실행을 위한 영상변환회로.
KR1019860008019A 1986-02-28 1986-09-25 라스터 동작실행을 위한 영상변환회로 KR900001964B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US834,600 1986-02-28
US834600 1986-02-28
US06/834,600 US4799173A (en) 1986-02-28 1986-02-28 Transformation circuit to effect raster operations

Publications (2)

Publication Number Publication Date
KR870008262A KR870008262A (ko) 1987-09-25
KR900001964B1 true KR900001964B1 (ko) 1990-03-27

Family

ID=25267316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008019A KR900001964B1 (ko) 1986-02-28 1986-09-25 라스터 동작실행을 위한 영상변환회로

Country Status (14)

Country Link
US (1) US4799173A (ko)
EP (1) EP0235471B1 (ko)
JP (1) JPS62203285A (ko)
KR (1) KR900001964B1 (ko)
CN (1) CN1005437B (ko)
AU (1) AU566479B2 (ko)
BR (1) BR8604139A (ko)
CA (1) CA1268870A (ko)
DE (1) DE3689331T2 (ko)
DK (1) DK414186A (ko)
FI (1) FI863815A (ko)
GR (1) GR862202B (ko)
IE (1) IE862164L (ko)
ZA (1) ZA866373B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2509563B2 (ja) * 1986-03-28 1996-06-19 株式会社東芝 イメ―ジサイズ変換回路
JPH0661103B2 (ja) * 1986-07-22 1994-08-10 日本電気株式会社 回転図形生成装置
JPS6329791A (ja) * 1986-07-23 1988-02-08 ミノルタ株式会社 文字画像発生装置のフオント変換方式
GB2219178A (en) * 1988-02-11 1989-11-29 Benchmark Technologies State machine controlled video processor
US4992961A (en) * 1988-12-01 1991-02-12 Hewlett-Packard Company Method and apparatus for increasing image generation speed on raster displays
US7382929B2 (en) * 1989-05-22 2008-06-03 Pixel Instruments Corporation Spatial scan replication circuit
US6341178B1 (en) * 1995-12-04 2002-01-22 Xerox Corporation Method and apparatus for lossless precompression of binary images
US6252576B1 (en) 1998-08-06 2001-06-26 In-System Design, Inc. Hardware-efficient system for hybrid-bilinear image scaling
US6400851B1 (en) * 1999-01-28 2002-06-04 Microsoft Corporation Rotating image data
MY148381A (en) * 2005-11-14 2013-04-15 Colgate Palmolive Co Light-emitting oral care implement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4032768A (en) * 1975-10-24 1977-06-28 Tektronix, Inc. Constant velocity vector generator
US4458330A (en) * 1981-05-13 1984-07-03 Intergraph Corporation Banded vector to raster converter
GB2119197B (en) * 1982-03-19 1986-02-05 Quantel Ltd Video processing system for picture rotation
JPS5971105A (ja) * 1982-10-15 1984-04-21 Victor Co Of Japan Ltd アドレス信号発生回路
US4667306A (en) * 1983-07-20 1987-05-19 Ramtek Corporation Method and apparatus for generating surface-fill vectors
GB8322438D0 (en) * 1983-08-19 1983-10-12 Marconi Avionics Display systems

Also Published As

Publication number Publication date
IE862164L (en) 1987-08-28
JPS62203285A (ja) 1987-09-07
KR870008262A (ko) 1987-09-25
AU566479B2 (en) 1987-10-22
AU6174886A (en) 1987-09-03
DK414186D0 (da) 1986-08-29
BR8604139A (pt) 1987-11-17
FI863815A (fi) 1987-08-29
EP0235471B1 (en) 1993-11-24
EP0235471A3 (en) 1990-05-02
US4799173A (en) 1989-01-17
FI863815A0 (fi) 1986-09-22
CA1268870A (en) 1990-05-08
DE3689331T2 (de) 1994-06-16
ZA866373B (en) 1987-04-29
DE3689331D1 (de) 1994-01-05
DK414186A (da) 1987-08-29
GR862202B (en) 1986-12-31
CN86106165A (zh) 1987-09-09
EP0235471A2 (en) 1987-09-09
CN1005437B (zh) 1989-10-11

Similar Documents

Publication Publication Date Title
US4872064A (en) System for selective scaling of digital video images
EP0462565B1 (en) Multiwindow display control method and apparatus
EP0012173B1 (en) Apparatus for picture processing with resolution conversion
US5448690A (en) Image processing system enabling real-time output of image signal based on polygon image information
EP0328356A2 (en) Image pixel processing
KR900001964B1 (ko) 라스터 동작실행을 위한 영상변환회로
US5512918A (en) High speed method and apparatus for generating animation by means of a three-region frame buffer and associated region pointers
EP0574245A2 (en) Method and apparatus for variable expansion and variable shrinkage of an image
EP0786738B1 (en) An image processing system and method
US5299299A (en) Scan line full figure filling device for display units and printers
EP0062669A1 (en) GRAPHICS AND TEXT IMAGE GENERATOR FOR A GRID SCAN DISPLAY.
CN1167402A (zh) Tv同屏幕图形的多层子画面图形显示装置
US5307454A (en) Apparatus for extracting local image from original image
EP0148575A2 (en) Horizontal smooth scrolling system and method for a video display generator
EP0229986A2 (en) Cursor circuit for a dual port memory
KR0145709B1 (ko) 컴퓨터 그래픽 시스템
Stylus 6.111: Introductory Digital Systems Laboratory Group# 11: Final Project Report User-Friendly Stylus and Video Projection CAD System Jeremy Schwartz, Paul Peeling, Faraz Ahmad
JPH08287221A (ja) 画像処理装置及び画像処理方法
JPS5822473A (ja) 画像処理装置
JP2787487B2 (ja) コンピュータシステムに表示され且つ操作される線分の位置を決定する回路
JP2605609B2 (ja) ドット表示処理装置
JPH0734225B2 (ja) 画像処理装置
JP2000242802A (ja) 図形処理装置
JP2806436B2 (ja) 演算回路
Demetrescu SCAN LINE ACCESS MEMORIES FOR HIGH SPEED IMAGE RASTERIZATION (GRAPHICS, SMART MEMORY, VLSI, SLAM)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19930308

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee