KR890016683A - 횡방향 바이폴라 트랜지스터의 제조방법 - Google Patents
횡방향 바이폴라 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR890016683A KR890016683A KR1019880003929A KR880003929A KR890016683A KR 890016683 A KR890016683 A KR 890016683A KR 1019880003929 A KR1019880003929 A KR 1019880003929A KR 880003929 A KR880003929 A KR 880003929A KR 890016683 A KR890016683 A KR 890016683A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- layer
- emitter
- conductivity type
- polycrystalline silicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 5
- 238000000034 method Methods 0.000 claims 3
- 150000004767 nitrides Chemical class 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 2
- 238000002955 isolation Methods 0.000 claims 2
- 238000010924 continuous production Methods 0.000 claims 1
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 횡방향 바이폴라 트랜지스터를 제작하기 위한 포토마스크의 패턴. 제2도는 제1도의 포토마스크를 이용하여 종래 방법으로 소자를 제작하였을 경우의 a-a′로 절단한 단면의 일부분도. 제4(a) - (d)도는 본 발명에 따른 횡방향 바이폴라 트랜지스터의 제조공정도.
Claims (2)
- 반도체 기판과, 상기 기판상에 제1도전형의 베이스와 상기 제1도전형과 반대도전형인 제2도전형으로 서로이격되게 형성된 에미터 및 콜렉터를 구비하는 횡방향 바이폴라 트랜지스터의 제조방법이 하기 공정의 연속으로 이루어짐을 특징으로 하는 반도체 장치의 제조방법. (a) 반도체 기판상에 고농도 제1도전형의 매몰층을 형성하고 기판상에 제1도전형의 에피택셜층을 성장 시키는 공정 (b) 상기 기판상에 상기 매몰층과 연결되는 상기 매몰층과 동일 도전형의 싱크영역과 소자들간을 전기적으로 격리시키기위한 고농도 제2도전형의 소자분리 영역을 형성하는 공정 (c) 상기 판 표면 상부 전면에 얇은 산화막층, 질화막층과 두꺼운 산화막층을 순차적으로 형성하는 공정 (d) 포토마스크를 이용하여 상기 매몰층 상부 소정 영역의 상기 두꺼운 산화막층, 질화막층, 얇은 산화막층과 에피택셜층을 에칭하여 에미터 트렌치와 에미터 트렌치와 이격된 콜렉터 트렌치를 형성하는 공정 (e) 상기 기판 상부 전면에 상기 트렌치들을 채울수 있도록 소정농도로 도핑된 다결정 실리콘층을 도포한 후 에치 백하여 다결정 실리콘 에미터와 다결정 실리콘 콜렉터를 형성하는 공정 (f) 상기 기판상의 질화막층을 제거하고, 기판 상부에 캡 산화막층을 성장시킴과 동시에 상기 다결정 실리콘에 도핑된 제2도전형의 불순물을 기판으로 확산시키는 공정 (g) 상기 에미터 다결정 실리콘 영역, 콜렉터 다결정 실리콘영역과 제1도전형의 싱크 영역 상부의 캡 산화막을 에칭한 후 에미터 전극, 콜렉터전극과 베이스전극을 형성하는 공정
- 제1항에 있어서, 상기 제1도전형이 N이고 상기 제2도전형이 P형임을 특징으로 하는 횡방향 바이폴라 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880003929A KR910003272B1 (ko) | 1988-04-07 | 1988-04-07 | 횡방향 바이폴라 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880003929A KR910003272B1 (ko) | 1988-04-07 | 1988-04-07 | 횡방향 바이폴라 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890016683A true KR890016683A (ko) | 1989-11-29 |
| KR910003272B1 KR910003272B1 (ko) | 1991-05-25 |
Family
ID=19273485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880003929A KR910003272B1 (ko) | 1988-04-07 | 1988-04-07 | 횡방향 바이폴라 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910003272B1 (ko) |
-
1988
- 1988-04-07 KR KR1019880003929A patent/KR910003272B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910003272B1 (ko) | 1991-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298786A (en) | SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same | |
| KR840007315A (ko) | 압력감지소자(壓力感知素子)를 가진 반도체 장치와 그 제조법 | |
| US4131909A (en) | Semiconductor integrated circuit isolated through dielectric material and a method for manufacturing the same | |
| KR890011103A (ko) | 반도체 집적회로장치의 제조방법 | |
| KR870004522A (ko) | 반도체 정류기 및 그 제조방법 | |
| KR880014691A (ko) | 반도체 장치의 제조방법 | |
| EP0160255B1 (en) | Field effect transistor device and method of making same | |
| KR910019143A (ko) | 고성능 반도체 디바이스 및 그 제조방법 | |
| KR910010733A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| US4625388A (en) | Method of fabricating mesa MOSFET using overhang mask and resulting structure | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| US5246877A (en) | Method of manufacturing a semiconductor device having a polycrystalline electrode region | |
| KR890016683A (ko) | 횡방향 바이폴라 트랜지스터의 제조방법 | |
| KR850002696A (ko) | 유전체 격리 구조를 가진 보상 반도체 장치를 제조 하는 방법 | |
| KR870008393A (ko) | 반도체장치와 그 제조방법 | |
| JP2869653B2 (ja) | 半導体装置およびその製造方法 | |
| IE33385B1 (en) | Semiconductor device and fabrication of same | |
| KR0152546B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
| JPS6415974A (en) | Semiconductor device | |
| JPH0666275B2 (ja) | 半導体装置の製造方法 | |
| KR0121178B1 (ko) | 트랜지스터 제조방법 | |
| JPH0653310A (ja) | 半導体装置およびその製造方法 | |
| KR940010314A (ko) | 반도체장치 및 그의 제조방법 | |
| KR930017119A (ko) | 에스오아이(soi)형 반도체 장치와 그 제조방법 | |
| JPH0355848A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070430 Year of fee payment: 17 |
|
| EXPY | Expiration of term |