KR890009107A - 분주비의 절환에 의해서 입력신호에 동기한 출력신호를 발생시키는 pll 회로 - Google Patents

분주비의 절환에 의해서 입력신호에 동기한 출력신호를 발생시키는 pll 회로 Download PDF

Info

Publication number
KR890009107A
KR890009107A KR1019880015008A KR880015008A KR890009107A KR 890009107 A KR890009107 A KR 890009107A KR 1019880015008 A KR1019880015008 A KR 1019880015008A KR 880015008 A KR880015008 A KR 880015008A KR 890009107 A KR890009107 A KR 890009107A
Authority
KR
South Korea
Prior art keywords
output
signal
discriminating
input signal
output signal
Prior art date
Application number
KR1019880015008A
Other languages
English (en)
Other versions
KR960008950B1 (en
Inventor
마사시 아라이
류이찌 오가와
Original Assignee
이우에 사또시
상요 덴기 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62288822A external-priority patent/JPH01129613A/ja
Priority claimed from JP62292430A external-priority patent/JPH0748657B2/ja
Application filed by 이우에 사또시, 상요 덴기 가부시기가이샤 filed Critical 이우에 사또시
Publication of KR890009107A publication Critical patent/KR890009107A/ko
Application granted granted Critical
Publication of KR960008950B1 publication Critical patent/KR960008950B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/22—Homodyne or synchrodyne circuits
    • H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
    • H03D1/2236—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용 없음

Description

분주비의 절환에 의해서 입력신호에 동기한 출력신호를 발생시키는 PLL 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예인 PLL회로를 도시한 개략 블럭도.
제3도는 제2도에 도시한 가변 분주회로를 구체적으로 도시한 블럭도.

Claims (9)

  1. 외부에서 입력신호를 수신하는 수단(9), 소정의 기준 주파수를 갖는 신호를 발생시키는 수단(6), 상기 기준 주파수 신호를 가변 분주비로 분주하는 가변 분주수단(7), 상기 가변 분주수단의 출력을 분주해서, 제1출력신호와, 상기 제1출력신호와 90°위상이 차이진 제2출력신호를 발생시키는 고정 부주수단(8), 상기 입력신호와 상기 제2출력신호를 승산하는 제1승산수단(10), 상기 제1승산수단 출력을 소정의 기준 전압과 비교하는 수단(11), 및 상기 비교수단 출력을 D 입력으로서 수신하고 또한 상기 고정 분주수단에서 제1출력신호를 클럭 입력으로서 수신하는 D-플립플롭 수단(12)를 구비하고, 상기 가변 분주수단의 분주비가 D-플립플롭 수단의 출력에 의해서 변화하는 것을 특징으로 하는 PLL 회로.
  2. 제1항에 있어서 상기 입력신호와, 상기 제1출력신호를 승산하는 제2승산수단(13)을 또한 구비하는 것을 특징으로 하는 PLL 회로.
  3. 제1항에 있어서, 상기 가변 부주수단이 상기 기준 주파수 신호를 카운트하는 카우터수단(7a)와, 상기 카운터 수단의 계수치가 제1값으로 된 것을 판별하는 제1판별수단(7b)와, 상기 카운터수단의 계수치가 상기 제1값보다 큰 제2값으로 된 것을 판별하는 제2판별수단(7c)와, 상기 D-플립플롭 수단 출력이, 상기 제2출력신호의 위상이 상기 입력신호의 위상보다도 90°이상 나아가 있는 것을 나타내는 경우에는, 상기 제2판별수단 출력에 의해서 상기 카운터수단을 리셋트함과 동시에 상기 제2판별수단 출력을 상기 가변 분주수단 출력으로서 공급하고, 상기 D-플립플롭 수단 출력이, 상기 제2출력신호의 위상이 상기 입력신호의 위상보다도 90°이상 지연되어 있음을 나타내는 경우에는 상기 제1판별수단 출력에 의해서 사이 카우터수단을 리셋트함과 동시에 상기 제1판별수단의 출력을 상기 가변 부주수단의 출력으로서 공급하는 수단(7d,7e)를 포함하는 것을 특징으로 하는 PLL 회로.
  4. 제2항에 있어서, 상기 제2승산수단 출력을 수신하여, 상기 입력신호와 상기 제1출력신호가 동기하고 있음을 검출하는 수단(16)을 또한 구비하고, 상기 가별 분주수단이, 상기 동기 검출수단의 출력에 따라서, 상기 입력신호와 상기 제1출력신호가 동기하고 있지 않을 때에는, 제1범위내에서 상기 분주비를 변화시켜서, 상기 입력신호와, 상기 제1출력신호가 동기하고 있을때에는, 상기 제1범위보다 좁은 제2범위내에서 분주비를 변화시키는 것을 특징으로 하는 PLL 회로.
  5. 제4항에 있어서, 상기 가변 부주수단이, 상기 기준 주파수 신호를 카운트하는 카운터수단(17a)와, 상기 카운터수단의 계수치가 제1값으로 된 것을 판별하는 제1판별수단(17b)와, 상기 카운터수단의 계수치가 제2값으로 된 것을 판별하는 제2판별수단(17e)와, 상기 카운터수단의 계수치가 제3값으로 된 것을 판별하는 제3판별수단(17d)와, 상기 카운터수단의 계수치가 제4값으로 된 것을 판별하는 제4판별수단(17e)를 포함하고, 상기 제1 내지 제4값이, 제1값, 제3값, 제4값, 제2값순으로 증가하며, 상기 D-플립플롭 수단 출력이, 상기 제2출력신호의 위상이 상기 입력신호의 위상보다도 90°이상 나아가 있음을 나타내는 경우에는, 상기 제2판별수단 출력에 의해서 상기 카운터수단을 리셋트함과 동시에, 상기 제2판별수단 출력을 상기 가별 부주수단 출력으로서 공급하고, 상기 D-플립플롭 출력이, 상기 제2출력신호의 위상이 상기 입력신호의 위상보다도 90°이상 지연되어 있음을 나타내는 경우에는 상기 제1판별수단 출력이 의해서 상기 카운터수단을 리셋트함과 동시에 상기 제1판별수단을 출력을 상기 가변 부주수단 출력으로서 공급하는 수단(17h,17i)와 상기 D-플립플롭수단 출력이, 상기 제2출력신호의 위상이 상기 입력신호의 위상보다도 90°이상 나아가 있음을 나타내는 경우에는, 상기 제4판별수단 출력에 의해서 상기 카운터수단을 리셋트함과 동시에 상기 제4판별수단 출력을 상기 가변 분주수단 출력으로서 공급하고, 상기 D-플립플롭 수단 출력이, 상기 제2출력신호의 위상이 상기 입력신호의 위상보다도 90°이상 지연되어 있음을 나타내는 경우에는, 상기 제3판별수단 출력에 의해서 상기 카운터수단을 리셋트함과 동시에 상기 제3판별수단의 출력을 상기 가변 분주수단 출력으로서 공급하는 수단(17k,17l)과, 상기 동기 검출수단이, 상기 입력신호와 상기 제1출력신호가 동기하고 있지 않음을 검출했을 때에는, 상기 제1공급수단 출력을 선택하고, 상기 입력신호와 상기 제1출력신호와 공기하고 있음을 검출했을 때에는 상기 제2공급수단 출력을 선택하는 수단 (17j,17m,17n)을 포함하는 것을 특징으로 하는 PLL 회로.
  6. 제1항에 있어서, 상기 제1승산회로가 더블 밸런스형 승산회로인 것을 특징으로 하는 PLL 회로.
  7. 스테레오신호를 수신하는 수단(21,22,23) 상기 수신한 스테레오신호를 검파하는 수단(24), 상기 검파한 스테레오 신호를 스테레오 복조하는 수단(25,29) 및 상기 검파한 스테레오신호 중의 특정 신호를 검출해서, 이 신호에 동기한 신호를 발생시키는 PLL 수단(28,32)로 구성되고, 상기 PLL수단이, 상기 검파수단에서 특정입력신호를 수취하는 수단(9)와, 소정의 기준 주파수를 갖는 신호를 발생시키는 수단(6)과, 상기 기준 주파수 신호를 가변 분주비로 분주하는 가변 분주수단(7)과, 상기 가변 부주수단 출력을 분주해서, 제1출력신호와, 상기 제1출력신호와 90°위상이 차이진 제2출력신호를 발생시키는 고정 분주수단(8)과, 상기 입력신호와 상기 제2출력신호를 승산하는 제1승산수단(10)과, 상기 제1승산수단 출력을 소정의 기준 전압과 비교하는 수단(11)과, 상기 비교수단 출력을 입력으로서 수신하고 또한 상기 고정 분주수단에서 제1출력신호를 클럭입력으로서 수신하는 D-플립플롭 수단(12)를 포함하며, 상기 가변 부주수단의 분주비가 상기 D-플립플롭 수단의 출력에 의해서 변화하는 것을 특징으로 하는 스테레오 수신 장치.
  8. 제7항에 있어서, 상기 PLL수단이 상기 입력신호와 상기 제1출력신호를 승산하는 제2승산수단(13)을 또한 포함하는 것을 특징으로 하는 스테레오 수신장치.
  9. 제8항에 있어서, 상기 PLL수단이 상기 제2승산수단 출력을 수신하여, 상기 입력신호와 상기 제1출력신호가 동기하고 있음을 검출하는 수단(16)을 또한 포함하고, 상기 가변 분주수단이 상기 동기 검출수단 출력에 따라서, 상기 입력신호와 상기 출력신호가 동기하고 있지 않을 때에는, 제1범위내에서 분주비를 변화시키고, 상기 입력신호와 상기 제1출력신호가 동기하고 있을 때에는 상기 제1범위보다 좁은 제2범위내에서 분주비를 변화시키는 것을 특징으로 하는 스테레오 수신장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR88015008A 1987-11-16 1988-11-15 Pll circuit KR960008950B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP62288822A JPH01129613A (ja) 1987-11-16 1987-11-16 Ｐｌｌ回路
JP62-288822 1987-11-16
JP62-292430 1987-11-19
JP62292430A JPH0748657B2 (ja) 1987-11-19 1987-11-19 Ｐｌｌ回路

Publications (2)

Publication Number Publication Date
KR890009107A true KR890009107A (ko) 1989-07-15
KR960008950B1 KR960008950B1 (en) 1996-07-10

Family

ID=26557347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR88015008A KR960008950B1 (en) 1987-11-16 1988-11-15 Pll circuit

Country Status (4)

Country Link
US (1) US4870684A (ko)
EP (1) EP0316878B1 (ko)
KR (1) KR960008950B1 (ko)
DE (1) DE3882489T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097219A (en) * 1988-12-15 1992-03-17 Mitsubishi Denki Kabushiki Kaisha Pll for controlling frequency deviation of a variable frequency oscillator
US4972446A (en) * 1989-08-14 1990-11-20 Delco Electronics Corporation Voltage controlled oscillator using dual modulus divider
US4970474A (en) * 1989-08-14 1990-11-13 Delco Electronics Corporation Analog/digital phase locked loop
DE4006654A1 (de) * 1990-03-03 1991-09-05 Philips Patentverwaltung Schaltungsanordnung zum detektieren von kennschwingungen
FR2680058B1 (fr) * 1991-07-30 1994-01-28 Sgs Thomson Microelectronics Sa Procede et dispositif de synchronisation d'un signal.
US5257301A (en) * 1992-03-30 1993-10-26 Trw Inc. Direct digital frequency multiplier
US5430537A (en) * 1993-09-03 1995-07-04 Dynamics Research Corporation Light beam distance encoder
JP3467888B2 (ja) * 1995-02-08 2003-11-17 三菱電機株式会社 受信装置及び送受信装置
US5815694A (en) * 1995-12-21 1998-09-29 International Business Machines Corporation Apparatus and method to change a processor clock frequency
JPH11203421A (ja) * 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 半導体ディスク装置
JP3966989B2 (ja) * 1998-04-20 2007-08-29 株式会社東芝 ディスク再生装置及びディスク再生方法
US8456206B2 (en) * 2011-06-20 2013-06-04 Skyworks Solutions, Inc. Phase-locked loop lock detect
JP6813074B1 (ja) * 2019-10-30 2021-01-13 株式会社明電舎 電力変換システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2413604A1 (de) * 1974-03-21 1975-09-25 Blaupunkt Werke Gmbh Phasenverriegelte regelschleife
JPS5228208A (en) * 1975-08-28 1977-03-03 Nippon Gakki Seizo Kk Fm multiplex stereo demodulator circuit
DE2616398C2 (de) * 1976-04-14 1978-06-01 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zur Regelung der Impulsfolgefrequenz eines Signals
DE3463883D1 (en) * 1983-05-27 1987-06-25 Philips Patentverwaltung Television receiver comprising a processing unit for stereophonic/twin sound signal generation
FR2600848B1 (fr) * 1984-09-10 1992-06-05 Labo Cent Telecommunicat Dispositif d'asservissement d'un oscillateur a une source hyperfrequence a tres faible bruit de phase et agile en frequence
US4691175A (en) * 1985-11-14 1987-09-01 Motorola, Inc. Adaptive phase locked loop having a variable locking rate
US4739284A (en) * 1987-05-04 1988-04-19 Motorola, Inc. Phase locked loop having fast frequency lock steering circuit
US4817150A (en) * 1987-08-31 1989-03-28 Rca Licensing Corporation Oscillator frequency control arrangement for a stereo decoder

Also Published As

Publication number Publication date
DE3882489T2 (de) 1994-02-17
US4870684A (en) 1989-09-26
EP0316878A2 (en) 1989-05-24
KR960008950B1 (en) 1996-07-10
EP0316878B1 (en) 1993-07-21
DE3882489D1 (de) 1993-08-26
EP0316878A3 (en) 1989-08-30

Similar Documents

Publication Publication Date Title
KR890009107A (ko) 분주비의 절환에 의해서 입력신호에 동기한 출력신호를 발생시키는 pll 회로
KR950024569A (ko) 방송방식 판별 텔레비젼 수상기
US4100503A (en) Correlative tracking system with lock indicator
TR199902908T2 (xx) Hassas al�c�larda ta��y�c�n�n kurtar�lmas�.
KR970019097A (ko) 디지탈카운터 및 디지탈 pll회로
US8344770B2 (en) PLL circuit
JPS6036922Y2 (ja) 垂直同期信号検出回路
JPH05259897A (ja) ディジタル フェーズ ロック ループ
JPH07303011A (ja) オフセット補償形パルスカウント検波回路
JP2000138660A (ja) クロック位相同期回路
JPS61245750A (ja) 擬似位相同期ル−プを具えたト−ン検出器
KR970000828B1 (ko) 디지탈 튜닝 시스템
JPS56128027A (en) Digital phase synchronizing circuit
JP2665055B2 (ja) 位相同期ループ回路
JPS6244599Y2 (ko)
GB2146876A (en) FSK radio receiver
JPS63109610A (ja) Ｐｌｌ回路の同期確立検出方法
JPS55145452A (en) Receiving timing signal producing system
JPH02272911A (ja) 同期検出回路
KR970004502A (ko) 데이타 통신시스템의 데이타 복원회로
JPS6310394B2 (ko)
JP6201371B2 (ja) ３相整流器
RU2084080C1 (ru) Устройство для синхронизации по фазоманипулированному сигналу
JP2001177394A (ja) Ｐｌｌ回路
JPS63193626A (ja) 位相同期回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080623

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee