KR890007506A - 시모스를 이용한 스탠다드로직 입력회로 - Google Patents

시모스를 이용한 스탠다드로직 입력회로 Download PDF

Info

Publication number
KR890007506A
KR890007506A KR870011966A KR870011966A KR890007506A KR 890007506 A KR890007506 A KR 890007506A KR 870011966 A KR870011966 A KR 870011966A KR 870011966 A KR870011966 A KR 870011966A KR 890007506 A KR890007506 A KR 890007506A
Authority
KR
South Korea
Prior art keywords
cmos
standard logic
input circuit
circuit
pull
Prior art date
Application number
KR870011966A
Other languages
English (en)
Other versions
KR910000191B1 (ko
Inventor
장득수
류근장
이동환
Original Assignee
강진구
삼성반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성반도체통신 주식회사 filed Critical 강진구
Priority to KR1019870011966A priority Critical patent/KR910000191B1/ko
Publication of KR890007506A publication Critical patent/KR890007506A/ko
Application granted granted Critical
Publication of KR910000191B1 publication Critical patent/KR910000191B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)

Abstract

내용 없음

Description

시모스를 이용한 스탠다드 로직 입력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명의 입력회로에 의한 스탠다드 로직을 보인 블록도.
제7ad도는 본 발명의 입력회로에 의한 스탠다드 로직의 실시예를 보인 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 레벨 안정화 회로 20 : 입력 보호회로
30 : 스탠다드 로직의 내부회로 40 : 출력단
T4, T5: 트랜지스터 R3, R4: 저항

Claims (3)

  1. 입력 보호회로(20), 내부로직(30) 및 출력단(40)으로 구성된 시모스 스탠다드 로직에 있어서, 입력 보호회로(20)와, 입력핀 사이에 시모스 스탠다드로직의 레벨안정화회로(10)를 연결하는 것을 특징으로 하는 시모스 입력회로.
  2. 제1항에 있어서, 레벨 안정화회로(10)로 풀업 및 풀다운 트랜지스터(T4, T5)를 사용하는 것을 특징으로 하는 시모스 입력회로.
  3. 제1항에 있어서, 레벨안정화회로(10)로 풀업 및 풀다운 저항(R3, R4)를 사용하는 것을 특징으로 하는 시모스 입력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870011966A 1987-10-28 1987-10-28 시모스를 이용한 스탠다드 로직 입력회로 KR910000191B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870011966A KR910000191B1 (ko) 1987-10-28 1987-10-28 시모스를 이용한 스탠다드 로직 입력회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870011966A KR910000191B1 (ko) 1987-10-28 1987-10-28 시모스를 이용한 스탠다드 로직 입력회로

Publications (2)

Publication Number Publication Date
KR890007506A true KR890007506A (ko) 1989-06-20
KR910000191B1 KR910000191B1 (ko) 1991-01-21

Family

ID=19265509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870011966A KR910000191B1 (ko) 1987-10-28 1987-10-28 시모스를 이용한 스탠다드 로직 입력회로

Country Status (1)

Country Link
KR (1) KR910000191B1 (ko)

Also Published As

Publication number Publication date
KR910000191B1 (ko) 1991-01-21

Similar Documents

Publication Publication Date Title
KR880001110A (ko) 저잡음 고출력 버퍼회로
KR910019343A (ko) 입력회로
KR850008017A (ko) Cmos 입출력회로
KR940010530A (ko) 에미터 결합 로직(ECL)-바이폴라 상보형 금속 산화물 반도체(BiCMOS)/상보형금속 산화물 반도체(CMOS) 트랜슬레이터
KR830009695A (ko) 중재회로
KR880008536A (ko) 반도체 논리회로
KR860000719A (ko) 상보형(相補型)Bi-MIS 게이트회로
KR880012004A (ko) 반도체회로
KR910016077A (ko) 반도체집적회로
KR900013720A (ko) 프로그래머블 논리회로
KR840000114A (ko) 위상 비교기
KR920001523A (ko) 검출 회로를 포함하는 반도체 집적회로
KR890007506A (ko) 시모스를 이용한 스탠다드로직 입력회로
KR880005743A (ko) 비교기
KR890003130A (ko) 전압 레벨 변환기
KR910010705A (ko) 반도체집적회로
KR910015123A (ko) Ecl논리회로
KR920008758A (ko) 파워-온 리세트회로
KR900008808A (ko) 전자식 전화기 셋트
KR860001360Y1 (ko) 트리거플립플롭회로
KR890011170A (ko) 바이씨 모스 인버터 회로
KR920011078A (ko) 래치 회로
KR970055542A (ko) 앤드게이트회로
KR890015500A (ko) 집적화용 지연회로
KR890011204A (ko) 지연회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

Free format text: TRIAL NUMBER: 1990201001352; APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 17

EXPY Expiration of term