KR890001154A - 계층적 플로어플래너(hierarchical floorplanner) - Google Patents

계층적 플로어플래너(hierarchical floorplanner) Download PDF

Info

Publication number
KR890001154A
KR890001154A KR1019880006754A KR880006754A KR890001154A KR 890001154 A KR890001154 A KR 890001154A KR 1019880006754 A KR1019880006754 A KR 1019880006754A KR 880006754 A KR880006754 A KR 880006754A KR 890001154 A KR890001154 A KR 890001154A
Authority
KR
South Korea
Prior art keywords
integrated circuit
level
features
pings
parent
Prior art date
Application number
KR1019880006754A
Other languages
English (en)
Inventor
모다레스 호세인
라암 수잔
라이 지운-하오
Original Assignee
원본미기재
엘 에스 아이 로직 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 엘 에스 아이 로직 코포레이션 filed Critical 원본미기재
Publication of KR890001154A publication Critical patent/KR890001154A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

계층적 플로어플래너(hierarchical floorplanner)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 바람직한 구체적 예의 기본 시스템 아키텍처를 도시한 것이며,
제 3 도는 본 시스템이 계층내의 임의의 그 평션들간의 기대 연결수를 결정하는 방법을 도시한 것이고,

Claims (15)

  1. 집적회로상에 핑션들을 배치하는 방법에 있어서, 집적회로는 N레벨의 핑션들로 된 계층으로 이루어지며, 여기서, N 은 집적회로내에서 핑션낼리티의 계층적 레벨수를 나타내는 정수(N>1)이며, 레벨들 중 제 1 레벨은 전체 집적회로를 나타내며, 및 여기서 n 은 계츨내에서 어느 특정 핑션의 레벨을 나타내는 정수 (1<n<N)이며, 계층은 계층은 다수의 제(n +1) 레벨 핑션들 (칠드런핑션들, 그 각각은 차일드 핑션임)로서 적어도 하나의 제n 레벨핑션(페이런트 렁션)을 정의하며, 각 차일드 핑션 (항상 페이런트 핑션은 아닌) 은 터미널 핑션이며, 각 터이널 핑션은 적어도 하나의 네트에 의해 적오도 하나의 다른 터미널 핑션에 연결되며, 각 네트는 다수의 상호 연결 되는 터미널 핑션들로 정의되며, 계층의 모든 N 레벨들을 통하여 핑션들간의 연결수를추정하고, 및 추정 된 연결수를 기초로 하여 계층내의 각 제n 레벨 핑션의 집적회로 상에서의 위치를 결정하는 단계들로 이루어진 것을 특징으로하는 집적회로상에 핑션들을 배치하는 방법.
  2. 제 1 항에 있어서, 계층의 모든 N 레벨들을 통한 핑션들간의 연결수를 추정하는 단계는, 터미널 핑션들의 쌍들의 순열총수로, 터미널 핑션들간의최소 연결수를 나누어서, 각 네트에의해 연결되는 터미널 핑션들간의 연결의 기대값을 정하고 및 비 터미널 핑션의 터미널 오프스프링과 다른 핑션들의 터미널 오프스프링간의 연결 의 기대값을 합하여서, 계층내의 각각의 비 터미널 핑션과 다른 다른 핑션들간의 연결의 기대값을 정하는 단계들로 이루어진 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 계층내에서 각 제(n) 레벨 핑션의집적회로상에 서의 위치를 결정하는 단계는, 차일드 핑션이 그 페어런트 핑션에의해 점유된 집적 회로의 영역내에 배치되도록, 계층내에서 각 차일드 핑션의집적회로 상에서의 위치를 결정하는 단계로 이루어진 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 계층내에서 각각의 제(n) 레벨 핑션의 집적 회로상에서의 위치를 결정하는 단계는, 추정연결수를 기초로 하여 페어런트 내에서 서로에 대해서 제2레벨 칠드런 핑션들의 위치 둘 다를 기초로 하여 페어런트 내에서 서로에 대해 제 n 레벨 칠드런 위치를 결정하고, 및 추정 연결수 및 페어런트 내에서 서로에대한, 제(K)레벨 칠드런 핑션들의 위치 둘 다를 기초로 하여 페어런트 내에서 서로에 대해 제n 레벨 칠드런 핑션(n>3)의 위치를 결정하는 것을 포함하여, 페어런트 내에서 서로에 대해 제n 레벨 칠드런 핑션 들의 위치를 결정하는 단계로 이루어진 것을 특징으로하는 방법.
  5. 제 4 항에 있어서, 그 페어런트 내에서 서로에 대해 제 (n) 레벨 칠드런 핑션들의 위치를 결정하는 단계는, 칠드런 핑션들을 2 그룹으로 분할하고, 다른 것에 대해 2그룹 각각의 집적회로 상에서의 위치를결정하고, 및 각 2그룹의 핑션들을 2그룹으로 연속적으로 분할 하여, 그룹을 각각이 정확하게 하나의 핑션을 포함할 때까지, 다른 그룹들에 대해 각각의 2그룹의 집적회로 상에서의 위치를 결정하는 단계들로 이루어진 것을 특징으로 하는 방법.
  6. 제 5 항에 있어서, 칠드런 핑션들을 2개의 그룹으로 분할하고, 다른 그룹들에 대해 2그룹 각각의 집적 회로상에서의 위치를 결정하는 단계들은, 각각의 영역들이 다른 영역들의 위, 아래, 왼쪽이거나 또는 오른쪽에 있고, 각각의 2영역은 2그룹의 핑션들 중 하나로 이루어지도록 페어런트 핑션을 2영역으러 나누고, 2그룹간의 핑션들의 다수의 가능한 순열에 대아혀, 2그룹중 한 그룹내의 핑션들의 영역의 합과, 2그룹중 라른 그룹 내의 핑션들의 영역의 합간의 차이의 절대값은, 양 그룹들 내의 핑션들의 영역의 합(비면적)으로 나누어서 계산하고, 추정연결수를 사용하여, 2그룹중 한 그룹내의 핑션들과, 2그룹중 다른 그룹내의 핑션들이거나, 또는 2그룹중어느 그룹내가 아닌, 2그룹중 다른 그룹이지만 2영역을 분리하는 선의 동일측상의 핑션들간의 연결수를 계산하고, 비면적 차이와 핑션들간의 연결수의 최고 합계를 산출하는 2그룹간의 핑션들의 순열을 선택하여, 다른 그룹에 대해 각각의 2그룹의 집적회로상에서의 위치를 결정하는 단계들로 이루어진 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 계층내에서 제(N) 레벨 핑션의 집적회로 상에서의 위치를 결정하는 단계는 각 터미널 핑션의 하나 이상의 가능한 형상들을 나타내는 형상 핑션을 정하고, 칠드런 핑션들의 형상 핑션들을 결합하여 각 페어런트 핑션의 형상핑션을 결정하여서, 집적회로의 형상핑션을 결정하고, 및 집적회로의 형상을 선택하여, 집적회로상의 각 핑션의형상을 결정하는단계들로 이루어진 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서, 칠드런 핑션들의 형상핑션들을 결합하여 각 페어런트 핑션의형상핑션을 결정하는 단계는, 다른 차일드 핑션들에 대한 각 차일드 핑션의 위치가 다른 차일드 핑션의 위, 아래, 왼쪽이거나, 또는 오른쪽인지를 결정하고, 칠드런 핑션들의 X좌표들에 해당하는각각의 X좌표에 대하여, 각각의 칠들런 핑션들의 Y 좌표들의 합을 계산하여, 다른 차일드 핑션위이거나 또는 아래에 있는 각각의 차일드 핑션들에 대하여 페어런트의 형상핑션의 X 및 Y 좌표들을 결정하고, 및 칠드런 핑션들의 Y 좌표들에 해당하는 각각의 Y좌표에 대해, 각각의 칠드런 핑션들의 X좌표들의 합을 계산하여, 다른 차일드 핑션 좌측이거나 또는 우측에 있는 각각의 차일드 핑션에 대하여 페어런트의 형성 핑션의 X 및 Y 좌표들을 결정하는 단계들로 이루어진 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 계층내에서 각각의 제(n)레벨 핑션의 집적 회로상에서의 위치를 결정하는 단계는, 추정연결수를 기초로 하여, 페어런트 내에서 서로에 대하여 제2레벨 칠드런 팽션들의 위치를 결정하고, 및 추적연결수 및, 페어런트 내에서 서로에 대한, 제(K) 레벨 칠드런 핑션들 (K<n)의 위치 둘 다를 기초로하여, 페어런트 내에서 서로에 대해 제n 레벨 칠드런 핑션들 (n>3)의 위치를결정하는 것을 포함하여, 페어런트 내에서 서로에 대해 제(n)레벨핑션들의 위치를 결정하고, 및 각 터미널 핑션의 하나이상의 가능한 형상 들을 나타내는 형상핑션을 정하고, 칠드런 핑션들의 형상핑션들을 결합하여 각 페어런트 핑션들의 형상 핑션을 결정하여서, 집적회로의 형상 핑션을 결정하고, 및 집적회로의 형상을 선택하여, 집적회로 상의 각 핑션의 형상을 결정하는 것을 포함하여, 페어런트 내에서의 서로에 대한 제(n) 레벨 핑션들의 위치를 집적회로상에서의 정확한 위치들로 변환 시키는 단계들로 이루어진 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서, 계층내에서 각각의 제(n) 레벨 핑션의 집적회로 상에서의 위치를 결정하는 단계는 또한, 집적회로 상에서 핑션을 다른 핑션들에 연결하는 데 필요한 루팅영역을 추정하여, 각 핑션에 의해 점유 되는 영역에 할당하고, 및 각 핑션에 의해 점유되는 영역에 할당된 루팅여역을 고려하여, 페어런트 내에서의 서로에 대한 제(n) 레벨 핑션들의 위치들을 집적회로 상에서의 정확한 위치를 변환시키는 단계를 반복하는 단계들로 이루어진 것을 특징으로 하는 방법.
  11. 집적회로의 제(n) 레벨 핑션들에 의해 점유되는 영역을추정하는 방법에 있어서, 집적회로는 N 레벨의 핑션들로 된 계층으로 이루어진며, 여기서 N 은 집적회로 내에서의 핑션낼리티의 계들의 레벨수를 나타내는 정수(N>1) 이며, 레벨들 중에서 제 1 레벨은 전체 집적회로를 나타내며, 및 여기서, n은 계층내에서 어느 특정 핑션의 레벨을 나타내는 정수(N<N)이며, 계층은 다수의 제(n+1) 레벨 핑션들 (칠드런 핑션들, 그 각각은 차일드 핑션임)로서 적어도 하나의 제n 레벨 핑션(페어런트 핑션)을 정의하며, 각 차일드 핑션(항상 페어런트 핑션이 아닌)은 터미널 핑션이며, 각 터미널 핑션은 적오도 하나의 네트에 의해 적어도 하나의 다른 터미널 핑션에 연결되며, 각 네트는 다수의 상호 연결되는 터미널 핑션들로 정의 되며, 마크로셀들을 상호 연결하는 데 필요한 트잭의 수를 추정하고, 및 마크로셀에 의해 점유되는 영역들의 합에, 트랙수와알려진 평균트랙의 넓이의 적(積)을 더하여, 마크로셀들의 터미널 핑션의 영역을 결정하는 것을 포함하여, 집합적 레이아웃 (마크로 셀들)이 분류되지 않은 작은 셀들로이루어진 각 터미널 핑션의 영역을 추정하고, 및 핑션들간의 연결들을 추정하는데 필요한 집적회로의 전체영역의 비율을 추정하는 데 필요한 집적회로의 전체영역의 비율을 추정하고, 및 각각의 칠드런 핑션들의 영역들을 합하고, 그 합계를 전술한 비율로 곱하여, 각 페어런트 핑션에 균등하게 사용영역을 분배하는 것을 포함하여, 터미널 핑션이 아닌 각 핑션의 영역을 추정하는 단계들로 이루어진 것을 특징으로 하는 집적회로의 제n 레벨 핑션들에 의해 점유되는 영역을 추정하는 방법.
  12. 제 11 항에 있어서, 마크로셀들을 상호 연결하는 데 필요한 트레수를 측정 하는 단계는, 마크로셀들에 의해 점유되는 영역들의 합??르 제 1 상수 값으로 제곱하고, 및 그 제곱한 합을 제 2 상수 값으로 곱하는 단계들로 이루어진 것을 특징으로 하는 방법.
  13. 집적회로상에 핑션들을 배치하기 위한 시스템에 있어서, 집적회로는 N 레벨들의 핑션들로 된 계층으로 이루어지며, 여기서, N 은 집적회로 내에서의 핑션낼리티의 계층적 레벨수를 나타내는 정수(1N<n<N)이며, 레벨들 중 제 1레벨은 전체 집적회로를 나타내며, 및 여기서, n은 계층내에서 어느 특정핑션의 레벨을 나타내는 정수(1<N) 이며, 계층은 다수의 (n+1) 레벨 핑션들 (칠드런 핑션들, 그 각각은 차일드 핑션임)로서 적어도 하나의 제n 레벨 핑션 (페어런트 핑션)을 정의하며, 각 차일드 핑션(항상 페어런트 렁션이 아닌)은 터미널 핑션이며, 각 터미널 핑션은 적어도 하나의 네트에 의해 적어도 하나의 다른 터이널 핑션에 연결되며, 각 네트는 다수의 상호 연결되는 터미널 핑션들로 정의되며, 페어런트 내에서 서로에대하여, 제 n레벨 칠드런 핑션들(n>2)의 집적회로상에서의 위치를 정하기 위한 수단, 및 제n레벨 칠드런 핑션들의 형상을 결정하기위한 수단을 포함하는 것을 특징으로하는 집적회로상에 핑션들을 배치하기 위한 시스템.
  14. 제 13 항에 있어서, 제n 레벨 칠드런 핑션들은 상호 연결하는데 필요한 추가적인 영역을 계산하기 위한 수단, 및 추가적인 영역을 기초로 하여, 제n 레벨 칠드런 핑션들의 형상을 재결정하기 위한 수단을 또한 포함하는 것을 특징으로 하는 시스템.
  15. 제13항에 있어서, 제 n 레벨 핑션들의 집적회로 상에서의 위치를 디스플레이하기위한 수단을 또한 포함하는 것을 특징으로 하는 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880006754A 1987-06-02 1988-06-02 계층적 플로어플래너(hierarchical floorplanner) KR890001154A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/057,843 US4918614A (en) 1987-06-02 1987-06-02 Hierarchical floorplanner
US07/057,843 1987-06-02

Publications (1)

Publication Number Publication Date
KR890001154A true KR890001154A (ko) 1989-03-18

Family

ID=22013072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880006754A KR890001154A (ko) 1987-06-02 1988-06-02 계층적 플로어플래너(hierarchical floorplanner)

Country Status (5)

Country Link
US (1) US4918614A (ko)
EP (1) EP0294188B1 (ko)
JP (1) JP2724317B2 (ko)
KR (1) KR890001154A (ko)
DE (1) DE3856234T2 (ko)

Families Citing this family (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2535976B2 (ja) * 1987-11-17 1996-09-18 株式会社日立製作所 形態接続構成自動作成システム
US5140526A (en) * 1989-01-06 1992-08-18 Minc Incorporated Partitioning of Boolean logic equations into physical logic devices
JPH02206149A (ja) * 1989-02-06 1990-08-15 Hitachi Ltd 電気的制約を考慮した信号線端子割付方式
US5175693A (en) * 1989-06-01 1992-12-29 Kabushiki Kaisha Toshiba Method of designing semiconductor integrated circuit device
US5113352A (en) * 1989-06-20 1992-05-12 Digital Equipment Corporation Integrating the logical and physical design of electronically linked objects
US5251147A (en) * 1989-06-20 1993-10-05 Digital Equipment Corporation Minimizing the interconnection cost of electronically linked objects
JP2831703B2 (ja) * 1989-06-23 1998-12-02 株式会社東芝 自動フロアプラン演算装置
US5309371A (en) * 1989-06-28 1994-05-03 Kawasaki Steel Corporation Method of and apparatus for designing circuit block layout in integrated circuit
EP0431532B1 (en) * 1989-12-04 2001-04-18 Matsushita Electric Industrial Co., Ltd. Placement optimization system aided by CAD
US5128871A (en) * 1990-03-07 1992-07-07 Advanced Micro Devices, Inc. Apparatus and method for allocation of resoures in programmable logic devices
US5220512A (en) * 1990-04-19 1993-06-15 Lsi Logic Corporation System for simultaneous, interactive presentation of electronic circuit diagrams and simulation data
US5572436A (en) * 1990-04-06 1996-11-05 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design
US5623418A (en) * 1990-04-06 1997-04-22 Lsi Logic Corporation System and method for creating and validating structural description of electronic system
US5541849A (en) * 1990-04-06 1996-07-30 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of timing parameters
US5544067A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
US5553002A (en) * 1990-04-06 1996-09-03 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface
US5598344A (en) * 1990-04-06 1997-01-28 Lsi Logic Corporation Method and system for creating, validating, and scaling structural description of electronic device
US5557531A (en) * 1990-04-06 1996-09-17 Lsi Logic Corporation Method and system for creating and validating low level structural description of electronic design from higher level, behavior-oriented description, including estimating power dissipation of physical implementation
US5555201A (en) * 1990-04-06 1996-09-10 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information
US5222030A (en) * 1990-04-06 1993-06-22 Lsi Logic Corporation Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic specifications and descriptions thereof
US5572437A (en) * 1990-04-06 1996-11-05 Lsi Logic Corporation Method and system for creating and verifying structural logic model of electronic design from behavioral description, including generation of logic and timing models
US5867399A (en) * 1990-04-06 1999-02-02 Lsi Logic Corporation System and method for creating and validating structural description of electronic system from higher-level and behavior-oriented description
US5544066A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of low-level design constraints
US5870308A (en) * 1990-04-06 1999-02-09 Lsi Logic Corporation Method and system for creating and validating low-level description of electronic design
US5262959A (en) * 1990-12-07 1993-11-16 Hewlett-Packard Co. Representation and processing of hierarchical block designs
US5208759A (en) * 1990-12-13 1993-05-04 Vlsi Technology, Inc. Method for placement of circuit components in an integrated circuit
JP2612967B2 (ja) * 1991-01-18 1997-05-21 松下電器産業株式会社 網図自動生成方法及びそのシステム
JP2824482B2 (ja) * 1991-02-20 1998-11-11 富士通株式会社 ２分決定グラフの変数順決定方式
US5355317A (en) * 1991-02-26 1994-10-11 Texas Instruments Incorporated Method and apparatus for system design
JPH06187384A (ja) * 1991-02-26 1994-07-08 Texas Instr Inc <Ti> 設計方法及び設計支援装置
US5500800A (en) * 1991-02-26 1996-03-19 Texas Instruments Incorporated Method and apparatus for tracking allocatable requirements
US5357440A (en) * 1991-02-26 1994-10-18 Texas Instruments Incorporated Method and apparatus for aiding system design
JP2720629B2 (ja) * 1991-04-26 1998-03-04 日本電気株式会社 集積回路のレイアウトシステム
US5341308A (en) * 1991-05-17 1994-08-23 Altera Corporation Methods for allocating circuit elements between circuit groups
US5485396A (en) * 1991-06-28 1996-01-16 Vlsi Technology, Inc. Symbolic routing guidance for wire networks in VLSI circuits
US5471398A (en) * 1991-07-01 1995-11-28 Texas Instruments Incorporated MTOL software tool for converting an RTL behavioral model into layout information comprising bounding boxes and an associated interconnect netlist
JP2995963B2 (ja) * 1991-10-11 1999-12-27 富士ゼロックス株式会社 階層的回路データベース最適化装置及び階層的回路データベース最適化方法
JP2601586B2 (ja) * 1991-10-15 1997-04-16 富士通株式会社 配置要素の配置配線方法
US5553001A (en) * 1991-10-30 1996-09-03 Xilinx, Inc. Method for optimizing resource allocation starting from a high level
US5450331A (en) * 1992-01-24 1995-09-12 Vlsi Technology, Inc. Method for verifying circuit layout design
US5398195A (en) * 1992-02-21 1995-03-14 International Business Machines Corporation Method and system for providing a non-rectangular floor plan
US5377125A (en) * 1992-02-28 1994-12-27 Vlsi Technology, Inc. Improved pad ring router
US5526517A (en) * 1992-05-15 1996-06-11 Lsi Logic Corporation Concurrently operating design tools in an electronic computer aided design system
US5340772A (en) * 1992-07-17 1994-08-23 Lsi Logic Corporation Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die
US5532934A (en) * 1992-07-17 1996-07-02 Lsi Logic Corporation Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions
US5311443A (en) * 1992-08-13 1994-05-10 Motorola Inc. Rule based floorplanner
JP2739013B2 (ja) * 1992-09-01 1998-04-08 三菱電機株式会社 論理合成装置
JPH06196563A (ja) * 1992-09-29 1994-07-15 Internatl Business Mach Corp <Ibm> Ｖｌｓｉの配線設計に対するコンピュータ実施可能な過密領域配線方法
US5490083A (en) * 1992-10-05 1996-02-06 Matsushita Electric Industrial Co., Ltd. Method and apparatus for classifying and evaluating logic circuit
US5666289A (en) * 1992-10-07 1997-09-09 Lsi Logic Corporation Flexible design system
US5493504A (en) * 1992-10-28 1996-02-20 Nippon Telegraph And Telephone Corporation System and method for processing logic function and fault diagnosis using binary tree representation
US5493510A (en) * 1992-11-10 1996-02-20 Kawasaki Steel Corporation Method of and apparatus for placing blocks in semiconductor integrated circuit
US5576969A (en) * 1993-03-09 1996-11-19 Nec Corporation IC comprising functional blocks for which a mask pattern is patterned according to connection and placement data
EP0696775A1 (en) * 1993-04-21 1996-02-14 Hitachi, Ltd. Computer-aided design and production system for component arrangement and pipe routing
US5566078A (en) * 1993-05-26 1996-10-15 Lsi Logic Corporation Integrated circuit cell placement using optimization-driven clustering
US5761664A (en) * 1993-06-11 1998-06-02 International Business Machines Corporation Hierarchical data model for design automation
US5561086A (en) * 1993-06-18 1996-10-01 Lsi Logic Corporation Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches
US5469366A (en) * 1993-09-20 1995-11-21 Lsi Logic Corporation Method and apparatus for determining the performance of nets of an integrated circuit design on a semiconductor design automation system
US5533148A (en) * 1993-09-30 1996-07-02 International Business Machines Corporation Method for restructuring physical design images into hierarchical data models
US5491641A (en) * 1993-10-04 1996-02-13 Lsi Logic Corporation Towards optical steiner tree routing in the presence of rectilinear obstacles
US5506788A (en) * 1994-01-13 1996-04-09 Lsi Logic Corporation Similarity-extraction force-oriented floor planner
WO1995020197A1 (en) * 1994-01-25 1995-07-27 Advantage Logic, Inc. Apparatus and method for partitioning resources for interconnections
GB9404078D0 (en) * 1994-03-03 1994-04-20 Int Computers Ltd Design automation method for digital electronic circuits
US5818726A (en) * 1994-04-18 1998-10-06 Cadence Design Systems, Inc. System and method for determining acceptable logic cell locations and generating a legal location structure
US6493658B1 (en) * 1994-04-19 2002-12-10 Lsi Logic Corporation Optimization processing for integrated circuit physical design automation system using optimally switched fitness improvement algorithms
US5495419A (en) * 1994-04-19 1996-02-27 Lsi Logic Corporation Integrated circuit physical design automation system utilizing optimization process decomposition and parallel processing
US5875117A (en) * 1994-04-19 1999-02-23 Lsi Logic Corporation Simultaneous placement and routing (SPAR) method for integrated circuit physical design automation system
US5535134A (en) * 1994-06-03 1996-07-09 International Business Machines Corporation Object placement aid
US5638288A (en) * 1994-08-24 1997-06-10 Lsi Logic Corporation Separable cells having wiring channels for routing signals between surrounding cells
US5587923A (en) * 1994-09-07 1996-12-24 Lsi Logic Corporation Method for estimating routability and congestion in a cell placement for integrated circuit chip
US5801422A (en) * 1994-11-02 1998-09-01 Lsi Logic Corporation Hexagonal SRAM architecture
US5822214A (en) * 1994-11-02 1998-10-13 Lsi Logic Corporation CAD for hexagonal architecture
US5834821A (en) * 1994-11-02 1998-11-10 Lsi Logic Corporation Triangular semiconductor "AND" gate device
US5872380A (en) * 1994-11-02 1999-02-16 Lsi Logic Corporation Hexagonal sense cell architecture
US6097073A (en) * 1994-11-02 2000-08-01 Lsi Logic Corporation Triangular semiconductor or gate
US6407434B1 (en) 1994-11-02 2002-06-18 Lsi Logic Corporation Hexagonal architecture
US5742086A (en) * 1994-11-02 1998-04-21 Lsi Logic Corporation Hexagonal DRAM array
US5889329A (en) * 1994-11-02 1999-03-30 Lsi Logic Corporation Tri-directional interconnect architecture for SRAM
US5808330A (en) * 1994-11-02 1998-09-15 Lsi Logic Corporation Polydirectional non-orthoginal three layer interconnect architecture
US5811863A (en) * 1994-11-02 1998-09-22 Lsi Logic Corporation Transistors having dynamically adjustable characteristics
US5864165A (en) * 1994-11-02 1999-01-26 Lsi Logic Corporation Triangular semiconductor NAND gate
US5789770A (en) * 1994-11-02 1998-08-04 Lsi Logic Corporation Hexagonal architecture with triangular shaped cells
US5973376A (en) * 1994-11-02 1999-10-26 Lsi Logic Corporation Architecture having diamond shaped or parallelogram shaped cells
US5777360A (en) * 1994-11-02 1998-07-07 Lsi Logic Corporation Hexagonal field programmable gate array architecture
US5629857A (en) * 1994-11-15 1997-05-13 International Business Machines Corporation Method and system for indicating a status of a circuit design
AU4866596A (en) * 1995-02-07 1996-08-27 Silicon Valley Research, Inc. Integrated circuit layout
US5631842A (en) * 1995-03-07 1997-05-20 International Business Machines Corporation Parallel approach to chip wiring
US5661663A (en) * 1995-03-24 1997-08-26 Lsi Logic Corporation Physical design automation system and method using hierarchical clusterization and placement improvement based on complete re-placement of cell clusters
US5696693A (en) * 1995-03-31 1997-12-09 Unisys Corporation Method for placing logic functions and cells in a logic design using floor planning by analogy
US5898595A (en) * 1995-05-26 1999-04-27 Lsi Logic Corporation Automated generation of megacells in an integrated circuit design system
US5659717A (en) * 1995-07-31 1997-08-19 Altera Corporation Methods for partitioning circuits in order to allocate elements among multiple circuit groups
US5764954A (en) * 1995-08-23 1998-06-09 International Business Machines Corporation Method and system for optimizing a critical path in a field programmable gate array configuration
US5757657A (en) * 1996-02-07 1998-05-26 International Business Machines Corporation Adaptive incremental placement of circuits on VLSI chip
US5787009A (en) * 1996-02-20 1998-07-28 Altera Corporation Methods for allocating circuit design portions among physical circuit portions
US5729466A (en) * 1996-04-03 1998-03-17 Cadence Design Systems, Inc. Optimization multiple performance criteria by simulating the behavior of a constraint graph expanded by subgraphs derived from PWL convex cost functions
US5663891A (en) * 1996-04-03 1997-09-02 Cadence Design Systems, Inc. Optimization of multiple performance criteria of integrated circuits by expanding a constraint graph with subgraphs derived from multiple PWL convex cost functions
US5731985A (en) * 1996-04-23 1998-03-24 International Business Machines Corporation Chip sizing for hierarchical designs
US5777383A (en) * 1996-05-09 1998-07-07 Lsi Logic Corporation Semiconductor chip package with interconnect layers and routing and testing methods
US5818729A (en) * 1996-05-23 1998-10-06 Synopsys, Inc. Method and system for placing cells using quadratic placement and a spanning tree model
US5870312A (en) * 1996-06-28 1999-02-09 Lsi Logic Corporation Advanced modular cell placement system with dispersion-driven levelizing system
US5831863A (en) * 1996-06-28 1998-11-03 Lsi Logic Corporation Advanced modular cell placement system with wire length driven affinity system
US5963455A (en) * 1996-06-28 1999-10-05 Lsi Logic Corporation Advanced modular cell placement system with functional sieve optimization technique
US6067409A (en) * 1996-06-28 2000-05-23 Lsi Logic Corporation Advanced modular cell placement system
US5870311A (en) * 1996-06-28 1999-02-09 Lsi Logic Corporation Advanced modular cell placement system with fast procedure for finding a levelizing cut point
US5872718A (en) * 1996-06-28 1999-02-16 Lsi Logic Corporation Advanced modular cell placement system
US6030110A (en) * 1996-06-28 2000-02-29 Lsi Logic Corporation Advanced modular cell placement system with median control and increase in resolution
US5844811A (en) * 1996-06-28 1998-12-01 Lsi Logic Corporation Advanced modular cell placement system with universal affinity driven discrete placement optimization
US5812740A (en) * 1996-06-28 1998-09-22 Lsi Logic Corporation Advanced modular cell placement system with neighborhood system driven optimization
US6026223A (en) * 1996-06-28 2000-02-15 Scepanovic; Ranko Advanced modular cell placement system with overlap remover with minimal noise
US6085032A (en) * 1996-06-28 2000-07-04 Lsi Logic Corporation Advanced modular cell placement system with sinusoidal optimization
US5867398A (en) * 1996-06-28 1999-02-02 Lsi Logic Corporation Advanced modular cell placement system with density driven capacity penalty system
US5892688A (en) * 1996-06-28 1999-04-06 Lsi Logic Corporation Advanced modular cell placement system with iterative one dimensional preplacement optimization
US5835381A (en) * 1996-06-28 1998-11-10 Lsi Logic Corporation Advanced modular cell placement system with minimizing maximal cut driven affinity system
US5914888A (en) * 1996-06-28 1999-06-22 Lsi Logic Corporation Advanced modular cell placement system with coarse overflow remover
US5808899A (en) * 1996-06-28 1998-09-15 Lsi Logic Corporation Advanced modular cell placement system with cell placement crystallization
US6026220A (en) * 1996-11-19 2000-02-15 Unisys Corporation Method and apparatus for incremntally optimizing a circuit design
US5960184A (en) * 1996-11-19 1999-09-28 Unisys Corporation Method and apparatus for providing optimization parameters to a logic optimizer tool
US5956256A (en) * 1996-11-19 1999-09-21 Unisys Corporation Method and apparatus for optimizing a circuit design having multi-paths therein
US5864487A (en) * 1996-11-19 1999-01-26 Unisys Corporation Method and apparatus for identifying gated clocks within a circuit design using a standard optimization tool
US5980092A (en) * 1996-11-19 1999-11-09 Unisys Corporation Method and apparatus for optimizing a gated clock structure using a standard optimization tool
US5980093A (en) * 1996-12-04 1999-11-09 Lsi Logic Corporation Integrated circuit layout routing using multiprocessing
US5802075A (en) * 1997-01-16 1998-09-01 Unisys Corporation Distributed test pattern generation
US5912820A (en) * 1997-01-22 1999-06-15 Unisys Corporation Method and apparatus for distributing a clock tree within a hierarchical circuit design
US6516456B1 (en) 1997-01-27 2003-02-04 Unisys Corporation Method and apparatus for selectively viewing nets within a database editor tool
US6701289B1 (en) 1997-01-27 2004-03-02 Unisys Corporation Method and apparatus for using a placement tool to manipulate cell substitution lists
US6684376B1 (en) 1997-01-27 2004-01-27 Unisys Corporation Method and apparatus for selecting components within a circuit design database
US6910200B1 (en) 1997-01-27 2005-06-21 Unisys Corporation Method and apparatus for associating selected circuit instances and for performing a group operation thereon
US7076410B1 (en) 1997-01-27 2006-07-11 Unisys Corporation Method and apparatus for efficiently viewing a number of selected components using a database editor tool
US6708144B1 (en) 1997-01-27 2004-03-16 Unisys Corporation Spreadsheet driven I/O buffer synthesis process
US6754879B1 (en) 1997-01-27 2004-06-22 Unisys Corporation Method and apparatus for providing modularity to a behavioral description of a circuit design
US6718520B1 (en) 1997-01-27 2004-04-06 Unisys Corporation Method and apparatus for selectively providing hierarchy to a circuit design
US5819258A (en) * 1997-03-07 1998-10-06 Digital Equipment Corporation Method and apparatus for automatically generating hierarchical categories from large document collections
JPH10326835A (ja) * 1997-05-26 1998-12-08 Oki Electric Ind Co Ltd Ｌｓｉレイアウト方法
US6378114B1 (en) * 1997-07-01 2002-04-23 Synopsys, Inc. Method for the physical placement of an integrated circuit adaptive to netlist changes
US6519749B1 (en) * 1998-01-09 2003-02-11 Silicon Perspective Corporation Integrated circuit partitioning placement and routing system
US6243851B1 (en) 1998-03-27 2001-06-05 Xilinx, Inc. Heterogeneous method for determining module placement in FPGAs
US6237129B1 (en) 1998-03-27 2001-05-22 Xilinx, Inc. Method for constraining circuit element positions in structured layouts
US6292925B1 (en) 1998-03-27 2001-09-18 Xilinx, Inc. Context-sensitive self implementing modules
US6260182B1 (en) * 1998-03-27 2001-07-10 Xilinx, Inc. Method for specifying routing in a logic module by direct module communication
US6430732B1 (en) 1998-03-27 2002-08-06 Xilinx, Inc. Method for structured layout in a hardware description language
US6477687B1 (en) * 1998-06-01 2002-11-05 Nvidia U.S. Investment Company Method of embedding RAMS and other macrocells in the core of an integrated circuit chip
US6256768B1 (en) 1998-11-03 2001-07-03 Silicon Perspective Corporation Amoeba display for hierarchical layout
JP2000231581A (ja) * 1999-02-12 2000-08-22 Hitachi Ltd 情報処理装置、情報処理システム及び記憶媒体
US6308309B1 (en) 1999-08-13 2001-10-23 Xilinx, Inc. Place-holding library elements for defining routing paths
US6625787B1 (en) 1999-08-13 2003-09-23 Xilinx, Inc. Method and apparatus for timing management in a converted design
AU2022301A (en) * 1999-12-30 2001-07-16 Shlomo Shkolnik Multidisciplinary project integration system
US6633879B1 (en) * 2000-01-04 2003-10-14 International Business Machines Corporation Method and system for optimizing direct tables and trees
US6493855B1 (en) * 2000-02-18 2002-12-10 Hewlett-Packard Company Flexible cache architecture using modular arrays
US6546532B1 (en) 2000-06-20 2003-04-08 Unisys Corporation Method and apparatus for traversing and placing cells using a placement tool
US6889370B1 (en) 2000-06-20 2005-05-03 Unisys Corporation Method and apparatus for selecting and aligning cells using a placement tool
US6487706B1 (en) * 2000-08-30 2002-11-26 International Business Machines Corporation Contract methodology for concurrent hierarchical design
US6567967B2 (en) 2000-09-06 2003-05-20 Monterey Design Systems, Inc. Method for designing large standard-cell base integrated circuits
JP4083965B2 (ja) * 2000-09-27 2008-04-30 株式会社東芝 半導体集積回路の設計パターンのデータ処理方法、及びデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体
US7065727B2 (en) * 2001-04-25 2006-06-20 Barcelona Design, Inc. Optimal simultaneous design and floorplanning of integrated circuit
US6588000B2 (en) * 2001-08-09 2003-07-01 International Business Machines Corporation Method of partitioning large transistor design to facilitate transistor level timing
US6757878B2 (en) * 2001-12-31 2004-06-29 Intel Corporation Method and apparatus for layout synthesis of regular structures using relative placement
US6877148B1 (en) 2002-04-07 2005-04-05 Barcelona Design, Inc. Method and apparatus for routing an integrated circuit
US20030208738A1 (en) * 2002-04-24 2003-11-06 Yu-Ming Hsu Design method for full chip element on memory
US6944832B2 (en) * 2002-06-20 2005-09-13 The Boeing Company System design using part roles
US7197734B1 (en) * 2002-07-12 2007-03-27 Altera Corporation Method and apparatus for designing systems using logic regions
GB2393533A (en) * 2002-09-27 2004-03-31 Zuken Ltd Routing of interconnected regions e.g. of electrical circuits
US6757883B1 (en) * 2002-12-11 2004-06-29 Lsi Logic Corporation Estimating free space in IC chips
US7237214B1 (en) * 2003-03-04 2007-06-26 Synplicity, Inc. Method and apparatus for circuit partitioning and trace assignment in circuit design
US7120892B1 (en) * 2004-03-03 2006-10-10 Xilinx, Inc. Process for adjusting data structures of a floorplan upon changes occurring
US7376921B2 (en) * 2006-02-17 2008-05-20 Athena Design Systems, Inc. Methods for tiling integrated circuit designs
US7657857B2 (en) * 2006-03-17 2010-02-02 Altera Corporation Performance visualization of delay in circuit design
JP4995639B2 (ja) * 2007-06-01 2012-08-08 ルネサスエレクトロニクス株式会社 半導体集積回路の設計装置および設計方法
US7681169B2 (en) 2007-08-29 2010-03-16 International Business Machines Corporation Process for managing complex pre-wired net segments in a VLSI design
US7934188B2 (en) * 2008-04-24 2011-04-26 International Business Machines Corporation Legalization of VLSI circuit placement with blockages using hierarchical row slicing
BR112012020180A2 (pt) 2010-02-16 2017-07-04 Nextteq "recipientes para fluidos com paredes hábeis de compósito"
WO2013058608A2 (ko) * 2011-10-20 2013-04-25 아주대학교산학협력단 트리맵 가시화 시스템 및 방법
US9672320B2 (en) * 2015-06-30 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit manufacturing
US10509883B2 (en) * 2016-11-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for layout generation with constrained hypergraph partitioning
US11519173B2 (en) 2021-11-10 2022-12-06 Global Bamboo Technologies, Inc. Automated MEPI design for hollow wall construction

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500963A (en) * 1982-11-29 1985-02-19 The United States Of America As Represented By The Secretary Of The Army Automatic layout program for hybrid microcircuits (HYPAR)
JPS59145541A (ja) * 1983-02-09 1984-08-21 Hitachi Ltd Ｌｓｉレイアウト処理方法
US4612618A (en) * 1983-06-10 1986-09-16 Rca Corporation Hierarchical, computerized design of integrated circuits
US4554625A (en) * 1983-06-14 1985-11-19 International Business Machines Corporation Method for generating an optimized nested arrangement of constrained rectangles
US4630219A (en) * 1983-11-23 1986-12-16 International Business Machines Corporation Element placement method
US4688072A (en) * 1984-06-29 1987-08-18 Hughes Aircraft Company Hierarchical configurable gate array

Also Published As

Publication number Publication date
JPS6480040A (en) 1989-03-24
DE3856234D1 (de) 1998-09-17
DE3856234T2 (de) 1999-01-07
JP2724317B2 (ja) 1998-03-09
US4918614A (en) 1990-04-17
EP0294188A2 (en) 1988-12-07
EP0294188B1 (en) 1998-08-12
EP0294188A3 (en) 1990-12-05

Similar Documents

Publication Publication Date Title
KR890001154A (ko) 계층적 플로어플래너(hierarchical floorplanner)
CN101702655B (zh) 网络拓扑图的布局方法和系统
CN100428253C (zh) 基于多步长迷宫算法的模拟集成电路自动布线方法
EP0248513B1 (en) Method for routing
US5081602A (en) Computer simulator for electrical connectors
KR910003517A (ko) 시스템 고장 진단용 전문가 시스템을 형성하기 위한 방법
GB1586169A (en) Display apparatus
KR910013529A (ko) 배선경로처리방법과 배선경로 처리시스템 및 반도체집적회로장치
WO1997017797A3 (en) Apparatus and method for quadtree based variable block size motion estimation
JPH05102305A (ja) 半導体集積回路の自動レイアウト方法
O'Donnell et al. A simple algorithm for generating streamflow networks for grid‐based, macroscale hydrological models
CN104573234B (zh) 一种基于ArcGIS的流域库容密度空间化方法
Chiang et al. A weighted Steiner tree-based global router with simultaneous length and density minimization
CN105138711A (zh) 一种图元索引、检测方法及装置
KR910013479A (ko) 자기-지지 마스크를 갖고있는 반도체 칩 노출용 상호 보충 패턴 구성
CN107944195B (zh) 一种复杂推移式活动隔断系统轨道布局优化方法
CN109450697A (zh) 卫星组网的拓扑关系和链路信息展示方法
CN106211233A (zh) 定位终端用户运动轨迹的方法、装置及系统
Chen et al. Layer assignment for yield enhancement
Grant Combining proximity criteria with nature-of-the-spot criteria in architectural and urban design space planning problems using a computer-aided space allocation technique: A proposed technique and an example of its application
Salleh et al. Single-row transformation of complete graphs
Werner Patterns of drainage areas with random topology
Hempel Local mesh adaptation in two space dimensions
JP2562457B2 (ja) 自動配線処理方式
UST106201I4 (en) Master image chip organization technique or method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid