KR890000968A - 다이나믹 디바이더 2 - Google Patents

다이나믹 디바이더 2 Download PDF

Info

Publication number
KR890000968A
KR890000968A KR1019870006727A KR870006727A KR890000968A KR 890000968 A KR890000968 A KR 890000968A KR 1019870006727 A KR1019870006727 A KR 1019870006727A KR 870006727 A KR870006727 A KR 870006727A KR 890000968 A KR890000968 A KR 890000968A
Authority
KR
South Korea
Prior art keywords
transistor
nmos transistor
pmos transistor
output means
capacitor
Prior art date
Application number
KR1019870006727A
Other languages
English (en)
Other versions
KR890004378B1 (ko
Inventor
나상주
강정훈
김학재
Original Assignee
강진구
삼성반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성반도체통신 주식회사 filed Critical 강진구
Priority to KR1019870006727A priority Critical patent/KR890004378B1/ko
Publication of KR890000968A publication Critical patent/KR890000968A/ko
Application granted granted Critical
Publication of KR890004378B1 publication Critical patent/KR890004378B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

내용 없음

Description

다이나믹 디바이더 2
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 다이나믹 디바이더 2의 회로도.
제2도는 본 발명에 따른 다이나믹 디바이어 2의 입출력 파형도.

Claims (1)

  1. 디바이더 2 회로에 있어서, 고주파 클럭(CK)을 제1피모오스 트랜지스터(PM1)의 드레인과 제1엔모오스 트랜지스터(NM1)의 드레인 사이에 접속된 제2피모오스 트랜지스터(PM2)에 입력하여 상기 제1피모오스 트랜지스터 및 제1엔모오스 트랜지스터의 입력과 클럭신호가 "로우"의 같은 논리를 가질때 제1엔모오스 트랜지스터와 병렬로 접속된 제1캐패시터 C1를 충전하고 그 상태를 출력하는 제1출력수단과, 상기 클럭신호를 제3피모오스 트랜지스터(PM3)와 제2엔모오스 트랜지스터(NM2)에 입력하고 상기 제1출력수단의 출력을 제3엔모오스 트랜지스터(NM3)에 입력하여 상기 클럭신호와 제1출력수단의 출력이 "하이"의 같은 논리를 가질때 제2엔모오스 트랜지스터의 드레인과 제3피모오스 트랜지스터의 드레인의 접속점과 접지사이에 접속된 제2캐패시터(C2)를 방전하고 그 상태를 출력하는 제2출력수단과, 제4엔모오스 트랜지스터(NM4)에 클럭신호를 입력하고 상기 제2출력수단의 출력을 제4피모오스 트랜지스터와 제5엔모오스 트랜지스터에 입력하며 제5엔모오스 트랜지스트의 게이트와 접지사이에 프리셀신호(PS)를 입력으로하는 제6엔모오스 트랜지스터(NM6)를 접속하여 프리??신호가 "하이"에서 "로우"로 변한 다음부터 클럭신호를 이분주하여 제4피모오스 트랜지스터의 드레인과 제4엔모오스 트랜지스터의 접속점과 접지사이에 접속된 제3캐패시터(C3)를 충전하며, 제3캐패시터의 이전상태를 제1출력수단의 제1피모오스 트랜지스터와 제1엔모오스 트랜지스터로 입력함을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870006727A 1987-06-30 1987-06-30 다이나믹 디바이더 2 KR890004378B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870006727A KR890004378B1 (ko) 1987-06-30 1987-06-30 다이나믹 디바이더 2

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870006727A KR890004378B1 (ko) 1987-06-30 1987-06-30 다이나믹 디바이더 2

Publications (2)

Publication Number Publication Date
KR890000968A true KR890000968A (ko) 1989-03-17
KR890004378B1 KR890004378B1 (ko) 1989-10-31

Family

ID=19262483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870006727A KR890004378B1 (ko) 1987-06-30 1987-06-30 다이나믹 디바이더 2

Country Status (1)

Country Link
KR (1) KR890004378B1 (ko)

Also Published As

Publication number Publication date
KR890004378B1 (ko) 1989-10-31

Similar Documents

Publication Publication Date Title
KR910017773A (ko) 버퍼 회로
KR920005488A (ko) 데이타 출력버퍼
GB1523080A (en) Fet delay circuits
GB1514964A (en) Logic level difference shifting circuit
KR900005455A (ko) 레벨 변환 기능을 갖는 출력버퍼회로
KR970049573A (ko) 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로
KR950007287A (ko) 디지탈 신호 처리용 지연 회로
GB1356015A (en) Ramp generator
US4063114A (en) Dynamic divider circuit
KR890000968A (ko) 다이나믹 디바이더 2
US5701105A (en) Timer oscillation circuit with comparator clock control signal synchronized with oscillation signal
KR950010366A (ko) 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자
GB1427911A (en) Bucket brigade circuit
KR890004495A (ko) 리셋트신호 발생회로
KR910016143A (ko) 클럭신호 동기회로
KR840005634A (ko) 클럭 재생회로
KR200211288Y1 (ko) 슈미트 트리거 회로
JPS55656A (en) Complementary mos logic circuit
KR960032883A (ko) 자동 뮤팅 발생회로
KR200296045Y1 (ko) 링오실레이터
KR19990021579A (ko) 주파수 분주 장치
SU410466A1 (ko)
KR870004530A (ko) 고속 1/32 및 1/33 씨 모오스 프리스케일러 회로
JPS5669931A (en) Tristate buffer circuit
JPH0379118A (ja) クロツク発生回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010906

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee