KR870011672A - 단결정 실리콘의 디프 트렌치 에칭 - Google Patents

단결정 실리콘의 디프 트렌치 에칭 Download PDF

Info

Publication number
KR870011672A
KR870011672A KR870004854A KR870004854A KR870011672A KR 870011672 A KR870011672 A KR 870011672A KR 870004854 A KR870004854 A KR 870004854A KR 870004854 A KR870004854 A KR 870004854A KR 870011672 A KR870011672 A KR 870011672A
Authority
KR
South Korea
Prior art keywords
etching
plasma
mask
atmosphere
deep trench
Prior art date
Application number
KR870004854A
Other languages
English (en)
Other versions
KR900003804B1 (ko
Inventor
안토니 바카닉 존
셀루뮤듀 램
제이. 자코딘 랄프
쥬니어 하비 글렌 스텐저
Original Assignee
이. 유진 인니스
에어 프로덕츠 앤드 케미칼스 인코오포 레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이. 유진 인니스, 에어 프로덕츠 앤드 케미칼스 인코오포 레이티드 filed Critical 이. 유진 인니스
Publication of KR870011672A publication Critical patent/KR870011672A/ko
Application granted granted Critical
Publication of KR900003804B1 publication Critical patent/KR900003804B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/14—Treatment of the complete device, e.g. by electroforming to form a barrier
    • H01L21/145—Ageing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Gerontology & Geriatric Medicine (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • ing And Chemical Polishing (AREA)
  • Element Separation (AREA)

Abstract

내용 없음

Description

단결정 실리콘의 디프 트렌치 에칭
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 실리콘 기판에서 디프 트렌치(deep trench)를 형성할 수 있게끔 본 발명의 플라즈마 에칭 조성물이 사용되는 에칭조운에 대한 개략도
제2도는 마스크와 언더커팅과 트렌치의 보잉(bowing)을 발행시키는 종래기술에 따른 실리콘 기판기판에서의 부식패턴에 대한 단면도
제3도는 실리콘 기판과 그 위에 놓인 구멍이 뚫린 마스크를 에칭하기 전의 상태로 도시한 도면.

Claims (8)

  1. 수직측면부를 갖는 디프 트렌치를 형성하기 위해 단결정 실리콘을 구멍이 뚫린 마스크를 통해 빠르고 비등방성으로 리액티브 이온 프라즈마 에칭하기 위한 공정은
    a) 이산화 실리콘과 실리콘 나이트라이드로 구성되는 그룹중에서 선택되는 구멍이 뚫린 마스크와 단결정 실리콘을 제공하는 단계,
    b) 니트로겐 트리플루오라이드(NF3)와 카본 1원자만을 함유하는 할로플루오로카본(HFC) 화합물이 1-2NF3: 1-3HFC비율인 에칭 조운내의 분위기에 상기 기판을 노출시키는 단계,
    c) 상기 플라즈마의 이온들을 상기 마스크의 개구를 통해 단결정 실리콘 기판내로 향하게 하므로써 플라즈마 분위기를 생성하고 상기 기판을 비등방성의 리액티브 이온 에칭하는 단계를 구비하고, 상기 에칭은 500-2000와트의 전력과 1-50MHz의 주파수를 사용해서 적어도 0.1미크론/분의 빠른 속도로 실행되어, 상기 기판에 수직 깊이가 3-15미크론이고 마스크의 언더커팅 및 트렌치의 보잉이 실질적으로 전재하지 않는 디프 트렌치를 형성하게 되는 것을 특징으로 하는 실리콘의 플라즈마 에칭공정.
  2. 제1항에 있어서, 상기 할로플루오카본은 CF3Cl, CF2Cl2, CF3Br, CF3I, CF2Br2, CF2I2, CF3ClH 및 CCl2FH로 구성되는 그룹중에서 선택되는 것을 특징으로 하는 공정.
  3. 제1항에 있어서, 상기 분위기는 NF3와 CF3Cl를 구비하는 것을 특징으로 하는 공정.
  4. 제1항에 있어서, 에칭하는 동안 상기 에칭 조운은 0.1보다 크고 1.0torr까지의 압력으로 유지되는 것을 특징으로 하는 공정.
  5. 제1항에 있어서, 구멍이 뚫린 마스크는 SiO2인 것을 특징으로 하는 공정.
  6. 제1항에 있어서, 상기 에칭 조운에서의 대기유동속도는 10-100SCCM인 것을 특징으로 하는 공정.
  7. 제1항에 있어서, 상기 에칭 조운은 15-25℃의 온도를 유지하는 이격된 전극들을 포함하는 것을 특징으로 하는 공정.
  8. 제1항에 있어서, 상기 분위기는 아르곤, 크립톤, 헬륨 또는 네온으로 구성되는 그룹 중에서 선택된 희석 개스를 포함하는 것을 특징으로 하는 공정.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870004854A 1986-05-16 1987-05-16 단결정 실리콘의 디프 트렌치 에칭 KR900003804B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US86417786A 1986-05-16 1986-05-16
US864,177 1986-05-16
US864177 1986-05-16

Publications (2)

Publication Number Publication Date
KR870011672A true KR870011672A (ko) 1987-12-26
KR900003804B1 KR900003804B1 (ko) 1990-05-31

Family

ID=25342688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870004854A KR900003804B1 (ko) 1986-05-16 1987-05-16 단결정 실리콘의 디프 트렌치 에칭

Country Status (5)

Country Link
EP (1) EP0246514A3 (ko)
JP (1) JPS6333586A (ko)
KR (1) KR900003804B1 (ko)
BR (1) BR8702442A (ko)
ZA (1) ZA873465B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3752259T2 (de) * 1986-12-19 1999-10-14 Applied Materials Bromine-Ätzverfahren für Silizium
JP3371143B2 (ja) * 1991-06-03 2003-01-27 ソニー株式会社 ドライエッチング方法
DE4317623C2 (de) * 1993-05-27 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung
EP1357584A3 (en) * 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
GB9616225D0 (en) 1996-08-01 1996-09-11 Surface Tech Sys Ltd Method of surface treatment of semiconductor substrates
US6187685B1 (en) 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
US6051346A (en) * 1998-04-29 2000-04-18 Lucent Technologies Inc. Process for fabricating a lithographic mask
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
US8614151B2 (en) * 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
JP5064319B2 (ja) * 2008-07-04 2012-10-31 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
CN102324387A (zh) * 2011-09-28 2012-01-18 上海宏力半导体制造有限公司 深沟槽的形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226665A (en) * 1978-07-31 1980-10-07 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4475982A (en) * 1983-12-12 1984-10-09 International Business Machines Corporation Deep trench etching process using CCl2 F2 /Ar and CCl2 F.sub. /O2 RIE
CA1260365A (en) * 1985-05-06 1989-09-26 Lee Chen Anisotropic silicon etching in fluorinated plasma

Also Published As

Publication number Publication date
ZA873465B (en) 1989-01-25
JPS6356312B2 (ko) 1988-11-08
JPS6333586A (ja) 1988-02-13
EP0246514A3 (en) 1989-09-20
EP0246514A2 (en) 1987-11-25
BR8702442A (pt) 1988-02-23
KR900003804B1 (ko) 1990-05-31

Similar Documents

Publication Publication Date Title
US5423941A (en) Dry etching process for semiconductor
US4473435A (en) Plasma etchant mixture
US4615764A (en) SF6/nitriding gas/oxidizer plasma etch system
KR960011568A (ko) 고선택성 산화규소 에칭 방법
US8012365B2 (en) Deep anisotropic silicon etch method
ATE389238T1 (de) Verfahren zur herstellung von gräben in einer siliziumschicht eines substrats in einem plasmasystem hoher plasmadichte
EP0414372A2 (en) Dry etching methods
KR870011672A (ko) 단결정 실리콘의 디프 트렌치 에칭
KR20030031173A (ko) 산화물의 선택적 식각 방법
JP4209774B2 (ja) シリコン基板のエッチング方法およびエッチング装置
EP1096547A3 (en) Method and apparatus for plasma etching
US9780000B2 (en) Method for forming spacers for a transitor gate
Flamm et al. VLSI Electronics, Microstructure Science, vol. 8
KR880011897A (ko) 중간산화물층에 경사진 측벽을 갖는 쓰루홀을 제조하는 방법
US4364793A (en) Method of etching silicon and polysilicon substrates
JP3094470B2 (ja) ドライエッチング方法
JPH01309329A (ja) プラズマエッチング方法
JPH0478005B2 (ko)
JP2979737B2 (ja) ドライエッチング方法
KR19980028825A (ko) 감광막 식각방법
JP2548177B2 (ja) ドライエツチングの方法
KR920010767A (ko) 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법
KR100372654B1 (ko) 반도체소자의콘택홀형성방법
JPS61131457A (ja) シリコン化合物用ドライエツチングガス
JPS54142077A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee