JPS6333586A - 単結晶シリコンのイオン式プラズマエツチング法 - Google Patents

単結晶シリコンのイオン式プラズマエツチング法

Info

Publication number
JPS6333586A
JPS6333586A JP62116698A JP11669887A JPS6333586A JP S6333586 A JPS6333586 A JP S6333586A JP 62116698 A JP62116698 A JP 62116698A JP 11669887 A JP11669887 A JP 11669887A JP S6333586 A JPS6333586 A JP S6333586A
Authority
JP
Japan
Prior art keywords
etching
mask
substrate
plasma
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62116698A
Other languages
English (en)
Other versions
JPS6356312B2 (ja
Inventor
ジヨン.アンソニー.バーカニツク
ラム.セルムスー
ラルフ.ジエイ.ジヤコデイーン
ハービイ.グレン.ステンガー.ジユニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Products and Chemicals Inc
Original Assignee
Air Products and Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Products and Chemicals Inc filed Critical Air Products and Chemicals Inc
Publication of JPS6333586A publication Critical patent/JPS6333586A/ja
Publication of JPS6356312B2 publication Critical patent/JPS6356312B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/06Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/14Treatment of the complete device, e.g. by electroforming to form a barrier
    • H01L21/145Ageing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Gerontology & Geriatric Medicine (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • ing And Chemical Polishing (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、シリコン乞プラズマエツチングして、メガビ
ットテップ技術用の進んだミクロエレクトロニックデバ
イス構造体を製造することに関する。さらに詳しく一層
、本発明はシリコンを基礎材料としたミクロエレクトロ
ニック回路部品において、デバイス絶縁作用、埋め込ま
れたコンデンサー作用および追加の回路部品ローケーシ
ョン作用を行なう、単結晶シリコンにおける深溝のプラ
ズマエツチングに関する。
(従来の技術) より細かいそしてより高密度のミクロエレクトロニック
回路部品を取付けたシリコン基板の開発に伴って、電子
回路パターンの伝統的な湿式エツチングは、高速、高精
度、低コストの部品および回路部品の製造には不適当に
なってきた。ミクロ回路を製造する従来の方法のこの欠
点は、乾式化学エツチングの出現をもたらした。特に、
種々の気体エツチング剤でのプラズマエツチングの出現
は、ミクロ電子回路部品製造において中心となってきた
〇 一般に、乾式プラズマエツチングは、ポリシリコンまた
は単結晶シリコン、並びに種々のドープしたシリコン基
板上のフォトレジスト材料によって回路パターンを製造
するのに用いられてきた。これらの回路パターンは、適
した回路性能に対する十分なパターンをもたらすために
、基板へただ浅いエツチングを必要とするに丁ぎない。
一般に、回路パターンのための基板におけるエツチング
の深さは、最高030ミクロンの深さで得られる。基板
はエッチング工程中一般に、回路パターンをもたらす開
口マスクを上に載せており、マスクは一般にO,Xミク
ロンの厚みな育する。回路パターン製造に必要なエツチ
ングの深さが比較的浅い1こめ、エツチング剤に対する
マスクおよび基板の選択性差はそう太き(ない。しかし
ながら、非常に密に詰め込んだ回路部品およびパターン
化回路のライン幅をま丁まず小さくする目標の出現で、
回路パターンおよび部品をより一層接近させて詰め込ん
で配列すること、および一層多くの回路および部品をシ
リコン基板の一定の表面積上にぎっしり詰めることが必
要となってきた。ミクロ回路部品7こおけるこれらの進
歩は、深溝(deeptrench)のような新しいパ
ターン化要注をもたら丁。これらの要件は、製造工業が
、高い選択性および速いエツチング速度を有する高精度
で異方性のエツチングを行なうことが必要となってきた
米国特許g 4,473,435号には、六弗化硫黄お
よび様々なハロフルオロカーボンが好ましいプラズマエ
ツチング剤である、フォトレジストマスクを有するポリ
シリコンの異方性エラ1ング方法が記載されている。三
弗化窒素を種々なハロフルオロカーボンと共に用いて、
異方性エツチング剤とすることができることも確認され
ている。この特許の方法におけるエツチングの深さは、
第6−14因に3いて、約0.3ミクロンであることが
明示されている。
このエツチングの深さは、シリコン基板に用いることが
できるフォトレジスト3合体の公知の厚みの深溝エツチ
ングの範囲内に入もな(′。
深溝エツチングについては、M 文@All I 5O
−tropic Etching of 5ilico
n Using SF6 NthC,CIF、ando
ther Mixed HalocarbonsスJa
mesP、McVittie and Carlos 
Gonzolez で論じられている。この論文には、
フォトレジストマスクを使用して単結晶シリコンに深い
溝を蝕刻するのに、六弗化硫黄および種々の710フル
オロカーボンを使用することが記載されている。マクビ
テイのやり方で蝕刻した溝は垂直の深さが05−10 
ミクロンであった。蝕刻側面は、レジストの存在下での
み、エツチング剤組成物を使用して、アンダーカットの
少ない状態で生じることがわかった◇さらに、マクビテ
イは、上記論文の第561頁にあるように、いくらかの
マスクアンダーカットが生じることを確認している。マ
クビテイ等は、米国特許第4,473,435号の好ま
しい具体例を用い、そして第566および567頁にあ
るように、アンダーカットおよび弓そりなしで深い溝を
単結晶シリコンに蝕刻することはできなかった。
弓−’cF)hx、デバイスプレースメントの用途には
好11.<なく、マクビテイ等の最適な条件下において
もこの弓そりは存在した。
乾式エツチングの問題点およびそれらの可能性は、19
80年4月の5olid 5tate Techno−
1ogyのタツヤ番エノモトによる”LoadingE
ffect and Temperature Dep
endence of E−tch Rate of 
5ilicon Materials in CF4 
P−1asma’ の論文で確認された。この論文では
、単結晶シリコンおよびポリシリコン基板の四弗化炭素
プラズマエツチングの効果が錫記されている。二ノモト
は、ポリシリコンは、一定の暴露面積に対して、単結晶
シリコンよりも速く腐蝕されると記している。さらに、
エノモトは、pダーカットが、製造されたシリコン基板
の開口マスクの下に生じる物理現象が、プラズマエツチ
ングの際に生じると記載している。
(発明が解決しようとする問題点) 上に挙げた従来技術は、一般に030ミクロン未満の深
さで行なわれる、−船釣な電子回路パターンエツチング
の様々な技術を確認したものである。異方性乾式プラズ
マエツチングの初期の説明、並びに異方性およびエツチ
ング速度の問題が確認された深溝エツチングに対する示
唆も記載されていた。しかしながら、深溝エツチングの
完全な異方性、精度、急速なエツチングおよび経済的な
製造についての間呟は、従来技術では解決されなかった
本発明は、側面が弓七〇状になったりまたはマスクアン
ダーカットされることのない、高速で経済的な異方性の
深溝エツチングについてのこれらの問題を解消するもの
である。
(問題を解決するための手段) 本発明は、本質的に垂直な側壁を有する深溝を得るため
の、開口マスクを通しての単結晶シリコンの高速で異方
性に反応性のイオン方式プラズマエツチング法において
、二酸化シリコンおよび窒化シリコンよりなる群から選
択した開口マスクを有する単結晶シリコン基板を用意す
る工程、この基板を、エツチング帯域内において、1〜
2NF、 : 1〜31(1’Cの割合の三弗化窒素(
NF、 )およびただ一つの炭素原子ヲ含有するハロフ
ルオロカーボン(RFC) ノ雰囲気にさらす工程、お
よびこの雰囲気でプラズマを発生させ、そしてイオンを
上記プラズマから上記マスクの開口を通して単結晶シリ
コン基板へ向けることによって、上記基板を異方性に反
応性のイオンエツチングし、ここでエツチングは、50
0〜2000ワットの電力および1〜50MHzの周波
数を用いて毎分少なくとも0.1ミクロン範囲の高速で
行なって、本質的に上記マスクをアンダーカットするこ
トナ<そして本質的に溝を弓そり状にすることなく、3
−15ミクロンの垂直の深さおよび本質的に垂直な側壁
を有する深溝を上記基板に作る工程の各工程よりなる上
記の方法に関する。
本発明の方法は、ハロフルオロカーボンをCFs C1
,CF2 CI、、CF、 Br、 CF、 工、CF
lBr、、CF、 I、、CF。
CIHおよびCCI、PHよりなる群から選択したもの
で実施するのが好ましい。
本発明の方法は、寸、およびCF3Clよりなる雰囲気
を用いるのが最適である。
本発明の方法は、エツチング帯域の圧力を、0」を越え
最高1.0トルまでで維持するのが好ましい。
本発明の方法は、二酸化シリコンの開口マスクを用いる
のが最適である。
本発明の方法は、エツチング帯域におけるエツチング剤
雰囲気の流れを、毎分10−100標準立方センナメー
ター(SCCM)の範囲にするのが好ましい。
本発明の方法は、15−25℃の温度に保持するエツチ
ング帯域内で間隔を置いた電極を用いるのが好ましい。
本発明の方法は、アルゴン、クリプトン、ヘリウムおよ
びネオンよりなる群から選択した希釈ガスを用いるのが
好ましい。
第1図は、本発明のプラズマエツチング組成物を用いて
、シリコン基板に深溝を作ることができる、エツチング
帯域の流れの略図である。
第2図は、マスクのアンダーカット並びに溝自体の弓そ
りを示す、従来のシリコン基板におけるエツチングパタ
ーンの断面を示すものである。
第3図は、エツチングを行なう前のシリコン基板上の開
口マスクの断面を示すものである。
第4II!Jは、二酸化シリコン開口マスクおよび単結
晶シリコン基板を使用する本発明の方法による深溝エツ
チングの断面を示すものである。
第5図ヲ:、四弗化炭素の公知のエツチング気体を使用
して、ポリシリコンのエツチング速度が単結晶シリコン
のそれより速いことを示すグラフである。
第6図は、本発明のエツチング剤を使用して、開ロアオ
ドレジストマスクを通して単結晶シリコンをエツチング
したものの断面の顕微鏡写真である。
第7図は、本発明のエツチング剤を使用して、二酸化シ
リコンの開口マスクを通してエツチングしたものの断面
の顕微鏡写真である。
第8図は、本発明の方法を用いて深溝エツチングしたも
のの断面の顕微鏡写真である。
半導体テップを製造する多くの場合に、半導体ウェファ
−は、上に載せたマスクの開口部によって定められたパ
ターンにエツチングされる。半導体ウェファ−上の薄膜
のいくつかの店のプラズマエツチングは、湿式fツテン
グにとって代わるより効果的なものとして用イラれる。
プラズマエツチングを行なう半導体上に付着または成長
させた特定の薄膜層は、開口マスクで一般におおわれ、
そして気体環境内に1[2かれる。ウニ7アーの直接上
の、IJ体i!RFエネルギーによってイオン化されて
プラズマを生じ、イオンはプラズマから加速されて半導
体ウェファ−にインパクトする。
マスク開口部を通してさらされている薄膜部分のエツチ
ングは、基板材料の反応性、衝撃イオンのインパクトエ
ネルギー、および気体環境の化学活性の作用によって行
なわれる。
シリコンの異方性エツチングは、デバイスのサイズが小
さくなるにつれて、ま丁マjM要になって来ている。寸
法が小さいということは腐蝕損失をもたらし、腐蝕形状
をいっそう限定することになる。回路絶縁、コンデンサ
ー形成、および第二の基板の主表面上の部品ローテーシ
ョンとは異なる垂直部品ローテーションのような様々な
開発の進んだ用途には、厳密にコントロールした腐蝕側
面を伴う、単結晶シリコンの方向指示性エツチングを行
なうことが、極めて重要である。これまで製造工業は、
塩素をベースにした化学および従来の低圧反応性イオン
腐蝕法を用いて、シリコンの深溝異方性エツチングを行
なってきた。
しかしながら、そのような方法でかなり濃い溝をエツチ
ングすることは困難であった。半導体製造業者が現在直
面している問題を工、プラズマの助けによるエツチング
を用いて完全に垂直な異方性の壁の側面を炸り出丁こと
である。そこで電子材料の垂直なエツチングは高い生産
量および低いミクロチップコストヲ維持するために、急
速プラズマ化学で行なわなければならない。深溝パター
ンのための特定の開口マスクを使い、特定のエツチング
剤混合物を特定の基板上に使5ことが必要となり、そし
てこれらの限定された特徴の組合せによって、本発明の
方法で確認されるような再現性の高い結果を伴って、深
溝エツチングの問題が解消される。
三弗化窒素および六弗化硫黄のような種々の高度に反応
性の弗素含有エツチング剤が従来知られている。しかし
ながら、これらの高度に反応性のエツチング剤は、腐蝕
速度が等方性に高速である。等方性エツチングとは、あ
らゆる方向にほぼ等しい速度で腐蝕することであると定
義される。等方性エツチングは、基板へ施したマスクの
開口部の下の腐蝕パターンをアンダーカットしおよび弓
そり状にすることになる。そのような弗素化合物を個々
に使用した結果を第2図に示す0ここではアンダーカッ
トが確認され、パターンはシリコン基板のマスクの下を
切り込み、そして腐蝕の最も進んボ水平浸入部と、マス
ク基板界面における腐蝕の最も少ない侵入部との間に認
められるような、側面の弓そりが生じている。
あるいは、異方性のエツチング、すなわち腐蝕が一方向
にのみ生じるエツチング、好ましくはシリコン基板上に
形成されたマスクの開口部を通しての直接下方向へのエ
ツチングをハロフルオロカーボンエツチング剤で行なっ
てきた。しかしながら、ハロフルオロカーボンエツチン
グ剤ヲ:、−船釣なシリコン基板を比較的ゆっくりエツ
チングするものであり、従って、今日のミクロ回路およ
び半導体製造の経済上から望まれる高速、低コストでの
製造を導(ものではない。
本9発明は、三弗化窒素お工びハロフルオロカーボンを
一緒に使用して、腐蝕パターンに実質的にまたは本質的
にアンダーカットまたは弓そりのない、異方性腐蝕パタ
ーンを有する高速エツチングを達成するものであり、上
記ハロフルオロカーボンは一般に、CF3Cl、 OF
Ct、、CFs Br、 CFs L Cry Brt
、CF!I、、 CF、 CIHおよびCCI、PHよ
りなる群から選択する。エツチング剤雰囲気を構成する
好ましいプラズマエツチングの組合せは、NF、および
CF、 CIの組合せである。本発明は、マクビテイ等
の論文の第552頁で略述されている表面損傷および腐
蝕速度問題を防ぐためにより高圧で行なう、通例の反応
性イオン方式エツチングを用いる。
反応性気体化学と組合せたこの通例のエツチング法は、
所望の結果を得るために必要である。本発明のプラズマ
雰囲気のNF、は、要求されるてばやい腐蝕速度、そし
てマスクの腐蝕および腐蝕アンダーカットを最小にする
のに必要な二酸化シリコンを越えるシリコンの選択性を
もたら丁。これは、一般に腐蝕速度がより遅くそして選
択性がより低いSF、と対照的テする。ハロフルオロカ
ーボン気体カ、反応性イオン方式プラズマエツチング下
の本発明の方法に見られる異方性に必要で奪ると思われ
る、ジフルオロカーボンメカニズムによって得られる強
力な不働態化ポリマーを形成するために、本発明の雰囲
気のハロフルオロカーボン気体成分は、ただ一つの炭素
原子および少なくとも一つの弗素以外の)10ゲン原子
を有するこれらの気体に限定される。この気体エツチン
グ雰囲気を、好ましくは二酸化シリコン、あるいは代わ
りに窒化シリコンの開口マスクを有する単結晶シリコン
基板上に使用すると、溝が3−15ミクロンの深さに腐
蝕される異方性深溝エツチングを行なうことができる。
エツチング剤は不活性担体気体、たトエばアルゴン、ク
リプトン、ヘリウムまたはネオンを用いてもよい。三弗
化窒素およびハロフルオロカーボン化合物を、腐蝕雰囲
気中に三弗化窒素1〜2対ハロフルオロカーボン1〜3
0割合で使用するのが好ましい。腐蝕は毎分少な(とも
01ミクロンから、最高毎分2Dミクロンまでの範囲の
高速で通常行なわれる。
エツチングシステムの電力は500〜2000ワットの
範囲であり、周波&iは1〜5ONf(zを使用する。
エツチング帯域を通るエツチング剤の流速Q工、毎分1
0−100標準立方センナメーター(SCCM)の範囲
である。エツチング帯域内の圧力は、OD1〜1トルの
真壁条件に維持する。エツチング帯域装置の電極温度は
15〜25℃の範囲に保つ。
このエツチング法は、一般にプラズマエツチングと呼ば
れているが、さらに詳しく述べるとプラズマを用いるエ
ツチングの反応性イオン法である。反応性イオン法は、
基板を、電力を通じた電極上に取付けることが必要であ
るという点で異なる。
従来技術の六弗化硫黄システムと本発明のシステムとの
比較を表1に示す。これかられかるよ5に、本発明の腐
蝕速度は従来技術のものと同等であり、同時に同様の腐
蝕の深さを維持しているが、#!溝エツチングにおいて
辷けることが特に難しいアンダーカットが完全に回避さ
れている。六弗化硫黄試験は上記のマクビテイ等の論文
からのものである。
表  1 結果の比暫 CtF、Cl−8F・      0.51    〜
6.0         薫     マクビティー等
CFsBr−8Fg        o、s 1   
  〜6.0       0.35     −1ク
ビテイ一等CFcIn−8Fs        0.2
6     〜6.0        −74−   
   wクビティー等CF IC1g−8Fs    
   O,16〜6.0         +    
  マクビティー等65%CF3C1−NFI  O,
404,00t  本発明50EF*C1t−NFs 
 Q、50 5.0  0t  本発明養−値は示され
ていないが、顕微鏡写真が同様なアンダーカットを示し
ているO l−値は0.1μ駕未溝の偏差で正確である。
第1図において、深溝エツチングを本発明のプラズマエ
ツチング剤で行なうシステムを説明する。NFsは、容
器12に入っているハロフルオロカーボンと混合するた
めに気体容器10に貯える。気体状態の物質はマニホー
ルド14内で混合し、そして二つの平行なプレート電極
18および20があるエツチング帯域16へ、過当な流
速で導入する。深溝エツチングを行な5二酸化シリコン
または窒化シリコン開口マスク/単結晶シリコン22を
電極18の上にのせ、そして適当な電力および周波数で
RFt流を電源24かも送る。罫、およびハロフルオロ
カーボンの気体混合物を任意の不活性担体気体と共にエ
ツチング帯域16を通して流し、電極18と20との間
でiat流電位と共にプラズマを生せしめる。電位は生
じたプラズマからイオンを誘導して、開口マスクによっ
てもたらされたパターン内の単結晶シリコンに適当な深
い溝を蝕刻する。エツチング副生成物、プラズマ物質お
よび過剰のエツチング雰囲気は、真空排気装* 26か
ら除去する。装置全体も真空に維持する。
第2図は、マスク100を上に載せた腐蝕したシリコン
基板102を示す。界面の下からマスク開口部の端まで
の溝がへこんでいる寸法はアンダーカットと呼ばれ、文
字“U”で表示されている。アンダーカットは、異方性
手順によらないエツチングの好ましくない結果である。
これはパターンの鮮明度を低下させる。
弓そりは、完全に画直な側壁からの溝の側壁の偏差とし
て示される。これは文字゛B”で表示されている。これ
もまた好ましくなく、c′VD処理を妨げる。
第3図は、本発明の方法でエツチングする前の、約1ミ
クロンの厚みの好ましい二酸化シリコンマスク100で
マスクした、本発明で使用する単結晶シリコン102を
示す。これは端106を有する開口部104を示す。こ
れに対して、第4図は、二酸化シリコンマスクの開口部
が良好な端106の状態で比較的完父である、本発明の
好ましいエツチング剤を使用する基板102における深
溝腐蝕110を示し、そして約4ミクロンの深さである
深溝側面108は、進歩した半導体デバイス構造物の製
造規定で要求されるような、アンダーカットおよび弓七
りが本質的てないことを示している。
このような異方性深溝エツチングは、単結晶シリコンを
、二酸化シリコンまたは窒化シリコンマスクのいずれか
と共に用いたときの、上記の正確な処理方法においての
み得られる。
別のエツチング剤である四弗化炭素に対する腐蝕速度の
グラフを示す第5図で説明されるよ5Vr−、ポリシリ
コンのような別の基板は単結晶シリコンよりもずっと速
い速度で腐蝕することがわかる。従って、二酸化シリコ
ンを越えるシリコンの選択性は、単結晶シリコンを使用
すると低下することが予想され、開口マスクが腐蝕され
ろ見込みはより多くなる。
このことは、本発明の予想外の結果を除い℃は、深溝エ
ツチングに不利なことである。
マスキング材料の効果を、第6図および第7図を比較す
ることによって示す。これらは、1000ワットの陰極
への取付け、圧力135ミリトル、腐蝕速度20SCC
Mそして雰囲気はアルゴン中30チCF3Cl、15%
NF、よりなる腐蝕条件の、本発明のエツチング剤での
単結晶シリコンのエツチングの実際の顕微鏡写真である
。第6図は、単結晶シリコン上のマスキング剤としての
7オトレジストが、マスクの開口部におけるエツジパタ
ーンをかなり減少させ、溝の垂直側面を損なっているこ
とを示す。これに対して、第7図は、単結晶シリコン基
板上の二酸化シリコンマスクが、反応性イオン方式プラ
ズマエツチング雰囲気で、そう太き(腐蝕せず、単結晶
シリコン基板において反応性イオン方式プラズマエッチ
/グによって作られた溝を実質的にまたは本質的に垂直
な側壁にしていることを示している。マスキング剤の厚
みが第6図のフォトレジストマスクの例ではかなり腐蝕
されてSす、−ガニ酸化シリコンマスクの深さは第7図
に示される例ではそこなわれていないことも注目される
本質的にアンダーカットまたは弓そりかないことを意味
する実質的にまたは本質的に垂直な側壁は、完全な垂直
側壁からの偏差が0.1ミクロン未満であり、そしてマ
スク−基板界面におけるマスクの端と基板の端が、フラ
ッシュに合わさっていることで定義付けられる。
第8図は、10tiIアルゴン、30チ■、および60
%CF、 CIのプラズマエツチング雰囲気を用いた、
二酸化シリコンの開口マスクを有する単結晶シリコンの
深溝腐蝕の断面の顕微鏡写真である。本発明の方法を用
いるこの深溝ヲ工、以下の実施例の条件下で得られる。
(実施例) 厚みが1ミクロンの熱成長二酸化シリコンの開口マスク
でパターン化した単結晶シリコンのウェファ−試料を、
反応器陰極上に置いた。平行なプレートエツチングチャ
ンバーを次に閉じて、O,oO1トルに排気した。次い
で、気体を個々に計量して混合マニホールドへ入れ、そ
してプラズマ反応器へ送った。気体の流速は、CF、 
CIXNF、およびアルゴンについて各各、1λ6およ
び2 SCCMであった。これらの流レバ、6o%cF
mct、 30%NF3オJ:び10%フル:r’ンj
りなる気体混合物であった。反応器を0゜140トルの
一定の圧力に平衡にした。電極温度は17℃にて一定に
保った。次に陰極に1000ワットの電力をかけ、反応
性イオンエツチングのためにプラズマ環境を作った0エ
ツチング工程を10分間続け、電力を切った。次に、気
体の流れを止め、チャンバーを排気し、窒素を1気圧ま
で満たし、そして腐蝕した単結晶シリコンのウニ7アー
を取出した。次いで、走査電子顕微鏡を用いて、異方性
および腐蝕速度を測定した。第8図に示す実験の結果は
、毎分0.4ミクロンの腐蝕速度で得た、単結晶シリコ
ンにおける深くて完全に異方性の溝であった。
ハロフルオロカーボンおよび気体組成物のみを変え、C
F、 CI、およびCF* Brを用いて同様の実験を
行ない、上記の表1に示すのと同じ様な実験結果を得た
上記のように、三弗化窒素およびハロフルオロカーボン
プラズマエッチング剤を雰囲気中に用いて、二酸化シリ
コンまたは窒化シリコン開口マスクを通して単結晶シリ
コンを腐蝕する本発明の方法は、今まで作るのが難しか
った深さおよび側面の異方性深溝腐蝕を得るのに効果的
である。これらの深溝は、アンダーカットのないおよび
弓そりのない、本質的に異方性の側面を有する。六弗化
硫黄または三弗化窒素および種々のハロフルオロカーボ
ンを、ポリシリコンのフォトレジストマスクと共に、0
30ミクロンの回路パターンに対する通常の腐蝕の深さ
で用いる従来技術に対して、深溝エツチングの要件は、
高速、高精度、異方性腐蝕製造の全てのパラメーターを
悪化させる。ポリシリコンは、単結晶シリコンとは著し
く異なる挙動で、そして特に、3715 ミクロンの深
溝を作るのに必要な期間にわたる異方性エツチングを悪
化させる条件である、より高速の腐蝕速度で、腐蝕する
ことがわかった。また、従来技術に用いられた重合体フ
ォトレジストマスク4工、深溝エツチングの厳しい条件
に耐える基板についての十分な選択性を持たないことも
わかった。異方性プロフィールで得られる深溝エツチン
グの間呟の特異な解決が、高圧反応性イオン方式腐蝕法
において、極めて速い腐蝕速度を有する三弗化鼠素を、
種々のハロフルオロカーボンと共に使用することによっ
て導かれることが意外にも本発明で見出された。単結晶
シリコン基板上に比較的不活性な二酸化シリコンを使用
する新規な方法は、高度の異方特性を有する〇二酸化シ
リコンおよび単結晶シリコンは、選ばれたエツチング剤
に対して特異な、過度に必要な高度に選択性の腐蝕を示
して、半導体およびミクロエレクトロニック加工におい
て開発の進んだ小形化に必要と思われる回路絶縁技術、
コンデンサー形成または電子部品ローテーションに適し
た異方性深溝腐蝕を生ぜしめる。エツチング剤混合物、
開口マスク、シリコン基板および高圧反応性イオン方式
腐蝕のこの独特の組合せのみが、深溝エツチング問題の
丁ばらしい解決をもたら丁〇(発明の効果) 本発明はいかなるアンダーカットも最小にする。マクビ
テイ等のものと同様な深さの溝を同じよプに拡大すると
、本発明の顕微鏡写Xは本質的にアンダーカットを示し
ていないが、マクビテイ等の顕微鏡写真は見てわかるア
ンダーカットを示しており、これは少なくとも一つの場
合において、寸法が035ミクロンであると著者によっ
て確認されている。
本発明を好ましい具体例について記載してきたが、本発
明の範囲はこの具体例に限定されるべきものではなく、
特許請求の範囲によって限定されるべきものである。
【図面の簡単な説明】
第1図は、本発明のプラズマエツチング組成物を用いて
、シリコン基板に深溝を作ることができる、エツチング
帯域の流れの略図、第2図は、マスクのアンダーカット
並びに溝自体の弓そりを示す、従来のシリコン基板にお
けるエツチングパターンの断面を示す図、第3図は、エ
ツチングを行なう前のシリコン基板上の開口マスクの断
面図、第4図は、二酸化シリコン開口マスクおよび単結
晶シリコン基板を使用する本発明の方法による深溝エツ
チングの断面図、第5図は、四弗化炭素の公知のエツチ
ング気体を使用して、ポリシリコンのエツチング速度が
単結晶シリコンのそれより速いことを示すグラフ、第6
図は、本発明のエツチング剤を使用して、開口フォトレ
ジストマスクを通して単結晶シリコンをエツチングした
ものの断面の顕微鏡写真であり、WX7図は本発明のエ
ツチング剤を使用して、二酸化シリコンの開口マスクを
通してエツチングしたものの断面の顕微鏡X線写真、第
8図は、本発明の方法を用いて深溝エツチングしたもの
の断面の顕微HX線写真である。 1へ12・・・気体容器、14・・・マニホールド、1
6・・・エツチング帯域、18,20・・・平行プレー
ト電極、22・・・二酸化硫黄または窒化シリコン開口
マスク/単結晶シリコン、24・・・電源、26・・・
真空排気システム、100・・・マスク、102・・・
単結晶シリコン基板、104・・・開口部、106・・
・エツジ、108・・・深溝側面、110・・・深溝腐
蝕。 特許出願人  エアー、プロダクツ・アンド・ケミカル
ス、インコーホレーテッド 図面の、争書C向6に変更なし) H6,8

Claims (8)

    【特許請求の範囲】
  1. (1)本質的に垂直な側壁を有する深溝を得るための、
    開口マスクを通しての単結晶シリコンの高速で異方性に
    反応性のイオン方式プラズマエッチング法において、 (a)二酸化シリコンおよび窒化シリコンよりなる群か
    ら選択した開口マスクを有する単結晶シリコン基板を用
    意し、 (b)この基板を、エッチング帯域内で、 1〜2NF_3:1〜3HFCの割合の三弗化窒素(N
    F_3)およびただ一つの炭素原子を含有するハロフル
    オロカーボン(HFC)の雰囲気にさらし、そして (c)この雰囲気でプラズマを発生させ、 そしてイオンを上記プラズマから上記マスクの開口部を
    通して単結晶シリコン基板へ向けることによつて、上記
    基板を異方性に反応性のイオンエッチングし、ここでエ
    ッチングは、500〜2000ワットの電力および1〜
    50MHzの周波数を用いて毎分少なくとも0.1ミク
    ロンの範囲の高速で行なつて、本質的に上記マスクのア
    ンダーカットのないおよび溝に弓そり(bowing)
    のない、3〜15ミクロンの垂直の深さおよび本質的に
    垂直な側壁を有する深溝を上記基板に作る、 ことを特徴とする、上記の方法。
  2. (2)ハロフルオロカーボンが、CF_3Cl、CF_
    2Cl_2、CF_3Br、CF_3I、CF_2Br
    _2、CF_2I_2、CF_3ClHおよびCCl_
    2FHよりなる群から選択したものである、特許請求の
    範囲第(1)項記載の方法。
  3. (3)雰囲気がNF_3およびCF_3Clよりなる、
    特許請求の範囲第(1)項記載の方法。
  4. (4)エッチング中のエッチング帯域を、0.1トルを
    越えそして最高1.0トルまでの圧力に保つ、特許請求
    の範囲第(1)項記載の方法。
  5. (5)開口マスクがSiO_2である、特許請求の範囲
    第(1)項記載の方法。
  6. (6)エッチング帯域内の雰囲気の流れが10〜100
    SCCMである、特許請求の範囲第(1)項記載の方法
  7. (7)エッチング帯域に、温度を15〜25℃に維持し
    た一定の間隔を保つた電極を含める、特許請求の範囲第
    (1)項記載の方法。
  8. (8)上記雰囲気が、アルゴン、クリプトン、ヘリウム
    またはネオンよりなる群から選択した希釈ガスを含む、
    特許請求の範囲第(1)項記載の方法。
JP62116698A 1986-05-16 1987-05-13 単結晶シリコンのイオン式プラズマエツチング法 Granted JPS6333586A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US86417786A 1986-05-16 1986-05-16
US864177 1986-05-16

Publications (2)

Publication Number Publication Date
JPS6333586A true JPS6333586A (ja) 1988-02-13
JPS6356312B2 JPS6356312B2 (ja) 1988-11-08

Family

ID=25342688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62116698A Granted JPS6333586A (ja) 1986-05-16 1987-05-13 単結晶シリコンのイオン式プラズマエツチング法

Country Status (5)

Country Link
EP (1) EP0246514A3 (ja)
JP (1) JPS6333586A (ja)
KR (1) KR900003804B1 (ja)
BR (1) BR8702442A (ja)
ZA (1) ZA873465B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0565212A2 (en) * 1986-12-19 1993-10-13 Applied Materials, Inc. Iodine etch process for silicon and silicides
JP3371143B2 (ja) * 1991-06-03 2003-01-27 ソニー株式会社 ドライエッチング方法
DE4317623C2 (de) * 1993-05-27 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung
GB9616225D0 (en) 1996-08-01 1996-09-11 Surface Tech Sys Ltd Method of surface treatment of semiconductor substrates
DE69725245T2 (de) * 1996-08-01 2004-08-12 Surface Technoloy Systems Plc Verfahren zur Ätzung von Substraten
US6187685B1 (en) 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
US6051346A (en) * 1998-04-29 2000-04-18 Lucent Technologies Inc. Process for fabricating a lithographic mask
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
US8614151B2 (en) * 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
JP5064319B2 (ja) * 2008-07-04 2012-10-31 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
CN102324387A (zh) * 2011-09-28 2012-01-18 上海宏力半导体制造有限公司 深沟槽的形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226665A (en) * 1978-07-31 1980-10-07 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4475982A (en) * 1983-12-12 1984-10-09 International Business Machines Corporation Deep trench etching process using CCl2 F2 /Ar and CCl2 F.sub. /O2 RIE
CA1260365A (en) * 1985-05-06 1989-09-26 Lee Chen Anisotropic silicon etching in fluorinated plasma

Also Published As

Publication number Publication date
EP0246514A2 (en) 1987-11-25
KR870011672A (ko) 1987-12-26
JPS6356312B2 (ja) 1988-11-08
ZA873465B (en) 1989-01-25
BR8702442A (pt) 1988-02-23
KR900003804B1 (ko) 1990-05-31
EP0246514A3 (en) 1989-09-20

Similar Documents

Publication Publication Date Title
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US4214946A (en) Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
US4615764A (en) SF6/nitriding gas/oxidizer plasma etch system
EP0482519B1 (en) Method of etching oxide materials
US3971684A (en) Etching thin film circuits and semiconductor chips
US4465552A (en) Method of selectively etching silicon dioxide with SF6 /nitriding component gas
US5354417A (en) Etching MoSi2 using SF6, HBr and O2
US4529860A (en) Plasma etching of organic materials
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
US8012365B2 (en) Deep anisotropic silicon etch method
JPS6246526A (ja) エツチング方法
JPS6333586A (ja) 単結晶シリコンのイオン式プラズマエツチング法
EP1503404B1 (en) Precise patterning of high-k films
KR980012063A (ko) 기판으로부터의 유기 반사 방지 코팅물 에칭 방법
JP2004505464A (ja) 半導体構造物から有機残留物を除去する方法
US4582581A (en) Boron trifluoride system for plasma etching of silicon dioxide
US4364793A (en) Method of etching silicon and polysilicon substrates
US6069087A (en) Highly selective dry etching process
Flamm et al. Basic principles of plasma etching for silicon devices
JP3094470B2 (ja) ドライエッチング方法
US6544896B1 (en) Method for enhancing etching of TiSix
US6228774B1 (en) High aspect ratio sub-micron contact etch process in an inductively-coupled plasma processing system
Beheim et al. Deep reactive ion etching for bulk micromachining of silicon carbide
CN114664648A (zh) 一种硅刻蚀方法
US5759922A (en) Control of etch profiles during extended overetch