KR870004499A - 비정질 실리콘 박막형 트랜지스터와 그 제조방법 - Google Patents
비정질 실리콘 박막형 트랜지스터와 그 제조방법 Download PDFInfo
- Publication number
- KR870004499A KR870004499A KR1019850008111A KR850008111A KR870004499A KR 870004499 A KR870004499 A KR 870004499A KR 1019850008111 A KR1019850008111 A KR 1019850008111A KR 850008111 A KR850008111 A KR 850008111A KR 870004499 A KR870004499 A KR 870004499A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- film
- drain electrode
- depositing
- contact
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims 10
- 239000010408 film Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 8
- 238000000151 deposition Methods 0.000 claims 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims 3
- 229910017875 a-SiN Inorganic materials 0.000 claims 3
- 229910052804 chromium Inorganic materials 0.000 claims 3
- 239000011651 chromium Substances 0.000 claims 3
- 238000000206 photolithography Methods 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 2
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 박막형 트랜지스터의 구조를 나타내는 단면도.
제3도(하)는 제2도에 도시된 트랜지스터의 제조 공정을 설명하기 위한 도면.
제4도는 본 발명에 의한 박막형 트랜지스터를 이용한 액정표시 장치의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 유리판 2 : 게이트전극 3 : 절연막
4 : 비정질 반도체층 5 : 오믹층 6 : 소스전극
7 : 드레인전극 8 : 투명도 전막
Claims (3)
- 유리기판(1) 상에 게이트 전극(2)이 형성되어 있으며, 그 위에 a-SiN의 절연막(3) a-Si의 비정질 반도체층(4) 및 n+a-Si의 오믹층(5)이 차례로 적층구조로 형성되고, 소스적극(6) 및 드레인전극(7)이 상기한 오믹층을 개재하여 비정질 반도체층(4)에 접촉되어 있는 동시에 그의 하면에서 상기한 절연막(3)에 접촉되어 있고, 투명도전막(8)이 드레인전극(7)의 단부에 접촉된 상태로 절연막(3)상에 형성되어 있는 것을 특징으로 하는 비정질 실리콘 박막형 트랜지스터.
- 게이트 전극으로 사용될 크롬 박막을 유리기판 상에 증착하는 제1공정과, 상기 제1공정에서 형성된 크롬박막에 사진식각법에 의해 1000Å게이트 전극 패턴을 형성하는 제2공정과, 상기 제2공정에서 얻어진 샘플위에 3000Å의 a-SiN의 절연막, 3000Å의 a-Si의 비정질 반도체층, 500Å의 n+a-Si의 오믹층을 단일 글로우 방전 반응실 내에서 연속적으로 증착하는 제3공정과 , 상기 제3공정에서 얻어진 샘플에 대하여 사진 식각법에 의해 반도체 패드를 형성하는 제4공정과, 상기 제4공정에서 제작된 샘플위에 크롬을 증착하여 사진 식각법에 의해 소스 전극 및 드레인 전극을 형성하는 제5공정과, 상기한 소스전극과 드레인전극 사이에 남아있는 500Å의 n+ a-Si층을 제거하는 제6공정과, 투명도전막을 상기한 드레인 전극의 단부에 접촉된 상태로 상기한 절연막상에 증착하는 제7공정으로 이루어지는 것을 특징으로 하는 비정질 실리콘 박막형 트랜지스터의 제조방법.
- 제2항에 있어서, 상기한 a-SiN의 절연막, a-Si의 비정질 반도체층, n+a-Si의 오믹층이 각각 1 : 2 내지 1 : 10의 비율로 믹스된 SiH4와 NH3의 혼합가스, SiH4가스, 99 : 1의 비율로 믹스된 SiH4와 혼합가스를 순차적으로 글로우 방전 반응실에 주입하여 글로우 방전에 의해 형성되는 것을 특징으로 하는 비정질 실리콘 박막형 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850008111A KR880001345B1 (ko) | 1985-10-31 | 1985-10-31 | 비정질 실리콘 박막형 트랜지스터와 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850008111A KR880001345B1 (ko) | 1985-10-31 | 1985-10-31 | 비정질 실리콘 박막형 트랜지스터와 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870004499A true KR870004499A (ko) | 1987-05-09 |
| KR880001345B1 KR880001345B1 (ko) | 1988-07-25 |
Family
ID=19243455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019850008111A KR880001345B1 (ko) | 1985-10-31 | 1985-10-31 | 비정질 실리콘 박막형 트랜지스터와 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR880001345B1 (ko) |
-
1985
- 1985-10-31 KR KR1019850008111A patent/KR880001345B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880001345B1 (ko) | 1988-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900019245A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR910007161A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| EP0157489A3 (en) | Amorphous silicon field-effect transistors, method for their manufacture and their use in liquid crystal display devices | |
| JPS6412577A (en) | Thin film transistor | |
| CN104576750A (zh) | 薄膜晶体管结构 | |
| JPS61244068A (ja) | 薄膜トランジスタ | |
| KR870004499A (ko) | 비정질 실리콘 박막형 트랜지스터와 그 제조방법 | |
| KR970077745A (ko) | 염소가 함유된 비정질 실리콘/비정질 실리콘 다층을 활성층으로 이용한 박막 트랜지스터의 구조 및 제조 방법 | |
| JPS567480A (en) | Film transistor | |
| JPS644070A (en) | Thin film transistor and manufacture thereof | |
| KR910005406B1 (ko) | 복수의 게이트 절연층을 가진 박막트랜지스터와 그 제조 방법 | |
| KR960018741A (ko) | 액정표시장치용 박막 트랜지스터의 제조방법 | |
| KR100790934B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR870004327A (ko) | 액정표시소자용 박막 트랜지스터의 제조방법 | |
| JPS6459863A (en) | Semiconductor device | |
| KR960019779A (ko) | 액정표시장치용 박막트랜지스터 및 그 제조방법 | |
| KR870011706A (ko) | 액정표시소자 구동용 비정실 실리콘 박막 트랜지스터 및 그 제조방법 | |
| KR910016090A (ko) | 액정표시소자용 박막 트랜지스터 및 그의 제조방법 | |
| KR930024211A (ko) | 박막트랜지스터의 제조방법 및 그 구조 | |
| KR950012754A (ko) | 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법 | |
| KR960032773A (ko) | 비정질 실리콘 박막트랜지스터 및 그 제조방법 | |
| KR930024190A (ko) | 액정표시장치의 박막트랜지스터 및 그 제조방법 | |
| KR910010636A (ko) | 비정질실리콘 박막 트랜지스터의 제조방법 | |
| KR950027013A (ko) | SiF₄/SiH₄/H₂/He을 이용한 중착 다결정 실리콘과 그 제조 방법 및 그를 이용한 액정표시 장치의 박막트랜지스터 | |
| KR940001455A (ko) | 다결정 실리콘 박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| O035 | Opposition [patent]: request for opposition | ||
| E701 | Decision to grant or registration of patent right | ||
| O073 | Decision to grant registration after opposition [patent]: decision to grant registration | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050603 Year of fee payment: 18 |
|
| EXPY | Expiration of term |