KR870003504A - 디코우더 - Google Patents

디코우더 Download PDF

Info

Publication number
KR870003504A
KR870003504A KR1019860007914A KR860007914A KR870003504A KR 870003504 A KR870003504 A KR 870003504A KR 1019860007914 A KR1019860007914 A KR 1019860007914A KR 860007914 A KR860007914 A KR 860007914A KR 870003504 A KR870003504 A KR 870003504A
Authority
KR
South Korea
Prior art keywords
transistor
different
input signals
connection point
switching
Prior art date
Application number
KR1019860007914A
Other languages
English (en)
Other versions
KR950001925B1 (ko
Inventor
페터 후흐스 한스
에르. 고에츠 위르겐
Original Assignee
드로스트, 후흐스
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 드로스트, 후흐스, 지멘스 악티엔게젤샤프트 filed Critical 드로스트, 후흐스
Publication of KR870003504A publication Critical patent/KR870003504A/ko
Application granted granted Critical
Publication of KR950001925B1 publication Critical patent/KR950001925B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/20—Conversion to or from n-out-of-m codes
    • H03M7/22—Conversion to or from n-out-of-m codes to or from one-out-of-m codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/001—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used
    • H03M7/005—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Static Random-Access Memory (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

내용 없음

Description

디코우더
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도와 제3도는 본 발명을 구체화한 디코우더의 두 개의 다른 형태의 회로도,
제2도와 제4도는 제1도와 제3도에 도시된 디코우더의 동작을 설명해주는 그래프.
* 도면의 주요 부분에 대한 부호의 설명
A0, A1, A2, An,: 입력신호 DA1-DA8 : 리코우더 출력
I1-I8 : CMOS-인버터 VCC, VSS : 공급전압
A, B, C, D,: 연결점
T0, T1,, T1o, T2o, T21,: 스위칭 트랜지스터
M0, M1,, M1o, M2o, M21,: 상보 트랜지스터

Claims (6)

  1. 제1항에 있어서, n＞2에 대해 : 가) 상보신호의 쌍으로서 제공되어 있는 다른 2(n-2)입력신호를 위한 입력과, 나)쌍으로 배열되어 있는 다른 2n-1개의 CMOS-인버터의 출력에 의해 제공된 다른 2n-1개의 디코우더 출력과, 다) 다른 CMOS-인버터의 각각의 쌍에서, 다른 채널형태의 제2트랜지스터의 소오스터미널은 상호연결되어 다른 제1연결점을 형성하고 이를 통해 총 2n-1개의 제1연결점이 생기며, 라) 다른 CMOS-인버터는 다른 4개의 CMOS-인버터와 동일하고, 마) 중간 스위칭 트랜지스터 배열은 드레인에 의해 각각의 다른 제1연결점에 연결되어 있는 다른 채널형태의 다른 제1스위칭 트랜지스터를 갖고 있으며, 바) 다른 제1스위칭 트랜지스터의 각각의 쌍의 소오스 터미널은 다른 제2연결점을 형성하기 위해 결합되어 있으며, 이로인해 총 2n-1개의 다른 제2연결점이 형성되고, 사) 다른 채널형태의 제2스위칭 트랜지스터의 쌍 각각은 드레인에 의해 제2연결점중에 연결되어 있고, 제2스위칭 트랜지스터의 각 쌍의 소오스터미널은 제3연결점을 형성하기 위해 서로 연결되어 있으며, 이로인해 중간스위칭 트랜지스터 배열이 제1연결점과 최종 연결점 사이에 총 n-1개의 스위칭단계를 포함하도록 스위칭 트랜지스터의 다른 쌍이 연결점의 인련의 쌍을 상호 연결하기 위해 제공되면서 총 2n-3개의 제3연결점이 형성되고, 아) 각각의 제2연결점에서 1) 제2연결점에 연결되어 있는 두개의 제1스위칭 트랜지스터중 하나의 게이트는 다른 2(n-2) 입력신호중 첫번째에 연결되어 있고, 2) 제2연결점에 연결되어 있는 두 개의 제1스위칭 트랜지스터중 다른 하나의 게이트는 다른 2(n-2)입력신호 중 첫 번째에 대해 상보신호인 입력신호에 연결되어 있으며, 자) 최종스위칭 트랜지스터로 구성된 스위칭배열을 제외하고 다른 스위칭 트랜지스터로 구성된 각각의 스위칭단계에서는 1) 다른 연결점에 연결되어 있는 두개의 다른 스위칭 트랜지스터중 하나의 게이트가 다른 2(n-2)입력신호중 다른 것에 연결되어 있고, 2) 다른 연결점에 연결되어 있는 두 개의 다른 스위칭 트랜지스트중 다른 하나의 게이트는 다른 2(n-2)입력신호중 상기 다른 것에 대해 상보신호인 입력신호에 연결되어 있는 것을 특징으로 하는 디코우더.
  2. 제1항 또는 제2항에 있어서, 채널형태의 트랜지스터는 p-채널 트랜지스터이며, 다른 채널형태의 트랜지스터는 n-채널 트랜지스터이고, 제1공급전위는 제2공급전위보다 더 포지티브한 전위인 것을 특징으로 하는 디코우더.
  3. 제1항 또는 제2항에 있어서, 채널형태의 트랜지스터는 n-채널 트랜지스터이며, 다른 채널형태의 트랜지스터는 p-채널 트랜지스터이고, 제1공급전위는 제2공급전위보다 더 네가티브한 전위인 것을 특징으로 하는 디코우더.
  4. 제1항 또는 제2항에 있어서, 트랜지스터는 항상 형태인 것을 특징으로 하는 디코우더.
  5. 제1항 또는 제2항에 있어서, 비작동상태에서는 다른 입력신호의 나머지 세트에 대해 상보상태인 다른 입력신호의 세트는 근복적으로 제1공급전위와 동일한 전위값을 가지며, 비동작상태에서 다른 입력신호의 나머지세트와 주입력신호는 근본적으로 제2공급전위와 동일한 전위값을 갖는 것을 특징으로 하는 디코우더.
  6. 제1항 또는 제2항에 있어서, 비작동상태에서 다른 입력신호의 나머지 세트에 대해 상보상태인 다른 입력신호의 세트는 근본적으로 제2공급전위와 동일한 전위값을 가지며, 비동작상태에서 다른 입력신호의 나머지세트와 주 입력신호는 근본적으로 제1공급전위와 동일한 전위값을 갖는 것을 특징으로 하는 디코우더.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860007914A 1985-09-20 1986-09-20 디코우더 KR950001925B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3533606.4 1985-09-20
DE3533606 1985-09-20

Publications (2)

Publication Number Publication Date
KR870003504A true KR870003504A (ko) 1987-04-17
KR950001925B1 KR950001925B1 (ko) 1995-03-06

Family

ID=6281512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860007914A KR950001925B1 (ko) 1985-09-20 1986-09-20 디코우더

Country Status (7)

Country Link
US (1) US4694278A (ko)
EP (1) EP0217104B1 (ko)
JP (1) JP2612832B2 (ko)
KR (1) KR950001925B1 (ko)
AT (1) ATE54233T1 (ko)
DE (1) DE3672345D1 (ko)
HK (1) HK77694A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118656B2 (ja) * 1988-02-15 1995-12-18 三菱電機株式会社 エンコード回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3397325A (en) * 1965-12-30 1968-08-13 Rca Corp Sensor array coupling circuits
US3539823A (en) * 1968-08-06 1970-11-10 Rca Corp Logic circuit
DE2641693C2 (de) * 1976-09-16 1978-11-16 Siemens Ag, 1000 Berlin Und 8000 Muenchen Decodierschaltung mit MOS-Transistoren
US4176287A (en) * 1978-04-13 1979-11-27 Motorola, Inc. Versatile CMOS decoder
DE3166548D1 (en) * 1981-04-01 1984-11-15 Itt Ind Gmbh Deutsche Cmos integrated selection circuit for four potentials and simplifications of it for three potentials
JPS6018892A (ja) * 1983-07-12 1985-01-30 Sharp Corp 半導体デコ−ダ回路

Also Published As

Publication number Publication date
EP0217104A1 (de) 1987-04-08
US4694278A (en) 1987-09-15
ATE54233T1 (de) 1990-07-15
JP2612832B2 (ja) 1997-05-21
DE3672345D1 (de) 1990-08-02
JPS6267929A (ja) 1987-03-27
HK77694A (en) 1994-08-12
EP0217104B1 (de) 1990-06-27
KR950001925B1 (ko) 1995-03-06

Similar Documents

Publication Publication Date Title
US4899066A (en) OR-type CMOS logic circuit with fast precharging
KR950022130A (ko) 다중 전압시스템용 출력 버퍼회로, 입력 버퍼회로 및 양방향 버퍼회로
KR900001131A (ko) 반도체 집적회로의 출력회로
KR920019090A (ko) 레벨 인버터회로
DE3672425D1 (de) C-mos-eingangsschaltung.
US4617477A (en) Symmetrical output complementary buffer
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR910002127A (ko) 전원절환회로
KR100686983B1 (ko) 레벨 컨버터 회로
ATE81738T1 (de) Cmos-verriegelungsschaltungen.
KR930010997A (ko) 디코더 회로
US5831458A (en) Output circuit having BiNMOS inverters
KR890005996A (ko) 동기 플립플롭회로
KR870003504A (ko) 디코우더
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
KR930007567B1 (ko) 다입력 디코더회로
KR870002660A (ko) 게이트 어레이 lsi용 지연회로
KR100314490B1 (ko) 패스트랜지스터회로
JPH0372717A (ja) カスコード電圧スイツチ型論理回路ツリー
KR940000267B1 (ko) 직렬 비교기 집적회로
KR870003623A (ko) 슈미트 회로
KR940017172A (ko) Vcc, Vss 전원 잡음(Power Source Noise) 감소회로
SU743200A1 (ru) Элемент с трем состо ни ми
KR20000003339A (ko) 해저드를 제거한 멀티플렉서
JPH09116422A (ja) 半導体論理回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050224

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee