KR860000697A - 2중스택 전력 접합전계효과 트랜지스터 - Google Patents

2중스택 전력 접합전계효과 트랜지스터 Download PDF

Info

Publication number
KR860000697A
KR860000697A KR1019850004032A KR850004032A KR860000697A KR 860000697 A KR860000697 A KR 860000697A KR 1019850004032 A KR1019850004032 A KR 1019850004032A KR 850004032 A KR850004032 A KR 850004032A KR 860000697 A KR860000697 A KR 860000697A
Authority
KR
South Korea
Prior art keywords
stack
layer
gate
terminal means
main terminal
Prior art date
Application number
KR1019850004032A
Other languages
English (en)
Inventor
제임스 안소니이(외 2) 벤자민
Original Assignee
프랑크 엠 사죠백
이턴 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프랑크 엠 사죠백, 이턴 코오포레이숀 filed Critical 프랑크 엠 사죠백
Publication of KR860000697A publication Critical patent/KR860000697A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음

Description

2중스택 전력 접합전계효과 트랜지스터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 구성된 전력 접압전계 트랜지스터(JFET)의 구조를 표시하는 개략도. 제7도는 양호한 주 및 게이트 단자구조를 표시하는 제1도의 부분의 확대된 등각투영의 확대도.
* 도면의 주요부분의 부호 설명
2:전력 접합 전계효과 트랜지스터, 4:드리프트영역, 6,8:스택, 10-19:채널, 28,30:접합, 32:공핍영역, 38:폭, 48,50:스위치, 52:전계형성수단, 54,56:공픽영역, 60:기판, 70,72:홈, 74:층, 80:전극, 82:게이트층, 86:게이트전극, T1,T2:주단자수단, G1,G2:게이트단자수단.

Claims (20)

  1. 다수의 채널을 형성하는 교번의 전도성형의 층의 한쌍의 간격을 뗀 제1 및 제2스택간의 공통드리프트영역을 가진 전력접합 전계효과 트랜지스터에서, 상기 공통드리프트영역과 채널을 통하여 양방향의 전류를 전도하는 온상태와 공핍영역소멸로 인하여 상기 채널을 통하여 흐르는 전류를 저지하는 오프상태를 가지는 것을 특징으로 하는 2중스택 전력 접합 전계효과 트랜지스터.
  2. 제1항에 있어서, 상기채널과 공통드리프트영역은 한전도성형의 것이고, 제1스택의 채널에 접속되는 제1주단자 수단과, 제2스택의 채널에 접속되는 제2주단자수단과, 제1스택의 다른 전도성형의 층에 접속되는 제1게이트단자 수단과, 제2스택의 다른전도성형의 층에 접속되는 제2게이트단자 수단과, 오프상태의 소멸을 일으키게 층간의 접합부터 확산하는 공핍영역과 온상태를 가능하게 하도록 층간의 접합쪽으로 축소하는 공핍영역을 가지는 것.
  3. 제2항에 있어서, 공통드리프트영역의 전계성형수단은 접합의 작용면적부터 이동되는 것.
  4. 제3항에 있어서, 전계형성수단은 전계선의 밀어닥치는 경사만곡을 감소하고, 공통드리프트영역의 전계선을 똑바르게하기 위하여 다른전도성형의 하나 또는 그 이상의 영역을 가지고 그것에 의하여 저지하는 전압능력을 증대하는 것.
  5. 제4항에 있어서, 전계형성수단은 하나 또는 그 이상의 유동하는 공핍영역을 가지는 것.
  6. 제2항에 있어서, 상기 JFET는 통상적으로 오프이고 스택의 다른 전도성형의 층부터의 공핍영역은 통상적으로 게이트단자수단의 바이어스의 결여에서 채널의 서로에 확장하고 또한 만나고, 상기 채널은 통상적으로 소멸되고 상기 JFET는 제1 및 제2게이트단자 수단을 바이어스하는 것에 의하여 커져서 공핍영역을 축소하고 그들간의 채널을 전도성으로 열이 전류가 주단자수단간에 흐를수 있는 것.
  7. 제2항에 있어서, JFET는 통상적으로 온이고, 스택의 다른 전도성 형의 층부터의 공핍영역은 통상적으로 부분적으로만 서로에 향하여 확장하여 그들간의 채널을 전도성으로 열게하고 전류가 주단자수단간에 흐르게되고, JFET는 제1 및 제2게이트단자수단을 바이어스하는 것에 의하여 꺼지고 상기 공핍영역은 확장하고 채널은 소멸되는 것.
  8. 제2항에 있어서, 전류는 층의 퇴적방향에 수직의 방향에서 공통 드리프트영역을 통하여 또한 채널을 통하여 흐르는 것.
  9. 제8항에 있어서, 전류는 공통드리프트영역을 통하여 또한 채널을 통하여 수평으로 흐르고 여기에서 층은 수직으로 퇴적되는 것.
  10. 제9항에 있어서, 그들간의 전계선을 똑바르게하기 위하여 공통드리프트영역에 대향된 다른 전도성형의 공핍영역을 수직으로 형성하는 전계를 가지는 것.
  11. 전력 JFET가 다수의 채널을 형성하는 교번의 전도성형의 층의 한쌍의 간격을 뗀 제1 및 제2스택간의 공통드리프트영역을 가지고 상기 JFET는 채널과 공통드리프트영역을 통하여 수평으로 양방향 전류를 전도하는 온상태를 가지고, 상기 JFET는 수직공핍소멸로 인하여 채널을 통하여 흐르는 전류를 저지하는 오프상태를 가지는 것을 특징으로 하는 2중스택 전력접합전계효과 트랜지스터.
  12. 제11항에 있어서, 스택의 층은 수평으로 길이방향으로 옆으로 연장하고 스택의 방향은 수직으로 연장하는 것.
  13. 전력 JFET가 다수의 채널을 형성하는 교번의 전도성 형의층의 한쌍의 간격을 뗀 제1 및 제2스택간의 공통드리프트영역을 가지고, 상기 JFET가 채널과 공통드리프트영역을 통하여 수평으로 양방향 전류를 전도하는 온상태를 가지고, 상기 JFET가 수직의 공핍소멸로 인하여 채널을 통하여 흐르는 전류를 저지하는 오프상태를 가지고 상기채널과 공통드리프트영역이 한전도성 형이고, 제1주단자 수단이 제1스택의 채널에 접속되고, 제2주단자수단이 제2스택의 채널에 접속되고, 제1게이트단자수단이 제1스택의 다른전도성형의 층에 접속되고 제2게이트 단자수단이 제2스택의 다른 전도성형의층에 접속되고 공핍영역은 소멸하는 오프상태를 일으키게 층간의 접합부터 확산하고 공핍영역은 온상태를 가능하게 하도록 층간의 접합쪽으로 축소하는 것을 특징으로 하는 2중 스택전력 접합 전계효과 트랜지스터.
  14. 제13항에 있어서, 제1주단자수단은 제1스택의 층들에 접촉하고, 건너가서 연장하는 한전도성 형의반도체 물질의 제1주단자수단과 제1주단자층에 접촉하는 제1주전극을 가지고 제1게이트단자수단은 제1스택의 층들에 접촉하고 건너서 연장하는 다른 전도성형의 반도체 물질의 제1게이트층과 제1게이트층에 접촉하는 제1게이트전극을 가지고 제2주단자수단은 제2스택의 층들에 접촉하고 건너서 연장하는 한 전도성형의 반도체 물질의 제2주단자층과, 제2주단자층에 접촉하는 제2주전극을 가지고 제2게이트단자수단은 제2스택의 층에 접촉하고 건너서 연장하는 다른 전도성형의 반도체물질의 제2게이트층과 제2게이트층에 접촉하는 제2게이트 전극을 가지는 것.
  15. 제4항에 있어서, 제1주단자층과 제1게이트층은 그들간의 접합을 형성하는 공유영역에 따라 접촉되고 그들을 건너가는 순방향 전압강하를 가진 최후에 언급된 접합을 제1스택의 층간의 접합의 단락을 방지하는데 충분하여 공핍영역이 온상태를 가능하게 하는 최후에 언급된 접합쪽으로 축소하는 것이 가능하게 최후에 언급된 접합을 건너가는 충분한 전압차를 보장하고, 제1주전극과 제1게이트전극은 간격을 떼고, 화학적으로 분리되고, 제2주단자층과 제2게이트층은 그들간의 접압을 형성하는 공유영역에 따라 접촉하고, 그들을 건너가는 순방향전압 강하를 가진 최후에 언급된 접합은 제2스택의 층간의 접합의 단락을 방지하는데 충분하고 공핍영역이 온상태를 가능하게 하는 최후에 언급된 접합쪽으로 축소하는 것이 가능하게 최후에 언급된 접합을 건너가는 충분한 전압차를 보장하고, 제2주전극과 제2게이트전극은 간격을 떼고 화학적으로 분리되는 것.
  16. 제13항에 있어서, 그들간의 전계선을 똑바르게 하기 위하여 공통드리프트영역에 수직으로 대향된 다른 전도성형의 공핍영역을 형성하는 전계를 가지는 것.
  17. 제13항에 있어서, 스택의 방향이 수직으로 연장하게 수평으로 길이방향으로 또한 옆으로 연장된 스택의 층이 제1스택으로 수직적으로 노치된 제1홈과, 제2스택으로 수직적으로 노치된 제2홈과를 가지고, 여기에서 제1주단자 수단은 제1홈안에 있고, 제1게이트단자수단은 제1홈안에 있고, 제2주 단자수단은 제2홈안에 있고, 제2게이트 단자수단은 제2홈안에 있는 것.
  18. 제17항에 있어서, 제1주단자수단이 제1스택의 층에 접촉하게 그것의 제1부분의 제1홈의 내부면에 따라 연장하는 한전도성 형의 반도체물질의 제1주단자층과 제1주단자층에 접촉하는 제1주 전극을 가지고 제1게이트단자수단이 제1스택의 층에 접촉하게 그것의 제2부분의 제1홈의 내부면에 따라 연장하는 다른전도성형의 반도체물질의 제1게이트층과, 제1게이트층에 접촉하는 제1게이트전극과를 가지고, 제2주단자수단이 제2스택의 층에 접촉하게 그것의 제1부분의 제2홈의 내부면에 따라 연장하는 한 전도성 형의 반도체 물질의 제2주단자층과, 제2주단자층에 접촉하는 제2주전극과를 가지고 제2게이트단자수단이 제2스택의 층에 접촉하게 그것의 제2부분의 제2홈의 내부면에 따라 연장하는 다른 전도성 형의 반도체물질의 2게이트층과 제2게이트층에 접촉하는 제2게이트전극을 가지는 것.
  19. 제18항에 있어서, 각 상기홈은 그들의 위의 각각의 층을 통하여 가장 저부의 층으로 또한 그의 각각의 스택으로 아래쪽으로 연장하는 것.
  20. 제18항에 있어서, 스택의 바닥층과 수평적으로 동일면의 공통드리프트영역에서 다른 전도성형의 공핍영역을 형성하는 전계의 하부열과, 스택의 정부층과 수평적으로 동일면의 공통드리프트영역에서 다른 전동성형의 공핍영역을 형성하는 전계의 상부열과를 가지고 공핍영역의 상부 및 저부열이 방해하는 전압능력을 증대하고 밀어닥치는 경사의 만곡을 감소하게 그들간의 전계선을 똑바르게 하는 것.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850004032A 1984-06-08 1985-06-08 2중스택 전력 접합전계효과 트랜지스터 KR860000697A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US618431 1984-06-08
US06/618,431 US4633281A (en) 1984-06-08 1984-06-08 Dual stack power JFET with buried field shaping depletion regions

Publications (1)

Publication Number Publication Date
KR860000697A true KR860000697A (ko) 1986-01-30

Family

ID=24477636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850004032A KR860000697A (ko) 1984-06-08 1985-06-08 2중스택 전력 접합전계효과 트랜지스터

Country Status (4)

Country Link
US (1) US4633281A (ko)
EP (1) EP0167814A1 (ko)
JP (1) JPS6144474A (ko)
KR (1) KR860000697A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6161441A (ja) * 1984-09-03 1986-03-29 Toshiba Corp 半導体装置の製造方法
US5010025A (en) * 1989-04-03 1991-04-23 Grumman Aerospace Corporation Method of making trench JFET integrated circuit elements
JP3135939B2 (ja) * 1991-06-20 2001-02-19 富士通株式会社 Ｈｅｍｔ型半導体装置
EP1026820B1 (en) * 1999-02-04 2004-04-28 SGS-THOMSON MICROELECTRONICS S.r.l. Start-up procedure for brushless DC motors having position sensors with angular resolution lower than the resolution of the driving system
DE10325748B4 (de) * 2003-06-06 2008-10-02 Infineon Technologies Ag Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone
US9543290B2 (en) 2014-01-23 2017-01-10 International Business Machines Corporation Normally-off junction field-effect transistors and application to complementary circuits

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2820154A (en) * 1954-11-15 1958-01-14 Rca Corp Semiconductor devices
BE572049A (ko) * 1957-12-03 1900-01-01
US2989713A (en) * 1959-05-11 1961-06-20 Bell Telephone Labor Inc Semiconductor resistance element
US3035186A (en) * 1959-06-15 1962-05-15 Bell Telephone Labor Inc Semiconductor switching apparatus
FR1377330A (fr) * 1963-07-26 1964-11-06 Perfectionnements aux dispositifs semiconducteurs à effet de champ à canaux multiples intégrés
US3354362A (en) * 1965-03-23 1967-11-21 Hughes Aircraft Co Planar multi-channel field-effect tetrode
US3841917A (en) * 1971-09-06 1974-10-15 Philips Nv Methods of manufacturing semiconductor devices
US3878552A (en) * 1972-11-13 1975-04-15 Thurman J Rodgers Bipolar integrated circuit and method
JPS5918870B2 (ja) * 1977-05-15 1984-05-01 財団法人半導体研究振興会 半導体集積回路
FR2454703B1 (fr) * 1979-04-21 1985-11-15 Nippon Telegraph & Telephone Transistor a effet de champ et procede de fabrication
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
JPS59108461A (ja) * 1982-12-14 1984-06-22 Olympus Optical Co Ltd 固体撮像装置

Also Published As

Publication number Publication date
EP0167814A1 (en) 1986-01-15
JPS6144474A (ja) 1986-03-04
US4633281A (en) 1986-12-30

Similar Documents

Publication Publication Date Title
US4414560A (en) Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region
SU1621817A3 (ru) Мощный полевой транзистор с изолированным затвором
US4393391A (en) Power MOS transistor with a plurality of longitudinal grooves to increase channel conducting area
KR840005920A (ko) 반도체 집적회로 장치
US5801091A (en) Method for current ballasting and busing over active device area using a multi-level conductor process
KR850005173A (ko) 반도체 장치 및 그의 제조방법
KR830008401A (ko) 절연 게이트형 트랜지스터
KR860000696A (ko) 노치된 다중 채널스택을 가진 옆으로의 양방향 전력 전계효과 트랜지스터
KR930020679A (ko) 반도체 장치
KR930003420A (ko) 측 절연게이트 바이폴라 트랜지스터
KR900011033A (ko) 절연 게이트 바이폴라 트랜지스터
KR880700464A (ko) 집적 회로에 대한 세 레벨 상호 연결 기법
US4670764A (en) Multi-channel power JFET with buried field shaping regions
KR950015830A (ko) 트랜지스터 및 수직형 트랜지스터
KR950025987A (ko) 반도체장치 및 그 제조방법
KR860000697A (ko) 2중스택 전력 접합전계효과 트랜지스터
KR930003235A (ko) 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치
KR19990087140A (ko) 반도체 소자
KR950012769A (ko) 반도체 소자
US5504360A (en) Vertical type semiconductor device provided with an improved construction to greatly decrease device on-resistance without impairing breakdown
US6144067A (en) Strip gate poly structure for increased channel width and reduced gate resistance
KR860000701A (ko) 다수의 옆으로의 소멸을 가진 전력 접합전계효과 트랜지스터
US4558243A (en) Bidirectional power FET with shorting-channel off state
KR860000695A (ko) 수직양방향 퇴적 전력전계효과 트랜지스터
US4635084A (en) Split row power JFET

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application