KR20240076736A - 실리콘 에칭액, 기판의 처리 방법 및 실리콘 디바이스의 제조 방법 - Google Patents

실리콘 에칭액, 기판의 처리 방법 및 실리콘 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20240076736A
KR20240076736A KR1020230162521A KR20230162521A KR20240076736A KR 20240076736 A KR20240076736 A KR 20240076736A KR 1020230162521 A KR1020230162521 A KR 1020230162521A KR 20230162521 A KR20230162521 A KR 20230162521A KR 20240076736 A KR20240076736 A KR 20240076736A
Authority
KR
South Korea
Prior art keywords
acid
silicon
etching
group
etching solution
Prior art date
Application number
KR1020230162521A
Other languages
English (en)
Inventor
히토미 타츠야
세이케 요시키
오키무라 코시로
노로 코수케
Original Assignee
가부시키가이샤 도쿠야마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2023195604A external-priority patent/JP2024075501A/ja
Application filed by 가부시키가이샤 도쿠야마 filed Critical 가부시키가이샤 도쿠야마
Publication of KR20240076736A publication Critical patent/KR20240076736A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Abstract

[과제] Si 결정면((100)면, (110)면, (111)면)을 주면으로 하는 단결정 실리콘 기판의 에칭에서는, (110)면의 에칭 속도에 대해서는 충분히 저감할 수 없고, (110)면과 (111)면의 에칭 속도비에 개선의 여지가 있었다. 실리콘 에칭의 결정면 등방성이 우수하고, 또한 실리콘 산화막과의 에칭 선택비가 높은 실리콘 에칭액을 제공하는 것을 목적으로 한다.
[해결수단] 카르복시기, 술폰산기, 인산기 및 포스폰산기로 이루어진 군으로부터 선택되는 적어도 하나의 산기를 갖고, 또한 pKa가 3.5 이상 13 이하인 산기를 갖는 산기 함유 화합물, 수산화 제4급 암모늄, 산화제 및 물을 포함하는 실리콘 에칭액에 의해 과제를 해결한다.

Description

실리콘 에칭액, 기판의 처리 방법 및 실리콘 디바이스의 제조 방법{SILICON ETCHING SOLUTION, METHOD FOR TREATING SUBSTRATE, AND METHOD FOR MANUFACTURING SILICON DEVICE}
본 발명은, 각종 실리콘 디바이스를 제조할 때의 표면 가공, 에칭 공정에서 사용되는 실리콘 에칭액에 관한 것이다. 또한, 본 발명은 상기 에칭액을 이용한 기판 처리 방법에 관한 것이다. 또한, 기판에는 반도체 웨이퍼 또는 실리콘 기판 등이 포함된다. 또한, 본 발명은 상기 에칭액을 이용한 실리콘 디바이스의 제조 방법에 관한 것이다.
실리콘 에칭은 최근, 3D NAND 등의 반도체 메모리의 제작이나 Fin-FET(Fin Field-Effect Transistor)나 GAA(Gate all around)라고 불리는 구조를 갖는 로직 반도체의 제작에 적용되고 있다. 여기서 사용되는 실리콘 에칭 기술은 디바이스의 치밀화나 구조의 복잡화에 의해, 에칭 후의 웨이퍼 표면의 평활성, 에칭 정밀도, 또한 다른 재료와의 에칭 선택성에 대한 요구가 엄격해지고 있다.
한편, 실리콘 에칭액으로서는 여러 가지의 것이 제안되고, 또한 실제로 사용되고 있다. 이들 중에서 알칼리성 수용액으로 이루어지는 에칭제(알칼리계 에칭액)는, 통상 결정성의 실리콘에 대하여 에칭의 결정면 이방성을 나타내는 것이 널리 알려져 있다.
알칼리계 에칭액은, 그 에칭의 결정면 이방성을 이용하여 벌크 마이크로 머시닝 등에 사용되고 있다. 그러나, 3D NAND 반도체 메모리나 Fin-FET, GAA 등의 3차원 구조의 로직 반도체의 제작에 알칼리계 에칭액을 적용하는 경우에 있어서는, 에칭의 결정면 이방성에 기인하여, 에칭 후의 표면의 형상이 에칭 개시면에 대해 평행하지 않거나, (111)면으로 구성된 피라미드 형상의 힐록(hillock)이 발생하여 평활성이 악화되는 과제가 있다. 즉, 3D NAND 반도체 메모리나 Fin-FET, GAA 등의 3차원 구조의 로직 반도체의 제작에 있어서의 에칭 처리에서는, 에칭의 결정면 등방성이 요구되는 경우가 있다.
에칭의 결정면 등방성을 나타내는 에칭액으로서는, 불산-질산 수용액(산계 에칭액)이 있다. 그러나, 불산-질산 수용액은 실리콘 산화막을 에칭하기 때문에, 실리콘 산화막의 에칭에 대한 실리콘의 에칭의 선택비가 낮다. 3D NAND 반도체 메모리나, Fin-FET, GAA 등의 3차원 구조의 로직 반도체 등의 복잡한 구조의 제작에 있어서의 에칭 처리에서는, 실리콘 산화막에 대해서 실리콘의 높은 에칭 선택성이 요구되는 경우가 있고, 이러한 경우에는 불산-질산 수용액(산계 에칭액)을 적용할 수 없다.
이 때문에, 실리콘의 에칭이 결정면 등방성을 나타내고, 또한 실리콘 산화막에 대한 실리콘(이하, 실리콘을 Si로 기재하기도 함)의 에칭 선택비가 높은 실리콘 에칭액이 요망되고 있다. 또한, 일반적으로 알칼리계 에칭액은 대체로 실리콘 산화막에 대한 실리콘의 에칭 선택비가 높다. 여기서, 실리콘 산화막에 대한 실리콘의 에칭 선택비는 실리콘의 에칭 속도를 실리콘 산화막의 에칭 속도로 나눈 값을 나타낸다.
알칼리계 에칭액을 이용한 실리콘 에칭에 있어서 에칭의 결정면 등방성을 개선하는 방법으로서, 특허문헌 1에는, 유기 알칼리와 산화제와 물을 포함하는 에칭액이 개시되어 있다. 특허문헌 2에는, 제4급 암모늄염, 카르복실산, 과산화수소, 물 및 연마재를 포함하는 연마용 조성물이 개시되어 있다. 특허문헌 3에는, 제4급 암모늄 화합물, 카르복실산, 과산화수소 및 계면활성제를 포함하는 반도체 세정용 조성물이 개시되어 있다. 특허문헌 4에는, 지립(砥粒), 무기염, 산기를 갖는 연마 촉진제, 및 pH 조정제로서의 산 또는 알칼리를 포함하는 연마용 조성물이 개시되어 있다.
[특허문헌 1] 일본 특개2019－153721호 공보 [특허문헌 2] 일본 특개2002－231666 공보 [특허문헌 3] 일본 특개2014－103349호 공보 [특허문헌 4] 일본 특개2021－150515호 공보
그런데, 본 발명자들이 특허문헌 1의 에칭액을 이용하여 각 결정면((100)면, (110)면, (111)면)을 주면(主面)으로 하는 단결정 실리콘 기판의 에칭을 수행한 바, (100)면의 에칭 속도에 대해서는 특허문헌 1에 개시되어 있는 산화제의 농도 조정에 의해 (111)면과 동등한 속도가 될 때까지 저감할 수 있지만, (110)면의 에칭 속도에 대해서는 충분히 저감할 수 없고, (110)면과 (111)면의 에칭 속도비에 개선의 여지가 있는 것을 알 수 있었다. 또한, 특허문헌 2~4에 기재된 연마용 조성물 또는 세정용 조성물은 실리콘 에칭에 적용하는 것은 전혀 의도하고 있지 않다.
따라서, 본 발명은 실리콘 에칭의 결정면 등방성이 우수하고, 또한 실리콘 산화막과의 에칭 선택비가 높은 실리콘 에칭액을 제공하는 것을 목적으로 한다.
본 발명자들은 상기 과제를 감안하여 예의 검토를 행하였다. 그 결과, 산화제를 포함하는 에칭액 중에서는 실리콘 기판 표면이 친수화되어 있고, 소수성 상호작용에 의해 흡착하는 화합물의 첨가로는 모든 결정면에 대하여 에칭의 억제 효과가 없고, 에칭의 결정면 등방성이 개선되지 않는 것이 확인되었다. 그래서, 산화물에 흡착하는 화합물에 주목하여 추가의 검토를 진행한 바, 산기를 갖고, 또한 pKa(산해리 상수)의 적어도 1개가 3.5 이상 13 이하인 산기 함유 화합물을, 산화제를 포함하는 에칭액에 특정의 농도 범위로 첨가함으로써, (110)면의 에칭 속도만을 선택적으로 억제할 수 있고, 에칭의 결정면 등방성이 개선되는 것을 알게 되어, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은 이하의 요지를 포함한다.
(1) 수산화 제4급 암모늄, 산화제, 물 및 카르복시기, 술폰산기, 인산기 및 포스폰산기로 이루어진 군으로부터 선택되는 적어도 하나의 산기를 갖고, 적어도 하나의 pKa가 3.5 이상 13 이하인 산기 함유 화합물을 포함하는 것을 특징으로 하는 실리콘 에칭액.
(2) 상기 산기 함유 화합물이 갖는 산기가 1개뿐인 것을 특징으로 하는, (1)에 기재된 실리콘 에칭액.
(3) 상기 산기 함유 화합물이 카르복시기를 갖고, 또한 HLB 값이 23.0 이상 25.5 이하인, (2)에 기재된 실리콘 에칭액.
(4) 상기 산기 함유 화합물의 함유량이 0.001mol/L 이상 0.1mol/L 이하인, (3)에 기재된 실리콘 에칭액.
(5) 상기 산기 함유 화합물이, 프로판산, 부탄산, 펜탄산, 헥산산, 헵탄산, 옥탄산, 이소프로판산, 이소부탄산, 이소펜탄산, 이소헥산산, 이소헵탄산, 이소옥탄산, 2-시클로부틸아세트산, 시클로펜탄카 르복실산, 시클로헥산카르복실산, 숙신산, 글루타르산, 아디프산, 피멜린산, 수베르산, 아젤라인산, 세바신산, 트리데칸이산, 메틸숙신산, 테트라메틸숙신산, 벤조산, 테레프탈산, 글루콘산, 인산, 에틸포스폰산, 프로필포스폰산, 부틸포스폰산, 펜틸포스폰산, 헵틸포스폰산, 옥틸포스폰산, 이소프로필포스폰산, 이소부틸포스폰산, 이소펜틸포 스폰산, 이소헵틸포스폰산, 이소옥틸포스폰산 및 이들의 염으로 이루어지는 군으로부터 선택되는 1종 이상의 화합물인, (1)에 기재된 실리콘 에칭액.
(6) 산화제가, 과산화수소, 메타클로로과벤조산, 및 N-옥실 화합물로 이루어지는 군으로부터 선택되는 1종 이상인, (1)~(5) 중 어느 한 항에 기재된 실리콘 에칭액.
(7) Si면을 갖는 기판에, (1)~(5) 중 어느 한 항에 기재된 실리콘 에칭액을 접촉시켜, 상기 Si면을 에칭하는 기판의 처리 방법.
(8) Si면을 갖는 기판에 (6)에 기재된 실리콘 에칭액을 접촉시켜, 상기 Si면을 에칭하는 기판의 처리 방법.
(9) (7)에 기재된 기판의 처리 방법을 공정 중에 포함하는, 실리콘 디바이스의 제조 방법.
(10) (8)에 기재된 기판의 처리 방법을 공정 중에 포함하는, 실리콘 디바이스의 제조 방법.
본 발명의 실리콘 에칭액을 사용함으로써, 결정면 이방성이 낮고(결정면 등방성이 높음), 또한 실리콘 산화막에 대한 실리콘의 에칭 선택비가 높은 실리콘의 에칭 처리를 할 수 있다.
이하, 본 발명의 실시 형태를 상세하게 설명하지만, 본 발명은 그 요지를 벗어나지 않는 한 이들의 내용에 한정되지 않는다. 또한, 본 발명은 그 요지를 일탈하지 않는 범위 내에서 임의로 변경하여 실시할 수 있다.
본 명세서에 있어서, 「~」를 사용하여 표시되는 수치 범위는, 「~」의 전후에 기재된 수치를 하한값 및 상한값으로서 포함하는 범위를 의미하고, 「A~B」는, A 이상 B 이하인 것을 의미한다.
1. 에칭액
본 발명의 실리콘 에칭액(이하, 「본 발명의 에칭액」이라고 한다)은, 반도체칩의 제조 등에 있어서 실리콘(결정성 실리콘, 폴리실리콘, 비정질 실리콘)의 에칭에 사용하는 것이다. 실리콘의 에칭은 산 조건에서 수행하는 것과 알칼리 조건에서 수행하는 것이 있지만, 본 발명의 에칭액은 알칼리성 수용액이며, 알칼리 조건에서 에칭하기 위한 것이다.
상기 반도체칩의 제조에 있어서, 에칭액 등의 처리 액이 금속을 포함하면, 그것이 피처리체(에칭 대상인 실리콘면에 한정되지 않음)에 악영향을 미치는 경우가 많다.
따라서, 본 발명의 에칭액은 금속을 포함하지 않는 것이 필요하다. 보다 구체적으로는, 적어도 불순물 수준을 초과하는 농도로 포함하지 않는 것이 필수적이다. 바람직하게는, Ag, Al, Ba, Ca, Cd, Co, Cr, Cu, Fe, K, Li, Mg, Mn, Na, Ni, Pb, Zn의 함유량이 모두 1ppmw 이하이고, 더욱 바람직하게는 상기 각 금속의 함유량이 모두 1ppbw 이하이다. 또한, 여기서 열거된 각 금속은 반도체 제조에 사용되는 약액에서 품질에 영향을 미치는 것으로 간주되는 금속이다.
또한, 상기 금속 중에서 철, 구리, 망간, 크롬, 아연으로부터 선택되는 어느 하나의 금속이 중량 기준으로 0.01ppt 이상 1ppb 이하인 것이 바람직하고, 0.01ppt 이상 0.5ppb 이하인 것이 보다 바람직하고, 0.01ppt 이상 0.2ppb 이하인 것이 더욱 바람직하고, 0.01ppt 이상 0.1ppb 이하인 것이 가장 바람직하다. 본 발명의 에칭액에는 금속으로서 이온성 금속이 포함되어도 되고, 비이온성 금속(입자성 금속)이 포함되어도 된다. 또한, 이온성 금속과 비이온성 금속의 합계 농도는 상기의 범위인 것이 바람직하다.
본 발명의 에칭액은 상술한 바와 같이 알칼리성 수용액이며, 알칼리 조건에서 에칭하기 위한 것이므로, 알칼리원을 필수 성분으로서 함유한다. 알칼리 조건에서는, 불소 이온 등의 실리콘 산화막의 에칭에 기여할 수 있는 성분을 함유하지 않아도 실리콘의 에칭이 가능하기 때문에, 실리콘 산화막에 대하여 높은 선택비로 실리콘을 에칭할 수 있다.
본 발명의 에칭액에 있어서의 알칼리원은 수산화 제4급 암모늄이다.
상기 수산화 제4급 암모늄을 구체적으로 예시하면, 수산화테트라메틸암모늄, 수산화에틸트리메틸암모늄, 수산화프로필트리메틸암모늄, 수산화부틸트리메틸암모늄, 수산화테트라에틸암모늄, 수산화테트라프로필암모늄, 수산화테트라부틸암모늄, 수산화트리메틸-2-히드록시에틸암모늄, 수산화디메틸비스(2-히드록시에틸)암모늄, 또는 수산화메틸트리스(2-히드록시에틸)암모늄, 수산화페닐트리메틸암모늄, 수산화벤질트리메틸암모늄 등을 들 수 있다.
수산화 제4급 암모늄은 과산화물에 대한 안정성이 양호하다. 과산화물에 대한 안정성의 관점에서, 상기 중에서도 양이온 중에 히드록시기를 갖지 않는 수산화 제4급 암모늄이 보다 바람직하다. 상기 수산화 제4급 암모늄이 갖는 양이온을 구체적으로 예시하면, 수산화테트라메틸암모늄이온, 수산화에틸트리메틸암모늄, 수산화프로필트리메틸암모늄, 수산화부틸트리메틸암모늄, 수산화테트라에틸암모늄, 수산화테트라프로필암모늄, 수산화테트라부틸암모늄을 들 수 있다. 이들 중에서도, 높은 에칭 속도를 나타내는 점에서, 수산화테트라메틸암모늄이온, 수산화에틸트리메틸 암모늄, 수산화프로필트리메틸암모늄, 수산화부틸트리메틸암모늄, 수산화테트라에틸암모늄이 특히 바람직하다.
본 발명의 에칭액에 있어서, 수산화 제4급 암모늄은, 1종류를 단독으로 사용해도 되고, 종류가 다른 것을 복수 혼합하여 사용해도 된다.
또한, 알칼리원으로서, 수산화 제4급 암모늄에 더하여, 각종 아민류를 병용해도 된다. 각종 아민류로서는, 제1급 아민류, 제2급 아민류, 또는 제3급 아민류를 사용할 수 있다. 제1급 아민 또는 제2급 아민으로서는, 예를 들면 에틸렌디아민, 1,3-디아미노프로판, 1,4-디아미노부탄, 1,5-디아미노펜탄, 1,6-디아미노헥산, 1,7-디아미노헵탄, 1,8-디아미노옥탄, 1,1,3,3-테트라메틸구아니딘, 디에틸렌트리아민, 디프로필렌 트리아민, 비스(헥사메틸렌)트리아민, N,N,N-트리메틸디에틸렌트리아민, N,N-비스(3-아미노프로필)에틸렌디아민, 2-(2-아미노에톡시)에탄올, 2-아미노-2-메틸-1-프로판올, 4-아미노-1-부탄올, 5-아미노-1-펜탄올, 6-아미노-1-헥산올 , N-(2-아미노에틸)프로판올아민, N-(2-히드록시프로필)에틸렌디아민, 아제티딘, 피롤리딘, 피페리딘, 헥사메틸렌이민, 펜타메틸렌이민 및 옥타메틸렌이민으로 이루어진 군으로부터 선택되는 1종 이상을 사용할 수 있다.
또한, 제3급 아민류로서는 구체적으로는 2-(디메틸아미노)에탄올, 3-(디메틸아미노)-1-프로판올, 4-디메틸아미노-1-부탄올, 2-(디에틸아미노)에탄올, 트리에틸아민, 메틸피롤리딘, 메틸피페리딘, 1,8-디아자비시클로[5.4.0]운데카-7-엔 및 1,5-디아자비시클로[4.3.0]논-5-엔으로 이루어진 군으로부터 선택되는 1종 이상을 들 수 있다. 보다 적합한 것으로는, 에틸렌디아민, 1,3-디아미노프로판, 1,4-디아미노부탄, 1,5-디아미노펜탄, 1,6-디아미노헥산, 1,1,3,3-테트라메틸구아니딘, 디에틸렌트리아민, 디프로필렌트리아민, 비스(헥사메틸렌)트리아민, 2-(2-아미노에톡시)에탄올, 2-아미노-2-메틸-1-프로판올, 4-아미노-1-부탄올, 5-아미노-1-펜탄올, 6-아미노-1-헥산올, N-(2-아미노에틸)프로판올아민, 피롤리딘, 피페리딘, 헥사메틸렌이민 및 펜타메틸렌이민으로 이루어진 군으로부터 선택되는 1종 이상을 들 수 있다. 더욱 적합한 것으로는, 에틸렌디아민, 1,3-디아미노프로판, 1,4-디아미노부탄, 1,5-디아미노펜탄, 1,6-디아미노헥산, 1,1,3,3-테트라메틸구아니딘, 디에틸렌트리아민, 디프로필렌트리아민, 비스(헥사메틸렌)트리아민, 2-(2-아미노에톡시)에탄올, 2-아미노-2-메틸-1-프로판올, 피롤리딘, 및 피페리딘으로 이루어진 군으로부터 선택되는 1종 이상을 들 수 있다.
단결정 실리콘의 에칭에서는, Si(100)면, Si(110)면, Si(111)면 중, Si(110)면의 에칭이 가장 알칼리 공급율속이 되기 쉽다. 이 때문에, 알칼리 농도가 낮은(그 때문에 알칼리성이 낮은)만큼, 에칭의 등방성이 개선되는 경향이 있다. 한편, 알칼리 농도가 지나치게 낮으면, 에칭 속도가 느려져 생산성이 악화되는 것에 더하여, 과산화물의 농도에 대한 에칭 속도의 변동이 커지기 때문에 프로세스 윈도우가 좁아진다. 이 때문에, 본 발명의 에칭액은 pH가 10.0 이상 14.0 이하, 보다 바람직하게는 pH가 11.0 이상 14.0 이하, 특히 바람직하게는 pH 11.5 이상 13.5 이하이다. 또한, 이 pH는 유리 전극법에 의해 25℃에서 측정한 값을 가리킨다.
본 발명의 에칭액의 최대 특징은 수산화 제4급 암모늄, 산화제 및 물을 포함하는 용액 중에 카르복시기, 술폰산기, 인산기 및 포스폰산기로 이루어진 군으로부터 선택되는 적어도 하나의 산기를 가지며, 또한 적어도 하나의 pKa가 3.5 이상 13 이하인 화합물(산기 함유 화합물)을 포함하는 점에 있다. 여기서, 「산기」란, 「산 해리하여 수소 원자를 방출하는 관능기」 및 「산 해리하는 관능기의 산 해리 후의 음이온의 상태」를 의미한다. 즉, 본 발명의 에칭액에 있어서, 산기 함유 화합물은, 비해리의 상태로 포함되어 있어도 되고, 산해리된 상태로 포함되어 있어도 된다. 수용액 중에, 수산화 제4급 암모늄 및 산화제에 더하여, 산기 함유 화합물을 함유하면, 이것을 함유하지 않는 경우에 비해 (110)면의 에칭 속도가 선택적으로 저하되고, 실리콘의 에칭의 결정면 이방성을 저감할 수 있다.
한편, 산기 함유 화합물의 모든 pKa가 3.5 미만인 경우, 실리콘의 에칭의 결정면 이방성의 저감 효과가 감소해 버린다.
이렇게 되는 이유는 상세하지는 않지만, 다음과 같이 추찰하고 있다. 즉, 일반적으로 알칼리 용액 중에서 실리콘 표면의 표면 전하는 마이너스로 충전되어 있는 것으로 알려져 있고, 음이온은 정전 반발에 의해 실리콘 표면에 접근하기 어려운 것으로 생각된다. 그러나, 산기 함유 화합물의 경우, 약간 존재하는 비해리 상태의 산기가 실리콘 표면의 수산기에 흡착됨으로써, 실리콘의 에칭의 억제에 기여하고 있는 것으로 추찰하고 있다. 실리콘 표면의 댕글링 본드 밀도와 수산기 밀도는, 각 결정면에서의 산화 정도의 차이에 의해 반드시 일치하는 것은 아니지만, 실리콘 표면의 댕글링 본드 밀도의 각 결정면 사이의 관계는, Si(111) 면 <Si(110) 면 <Si(100) 면과 같은 관계가 있다. Si(100)면에서는 2개의 댕글링 본드가 마주보도록 위치하고 있고, 한쪽의 댕글링 본드에 산기를 갖는 화합물이 흡착했을 때에 다른 쪽의 댕글링 본드에는 입체 장해에 의해 흡착하기 어렵다고 생각된다. 이 때문에 산기 함유 화합물의 수산기에 대한 흡착은 Si(110)면에서 가장 일어나기 쉽고, Si(110)면의 에칭이 선택적으로 억제되는 것으로 추찰하고 있다.
본 발명의 에칭액에 있어서의 산기 함유 화합물의 함유량은, 바람직하게는 0.001mol/L 이상 0.1mol/L 이하, 보다 바람직하게는 0.005mol/L 이상 0.07mol/L 이하이며, 더욱 바람직하게는 0.005mol/L 이상 0.03mol/L이다. 또한, 상기 화합물의 농도는 이온 크로마토그래피에 의해 파악할 수 있다.
산기 함유 화합물로서는, 프로판산, 부탄산, 펜탄산, 헥산산, 헵탄산, 옥탄산, 이소프로판산, 이소부탄산, 이소펜탄산, 이소헥산산, 이소헵탄산, 이소옥탄산, 2-시클로부틸 아세트산, 시클로펜탄카르복실산, 시클로헥산카르복실산, 숙신산, 글루타르산, 아디프산, 피멜린산, 수베르산, 아젤라인산, 세바신산, 트리데칸이산, 메틸숙신산, 테트라메틸숙신산, 벤조산, 프탈산, 테레프탈산, 글루콘산, 인산, 에틸포스폰산, 프로필포스폰산, 부틸포스폰산, 펜틸포스폰산, 헵틸포스폰산, 옥틸포스폰산, 이소프로필포스폰산, 이소부틸포스폰산, 이소펜틸포스폰산, 이소펜틸포스폰산 , 이소옥틸포스폰산 및 이들의 염 등을 들 수 있다. 실리콘의 (110)면의 에칭 속도의 저감 효과가 높은 점에서, 갖는 산기가 1개뿐인 화합물이 보다 바람직하고, 구체적으로는 프로판산, 부탄산, 펜탄산, 헥산산, 헵탄산 , 옥탄산, 이소프로판산, 이소부탄산, 이소펜탄산, 이소헥산산, 이소헵탄산, 이소옥탄산, 2-시클로부틸아세트산, 시클로펜탄카르복실산, 시클로헥산카르복실산, 벤조산, 글루콘산, 인산, 에틸포스폰산, 프로필포스폰산, 부틸포스폰산, 펜틸포스폰산, 헵틸포스폰산, 옥틸포
스폰산, 이소프로필포스폰산, 이소부틸포스폰산, 이소펜틸포스폰산, 이소헵틸포스폰산, 이소옥틸포스폰산 및 이들의 염을 들 수 있다. 과산화물에 대한 안정성의 관점에서, 그 중에서도 측쇄에 히드록시기를 갖지 않는 산기 함유 화합물이 더욱 바람직하다.
산기 함유 화합물이 갖는 산기의 종류는, 산기 함유 화합물이 갖는 pKa 중, 적어도 1개의 pKa가 3.5 이상 13 이하가 되는 것이면, 카르복시기, 술폰산기, 인산기 또는 포스폰산기 중 어느 관능기라도 되고, 이들 관능기를 복수 포함하고 있어도 된다. 산기 함유 화합물의 pKa가 13을 초과하는 경우, 알칼리성 수용액에서도 용해성이 낮아지는 경우가 있기 때문에, 산기 함유 화합물의 pKa는, 바람직하게는 3.5 이상 13 이하, 보다 바람직하게는 3.5 이상 11 이하, 더욱 바람직하게는 3.5 이상 10 이하, 특히 바람직하게는 3.5 이상 8 이하이다. 산기가 카르복시기인 화합물의 경우, 인산이나 알킬포스폰산류보다 수산기와 결합한 상태에서의 안정성이 낮기 때문에, 상기 결합한 상태에서 측쇄끼리가 상호작용에 의해 안정화할 수 있는 구조를 갖는 것이 바람직하다. 구체적으로는, 산기 함유 화합물의 HLB값이 25.5 이하인 것이 바람직하다. 이러한 산기 함유 화합물로서는, 프로판산, 부탄산, 펜탄산, 헥산산, 헵탄산, 옥탄산, 노난산, 데칸산, 운데칸산, 도데칸산, 이소부탄산, 이소펜탄산, 이소헥산산, 이소헵탄산, 이소옥탄산, 이소노난산, 이소데칸산, 2-시클로부틸아세트산, 시클로펜탄카르복실산, 시클로헥산카르복실산, 벤조산 및 이들의 염 등을 들 수 있다.
또한, 상기 HLB 값은 화합물의 친수성과 소수성의 밸런스를 나타내는 값이며, 후술하는 Davies법에 의해 산출한 값을 가리킨다. 상기 HLB 값은 값이 클수록 화합물의 친수성이 높고, 작을수록 소수성이 높은 것을 의미한다. HLB 값이 23.0 미만인 화합물은 미셀을 형성하게 되는 경우가 있고, 약액 중의 파티클을 필터링에 의해 제거하려고 했을 때에 미셀로서 존재하는 화합물이 제거되고, 약액 중의 화합물 농도가 변화할 우려가 있다. 한편, 화합물의 HLB값이 25.5를 초과하여 높은 경우, 화합물의 액 중에서의 안정성이 높아지기 때문에, 또는 흡착한 상태에서의 측쇄끼리의 소수성 상호작용이 작고 안정성이 낮아지기 때문에, 에칭을 억제하는 효과를 얻기 어려워진다. 산기가 카르복시기인 화합물인 경우, 상기 화합물의 HLB값이 특정의 범위이므로, 실리콘의 에칭의 결정면 이방성의 저감 효과를 높일 수 있다. 상기 HLB 값은 23.0~25.5이면 상기 결정면 이방성의 저감 효과를 충분히 얻을 수 있기 때문에 바람직하다. 이러한 산기 함유 화합물로서는 구체적으로는, 프로판산, 부탄산, 펜탄산, 헥산산, 헵탄산, 이소부탄산, 이소펜탄산, 이소헥산산, 이소헵탄산, 2-시클로부틸아세트산, 시클로 펜탄카르복실산, 시클로헥산카르복실산, 벤조산 및 이들의 염 등을 들 수 있다. 상기 HLB값은 23.0~25.0인 것이 보다 바람직하고, 구체적으로는 부탄산, 펜탄산, 헥산산, 헵탄산, 이소부탄산, 이소펜탄산, 이소헥산산, 이소헵탄산, 2-시클로부틸아세트산, 시클로펜탄카르복실산, 시클로헥산카르복실산, 벤조산 및 이들의 염 등을 들 수 있다. 상기 HLB 값은 23.0~24.0이면 상기 결정면 이방성의 저감 효과를 충분히 얻을 수 있기 때문에 특히 바람직하다. 구체적으로는 헥산산, 헵탄산, 이소헥산산, 이소헵탄산, 2-시클로부틸아세트산, 시클로펜탄카르복실산, 시클로헥산카르복실산, 벤조산 및 이들의 염을 들 수 있다. 본 발명의 에칭액에 있어서, 산기 함유 화합물은 해리되어, 이온의 형태로 존재해도 된다. 즉, 산기 함유 HLB 화합물로는, 상기 화합물의 산기(카르복시기, 술폰산기, 인산기, 또는 포스폰산기)가 비해리의 형태인 것과 음이온의 형태인 것을 모두 포함한다. 음이온의 형태로 존재하는 경우, 카운터 양이온으로서는 비금속 양이온인 것이 바람직하다. 구체적으로는, 각종 암모늄 양이온이 보다 바람직하고, 그 중에서도 제4급 암모늄 양이온이 더욱 바람직하다. 보다 구체적으로 예시하면, 테트라메틸암모늄 양이온, 에틸트리메틸암모늄 양이온, 프로필트리메틸암모늄 양이온, 부틸트리메틸암모늄 양이온, 테트라에틸암모늄 양이온, 테트라프로필암모늄 양이온, 테트라부틸암모늄 양이온, 페닐트리메틸암모늄 양이온, 벤질트리메틸 암모늄 양이온 등이다. 탄소수가 많은 양이온을 함유하는 경우, 에칭 등방성의 점에서 특히 바람직하다. 구체적으로는 테트라에틸암모늄 양이온, 테트라프로필암모늄 양이온, 테트라부틸암모늄 양이온, 페닐트리메틸암모늄 양이온, 벤질트리메틸암모늄 양이온을 들 수 있다. 한편, 탄소수가 적은 양이온을 함유하는 경우는 실리콘 에칭 속도의 점에서 특히 바람직하다. 구체적으로는, 테트라메틸암모늄 양이온, 에틸트리메틸암모늄 양이온, 프로필트리메틸암모늄 양이온을 들 수 있다.
본 발명의 에칭액에 있어서의 산화제는 특별히 한정되지 않지만, N-옥실 화합물, 과산화수소, 메타클로로과벤조산 등을 들 수 있다. 상기 N-옥실 화합물로서 구체적으로는, nor-AZADO, 4-히드록시-2,2,6,6-테트라메틸피페리딘-1-옥실(TEMPOL) 등을 들 수 있다.
본 발명의 에칭액에 있어서의 산화제의 함유량은, 바람직하게는 0.01mol/L 이상 0.30mol/L 이하, 더욱 바람직하게는 0.03mol/L 이상 0.20mol/L 이하, 특히 바람직하게는 0.05mol/L 이상 0.10mol/L 이하이다. 또한, 상기 화합물의 농도는 요오드 적정법에 의해 파악할 수 있다.
본 발명의 에칭액은 알칼리성의 수용액이며, 에칭액의 조성의 잔부로서 물이 필수 성분이다. 물이 없으면 에칭이 진행되지 않는다. 다른 성분의 종류나 양에 따라 다르지만, 일반적으로는, 물의 비율은 30질량% 이상 100질량% 미만이 바람직하고, 50질량% 이상 100질량% 미만인 것이 보다 바람직하고, 60질량% 이상 100질량% 미만이 더욱 바람직하고, 75질량% 이상 100질량% 미만이 특히 바람직하다. 또한, 다른 성분을 필요량 함유할 수 있는 한, 상한은 특별히 정해지지 않지만, 통상은 99.5질량% 이하이면 되고, 99질량% 이하이면 충분하다.
본 발명의 실리콘 에칭액에는, 알칼리성 수용액으로 이루어지는 실리콘 에칭액에 포함되는 공지의 성분이 추가로 함유되어 있어도 된다. 단, 당연히, 산화제와의 반응성이 높은 화합물은 포함하지 않는 것이 좋다.
실리콘 에칭액에 함유되어 있어도 되는 성분으로는, 예를 들어, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜메틸에틸에테르, 및 디에틸렌글리콜디에틸에테르 등의 복수의 에테르 결합을 갖는 에테르류로 이루어지는 군으로부터 선택되는 1종 이상의 수용성 또는 수혼화성 유기 용매, 테트라프로필암모늄 클로라이드, 테트라프로필암모늄 브로마이드, 테트라부틸암모늄 클로라이드, 테트라부틸암모늄 브로마이드, 도데실트리메틸암모늄 브로마이드 및 데실트리메틸암모늄 브로마이드로 이루어진 군으로부터 선택되는 1종 이상의 제4급 암모늄의 할로겐염이나 제4급 암모늄의 BF4염 등을 들 수 있다.
한편, 반도체 칩의 제조에 있어서 실리콘을 에칭할 때에는, 이산화규소 부분(면)이나 질화규소 부분(면)은 에칭 비대상물인 경우가 많다. 따라서, 본 발명의 에칭액에는, 이산화규소(SiO2)나 질화규소(SiN)의 에칭을 촉진하는 성분은 포함되어 있지 않은 것이 바람직하다. 이러한 성분의 대표적인 것으로는 불화물 이온이 있다.
본 발명의 실리콘 에칭액은, 배합되는 모든 성분이 용해되어 있는 균일 용액인 것이 바람직하다. 또한, 에칭 시의 오염을 방지한다는 의미에서 200nm 이상의 파티클이 100개/mL 이하인 것이 바람직하고, 50개/mL 이하인 것이 보다 바람직하다. 또한, 본 발명의 실리콘 에칭액은, 당해 실리콘 에칭액의 제조 상의 사정 등에 의해, 수소 및 산소 등의 기체가 포함되어 있어도 된다.
2. 에칭액의 제조 방법
본 발명의 에칭액의 제조 방법은 특별히 한정되는 것은 아니고, 예를 들면, 수산화 제4급 암모늄, 산화제, 산기 함유 화합물을 소정의 농도가 되도록 물과 혼합, 균일하게 되도록 용해시키면 된다.
상기한 바와 같이 본 발명의 에칭액은, 금속을 불순물 레벨을 초과하는 농도로는 포함하지 않기 때문에, 알칼리 화합물로서 NaOH나 KOH 등의 금속 수산화물을 병용하는 것은 바람직하지 않다.
수산화 제4급 암모늄은 금속 불순물이나 불용성 불순물이 가능한 한 적은 것을 사용하는 것이 바람직하고, 필요에 따라 시판품을 재결정, 컬럼 정제, 이온 교환 정제, 여과 처리 등에 의해 정제하여 사용할 수 있다. 수산화 제4급 암모늄의 종류에 따라서는 반도체 제조용으로서 매우 고순도인 것이 제조·판매되고 있고, 이러한 것을 사용하는 것이 바람직하다. 또한, 반도체 제조용의 고순도 수산화 제4급 암모늄은 수용액 등의 용액으로서 판매되고 있는 것이 일반적이다. 본 발명의 실리콘 에칭액의 제조에 있어서는, 이 용액을 그대로 물이나 다른 배합 성분과 혼합하면 된다.
또한, 에칭액의 pH를 10.0 이상으로 하는데 필요한 수산화 제4급 암모늄의 양은, 다른 성분의 종류나 배합량에 따르기도 하지만, 대체로 0.1mmol/L 이상이다.
상술한 바와 같이, 본 발명의 에칭액에 있어서, 산기 함유 화합물은 산기(카르복시기, 술폰산기, 인산기, 또는 포스폰산기)를 포함하는 화합물이며, 이온의 형태로 존재해도 된다. 따라서, 산기(카르복시기, 술폰산기, 인산기 또는 포스폰산기)를 적어도 1개 갖고, 또한 pKa 중 적어도 1개의 pKa가 3.5 이상 13 이하인 화합물로는, 그의 염을 사용해도 된다. 상기 염으로는 비금속염인 것이 바람직하다. 구체적으로는, 각종 암모늄염이 보다 바람직하고, 그 중에서도 제4급 암모늄염이 특히 바람직하다. 보다 구체적으로 예시하면, 테트라메틸암모늄염, 에틸트리메틸암모늄염, 테트라에틸암모늄염, 테트라프로필암모늄염, 테트라부틸암모늄염, 페닐트리메틸암모늄염, 벤질트리메틸암모늄염 등을 사용할 수 있다.
물 또한 불순물이 적은 고순도의 것을 사용하는 것이 바람직하다. 불순물의 다과(多寡)는 전기저항률로 평가할 수 있고, 구체적으로는, 전기저항률이 0.1MΩ·cm 이상인 것이 바람직하고, 15MΩ·cm 이상의 물이 더욱 바람직하고, 18MΩ·cm 이상이 특히 바람직하다. 이러한 불순물이 적은 물은, 반도체 제조용의 초순수로서 용이하게 제조·입수할 수 있다. 또한 초순수이면, 전기저항률에 영향을 미치지 않는 (기여가 적은) 불순물도 현저하게 적어, 적성이 높다.
또한, 상기한 바와 같이, 필요에 따라 반도체 제조용 약액의 성분으로 알려져 있는 각종 화합물을 배합해도 되지만, 산화제와의 반응성이 높은 화합물은 배합하지 않는 것이 바람직하다.
또한, 본 발명의 에칭액에는, 테트라프로필암모늄 클로라이드, 테트라프로필암모늄 브로마이드, 테트라부틸암모늄 클로라이드, 테트라부틸암모늄 브로마이드, 도데실트리메틸암모늄 브로마이드 및 데실트리메틸암모늄 브로마이드 등의 제4급 암모늄의 할로겐염을 배합해도 된다.
본 발명의 에칭액의 제조에 있어서는, 각 성분을 혼합 용해시킨 후, 수㎚∼수십㎚의 필터를 통과시켜, 파티클을 제거하는 것도 바람직하다. 필요에 따라, 필터 통과 처리는 복수회 수행해도 된다.
또한, 고순도 질소 가스 등의 불활성 가스에서의 버블링에 의해 용존 산소를 감소시키는 등, 그 외, 반도체 제조용 약액의 제조에 있어서, 필요한 물성을 얻기 위해서 수행되는 공지의 여러 가지 처리를 실시할 수 있다.
혼합과 용해(및 보존)에 있어서는, 반도체 제조용 약액의 내벽으로서 공지된 재료, 구체적으로는 폴리플루오로에틸렌이나 고순도 폴리프로필렌 등, 에칭액 중에 오염물질이 용출하기 어려운 재료로 형성 또는 코팅 등이 된 용기나 장치를 사용하는 것이 바람직하다. 이들 용기나 장치는 미리 세정하여 두는 것도 바람직하다.
3. 반도체 디바이스의 제조 방법
본 발명의 반도체 디바이스의 제조 방법은 상기 실리콘 에칭액을 실리콘과 접촉시키는 공정을 갖는다.
본 발명의 에칭액은, 단결정 실리콘 웨이퍼, 실리콘 단결정막, 폴리실리콘막 및 비정질 실리콘막으로 이루어지는 군으로부터 선택되는 1종 이상을 에칭하는 공정을 포함하는 실리콘 디바이스 등의 반도체 디바이스의 제조에 있어서의 에칭액으로 사용하는 것이 적합하다. 또한, 실리콘 단결정막은 에피택셜 성장에 의해 제조된 것을 포함한다.
본 발명에 따른 반도체 디바이스의 제조 방법은, 본 발명의 실리콘 에칭액을 실리콘 기판과 접촉시키는 공정을 갖는 것 이외에는, 반도체 디바이스의 제조 방법으로서 공지된 방법을 사용할 수 있다. 예를 들어, 웨이퍼 제조 공정, 산화막 형성 공정, 트랜지스터 형성 공정, 배선 형성 공정 및 CMP 공정으로부터 선택되는 1종 이상의 공정 등, 반도체의 제조 방법에 사용되는 공지의 공정을 포함해도 된다. 또한, 본 발명의 실리콘 에칭액을 실리콘 산화막 또는 질화실리콘과 접촉시키는 공정을 포함하는 것이 바람직하다.
본 발명의 실리콘 에칭액을 실리콘 기판과 접촉시키는 방법은, 실리콘 에칭액과 실리콘 기판이 접촉하는 한 특별히 한정되지 않고, 실리콘 기판을 수평 자세로 유지하는 기판 유지 공정과, 해당 기판의 중앙부를 통과하는 수직 회전축선 주위로 상기 기판을 회전시키면서, 상기 기판의 주면에 본 발명의 에칭액을 공급하는 처리액 공급 공정을 포함하는 방법이나, 복수의 기판을 직립 자세로 유지하는 기판 유지 공정과, 처리조에 저류된 본 발명의 에칭액에 상기 기판을 직립 자세로 침지하는 공정을 포함하는 방법 등을 들 수 있다.
본 발명의 실리콘 에칭액을 실리콘 산화막 및/또는 질화실리콘과 접촉시키는 공정을 포함하는 경우, 본 발명의 실리콘 에칭액을 실리콘과 접촉시키는 공정과, 본 발명의 실리콘 에칭액을 실리콘 산화막 및/또는 질화실리콘과 접촉시키는 공정은 별도의 공정이어도 되지만, 실리콘 및 실리콘 산화막 및/또는 질화실리콘을 포함하는 대상에 동일 공정에서 접촉시키는 것이 제조 효율상의 관점에서 바람직하다. 동일한 공정에서 접촉시키는 것은 실리콘 및 실리콘 산화막 및/또는 질화실리콘을 포함하는 대상에 대하여 실리콘 에칭액을 동시에 접촉시키는 것이다. 예를 들면, 실리콘을 게이트층 또는 채널층, 실리콘 산화막 및/또는 질화실리콘을 절연막으로서 사용한 디바이스 구조에 대하여 실리콘 에칭액을 접촉시킴으로써, 그 디바이스 구조로부터 실리콘만을 선택적으로 제거할 수 있다.
4. 실리콘 웨이퍼 또는 실리콘막을 갖는 기판의 처리 방법
본 발명에 따른 기판의 처리 방법은, 실리콘 웨이퍼 표면에 대하여 본 발명의 실리콘 에칭액을 접촉시키는 실리콘 웨이퍼의 처리 방법, 또는, 실리콘막을 갖는 기판의 표면에 대하여 본 발명의 실리콘 에칭액을 접촉시키는 실리콘막을 갖는 기판의 처리 방법이다. 이하, 본 발명에 따른 기판의 처리 방법에 대해 설명한다.
실리콘 웨이퍼 표면에 대하여 본 발명의 실리콘 에칭액을 접촉시키는 실리콘 웨이퍼의 처리 방법으로는, 실리콘 웨이퍼, 특히 실리콘 산화막 및/또는 질화실리콘을 포함하는 각종 실리콘 복합 반도체 디바이스를 에칭할 때에, 본 발명의 실리콘 에칭액을 공급하여 실리콘 단결정막을 에칭하는 공정을 포함하는 방법을 들 수 있다.
실리콘막을 갖는 기판의 표면에 대하여 본 발명의 실리콘 에칭액을 접촉시키는 실리콘막을 갖는 기판의 처리 방법으로는, 실리콘막을 갖는 기판을 수평 자세로 유지하는 기판 유지 공정과, 상기 기판의 중앙부를 통과하는 수직 회전축 주위로 상기 기판을 회전시키면서, 상기 기판의 주면에 본 발명의 에칭액을 공급하는 처리액 공급 공정을 포함하는 방법을 들 수 있다.
실리콘막을 갖는 기판의 다른 처리 방법은, 복수의 기판을 직립 자세로 유지하는 기판 유지 공정과, 처리조에 저류된 본 발명의 에칭액에 상기 기판을 직립 자세로 침지하는 공정을 포함하는 방법을 들 수 있다.
5. 에칭 처리
본 발명의 실리콘 에칭액은, 실리콘 웨이퍼, 특히 실리콘 산화막 및/또는 질화실리콘을 포함하는 각종 실리콘 복합 반도체 디바이스를 에칭할 때에 에칭액을 공급하여 실리콘 단결정막을 에칭하는 공정을 포함하는 반도체 디바이스의 제조에 적합하게 사용할 수 있다.
본 발명의 실리콘 에칭액을 이용한 에칭 시의 실리콘 에칭액의 온도는, 원하는 에칭 속도, 에칭 후의 실리콘의 형상이나 표면 상태, 생산성 등을 고려하여 20∼95℃의 범위로부터 적절히 결정하면 되지만, 35~90℃의 범위로 하는 것이 적합하다.
본 발명의 실리콘 에칭액을 이용한 에칭 시에는, 진공 하 또는 감압 하에서의 탈기 또는 불활성 가스에 의한 버블링을 수행하면서 에칭을 행하는 것이 바람직하다. 이러한 조작에 의해 에칭 중의 용존 산소의 상승을 억제 또는 저감할 수 있다.
본 발명의 실리콘 에칭액을 이용한 에칭 시에는, 피에칭물을 에칭액에 침지하는 등을 수행하여 접촉시키는 것만으로도 되지만, 피에칭물에 일정한 전위를 인가하는 전기화학 에칭법을 채용할 수도 있다.
본 발명의 에칭 처리의 대상물로는, 대상물 중에 에칭 처리의 대상이 아닌 비대상물로서 남길 필요가 있는 실리콘 산화막 및/또는 질화실리콘을 포함한 실리콘 단결정, 폴리실리콘, 비정질 실리콘을 들 수 있다. 실리콘 산화막이나 질화실리콘 외에, 비대상물로서 각종 금속막 등도 포함되어 있어도 된다. 예를 들면, 실리콘 단결정 상에 실리콘 산화막과 실리콘 질화막이 교대로 적층된 구조나, 실리콘 산화막과 폴리실리콘막이 교대로 적층된 구조, 또한 상기 적층된 구조(적층막)에 트렌치가 형성되어 적층막의 단면이 노출된 구조, 이들 막을 사용하여 패턴 형성된 구조체 등을 들 수 있다.
[실시예]
이하, 실시예에 의해 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
실시예, 비교예에서의 실험 방법/평가 방법은 이하와 같다.
(에칭액의 조제 방법)
수산화테트라메틸암모늄(TMAH) 수용액(2.73mol/L)을 초순수로 희석하여 약액이 균일하게 되도록 혼합한 후, 각종 첨가제를 넣고, 표 1에 나타내는 각 실시예 및 비교예에 따른 각 에칭액의 조성이 되도록 조제하고, 에칭 처리 시의 온도에서 소정 시간 가열하였다. 이 때, 액 중의 용존 산소를 제거하기 위해, 마지막 30분간은 0.2L/min.의 공급 속도로 질소 버블링을 수행하였다.
(에칭액의 pH의 측정 방법)
호리바 제작소제 탁상 pH 미터 F-73 및 호리바 제작소제 강알칼리 시료용 pH 전극 9632-10D를 사용하여 25℃의 온도 조건 하에서 측정하였다.
(산기 함유 화합물의 pKa)
하기의 일반적인 문헌의 값을 참조하였다. 또한, 각각 pKa1은 제1 해리, pKa2는 제2 해리, pKa3은 제3 해리의 산해리 상수를 나타낸다.
참조문헌 1 : Everett et al. [Proceedings of the Royal Society of London, Series A: Mathematical, Physical and Engineering Sciences, 1952, vol. 215, p. 403, 409]
참조문헌 2 : Edwards, H. G. M.; Smith, D. N. [Journal of Molecular Structure, 1990, vol. 238, #1, p.27-41]
참조문헌 3 : Sari, Hayati; Covinton, Arthur K. [Journal of Chemical and Engineering Data, 2005, vol.50, #5, p.1620-1623]
참조문헌 4: EP2708533A1
(산기 함유 화합물의 HLB값)
하기 식 1에 의해 산출하였다(Davies법). 또한, 사용한 친수기의 기수는 카르복시기의 Na염(-COO-Na+)이 19.1, 사용한 소수기의 기수는 메틸렌기(-CH2-), 메틸기(-CH3), 메틴기(=CH-)가 -0.475이다. 본 실시예의 에칭액은 알칼리성이며, 거의 모든 카르복시기는 이온화되어 있는 것으로 생각되기 때문에, Na염으로서의 값을 대용하였다.
HLB값 = 7＋친수기의 기수의 합산값＋친유기의 기수의 합산값 (1)
(실리콘 에칭 속도(단위: nm/min)의 평가 방법)
우선, Si(100)면, Si(110)면, Si(111)면의 각 결정면에 대한 에칭 속도를 구하기 위해 하기 3종의 Si 기판을 준비하였다.
기판 A: 기판의 표리면이 Si(100)면의 경면(鏡面)인 2cm각(角) 단결정 실리콘 기판(SUMTEC 서비스제),
기판 B: 기판의 표리면이 Si(110)면의 경면인 2cm각 단결정 실리콘 기판(SUMTEC 서비스제),
기판 C: 기판의 표리면이 Si(111)면의 경면인 2cm각 단결정 실리콘 기판(에나텍제)
각각 에칭 처리 전에 시마즈 제작소제 전자 천칭 AUW220D를 사용하여 g 단위로 소수점 5자리까지 중량을 측정하였다.
70℃로 가온한 에칭액 100ml에 각 Si 기판을 10분간 침지하여 에칭 처리를 수행하였다. 그 후, 초순수로 세정한 후, 건조시켰다.
상기 에칭 처리 후의 각 기판을 에칭 처리 전과 마찬가지로 중량을 측정하였다. 에칭 전후의 중량 변화와, 일반적인 단결정 실리콘의 밀도의 값인 2.329g/cm3을 사용하여, 하기 식 (1)에 의해 기판 편면당의 에칭 속도를 산출하였다. 또한, 하기 식 (1)에 있어서의 「에칭속도」의 단위는 「nm/min」이고, 「기판 표리면의 면적」의 단위는 「cm2」이며, 단결정 실리콘의 밀도를 나타내는 값인 「2.329」의 단위는 「g/cm3」이고, 「에칭 전후의 중량 변화」의 단위는 「g」이고, 「에칭 시간」의 단위는 「min」이다.
에칭 속도 = 기판 표리면의 면적 × 107/2.329/에칭 전후의 중량 변화/에칭 시간 (1)
(Si와 SiN 또는 SiO2의 에칭 선택비)
70℃로 가열한 실리콘 에칭액 100mL를 준비하고, 거기에 2×1cm 사이즈의 실리콘 기판 상에 산화 실리콘(SiO2)을 에피택셜 성장시킨 기판(산화 실리콘막, 주식회사 에나텍제)을 30분 침지하였다. 에칭 중에는 1200rpm으로 액을 교반함과 함께, 0.2L/min으로 질소 버블링을 계속하여 수행하였다. 산화 실리콘 에칭 속도(RSiO2)는 각 기판의 에칭 전과 에칭 후의 막 두께를 분광 엘립소미터로 측정하고, 처리 전후의 막 두께 차이로부터 산화실리콘막의 에칭량을 구하여 에칭 시간으로 나눔으로써 실리콘(100면)막의 에칭 속도를 구하였다.
마찬가지로 하여, 2×1cm 사이즈의 실리콘 기판 상에 질화실리콘을 에피택셜 성장시킨 기판(질화실리콘막, 세일렌 KST 주식회사제)을 30분간 침지함으로써, 질화실리콘 에칭속도(RSiN)를 산출하였다.
이들 측정 결과 및 단결정 실리콘 기판을 사용하여 측정한 Si(100)면의 에칭속도(R'100)로부터, Si(100)면과 산화실리콘의 에칭 선택비(R'100/RSiO2) 및 Si(100)면과 질화실리콘의 에칭 선택비(R'100/RSiN)를 구하였다.
또한, 사용한 분광 엘립소미터에서의 막두께 변화의 측정 하한은 0.01nm이다. 따라서, 상기 방법으로 파악할 수 있는 산화실리콘 및 질화실리콘의 에칭 속도는 0.0003nm/min이 하한값이 된다.
＜참고예＞
0.26mol/L의 TMAH 수용액을 사용하여 실리콘의 에칭 속도 및 각 결정면 방위 사이의 에칭 선택비를 평가하였다. 평가 결과를 표 2에 나타낸다.
<실시예 1>
TMAH 농도 0.26mol/L, 과산화수소 농도 0.07mol/L, 헥산산 농도 0.01mol/L의 수용액을 사용하여 실리콘의 에칭 속도 및 각 결정면 방위 사이의 에칭 선택비를 평가하였다. 헥산산의 pKa는 4.84(참고문헌 1)이고, HLB값은 23.7이다. 평가 결과를 표 2에 나타낸다. 본 실시예에서는, 헥산산을 첨가하지 않은 것 이외에 동일한 조건으로 실시한 실험예인 비교예 1과 비교하여, Si(110)면의 에칭 속도만이 저하하고, Si(110) 면의 에칭 속도와 Si(111) 면의 에칭 속도의 비(R'110/R'111)가 1.9로 향상되었다. 즉, 에칭의 결정면 등방성이 향상되었다. 또한, 이 조성에서는 R'100/RSiO2가 220, R'100/RSiN이 1100으로 우수하였다.
<비교예 1>
헥산산을 첨가하지 않는 것 이외에는 실시예 1과 동일하게 실시하였다. 평가 결과를 표 2에 나타낸다. 이 실험예에서는, 실시예 1과 비교하여 Si(110)면의 에칭 속도가 높고, R'110/R'111이 2.6으로 실시예 1에서의 결과보다 높다. 즉, 에칭의 결정면 등방성이 나쁘다.
<실시예 2~3>
실시예 1의 실시 내용에서, TMAH 농도 및 헥산산 농도를 표 1에 나타내는 바와 같이 변경한 에칭액을 조제하고, 평가를 수행하였다. 평가 결과를 표 2에 나타낸다.
이들 실험예에서는, 비교예 1과 비교하여 Si(111)면의 에칭 속도가 약간 저하되었지만, Si(110)면의 에칭 속도가 상대적으로 크게 저하되어, 결과적으로 비교예 1과 비교하여 R'110/R'111이 향상되었다.
<실시예 4~5>
실시예 1의 실시 내용에서 헥산산으로 바꾸고, 표 1에 나타내는 첨가제를 포함하는 에칭액을 조제하여 평가를 수행하였다. 농도를 표 1에, 평가 결과를 표 2에 나타낸다.
<실시예 6>
실시예 1의 실시 내용에서 헥산산으로 바꾸고, 프탈산을 포함하는 에칭액을 조제하여 평가를 수행하였다. 프탈산은 카르복시기 2개를 갖고 있고, pKa1은 3.1, pKa2는 5.08(참조문헌 3)이다. HLB 값은 42.4이다. 농도를 표 1에, 평가 결과를 표 2에 나타낸다.
<실시예 7>
실시예 1의 실시 내용에서 헥산산으로 바꾸고, 인산을 포함하는 에칭액을 조제하여 평가를 수행하였다. 인산의 pKa1은 2.12, pKa2는 7.2, pKa3은 12.36(참조문헌 4)이다. 농도를 표 1에, 평가 결과를 표 2에 나타낸다.
<비교예 2~3>
실시예 1의 실시 내용에서 헥산산으로 바꾸고, 표 1에 나타내는 첨가제(에탄술폰산(pKa:-1.7(참조문헌 2)) 또는 옥탄술폰산 Na)를 포함하는 에칭액을 조제하여 평가를 수행하였다. 농도 및 평가 결과를 표 2에 나타낸다. 이들 실험예에서는, 비교예 1과 비교하여 Si(110)의 에칭 속도가 거의 저하되지 않고, R'110/R'111의 향상이 그다지 보이지 않는다. 술폰산기는 pKa가 낮기 때문에 유리 상태의 산기가 거의 존재하지 않고, 실리콘 표면에 대한 흡착이 일어나기 어려운 것으로 생각된다.
<실시예 8>
실시예 1의 실시 내용에서 헥산산 농도를 표 1에 나타내는 바와 같이 변경하고, 산화제를 과산화수소로 바꾸고, 메타클로로과벤조산을 포함하는 에칭액을 조제하여 평가를 수행하였다. 농도를 표 1에, 평가 결과를 표 2에 나타낸다.
<비교예 4>
헥산산을 첨가하지 않는 것 이외에는 실시예 8과 동일하게 실시하였다. 이 실험예에서는, 실시예 8과 비교하여 Si(110)면의 에칭 속도가 높고, R'110/R'111이 3.1로 실시예 8에서의 결과보다 높다. 즉, 에칭의 결정면 등방성이 나쁘다.
<비교예 5>
과산화수소 농도를 표 1에 나타낸 바와 같이 변경한 것 이외에는 비교예 1과 동일하게 실시하였다. 평가 결과를 표 2에 나타낸다. 이 실험예에서는, 비교예 1과 비교하여 Si(100)면의 에칭 속도가 크게 저하하고, R'100/R'111이 0.3으로 비교예 1에서의 결과보다도 악화되었다. 즉, 에칭의 결정면 등방성이 나쁘다.

Claims (10)

  1. 수산화 제4급 암모늄, 산화제, 물 및 카르복시기, 술폰산기, 인산기 및 포스폰산기로 이루어지는 군으로부터 선택되는 적어도 하나의 산기를 갖고, 또한 적어도 하나의 pKa가 3.5 이상 13 이하인 산기 함유 화합물을 포함하는 것을 특징으로 하는 실리콘 에칭액.
  2. 제1항에 있어서, 상기 산기 함유 화합물이 갖는 산기가 1개만인 것을 특징으로 하는 실리콘 에칭액.
  3. 제2항에 있어서, 상기 산기 함유 화합물이 카르복시기를 갖고, 또한 HLB 값이 23.0 이상 25.5 이하인 실리콘 에칭액.
  4. 제3항에 있어서, 상기 산기 함유 화합물의 함유량이 0.001mol/L 이상 0.1mol/L 이하인 실리콘 에칭액.
  5. 제1항에 있어서, 상기 산기 함유 화합물이 프로판산, 부탄산, 펜탄산, 헥산산, 헵탄산, 옥탄산, 이소프로판산, 이소부탄산, 이소펜탄산, 이소헥산산, 이소헵탄산, 이소옥탄산, 2-시클로부틸아세트산, 시클로펜탄카르복실산, 시클로헥산카르복실산, 숙신산, 글루타르산, 아디프산, 피멜린산, 수베르산, 아젤라인산, 세바신산, 트리데칸이산, 메틸숙신산, 테트라메틸숙신산, 벤조산, 테레프탈산, 글루콘산, 인산, 에틸포스폰산, 프로필포스폰산, 부틸포스폰산, 펜틸포스폰산, 헵틸포스폰산, 옥틸포스폰산, 이소프로필포스폰산, 이소부틸포스폰산, 이소펜틸포스폰산, 이소헵틸포스폰산, 이소옥틸포스폰산, 및 이들의 염으로 이루어지는 군으로부터 선택되는 1종 이상의 화합물인 실리콘 에칭액.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 산화제가 과산화수소, 메타클로로과벤조산, 및 N-옥실 화합물로 이루어지는 군으로부터 선택되는 1종 이상인 실리콘 에칭액.
  7. Si면을 갖는 기판에, 제1항 내지 제5항 중 어느 한 항에 기재된 실리콘 에칭액을 접촉시켜, 상기 Si면을 에칭하는 기판의 처리 방법.
  8. Si면을 갖는 기판에, 제6항에 기재된 실리콘 에칭액을 접촉시켜, 상기 Si면을 에칭하는 기판의 처리 방법.
  9. 제7항에 기재된 기판의 처리 방법을 공정 중에 포함하는, 실리콘 디바이스의 제조 방법.
  10. 제8항에 기재된 기판의 처리 방법을 공정 중에 포함하는, 실리콘 디바이스의 제조 방법.
KR1020230162521A 2022-11-22 2023-11-21 실리콘 에칭액, 기판의 처리 방법 및 실리콘 디바이스의 제조 방법 KR20240076736A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2022-186930 2022-11-22
JP2022186930 2022-11-22
JP2023195604A JP2024075501A (ja) 2022-11-22 2023-11-17 シリコンエッチング液、基板の処理方法、およびシリコンデバイスの製造方法
JPJP-P-2023-195604 2023-11-17

Publications (1)

Publication Number Publication Date
KR20240076736A true KR20240076736A (ko) 2024-05-30

Family

ID=91080471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230162521A KR20240076736A (ko) 2022-11-22 2023-11-21 실리콘 에칭액, 기판의 처리 방법 및 실리콘 디바이스의 제조 방법

Country Status (3)

Country Link
US (1) US20240170294A1 (ko)
KR (1) KR20240076736A (ko)
TW (1) TW202422682A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231666A (ja) 2001-01-31 2002-08-16 Fujimi Inc 研磨用組成物およびそれを用いた研磨方法
JP2014103349A (ja) 2012-11-22 2014-06-05 Sanyo Chem Ind Ltd 銅配線半導体用洗浄剤組成物
JP2019153721A (ja) 2018-03-05 2019-09-12 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP2021150515A (ja) 2020-03-19 2021-09-27 株式会社フジミインコーポレーテッド 研磨方法および半導体基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231666A (ja) 2001-01-31 2002-08-16 Fujimi Inc 研磨用組成物およびそれを用いた研磨方法
JP2014103349A (ja) 2012-11-22 2014-06-05 Sanyo Chem Ind Ltd 銅配線半導体用洗浄剤組成物
JP2019153721A (ja) 2018-03-05 2019-09-12 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP2021150515A (ja) 2020-03-19 2021-09-27 株式会社フジミインコーポレーテッド 研磨方法および半導体基板の製造方法

Also Published As

Publication number Publication date
US20240170294A1 (en) 2024-05-23
TW202422682A (zh) 2024-06-01

Similar Documents

Publication Publication Date Title
TWI659078B (zh) 具有陽離子界面活性劑及環糊精的鎢加工漿液
US6316366B1 (en) Method of polishing using multi-oxidizer slurry
US5993686A (en) Fluoride additive containing chemical mechanical polishing slurry and method for use of same
US7452481B2 (en) Polishing slurry and method of reclaiming wafers
US6033596A (en) Multi-oxidizer slurry for chemical mechanical polishing
DE60014907T2 (de) Schleifmittelzusammensetzung
US8163049B2 (en) Fluoride-modified silica sols for chemical mechanical planarization
CN1124504A (zh) 改良的抛光组合物和抛光方法
TW200951204A (en) Non-selective oxide etch wet clean composition and method of use
KR102639156B1 (ko) 연마 조성물 및 이를 사용하는 방법
US6338743B1 (en) Buffer solutions for suspensions used in chemical-mechanical polishing
CN114736612B (zh) 抛光组合物及其使用方法
KR20240076736A (ko) 실리콘 에칭액, 기판의 처리 방법 및 실리콘 디바이스의 제조 방법
JP4156137B2 (ja) 金属膜用研磨剤
JP2024075501A (ja) シリコンエッチング液、基板の処理方法、およびシリコンデバイスの製造方法
KR20240076737A (ko) 실리콘 에칭액, 기판의 처리 방법 및 실리콘 디바이스의 제조 방법
JP2024075502A (ja) シリコンエッチング液、基板の処理方法およびシリコンデバイスの製造方法
JP3064060B2 (ja) 微粒子の含有量の少ない微細加工表面処理剤
TW202432798A (zh) 矽蝕刻液、基板的處理方法、及矽裝置的製造方法
JP2024121350A (ja) エッチング液、基板の処理方法及びシリコンデバイスの製造方法
JP7410355B1 (ja) エッチング液、該エッチング液を用いた基板の処理方法及び半導体デバイスの製造方法
JPH10279928A (ja) 研磨速度抑制化合物
WO2024048498A1 (ja) シリコンエッチング液、基板の処理方法およびシリコンデバイスの製造方法
KR20150017154A (ko) 반도체 웨이퍼 세정용 조성물
US20240254389A1 (en) Silicon etching solution, method of treating silicon substrate, and method of manufacturing semiconductor device