KR20240066068A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20240066068A
KR20240066068A KR1020230132431A KR20230132431A KR20240066068A KR 20240066068 A KR20240066068 A KR 20240066068A KR 1020230132431 A KR1020230132431 A KR 1020230132431A KR 20230132431 A KR20230132431 A KR 20230132431A KR 20240066068 A KR20240066068 A KR 20240066068A
Authority
KR
South Korea
Prior art keywords
wiring
display device
insulating layer
layer
oxide semiconductor
Prior art date
Application number
KR1020230132431A
Other languages
English (en)
Inventor
쇼 야나기사와
Original Assignee
가부시키가이샤 재팬 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 재팬 디스프레이 filed Critical 가부시키가이샤 재팬 디스프레이
Publication of KR20240066068A publication Critical patent/KR20240066068A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

불량이 적고, 열화가 억제된 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또한, 상기 표시 장치의 제조 방법을 제공하는 것을 과제 중 하나로 한다.
표시 장치는 기판과, 상기 기판에 마련되는, 산화물 반도체층을 갖는 트랜지스터를 각각에 포함하는 복수의 화소로 구성되는 표시부와, 상기 복수의 화소와 전기적으로 접속하는 제1 배선과, 상기 제1 배선과 전기적으로 접속하는 단자와, 상기 산화물 반도체층과 동일한 조성을 갖는 산화물 도전층이며, 상기 기판의 외측 테두리를 따른 분단면을 갖고, 상기 단자와 전기적으로 접속하는 제2 배선을 갖는다. 또한, 산화물 반도체층은 채널 영역과, 채널 영역을 사이에 두는 소스 영역 및 드레인 영역을 갖고, 산화물 도전층은 소스 영역 및 드레인 영역과 동일한 불순물 원소를 포함할 수 있다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD OF SAME}
본 발명의 실시 형태의 하나는, 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
유기 일렉트로루미네센스(EL: Electro Luminescence)를 이용한 소자나 액정 소자 등을 표시 영역에 사용한 표시 장치는, 예를 들어 기판에 표시부와 복수의 단자가 마련된 구성을 갖는다. 당해 복수의 단자는, 표시 영역의 화소와 전기적으로 접속되고, 각종 신호(예를 들어, 화상 신호 또는 제어 신호) 또는 전원 전위가 입력된다. 표시 장치의 제조 도중에 있어서, 전자 부품이 정전 파괴되는 것을 방지하기 위해서, 당해 복수의 단자를 단락(쇼트)시키는 단락 배선(쇼트 링)이 마련되는 경우가 있다(예를 들어, 특허문헌 1). 쇼트 링은, 제품 출하 전에는, 표시 장치로부터 제거된다.
일본특허공개 제2016-42130호 공보
종래의 단락 배선에는, 불순물이 첨가된 폴리실리콘이나 금속 등이 사용되어 왔다. 폴리실리콘을 사용한 단락 배선은 배선 저항이 높아지고, 표시 장치의 제조 공정에 있어서의 전기적 특성의 검사가 곤란하다는 문제가 있다. 또한, 금속을 사용한 쇼트 링은 배선 저항은 낮지만, 제품 출하전의 절단에 의한 배선의 분단면의 노출에 의해, 배선의 분단면이 수분 등에 접촉, 부식이 일어나기 쉽다고 하는 문제가 있다.
본 발명의 일 실시 형태는, 상기 문제를 감안하여 이루어진 것으로, 불량이 적고, 열화가 억제된 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또한, 본 발명의 일 실시 형태는, 상기 표시 장치의 제조 방법을 제공하는 것을 과제 중 하나로 한다.
본 발명의 일 실시 형태에 있어서의 표시 장치는, 기판과, 기판에 마련되는, 산화물 반도체층을 갖는 트랜지스터를 각각에 포함하는 복수의 화소로 구성되는 표시부와, 복수의 화소와 전기적으로 접속하는 제1 배선과, 제1 배선과 전기적으로 접속하는 단자와, 산화물 반도체층과 동일한 조성을 갖는 산화물 도전층이며, 기판의 외측 테두리를 따른 분단면을 갖고, 단자와 전기적으로 접속하는 제2 배선을 갖는다.
본 발명의 일 실시 형태에 있어서의 표시 장치의 제조 방법은, 기판 상에 표시부를 구성하는 복수의 화소에 각각 마련되는 트랜지스터의 산화물 반도체층 및 산화물 반도체층과 동일한 조성을 갖는 산화물 도전층인 제1 배선을 형성하고, 산화물 반도체층 및 상기 제1 배선 상에 제1 절연층을 형성하고, 제1 절연층 상에 상기 트랜지스터의 게이트 전극 및 제1 배선과 전기적으로 접속하는 제2 배선을 형성하고, 게이트 전극 및 상기 제2 배선 상에 제2 절연층을 형성하고, 제2 절연층에 제1 배선에 달하는 복수의 제1 개구 및 제2 배선에 달하는 제2 개구를 형성하고, 제2 절연층 위 및 복수의 제1 개구 및 복수의 제2 개구에 제2 배선과 전기적으로 접속하는 제3 배선을 형성하고, 제3 배선 상에 제3 절연층을 형성하고, 제3 절연층 상에 제2 배선과 전기적으로 접속하는 검사 패드 및 단자를 형성하고, 제1 배선이 분단되도록, 기판을 절단한다.
본 발명의 일 실시 형태에 있어서의 표시 장치의 제조 방법은, 기판 상에 제1 배선 및 표시부를 구성하는 복수의 화소에 각각 마련되는 트랜지스터의 게이트 전극을 형성하고, 제1 배선 및 상기 게이트 전극 상에 제1 절연층을 형성하고, 제1 절연층 상에 상기 트랜지스터의 산화물 반도체층 및 산화물 반도체층과 동일한 조성을 갖는 산화물 도전층이며, 제1 배선과 전기적으로 접속하는 제2 배선을 형성하고, 제1 절연층에 제1 배선에 달하는 복수의 개구를 형성하고, 제2 배선 위 및 복수의 개구에 제3 배선을 형성하고, 제3 배선 상에 제2 절연층을 형성하고, 제2 절연층 상에 제1 배선과 전기적으로 접속하는 검사 패드 및 단자를 형성하고, 제2 배선이 분단되도록, 기판을 절단한다.
도 1은 본 발명의 일 실시 형태에 따른 표시 장치의 구성을 도시하는 상면도이다.
도 2a는 본 발명의 일 실시 형태에 따른 표시 장치의 화소 회로의 구성을 도시하는 도면이다.
도 2b는 본 발명의 일 실시 형태에 따른 표시 장치의 화소 회로의 구성을 도시하는 도면이다.
도 3은 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 구성을 도시하는 상면도이다.
도 4는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변을 도시하는 상면도이다.
도 5는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변의 단면도이다.
도 6a는 본 발명의 일 실시 형태에 따른 표시 장치의 구성을 나타내는 단면도이다.
도 6b는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 6c는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 6d는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 6e는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 6f는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 6g는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 6h는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 6i는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 6j는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 6k는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 6l은 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 7a는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변을 도시하는 상면도이다.
도 7b는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변의 단면도이다.
도 8a는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변을 도시하는 상면도이다.
도 8b는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변의 단면도이다.
도 9a는 본 발명의 일 실시 형태에 따른 표시 장치의 구성을 나타내는 단면도이다.
도 9b는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 9c는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 9d는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 9e는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 9f는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 9g는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 9h는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다.
도 10a는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변을 도시하는 상면도이다.
도 10b는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변의 단면도이다.
도 11a는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변을 도시하는 상면도이다.
도 11b는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변의 단면도이다.
도 12a는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변을 도시하는 상면도이다.
도 12b는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변의 단면도이다.
이하에, 본 발명의 각 실시 형태에 대해서, 도면을 참조하면서 설명한다. 이하의 개시는 어디까지나 일례에 지나지 않는다. 당업자가, 발명의 주지를 유지하면서, 실시 형태의 구성을 적절히 변경함으로써 용이하게 상도할 수 있는 구성은, 당연히 본 발명의 범위에 함유된다. 도면은 설명을 보다 명확히 하기 위해서, 실제의 양태에 비해, 각 부의 폭, 층 두께, 형상 등에 대해서 모식적으로 표현되는 경우가 있다. 그러나, 도시된 형상은 어디까지나 일례이며, 본 발명의 해석을 한정하는 것은 아니다. 본 명세서와 각 도면에 있어서, 기출의 도면에 관해서 전술한 것과 마찬가지 요소에는, 동일한 부호를 붙이고, 상세한 설명을 적절히 생략하는 경우가 있다.
「반도체 장치」란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말한다. 트랜지스터, 반도체 회로는 반도체 장치의 일 형태이다. 이하에 기재하는 실시 형태의 반도체 장치는, 예를 들어 표시 장치, 마이크로프로세서(Micro-Processing Unit: MPU) 등의 집적 회로(Integrated Circuit: IC), 또는 메모리 회로에 사용되는 트랜지스터여도 된다.
「표시 장치」란, 전기 광학층을 사용해서 영상을 표시하는 구조체를 가리킨다. 예를 들어, 표시 장치라고 하는 용어는, 전기 광학층을 포함하는 표시 패널을 가리키는 경우도 있고, 또는 표시 셀에 대하여 다른 광학 부재(예를 들어, 편광 부재, 백라이트, 터치 패널 등)를 장착한 구조체를 가리키는 경우도 있다. 「전기 광학층」에는, 기술적인 모순이 발생하지 않는 한, 액정층, 일렉트로루미네센스(EL)층, 일렉트로크로믹(EC)층, 전기 영동층이 포함될 수 있다. 따라서, 후술하는 실시 형태에 대해서, 표시 장치로서, 액정층을 포함하는 액정 표시 장치 및 유기 EL층을 포함하는 유기 EL 표시 장치를 예시해서 설명하지만, 본 실시 형태에 있어서의 구조는, 상술한 다른 전기 광학층을 포함하는 표시 장치에 적용할 수 있다.
본 발명의 각 실시 형태에 있어서, 기판으로부터 산화물 반도체층을 향하는 방향을 상 또는 상방이라고 한다. 반대로, 산화물 반도체층부터 기판을 향하는 방향을 하 또는 하방이라고 한다. 이와 같이, 설명의 편의상, 상방 또는 하방이라고 하는 어구를 사용해서 설명하지만, 예를 들어 기판과 산화물 반도체층과의 상하 관계가 도시와 반대가 되도록 배치되어도 된다. 이하의 설명에서, 예를 들어 기판 상의 산화물 반도체층이라고 하는 표현은, 상기와 같이 기판과 산화물 반도체층의 상하 관계를 설명하고 있는 것에 지나지 않고, 기판과 산화물 반도체층 사이에 다른 부재가 배치되어 있어도 된다. 상방 또는 하방은 복수의 층이 적층된 구조에 있어서의 적층순을 의미하는 것이며, 트랜지스터의 상방의 화소 전극이라 표현하는 경우, 평면으로 보아, 트랜지스터와 화소 전극이 겹치지 않는 위치 관계여도 된다. 한편, 트랜지스터의 연직 상방의 화소 전극이라 표현하는 경우에는, 평면으로 보아, 트랜지스터와 화소 전극이 겹치는 위치 관계를 의미한다.
본 명세서에 있어서 「α는 A, B 또는 C를 포함한다」, 「α는 A, B 및 C의 어느 것을 포함한다」, 「α는 A, B 및 C로 이루어지는 군에서 선택되는 하나를 포함한다」,와 같은 표현은, 특히 명시가 없는 한, α가 A 내지 C의 복수의 조합을 포함하는 경우를 배제하지 않는다. 또한, 이들 표현은 α가 다른 요소를 포함하는 경우도 배제하지 않는다.
<제1 실시 형태>
1. 표시 장치의 구성
도 1은 본 발명의 일 실시 형태에 따른 표시 장치(10)의 제조 도중에 있어서의 표시 장치의 구성을 나타낸다. 도 1은 표시 장치(10)의 제조 도중에 있어서의 표시 장치의 상면도를 나타낸다. 표시 장치(10)는, 전체로서 박형으로 형성된 플렉시블한 표시 장치이다. 표시 장치(10)는 기판(110)과, 표시부(120), 구동 회로(130), 복수의 단자(140), 연성 인쇄 회로(150), 복수의 배선(135), 복수의 배선(400)을 구비한다.
기판(110)은 가소성을 갖는 기판이다. 이 경우, 기판(110)은 기재, 베이스 필름, 또는 시트 기재라고 불리는 경우가 있다. 기판(110)은, 여기에서는 수지를 포함하는 유기 수지 기판이다. 기판(110)을 구성하는 유기 수지 재료는, 예를 들어 폴리이미드, 아크릴, 에폭시, 폴리에틸렌테레프탈레이트이다. 기판(110)의 두께는, 예를 들어 10㎛ 내지 수백㎛ 사이에 있다.
표시부(120), 구동 회로(130), 복수의 단자(140), 복수의 배선(142) 및 복수의 단자(140)는, 각각 기판(110)의 상면에 마련되어 있다. 표시부(120)는 표시 영역(100)에 정지 화상 또는 동화상을 표시한다. 구동 회로(130) 및 복수의 단자(140)는, 표시 영역(100)의 주변 영역 중, 표시 영역(100)의 동일한 변을 따르는 주변 영역에 마련되어 있다. 구동 회로(130)는 표시 영역(100)과 복수의 단자(140) 사이에 마련되어 있다. 복수의 배선(142)은 복수의 단자(140)에 전기적으로 접속하는 배선이며, 복수의 단자(140)와 주사선 구동 회로(126) 또는 구동 회로(130) 사이에 마련되어 있다.
표시부(120)는 표시 영역(100) 외에, 한 쌍의 주사선 구동 회로(126)를 포함한다. 표시부(120)는 표시 영역(100)에 있어서, 제1 방향으로 연장되는 복수개의 주사선(122)과, 제1 방향에 교차하는 제2 방향으로 연장되는 복수의 데이터 신호선(124)을 포함한다. 한 쌍의 주사선 구동 회로(126)는 표시 영역(100)을 사이에 두고 대향하는 위치에 마련되어 있다. 한 쌍의 주사선 구동 회로(126)는 표시 영역(100)의 주변 영역 중, 구동 회로(130) 및 복수의 단자(140)와는 다른 주변 영역에 마련되어 있다. 한 쌍의 주사선 구동 회로(126)는 자신과 전기적으로 접속된 주사선(122)을 소정의 순서로 선택하고, 제어 신호를 공급한다.
구동 회로(130)는 복수의 화소(120A)와 전기적으로 접속되고, 화상을 표시하는 복수의 화소(120A)를 제어하기 위해서, 표시부(120)를 구동한다. 구동 회로(130)는 복수개의 데이터 신호선(124)에, 소정의 순서로 데이터 전압을 공급한다. 구동 회로(130)는 주사선 구동 회로(126)를 제어해도 된다. 구동 회로(130)는 예를 들어 ASIC(Application Specific Integlated Circuit) 등의 집적 회로를 포함한다. 이와 같이, 구동 회로(130)이 ASIC 등의 집적 회로를 포함하는 경우, 구동 회로(130)는 접착제를 사용하여, 기판(110)에 접착시킬 수 있으면 된다. 접착제는, 수지를 포함하고, 자외선에 의해 경화하는 재료를 포함한다. 접착제는, 예를 들어 자외선(UV) 경화 필름을 포함해도 된다. UV 경화 필름은, 예를 들어 아크릴 수지, 에폭시 수지 등의 중합하는 수지를 포함한다.
또한, 표시 장치(10)에 주사선 구동 회로(126) 및 구동 회로(130)을 탑재하지 않고, 복수의 주사선(122) 및 복수의 데이터 신호선(124)에 전기적으로 접속하는 복수의 단자(140)에 외부 구동 회로를 접속하고, 외부 구동 회로로부터 공급되는 신호에 의해 복수의 화소(120A)를 구동시킬 수 있다. 외부 구동 회로에는, 구동용 IC(Integrated Circuit)를 사용할 수 있다.
구동용 IC는, 예를 들어 이방성 도전 필름(ACF: Anisotropic Conductive Film)을 사용한 COF(Chip On Film)에 의해 기판(110)에 실장되어도 된다. 이 경우, 단자(140)에는, 예를 들어 이방성 도전 필름을 사용해서 배선 기판이 실장된 FOG(Film On Glass)를 사용할 수 있다.
화소(120A)는 복수개의 주사선(122)와, 복수의 데이터 신호선(124)과의 각 교차에 대응해서 마련된다. 복수의 화소(120A)는, 여기에서는 어레이상으로 배치된다.
여기서, 개개의 화소(120A)의 제어를 행하기 위한 화소 회로(300)에 대해서 도 2a 및 도 2b를 사용해서 설명한다. 도 2a는 화소(120A)에 유기 일렉트로루미네센스를 이용한 발광 소자(유기 EL 소자)를 사용한 화소 회로의 예를 나타낸다. 또한, 도 2b는 화소(120A)에 액정 소자를 사용한 화소 회로의 예를 나타낸다.
도 2a는 본 발명의 일 실시 형태의 표시 장치(10)에 있어서의 화소 회로(300)의 구성을 도시하는 도면이다. 설명의 편의상, 2개의 반도체 장치(박층 트랜지스터)를 사용한 기본적인 구성을 예시해서 설명한다. 도 2a에 나타내는 바와 같이, 화소 회로(300)는 구동 트랜지스터(301), 선택 트랜지스터(302), 유지 용량(303) 및 발광 소자(304) 등의 소자를 포함한다. 구동 트랜지스터(301) 및 선택 트랜지스터(302)는, 박층 트랜지스터 등의 반도체 장치로 구성된다.
구동 트랜지스터(301)의 소스는 애노드 전원선(305)에 접속되고, 구동 트랜지스터(301)의 드레인은 발광 소자(304)의 일단부(애노드)에 접속되어 있다. 발광 소자(304)의 타단부(캐소드)는 캐소드 전원선(306)에 접속되어 있다. 본 실시 형태에 있어서, 애노드 전원선(305)에는, 캐소드 전원선(306)보다 높은 전원 전압이 인가되고 있다. 도 1에서는, 애노드 전원선(305)의 도시를 생략하고 있다.
선택 트랜지스터(302)의 게이트는 주사선(122)에 접속되고, 선택 트랜지스터(302)의 소스는 데이터 신호선(124)에 접속되어 있다. 선택 트랜지스터(302)의 드레인은 구동 트랜지스터(301)의 게이트에 접속되어 있다. 또한, 선택 트랜지스터(302)의 소스 및 드레인은 데이터 신호선(124)에 인가된 전압과 유지 용량(303)에 축적된 전압과의 관계에 의해 교체되는 경우가 있다.
유지 용량(303)은 구동 트랜지스터(301)의 게이트 및 드레인, 그리고 선택 트랜지스터(302)의 드레인에 접속되어 있다. 데이터 신호선(124)에는, 발광 소자(304)의 발광 강도를 정하는 계조 신호가 공급된다. 주사선(122)에는 계조 신호를 기입하는 화소를 선택하기 위한 주사 신호가 공급된다.
이어서, 도 2b를 참조하여, 화소(120A)에 액정 소자를 사용한 화소 회로의 예를 설명한다.
도 2b는 본 발명의 일 실시 형태의 표시 장치(10)에 있어서의 화소 회로(300)의 구성을 도시하는 도면이다. 도 2b에 나타내는 바와 같이, 화소 회로(300)는 트랜지스터(307), 유지 용량(308) 및 액정 소자(309) 등의 소자의 소자를 포함한다. 트랜지스터(307)는 박층 트랜지스터 등의 반도체 장치로 구성된다.
트랜지스터(307)의 게이트는 주사선(122)에 접속되고, 트랜지스터(307)의 소스는 데이터 신호선(124)에 접속되어 있다. 트랜지스터(307)의 드레인은 유지 용량(308) 및 액정 소자(309)에 접속되어 있다. 상세는 도시하지 않지만, 유지 용량(308)의 한쪽의 전극이 트랜지스터(307)의 드레인에 접속하고, 다른 한쪽의 전극은 화소(120A)의 공통 전극에 접속되어 있다. 또한, 액정 소자(309)의 한쪽의 전극이 트랜지스터(307)의 드레인에 화소 전극을 개재해서 접속하고, 다른 한쪽의 전극은 공통 전극에 접속되어 있다. 또한, 트랜지스터(307)의 소스 및 드레인은, 데이터 신호선(124)에 인가된 전압과 유지 용량(308)에 축적된 전압과의 관계에 의해 교체되는 경우가 있다.
도 1로 설명을 되돌린다. 복수의 단자(140)는 연성 인쇄 회로(150)와 전기적으로 접속된다. 복수의 단자(140)의 각각은, 표시부(120) 또는 구동 회로(130)와 전기적으로 접속한다. 복수의 단자(140)는, 연성 인쇄 회로(150)로부터 공급되는 신호 또는 전원 전위가 입력된다. 당해 신호는 표시부(120)를 동작시키기 위한 신호로, 예를 들어 표시 영역(100)에 표시하는 화상을 나타내는 화상 신호, 또는 주사선 구동 회로(126) 혹은 구동 회로(130)을 제어하기 위한 제어 신호이다. 또한, 표시 장치(10)가 구비하는 단자(140)의 수는, 복수이면 몇개여도 된다.
연성 인쇄 회로(150)는 외부 회로(도시 생략)로부터 입력된 신호를, 복수의 단자(140)에 출력한다. 연성 인쇄 회로(150)는 가요성을 갖는 기판에 복수의 배선을 배치한 구성이다. 당해 복수의 배선의 각각은, 어느 것 하나의 단자(140)와 전기적으로 접속된다.
복수의 배선(400)의 각각은, 일단부가 단자(140)와 전기적으로 접속되고, 타단부가 외연(102)에 위치한다. 즉, 표시 장치(10)를 상면으로부터 보았을 때, 외연(102)과 복수의 배선(400)의 타단부가 동일 위치에 존재한다. 표시 장치(10)의 제조 공정은 표시 장치(10)를 정형하기 위해서, 기판(110)을 절단하는 절단 공정을 포함한다. 외연(102)은 당해 절단 공정에 의해 형성된, 기판(110)의 외연이다.
여기서, 도 3을 참조하여, 기판(110)을 절단하는 절단 공정을 행하기 전의 기판(110)에 대해서 설명한다.
2. 제조 도중에 있어서의 표시 장치의 구성
도 3은 표시 장치(10)의 제조 도중에 있어서의 표시 장치의 구성을 도시하는 상면도이다. 표시 장치(10)의 제조 방법은, 유리 기판 상(도시하지 않음)에 배치된 기판(110)에, 복수의 단자(140)와, 복수의 배선(400)을 형성하는 형성 공정을 포함한다. 형성 공정은, 더욱 표시부(120)에 포함되는 트랜지스터 및 발광 소자 등을 기판(110)에 형성해도 된다.
표시부(120) 외에, 도 3에 도시한 바와 같이, 표시부(120)와 기판(110)의 단부 사이에는, 검사 패드(500)나 쇼트 링(510) 등을 형성할 수 있다.
쇼트 링(510)은 표시부(120)에 마련되는 트랜지스터로 구성되는 구동 회로(130), 주사선 구동 회로(126), 화소 회로(300), 주사선(122), 데이터 신호선(124) 등에 전기적으로 접속되어 있고, 표시 장치(10)의 제조 공정에 있어서 발생하는 정전기를 방전시켜서, 표시 장치(10)가 정전 파괴되는 것을 억제하도록 마련되어 있다.
검사 패드(500)는 표시부(120)에 마련되는 트랜지스터로 구성되는 구동 회로(130), 주사선 구동 회로(126), 화소 회로(300) 등에 전기적으로 접속되어 있고, 표시 장치(10)를 출하하기 전의 검사에 사용할 수 있다.
도 4를 참조하여, 쇼트 링(510)을 구성하는 배선(400) 및 검사 패드(500)와 단자(140)를 접속하는 배선(400)에 대해서 설명한다.
도 4는 표시 장치(10)의 제조 도중에 있어서의 표시 장치의 단자(140) 및 그 주변의 구성을 나타낸다. 배선(400)은 쇼트 링(510)을 구성하는 배선(400)과 검사 패드(500)와 단자(140)를 접속하는 배선(400)이 있다. 쇼트 링(510)을 구성하는 배선(400)은 복수의 단자(140)로부터 연장되는 배선(400-1), 배선(400-2), 배선(400-3)의 단부가 서로 전기적으로 또는 직접적으로 접속하고, 그들 배선이 단락하는 구성으로 되어 있다. 도 4에서는, 3개의 단자(140)로부터 연장되는 배선(400)으로 쇼트 링(510)을 구성하는 예를 나타냈지만, 배선(400)의 수는 복수이면 되고, 2개의 단자(140)로부터 연장되는 배선(400)로 구성되어도 되고, 4개 이상의 단자(140)로부터 연장되는 배선(400)로 구성되어도 된다.
쇼트 링(510)을 구성하는 배선(400) 및 검사 패드(500)와 단자(140)를 접속하는 배선(400)은, 상세는 후술하지만, 표시부(120)에 마련되는 트랜지스터의 활성층, 예를 들어 산화물 반도체층을 사용할 수 있다.
또한, 쇼트 링(510)을 구성하는 배선(400)은, 상술한 바와 같이, 표시 장치(10)의 제조 공정에 있어서, 먼저, 정전 파괴가 일어날 것 같은 구성을 형성하는 공정에서 폴리실리콘 등의 재료를 사용해서 배선이 단락하는 부분을 먼저 형성하고, 그 후, 트랜지스터의 산화물 반도체층을 형성하는 공정에서 단자(140)와 쇼트 링(510)을 접속하기 위한 배선을 형성함으로써, 쇼트 링(510)을 형성해도 된다.
또한, 배선(400)은 도 4에 도시한 바와 같이, 표시부(120)의 트랜지스터나 소자에 사용되는 전극 등과 동일 공정으로 형성된 배선에 의해 구성할 수 있다. 예를 들어, 쇼트 링(510)에 사용되는 배선(400-1 내지 3)은 각각 배선(160), 배선(170), 배선(180), 배선(135)으로 구성되고, 배선(160)으로 서로 단락한다. 또한, 검사 패드(500-3)와 단자(140-6)을 접속하는 배선(400-6)도 배선(160), 배선(170), 배선(180), 배선(135)으로 구성된다. 이때, 커트 라인(110C)은 배선(400)을 절단하도록 마련되고, 배선(400)을 구성하는 배선(160)을 절단하도록 배치된다.
커트 라인(110C)은 검사 패드(500) 및 쇼트 링(510)과, 복수의 배선(400)이 단락되고 있는 위치와의 사이를 통과한다. 커트 라인(110C)에 있어서의 기판(110)의 절단 공정은 기판(110) 상에 마련되는 구조물이 형성된 후에, 레이저를 사용해서 행해진다. 따라서, 복수의 배선(400)은 서로 분단되고, 표시 장치(10)로부터는 검사 패드(500) 및 쇼트 링(510)은 제외되고, 도 1에 도시한 표시 장치(10)가 된다.
도 5를 참조하여, 단자(140)로부터 검사 패드(500)를 접속하는 배선(400)의 상세를 설명한다.
도 5는 본 발명의 일 실시 형태에 따른 표시 장치(10)의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변의 단면도이다. 구체적으로는, 도 5는 도 4의 A1-A2로 절단한 단면을 나타내는 단면도에 상당한다.
표시 장치(10)의 제조 도중에 있어서의 표시 장치는, 기판(110)을 갖는다. 하지막(112)은 기판(110) 상에 마련할 수 있다. 하지막(112)는, 기판(110)으로부터의 오염을 방지할 수 있고, 예를 들어 무기 절연 재료를 사용할 수 있다. 무기 절연 재료는, 예를 들어 질화 실리콘, 산화 실리콘, 이들의 복합체 및 이들을 적층한 구조를 사용할 수 있다.
절연층(114)은 하지막(112) 상에 마련할 수 있다. 절연층(114)은 표시 영역(100)에 있어서, 화소(120A), 주사선 구동 회로(126) 및 구동 회로(130)에 구비되는 트랜지스터의 게이트 절연층의 기능을 가질 수 있다. 절연층(114)에는, 하지막(112)과 마찬가지 재료를 사용할 수 있다. 절연층(114)에는, 특히 산화 실리콘의 퇴적막인 TEOS(Tetraethoxysilane)을 사용한 CVD(Chemical Vapor Deposition)막을 사용하는 것이 바람직하다.
배선(135)은 절연층(114) 상에 마련할 수 있다. 배선(135)은 단자(140)와 접속하고, 표시부(120)에 마련되는 트랜지스터와 전기적으로 접속된다. 배선(135)에는, 예를 들어 티타늄, 알루미늄, 구리, 몰리브덴 등을 주성분으로 한 재료를 사용할 수 있고, 또한, 이들을 단층 또는 적층해서 사용할 수 있다. 배선(135)은 표시부(120)에 마련되는 트랜지스터가 보텀 게이트 구조 또는 듀얼 게이트 구조를 갖는 경우, 트랜지스터의 보텀 게이트 전극과 동일 공정으로 형성할 수 있다.
배선(135) 및 절연층(114) 상에 절연층(116)을 배선(135) 및 절연층(114)을 덮도록 마련할 수 있다. 절연층(116)은 배선(172)이나 배선(138)의 평탄화층으로서도 기능할 수 있다. 절연층(116)은 표시부(120)에 마련되는 트랜지스터가 보텀 게이트 구조 또는 듀얼 게이트 구조를 갖는 경우, 트랜지스터의 보텀 게이트 전극과 활성층과의 사이에 마련하는 절연층과 동일 공정으로 형성할 수 있다. 절연층(116)에는, 하지막(112)과 마찬가지 재료 및 구성을 사용할 수 있다.
배선(160)은 절연층(116) 상에 마련할 수 있다. 배선(160)은 표시부(120)에 마련되는 트랜지스터의 활성층과 마찬가지 재료를 사용할 수 있다. 또한, 배선(160)은 표시부(120)에 마련되는 트랜지스터의 활성층이 형성되는 공정과 동일 공정으로 형성할 수 있다. 상세는 후술하지만, 트랜지스터의 활성층으로서는, 산화물 반도체층을 사용할 수 있고, 그의 산화물 반도체층을 저저항화함으로써, 배선(160)에 사용할 수 있다. 따라서, 배선(160)은 표시부(120)에 마련되는 트랜지스터의 활성층과 동일한 조성을 갖는 산화물 도전층이다.
배선(160)은, 도 4에 도시한 바와 같이, 검사 패드(500-3)와 접속하고 있지만, 예를 들어 도 5에서 나타내는 배선(170)과 동일 층으로 형성되는 배선에 접속하고, 배선(170)과 동일 층으로 형성되는 당해 배선이 검사 패드(500-3)와 접속함으로써 검사 패드(500-3)와 접속할 수 있다.
절연층(118)은, 배선(160) 및 절연층(116) 상에 마련할 수 있다. 절연층(118)은, 표시부(120)에 마련되는 트랜지스터가 톱 게이트 구조 또는 듀얼 구조를 갖는 경우, 트랜지스터의 활성층과 게이트 전극 사이에 마련되는 절연층(118)을 형성하는 공정과 동일 공정으로 형성할 수 있다. 절연층(118)에는, 하지막(112)과 마찬가지 재료 및 구성을 사용할 수 있다.
배선(180)은 절연층(118) 상에 마련할 수 있다. 배선(180)은 절연층(118) 및 절연층(118)에 배선(135)에 달하는 개구(200)에 형성되고, 배선(135)과 접속할 수 있다. 배선(180)에는, 예를 들어 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 코발트(Co), 니켈(Ni), 몰리브덴(Mo), 하프늄(Hf), 탄탈(Ta), 텅스텐(W), 비스무트(Bi), 은(Ag), 구리(Cu), 및 이들의 합금 또는 화합물 등을 사용할 수 있다. 배선(180)은, 상기의 재료가 단층 구조로 사용되어도 되고, 적층 구조로 사용되어도 된다.
절연층(132)은 배선(180) 및 절연층(118) 상에 마련할 수 있다. 절연층(132)는, 단층 또는 적층한 구조를 사용할 수 있다. 절연층(132)에는, 예를 들어 질화 실리콘, 산화 실리콘 등을 사용할 수 있다. 절연층(132)에 적층 구조를 사용하는 경우, 절연층(132)는, 배선(180)에 접하는 막에 질화 실리콘을 사용하여, 그 상에 산화 실리콘을 사용하는 것이 좋다.
배선(170)은 절연층(132) 상에 마련할 수 있다. 배선(170)은 절연층(132) 및 절연층(118)에 배선(160)에 달하는 개구(210)에 형성되고, 배선(160)과 접속할 수 있다. 또한, 배선(170)은 절연층(132)에 배선(180)에 달하는 개구(220)에 형성되고, 배선(180)과 접속할 수 있다. 따라서, 배선(170)은 배선(160)과 배선(180)을 전기적으로 접속하는 기능을 가질 수 있다. 배선(170)은 표시부(120)에 마련되는 트랜지스터의 소스 전극이나 드레인 전극을 형성하는 공정과 동일 공정으로 형성할 수 있다. 배선(170)에는, 일반적인 금속 재료를 사용해서 형성할 수 있다. 금속 재료로서는, 예를 들어 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 코발트(Co), 니켈(Ni), 몰리브덴(Mo), 하프늄(Hf), 탄탈(Ta), 텅스텐(W), 비스무트(Bi), 은(Ag), 구리(Cu), 및 이들의 합금 또는 화합물을 사용할 수 있다. 배선(170)은 단층 구조여도 되고, 적층 구조여도 된다.
절연층(134)은 배선(170) 및 절연층(132) 상에 마련할 수 있다. 절연층(134)에는 하지막(112)과 마찬가지 재료 및 구성을 사용할 수 있다. 또한, 절연층(134)에는 질화 실리콘을 사용하는 것이 바람직하다.
단자(140)는 절연층(132) 상에 마련할 수 있다. 도 5에 도시한 바와 같이, 단자(140-6)는 절연층(152)으로부터 노출되는 부분을 갖고, 노출되는 부분이 COF 등의 구동용 IC와 접속할 수 있다. 또한, 도시하지 않지만, 단자(140)는 표시부(120) 및 표시부(120)와 단자(140)와의 사이의 어느 것에서 배선(135)과 전기적으로 또는 직접적으로 접속된다. 예를 들어, 단자(140)는 배선(170)과 동일 층으로 형성되는 배선과 접속하고, 배선(170)과 동일 층으로 형성되는 당해 배선은, 배선(180)과 동일 층으로 형성되는 배선과 접속하고, 배선(180)과 동일 층으로 형성되는 당해 배선은, 배선(135)과 접속함으로써, 단자(140)와 배선(135)은 전기적으로 접속할 수 있다. 단자(140)에는 배선(170)에 사용되는 재료를 사용하면 된다.
절연층(152)은 절연층(134) 상에 마련할 수 있다. 절연층(152)은, 상술한 바와 같이 단자(140)가 부분적으로 노출되도록, 단자(140) 상에 부분적으로 마련할 수 있다. 화소(120A)에 마련되는 발광 소자 또는 액정 소자는, 절연층(152) 상에 형성된다. 절연층(152)에는, 아크릴 수지나 폴리실록산, 폴리이미드, 폴리에스테르 등을 포함하는 감광성의 유기 수지 재료를 사용할 수 있고, 유기 절연층으로서 기능할 수 있다.
절연층(152)은 커트 라인(110C) 상에는 마련되지 않고, 기판(110)이 커트 라인(110C)을 따라 절단되어도 절연층(152)의 분단면은 형성되지 않는다. 그러나, 절연층(152)보다 아래에 마련되는 층 및 기판(110)은, 커트 라인(110C)을 따라 분단되고, 각 층, 각 막 및 기판(110)은, 각각 분단면을 갖는다. 또한, 그들의 분단면은 단면으로 보아 대략 단차가 없고 평평하게 정렬되어 있다.
구체적으로는, 도 5에 도시한 바와 같이, 하지막(112), 절연층(114), 절연층(116), 절연층(118), 배선(160), 절연층(132) 및 절연층(134)의 분단면은, 커트 라인(110C)에 따라 형성된다. 커트 라인(110C)을 따른 분단면은, 평면으로 본 기판(110)의 외연(102)에 상당한다. 따라서, 하지막(112), 절연층(114), 절연층(116), 절연층(118), 배선(160), 절연층(132) 및 절연층(134)의 분단면은, 기판(110)의 외연(102)에 따른 분단면을 갖고 있다.
여기까지, 표시 장치(10)의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변의 단면도를 참조하여, 그 제조 공정이 표시부(120)에 마련되는 트랜지스터의 제조 공정과 함께 형성되는 것을 설명했다. 여기서, 도 6b 내지 도 6j를 참조하여, 표시부(120)에 마련되는 트랜지스터의 제조 방법의 일례를 설명한다. 도 6b 내지 도 6j는, 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다. 도 6b 내지 도 6j에 나타내는 트랜지스터의 제조 방법은, 예를 들어 도 6a에 나타내는 톱 게이트 구조의 트랜지스터에 관한 것이다.
3. 표시 장치의 제조 방법
도 6a는 본 발명의 일 실시 형태에 따른 표시 장치의 구성을 나타내는 단면도이다. 톱 게이트 구조는 유기 EL 소자를 표시 장치에 마련하는 경우의 트랜지스터에 채용되는 경우가 많다. 따라서, 도 6a에 나타내는 트랜지스터는, 예로서 도 2a에 나타내는 구동 트랜지스터(301)로 한다.
도 6a에 나타내는 바와 같이, 구동 트랜지스터(301)는 기판(110) 상에 하지막(112), 절연층(114), 산화물 반도체층(164), 절연층(118), 게이트 전극(182), 절연층(132-1), 절연층(132-2), 소스 전극(172S) 및 드레인 전극(172D)을 포함한다.
이어서, 구동 트랜지스터(301)의 제조 방법을 설명한다.
하지막(112) 및 절연층(114)은 도 6B에 나타내는 바와 같이, 기판(110) 상에 형성된다.
이어서, 도 6c에 나타내는 바와 같이, 산화물 반도체층(162)이 절연층(114) 상에 형성된다. 산화물 반도체층(162)에는, 반도체의 특성을 갖는 금속 산화물을 사용할 수 있다. 산화물 반도체층(162)으로서, 예를 들어 인듐(In)을 포함하는 2 이상의 금속을 포함하는 산화물 반도체가 사용된다. 또한, 2 이상의 금속에 있어서의 인듐의 비율은 50% 이상이다. 산화물 반도체층(162)으로서, 인듐에 더하여, 갈륨(Ga), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 이트륨(Y), 지르코니아(Zr), 또는 란타노이드가 사용된다. 산화물 반도체층(162)으로서, 상기 이외의 원소가 사용되어도 된다. 본 실시 형태에서는, 산화물 반도체층(162)으로서, 인듐(In) 및 갈륨(Ga)을 포함하는 금속 산화물(IGO계 산화물 반도체)이 사용된다.
산화물 반도체층(162)의 소성에 의해, 산화물 반도체층(162)을 결정화하는 경우, 성막 후 또한 산화물 반도체층(162)의 소성 전의 산화물 반도체층(162)은 아몰퍼스(산화물 반도체의 결정 성분이 적은 상태)인 것이 바람직하다. 즉, 산화물 반도체층(162)의 성막 방법은, 성막 직후의 산화물 반도체층(162)이 가능한 한 결정화하지 않는 조건인 것이 바람직하다. 예를 들어, 스퍼터링법에 의해 산화물 반도체층(162)이 성막되는 경우, 피성막 대상물, 예를 들어 기판(110)의 온도를 제어하면서 산화물 반도체층(162)이 성막된다. 피성막 대상물의 온도를 제어하기 위해서는, 예를 들어 피성막 대상물을 냉각하면서 성막을 행한다. 예를 들어, 피성막 대상물의 피성막면의 온도(이하, 「성막 온도」라고 한다.)가 100℃ 이하, 70℃ 이하, 50℃ 이하, 또는 30℃ 이하가 되도록, 피성막 대상물을 당해 피성막면의 반대측의 면으로부터 냉각하면 된다. 이와 같이 피성막 대상물을 냉각하면서 산화물 반도체층(162)의 성막을 행함으로써, 성막 직후의 상태에서 결정 성분이 적은 산화물 반도체층(162)을 성막할 수 있다.
이어서, 도 6d에 나타내는 바와 같이, 산화물 반도체층(162)의 패턴을 형성한다. 산화물 반도체층(162)은 산화물 반도체층(162)의 소성 전에 패턴을 형성하는 것이 바람직하다. 산화물 반도체층(162)의 소성에 의해 산화물 반도체층(162)이 결정화하면, 에칭하기 어려운 경향이 있다. 또한, 에칭에 의해 산화물 반도체층(162)에 대미지가 발생해도, 산화물 반도체층(162)의 소성에 의해 대미지를 수복 할 수 있다.
산화물 반도체층(162)의 패턴 형성 후에, 산화물 반도체층(162)에 대하여 소성이 행해진다. 산화물 반도체층(162)의 소성에서는, 산화물 반도체층(162)이 소정의 도달 온도에서 소정의 시간 유지된다. 소정의 도달 온도는 300℃ 이상 500℃ 이하이고, 바람직하게는 350℃ 이상 450℃ 이하이다. 또한, 도달 온도에서의 유지 시간은 15분 이상 120분 이하이고, 바람직하게는 30분 이상 60분 이하이다. 산화물 반도체층(162)의 소성을 행함으로써, 산화물 반도체층(162)이 결정화되고, 다 결정 구조를 갖는 산화물 반도체층(164)이 형성된다.
이어서, 도 6e에 나타내는 바와 같이, 산화물 반도체층(162) 상에 절연층(118)을 형성한다. 절연층(118)에는, 결함이 적은 절연층을 사용하는 것이 바람직하다. 절연층(118)으로서 결함이 적은 절연층을 형성하기 위해서, 350℃ 이상의 성막 온도에서 절연층(118)을 성막해도 된다. 또한, 절연층(118)을 성막한 후에, 절연층(118)의 일부에 산소를 타입하는 처리를 행해도 된다. 절연층(118)은 게이트 절연층으로서 기능할 수 있다.
이어서, 도 6f에 나타내는 바와 같이, 절연층(118) 상에 알루미늄을 주성분으로 하는 금속 산화물층(166)을 성막하고, 소성을 행한 후, 금속 산화물층(166)을 제거한다.
금속 산화물층(166)에는, 산화 알루미늄(AlOx), 산화질화 알루미늄(AlOxNy), 질화산화 알루미늄(AlNxOy), 질화알루미늄(AlNx) 등의 무기 절연층이 사용된다. 여기서, 금속 산화물층(166)에 포함되는 알루미늄의 비율은, 금속 산화물층(166) 전체의 1% 이상이면 된다. 또한, 금속 산화물층(166)에 포함되는 알루미늄의 비율은, 금속 산화물층(166) 전체의 5% 이상 70% 이하, 10% 이상 60% 이하, 또는 30% 이상 50% 이하여도 된다.
금속 산화물층(166)의 막 두께는, 예를 들어 5㎚ 이상 100㎚ 이하, 5㎚ 이상 50㎚ 이하, 5㎚ 이상 30㎚ 이하, 또는 7㎚ 이상 15㎚ 이하이면 된다.
금속 산화물층(166)이 성막된 후, 금속 산화물층(166)의 소성을 행한다. 금속 산화물층(166)의 소성 후, 금속 산화물층(166)은 제거된다. 금속 산화물층(166)의 적어도 산화물 반도체층(164)과 중첩하는 부분은, 모두 제거되면 된다.
이어서, 도 6g에 나타내는 바와 같이, 절연층(118) 상에 게이트 전극(182)을 형성한다. 게이트 전극(182)은 금속 산화물층(166)이 제거되는 것으로 노출된 절연층(118)과 접하도록 형성된다.
산화물 반도체층(164)의 소스 영역(164S) 및 드레인 영역(164D)이 형성된다. 구체적으로는, 이온 주입 또는 이온 도핑법에 의해, 게이트 전극(182)을 마스크로 해서 절연층(118)을 개재해서 산화물 반도체층(164)에 불순물 원소가 주입된다. 게이트 전극(182)으로 덮여 있지 않은 산화물 반도체층(164)의 일부에 대하여, 예를 들어 아르곤(Ar), 인(P), 보론(B) 등의 불순물 원소가 주입된다. 이러한 불순물을 산화물 반도체층(164)의 일부에 주입함으로써, 그 일부는 저저항화된다. 구체적으로는, 도 6h에 나타내는 산화물 반도체층(164)의 채널 영역(164C)을 끼우는 소스 영역(164S) 및 드레인 영역(164D)이 게이트 전극(182)으로 덮여 있지 않은 산화물 반도체층(164)의 일부에 상당하고, 불순물 원소가 주입된다. 산화물 반도체층(164)의 채널 영역(164C)은 게이트 전극(182)으로 덮여 있기 때문에, 불순물 원소는 주입되지 않는다.
여기서, 도 5에 도시한 배선(160)도 구동 트랜지스터(301)의 활성층과 동일 공정으로 형성된다. 배선(160)은 구동 트랜지스터(301)와 같이 게이트 전극에 덮이는 부분이 없기 때문에, 불순물 원소가 배선(160)의 전체에 주입된다. 따라서, 배선(160)은 산화물 반도체층(164)과 동일한 조성을 갖고, 또한 불순물 원소의 주입에 의해 저저항화되어 있기 때문에, 산화물 도전층이 된다. 산화물 도전층인 배선(160)은, 상술한 바와 같이 산화물 반도체층(164)의 소스 영역(164S) 및 드레인 영역(164D)과 마찬가지로 불순물 원소가 주입되어 있기 때문에, 소스 영역(164S) 및 드레인 영역(164D)과 동일한 불순물 원소를 포함하게 된다.
이어서, 도 6i에 나타내는 바와 같이, 게이트 전극(182) 및 절연층(118) 상에 절연층(132-1) 및 절연층(132-2)을 형성한다.
이어서, 도 6j에 나타내는 바와 같이, 절연층(118), 절연층(132-1) 및 절연층(132-2)에 개구(240) 및 개구(250)를 형성한다. 개구(240)에 의해 소스 영역(164S)이 노출되고, 개구(250)에 의해 드레인 영역(164D)이 노출된다. 개구(240) 및 개구(250)에 의해 소스 영역(164S) 및 드레인 영역(164D)이 노출되면, 도 6k에 나타낸 소스 전극(172S) 및 드레인 전극(172D)을 형성한다.
이상의 제조 공정을 거쳐, 구동 트랜지스터(301)는 형성할 수 있다.
또한, 표시 장치(10)에 유기 EL 소자 또는 액정 소자를 탑재하는 경우, 도 5에 나타낸 절연층(152)를 절연층(134) 상에 형성하고, 유기 EL 소자 또는 액정 소자가 형성된다. 도 6l에 나타내는 바와 같이, 절연층(134)을 절연층(132), 소스 전극(172S) 및 드레인 전극(172D) 상에 형성한다. 도 5에 도시한 단자(140)는 절연층(134) 상에 형성된다.
이상의 트랜지스터 각 제조 공정과 함께, 배선(400) 및 단자(140)를 형성할 수 있다.
4. 제조 도중에 있어서의 표시 장치의 변형예
도 7a 및 도 7b를 참조하여, 표시 장치(10)의 제조 도중에 있어서의 표시 장치의 변형예를 설명한다. 도 7a는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변을 도시하는 상면도이다. 도 7b는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변의 단면도이다. 구체적으로는, 도 7b는 도 7a의 B1-B2로 절단한 단면을 나타내는 단면도에 상당한다.
도 4 및 도 5에 도시한 표시 장치(10)의 제조 도중에 있어서의 표시 장치와 상이한 점은, 커트 라인(110C)을 넘는 배선에만 산화물 도전층인 배선(160)을 사용하여, 배선(160)과 검사 패드(500)를 접속하는 배선에 금속의 배선을 사용하는 점이다. 또한, 도 1 내지 도 6에 도시한 표시 장치(10) 또는 제조 도중의 표시 장치와 동일, 또는 유사한 구성에 대해서는, 설명을 생략하는 경우가 있다.
도 7a 및 도 7b는 도 4에 도시한 부분 구조(600)를 나타낸다. 도 7a 및 도 7b에 나타내는 바와 같이, 커트 라인(110C)으로부터 검사 패드(500-3) 사이에 배선(172) 및 배선(137)이 마련된다. 배선(172)은 커트 라인(110C)을 넘는 배선(160)에 개구(240)를 개재해서 접속한다. 배선(184)은 배선(172)과 개구(250)를 개재해서 접속하고, 배선(137)과 개구(260)를 개재해서 접속한다. 배선(137)은 검사 패드(500-3)에 접속한다.
배선(172)은 배선(170)과 동일한 층에 형성되고, 배선(170)과 마찬가지로 형성된다. 배선(184)은 배선(180)과 동일한 층에 형성되고, 배선(180)과 마찬가지로 형성된다. 배선(137)은 배선(135)과 동일한 층에 형성되고, 배선(135)과 마찬가지로 형성된다.
도 7a 및 도 7b에 나타내는 바와 같이, 커트 라인(110C)보다 검사 패드(500) 측에 금속의 배선을 사용함으로써 상술한 배선으로 구성되는 배선(400)의 배선 저항을 낮게 할 수 있다.
본 실시 형태의 표시 장치(10)는 트랜지스터의 산화물 반도체층의 소스 영역(164S) 및 드레인 영역(164D)의 형성과 마찬가지로 형성된 산화물 도전층을, 쇼트 링(510) 및 검사 패드(500)와 단자(140)를 연결하는 배선(160)에 사용할 수 있다. 쇼트 링(510) 및 검사 패드(500)는 표시 장치(10)의 제품 출하 전에 제거된다. 그 때문에, 그들과 단자(140)를 연결하는 배선(160)은 분단되지만, 배선(160)에 산화물 도전층을 사용하고 있는 것에 의해, 그 분단면의 부식은 일어나기 어렵다. 또한, 배선(400)에, 커트 라인(110C)보다 검사 패드(500) 측에 금속의 배선을 사용함으로써 배선(400)의 배선 저항이 보다 낮아져서, 표시 장치(10)의 제조 공정에 있어서의 전기적 특성의 검사 변동이 더욱 억제된다. 따라서, 본 실시 형태는 불량이 적고, 열화가 억제된 표시 장치(10)를 제공할 수 있다.
<제2 실시 형태>
이어서, 도 8에서 내지 도 10을 참조하여, 본 발명의 제2 실시 형태에 대해서 설명한다.
1. 제조 도중에 있어서의 표시 장치의 구성
도 8a는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변을 도시하는 상면도이다. 도 8b는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변의 단면도이다. 구체적으로는, 도 8b는 도 8a의 C1-C2로 절단한 단면을 나타내는 단면도에 상당한다.
도 4 내지 도 7에 도시한 표시 장치(10)의 제조 도중에 있어서의 표시 장치와 상이한 점은, 표시부(120)에 마련되는 트랜지스터가 보텀 게이트 구조인 점이다. 또한, 도 1 내지 도 7에 도시한 표시 장치(10) 또는 표시 장치(10)의 제조 도중의 표시 장치와 동일, 또는 유사한 구성에 대해서는, 설명을 생략하는 경우가 있다.
도 8a 및 도 8b는 액정 소자(309)를 탑재한 표시 장치(10)의 제조 도중의 표시 장치의 부분 구조(600)를 나타낸다.
도 8a 및 도 8b에 나타내는 바와 같이, 절연층(114) 상 및 배선(135) 상에 절연층(136)이 형성된다. 절연층(116)은, 도 8b에 나타내는 바와 같이, 단자(140-6)와 직접적으로 접속할 수 있도록 배선(135)을 부분적으로 노출시키면 된다. 절연층(116)은 보텀 게이트 구조를 갖는 트랜지스터의 절연층(116)과 동일 공정으로 형성할 수 있다. 절연층(116)에는, 절연층(118)과 마찬가지 재료를 사용할 수 있다. 또한, 배선(135)은 표시부(120)에 마련되는 트랜지스터의 게이트 전극과 동일한 공정으로 형성할 수 있다.
배선(160)은 절연층(116) 상에 마련된다.
배선(170)은 배선(160) 상을 직접 접하도록 형성된다. 또한, 배선(170)은 절연층(136) 상에 형성된다. 절연층(116)에는 배선(135)에 달하는 개구(270)가 형성되고, 배선(170)은 개구(270)를 개재해서 배선(135)과 접속한다. 배선(170)과 동시에 형성되는 배선(174)은 절연층(116)으로부터 노출되는 배선(135) 상에 형성된다.
이어서, 절연층(119)은 배선(160), 배선(170), 배선(174) 및 절연층(116) 상에 형성된다. 절연층(119)은 절연층(118) 및 절연층(132)에 사용하는 재료를 사용할 수 있다. 절연층(119)은 단층 구조여도 되고, 적층 구조여도 된다. 단, 절연층(119)이 단층 구조였던 경우에는, 절연층(119)은 CVD(Chemical Vapor Deposition)법에 의해 성막되는 질화 실리콘(SiNx) 등의 무기 절연 재료를 사용하면 된다. 또한, 절연층(119)이 적층 구조였던 경우, 배선(160)에 접하는 층은, 상술한 질화 실리콘(SiNx) 등의 무기 절연 재료를 사용하면 된다. 이러한 절연층(119)이 배선(160)에 직접 접해서 형성됨으로써, 트랜지스터의 산화물 반도체층과 동일한 조성으로 형성되는 배선(160)은 저저항화되어, 산화물 도전층이 될 수 있다.
이어서, 배선(178)은 배선(174) 및 절연층(119) 상에 형성된다. 배선(178)은 액정 소자(309)의 공통 전극의 형성 공정과 동일한 공정으로 형성할 수 있다. 또한, 배선(178)에는 도전성을 갖는 인듐-주석 산화물(ITO), 인듐-아연 산화물(IZO), 산화아연(ZnO) 또는 산화인듐 주석 아연(ITZO) 등의, 표시 영상의 시인성을 확보할 수 있는 투광성 산화물의 투명 도전막을 사용하기 위해서, 배선(178)이 노출되어도 단자(140-6)가 부식되는 것을 억제할 수 있다.
여기서, 도 9b 내지 도 9h를 참조하여, 표시부(120)에 마련되는 트랜지스터의 제조 방법의 일례를 설명한다. 도 9b 내지 도 9h는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다. 도 9b 내지 도 9h에 나타내는 트랜지스터의 제조 방법은, 예를 들어 도 9a에 나타내는 보텀 게이트 구조의 트랜지스터(307)에 관한 것이다.
2. 표시 장치의 제조 방법
도 9a는 본 발명의 일 실시 형태에 따른 표시 장치의 구성을 나타내는 단면도이다. 보텀 게이트 구조는 표시 장치에 액정 소자를 마련되는 경우의 트랜지스터에 채용되는 경우가 많다. 따라서, 도 9a에 나타내는 트랜지스터는, 예로서 도 2b에 나타내는 트랜지스터(307)로 한다.
도 9a에 나타내는 바와 같이, 트랜지스터(307)는 절연층(114) 상에 게이트 전극(182), 절연층(136), 산화물 반도체층(162), 소스 전극(172S) 및 드레인 전극(172D)을 포함한다.
이어서, 트랜지스터(307)의 제조 방법을 설명한다.
도 9b에 나타내는 바와 같이, 게이트 전극(182)은 절연층(114) 상에 형성된다. 게이트 전극(182)은 도 9c에 나타내는 바와 같이 패턴이 형성된다.
이어서, 절연층(136)은 게이트 전극(182) 및 절연층(114) 상에 형성된다.
이어서, 도 9e 및 도 9f에 나타내는 바와 같이, 산화물 반도체층(162)을 게이트 전극(182)과 겹치도록 절연층(136) 상에 형성된다.
소스 전극(172S) 및 드레인 전극(172D)은, 도 9g에 나타내는 바와 같이, 산화물 반도체층(162)과 접해서 형성된다.
이어서, 절연층(152)이 산화물 반도체층(162), 소스 전극(172S) 및 드레인 전극(172D) 상에 형성되지만, 배선(160) 상에 형성되는 절연층(152)과는 다른 재료를 사용한 절연층(154)을 형성한다. 절연층(154)은 단층 구조여도 되고, 적층 구조여도 된다. 단, 산화물 반도체층(162)과 접하는 층에, 절연층(136)과 동일한 재료를 사용하면 된다.
3. 제조 도중에 있어서의 표시 장치의 변형예
도 10a 및 도 10b를 참조하여, 표시 장치(10)의 제조 도중에 있어서의 표시 장치의 변형예를 설명한다. 도 10a는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변을 도시하는 상면도이다. 도 10b는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변의 단면도이다. 구체적으로는, 도 10b는 도 10a의 D1-D2로 절단한 단면을 나타내는 단면도에 상당한다.
도 8a 및 도 8b에 나타내는 표시 장치(10)의 제조 도중에 있어서의 표시 장치와 상이한 점은 커트 라인(110C)을 넘는 배선에만 산화물 도전층인 배선(160)을 사용하여, 배선(160)과 검사 패드(500)를 접속하는 배선에, 금속을 사용한 배선을 사용하는 점이다. 또한, 도 1 내지 도 9에 도시한 표시 장치(10) 또는 제조 도중의 표시 장치와 동일, 또는 유사한 구성에 대해서는, 설명을 생략하는 경우가 있다.
도 10a 및 도 10b는, 도 4에 도시한 부분 구조(600)를 나타낸다. 도 10a 및 도 10b에 나타내는 바와 같이, 배선(172)은 커트 라인(110C)을 넘는 배선(160)과 접해서 접속한다. 배선(137)은 배선(172)과 접속하고, 배선(137)과 개구(280)를 개재해서 접속한다. 또한, 배선(137)은 검사 패드(500-3)에 접속한다.
4. 제조 도중에 있어서의 표시 장치의 변형예 2
도 11a 및 도 11b를 참조하여, 표시 장치(10)의 제조 도중에 있어서의 표시 장치의 변형예를 설명한다. 도 11a는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변을 도시하는 상면도이다. 도 11b는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변의 단면도이다. 구체적으로는, 도 11b는 도 11a의 E1-E2로 절단한 단면을 나타내는 단면도에 상당한다.
도 8a 및 도 8b에 나타내는 표시 장치(10)의 제조 도중에 있어서의 표시 장치와 상이한 점은, 주사선 구동 회로(126)를 마련하지 않고, 절연층(136)과 절연층(152)에 동일한 재료를 사용하여, 배선(178)과 배선(135)이 접해서 형성되어 있는 점이다. 또한, 도 1 내지 도 10에 도시한 표시 장치(10) 또는 제조 도중의 표시 장치와 동일, 또는 유사한 구성에 대해서는, 설명을 생략하는 경우가 있다.
도 11a 및 도 11b는 도 4에 도시한 부분 구조(600)를 나타낸다. 도 11a 및 도 11b에 나타내는 바와 같이, 배선(178)은 절연층(152) 및 절연층(152)으로부터 노출되는 배선(135) 상에 접해서 형성된다. 또한, 배선(178)은 배선(170)에 달하는 개구(290)를 개재해서 배선(170)과 접속하도록 형성된다.
5. 제조 도중에 있어서의 표시 장치의 변형예 3
도 12a 및 도 12b를 참조하여, 표시 장치(10)의 제조 도중에 있어서의 표시 장치의 변형예를 설명한다. 도 12a는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변을 도시하는 상면도이다. 도 12b는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 도중에 있어서의 표시 장치의 단자 및 그 주변의 단면도이다. 구체적으로는, 도 12b는 도 12a의 F1-F2로 절단한 단면을 나타내는 단면도에 상당한다.
도 12a 및 도 12b에 나타내는 표시 장치(10)의 제조 도중에 있어서의 표시 장치와 상이한 점은, 커트 라인(110C)을 넘는 배선에만 산화물 도전층인 배선(160)을 사용하여, 배선(160)과 검사 패드(500)를 접속하는 배선에, 금속을 사용한 배선을 사용하는 점이다. 또한, 도 1 내지 도 11에 도시한 표시 장치(10) 또는 제조 도중의 표시 장치와 동일, 또는 유사한 구성에 대해서는, 설명을 생략하는 경우가 있다.
도 12a 및 도 12b는 도 4에 도시한 부분 구조(600)를 나타낸다. 도 12a 및 도 12b에 나타내는 바와 같이, 배선(172)은 커트 라인(110C)을 넘는 배선(160)에 접속한다. 배선(179)은 배선(172)과 개구(292)를 개재해서 접속하고, 배선(137)과 개구(294)를 개재해서 접속한다. 배선(137)은 검사 패드(500-3)에 접속한다.
본 발명의 실시 형태로서 상술한 각 실시 형태는, 서로 모순되지 않는 한에 있어서, 적절히 조합하여 실시할 수 있다. 또한, 각 실시 형태를 기초로 하여, 당업자가 적절히 구성 요소의 추가, 삭제 혹은 설계 변경을 행한 것, 또는 공정의 추가, 생략 혹은 조건 변경을 행한 것도, 본 발명의 요지를 구비하고 있는 한, 본 발명의 범위에 포함된다.
상술한 각 실시 형태의 양태에 의해 초래되는 작용 효과와는 상이한 다른 작용 효과여도, 본 명세서의 기재로부터 명확한 것, 또는 당업자에게 있어서 용이하게 예측할 수 있는 것에 대해서는, 당연히 본 발명에 의해 초래되는 것이라고 해석된다.
10: 표시 장치, 100: 표시 영역, 102: 외연, 110: 기판, 110C: 커트 라인, 112: 하지막, 114: 절연층, 116: 절연층, 118: 절연층, 119: 절연층, 120: 표시부, 120A: 화소, 122: 주사선, 124: 데이터 신호선, 126: 주사선 구동 회로, 130: 구동 회로, 132: 절연층, 132-1: 절연층, 132-2: 절연층, 134: 절연층, 135: 배선, 136: 절연층, 137: 배선, 138: 배선, 140: 단자, 140-6: 단자, 142: 배선, 150: 연성 인쇄 회로, 152: 절연층, 154: 절연층, 160: 배선, 162: 산화물 반도체층, 164: 산화물 반도체층, 164C: 채널 영역, 164D: 드레인 영역, 164S: 소스 영역, 166: 금속 산화물층, 170: 배선, 172: 배선, 172D: 드레인 전극, 172S: 소스 전극, 174: 배선, 178: 배선, 179: 배선, 180: 배선, 182: 게이트 전극, 184: 배선, 200: 개구, 210: 개구, 220: 개구, 240: 개구, 250: 개구, 260: 개구, 270: 개구, 280: 개구, 290: 개구, 292: 개구, 294: 개구, 300: 화소 회로, 301: 구동 트랜지스터, 302: 선택 트랜지스터, 303: 유지 용량, 304: 발광 소자, 305: 애노드 전원선, 306: 캐소드 전원선, 307: 트랜지스터, 308: 유지 용량, 309: 액정 소자, 400: 배선, 400-1: 배선, 400-2: 배선, 400-3: 배선, 400-6: 배선, 500: 검사 패드, 500-3: 검사 패드, 510: 쇼트 링, 600: 부분 구조

Claims (14)

  1. 기판과,
    상기 기판에 마련되는, 산화물 반도체층을 갖는 트랜지스터를 각각에 포함하는 복수의 화소로 구성되는 표시부와,
    상기 복수의 화소와 전기적으로 접속하는 제1 배선과,
    상기 제1 배선과 전기적으로 접속하는 단자와,
    상기 산화물 반도체층과 동일한 조성을 갖는 산화물 도전층이며, 상기 기판의 외측 테두리를 따른 분단면을 갖고, 상기 단자와 전기적으로 접속하는 제2 배선을 갖는,
    표시 장치.
  2. 제1항에 있어서,
    상기 산화물 반도체층은 채널 영역과, 채널 영역을 사이에 두는 소스 영역 및 드레인 영역을 갖고,
    상기 산화물 도전층은 상기 소스 영역 및 상기 드레인 영역과 동일한 불순물 원소를 포함하는, 표시 장치.
  3. 제1항에 있어서,
    상기 제2 배선과 상기 제1 배선을 전기적으로 접속하는 제3 배선과,
    상기 제2 배선과 상기 제3 배선 사이에 마련되는 절연층을 더 갖는, 표시 장치.
  4. 제3항에 있어서,
    상기 제1 배선과 동일한 층에 마련되는 제4 배선과,
    상기 제3 배선과 동일한 층에 마련되고, 상기 제2 배선과 상기 제4 배선을 전기적으로 접속하는 제5 배선을 더 갖는, 표시 장치.
  5. 제1항에 있어서,
    상기 제2 배선과 상기 제1 배선을 전기적으로 접속하고, 상기 제2 배선과 직접적으로 접속하는 제6 배선을 더 갖는, 표시 장치.
  6. 제5항에 있어서,
    상기 제1 배선과 동일한 층에 마련되는 제7 배선과,
    상기 제6 배선과 동일한 층에 마련되고, 상기 제7 배선을 개재해서 상기 제2 배선과 전기적으로 접속하는 제8 배선을 더 갖는, 표시 장치.
  7. 기판 상에 표시부를 구성하는 복수의 화소에 각각 마련되는 트랜지스터의 산화물 반도체층 및 상기 산화물 반도체층과 동일한 조성을 갖는 산화물 도전층인 제1 배선을 형성하고,
    상기 산화물 반도체층 및 상기 제1 배선 상에 제1 절연층을 형성하고,
    상기 제1 절연층 상에 상기 트랜지스터의 게이트 전극 및 상기 제1 배선과 전기적으로 접속하는 제2 배선을 형성하고,
    상기 게이트 전극 및 상기 제2 배선 상에 제2 절연층을 형성하고,
    상기 제2 절연층에 상기 제1 배선에 달하는 복수의 제1 개구 및 상기 제2 배선에 달하는 제2 개구를 형성하고,
    상기 제2 절연층 상 및 상기 복수의 제1 개구 및 상기 복수의 제2 개구에 상기 제2 배선과 전기적으로 접속하는 제3 배선을 형성하고,
    상기 제3 배선 상에 제3 절연층을 형성하고,
    상기 제3 절연층 상에 상기 제2 배선과 전기적으로 접속하는 검사 패드 및 단자를 형성하고,
    상기 제1 배선이 분단되도록, 상기 기판을 절단하는,
    표시 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 게이트 전극이 형성된 후, 상기 산화물 반도체층의 채널 영역을 사이에 두는 소스 영역 및 드레인 영역과 상기 제1 배선에 불순물을 첨가하는, 표시 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 산화물 반도체층은 채널 영역과, 상기 채널 영역을 사이에 두는 소스 영역 및 드레인 영역을 갖고,
    상기 산화물 도전층은 상기 소스 영역 및 상기 드레인 영역에 포함되는 상기 불순물과 동일한 불순물 원소를 포함하는, 표시 장치의 제조 방법.
  10. 제7항에 있어서,
    상기 산화물 반도체층 및 상기 제1 배선을 형성하기 전에,
    상기 기판 상에 제4 배선을 더 형성하고,
    상기 제4 배선 상에 제4 절연층을 더 형성하는, 표시 장치의 제조 방법.
  11. 기판 상에 제1 배선 및 표시부를 구성하는 복수의 화소에 각각 마련되는 트랜지스터의 게이트 전극을 형성하고,
    상기 제1 배선 및 상기 게이트 전극 상에 제1 절연층을 형성하고,
    상기 제1 절연층 상에 상기 트랜지스터의 산화물 반도체층 및 상기 산화물 반도체층과 동일한 조성을 갖는 산화물 도전층이며, 상기 제1 배선과 전기적으로 접속하는 제2 배선을 형성하고,
    상기 제1 절연층에 상기 제1 배선에 달하는 복수의 개구를 형성하고,
    상기 제2 배선 상 및 상기 복수의 개구에 제3 배선을 형성하고,
    상기 제3 배선 상에 제2 절연층을 형성하고,
    상기 제2 절연층 상에 상기 제1 배선과 전기적으로 접속하는 검사 패드 및 단자를 형성하고,
    상기 제2 배선이 분단되도록, 상기 기판을 절단하는,
    표시 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 제1 배선과 동일한 층으로 제4 배선을 형성하고,
    상기 제3 배선과 동일한 층으로, 상기 제4 배선을 개재해서 상기 제2 배선과 전기적으로 접속하는 제5 배선을 형성하는, 표시 장치의 제조 방법.
  13. 제11항에 있어서,
    상기 제2 배선은 상기 산화물 반도체층과 동일한 조성을 갖는 산화물 도전층인, 표시 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 제2 절연층은 질화 실리콘을 포함하고, 상기 제2 배선과 접해서 형성되는, 표시 장치의 제조 방법.
KR1020230132431A 2022-11-07 2023-10-05 표시 장치 및 그 제조 방법 KR20240066068A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022178253A JP2024067870A (ja) 2022-11-07 2022-11-07 表示装置およびその製造方法
JPJP-P-2022-178253 2022-11-07

Publications (1)

Publication Number Publication Date
KR20240066068A true KR20240066068A (ko) 2024-05-14

Family

ID=90898207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230132431A KR20240066068A (ko) 2022-11-07 2023-10-05 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20240155903A1 (ko)
JP (1) JP2024067870A (ko)
KR (1) KR20240066068A (ko)
CN (1) CN117998918A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016042130A (ja) 2014-08-18 2016-03-31 三菱電機株式会社 アレイ基板およびそれを用いた表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016042130A (ja) 2014-08-18 2016-03-31 三菱電機株式会社 アレイ基板およびそれを用いた表示装置

Also Published As

Publication number Publication date
US20240155903A1 (en) 2024-05-09
JP2024067870A (ja) 2024-05-17
CN117998918A (zh) 2024-05-07

Similar Documents

Publication Publication Date Title
US11925066B2 (en) Display device
CN108258011B (zh) 显示装置
US10062863B2 (en) Display device
US20220344626A1 (en) Display Device
TWI486694B (zh) 液晶顯示器及其製造方法
CN110070798B (zh) 显示设备
TWI597837B (zh) Display device and method of manufacturing the same
WO2019156024A1 (ja) 表示装置
US20230065335A1 (en) Organic Light Emitting Display Device
CN114746928A (zh) 显示装置
US11195828B2 (en) Semiconductor device
JP6806956B1 (ja) 薄膜トランジスタ基板および表示装置
CN116013929A (zh) 显示设备
KR20240066068A (ko) 표시 장치 및 그 제조 방법
CN116322181A (zh) 电致发光显示器
KR20240073758A (ko) 표시 장치
CN218274604U (zh) 显示装置
US20240040918A1 (en) Display device
US20240081114A1 (en) Display device
WO2023084921A1 (ja) 半導体装置、表示装置、及び半導体集積回路
US20240292674A1 (en) Display device
JP2022085303A (ja) 薄膜トランジスタ基板および自発光装置
CN116343599A (zh) 显示面板、包括其的拼接显示装置和制造显示面板的方法
CN114333563A (zh) 显示装置
CN116705822A (zh) 显示设备及制造显示设备的方法