KR20240073758A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240073758A
KR20240073758A KR1020230143844A KR20230143844A KR20240073758A KR 20240073758 A KR20240073758 A KR 20240073758A KR 1020230143844 A KR1020230143844 A KR 1020230143844A KR 20230143844 A KR20230143844 A KR 20230143844A KR 20240073758 A KR20240073758 A KR 20240073758A
Authority
KR
South Korea
Prior art keywords
wiring
terminal
display device
transistors
layer
Prior art date
Application number
KR1020230143844A
Other languages
English (en)
Inventor
쇼 야나기사와
Original Assignee
가부시키가이샤 재팬 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 재팬 디스프레이 filed Critical 가부시키가이샤 재팬 디스프레이
Publication of KR20240073758A publication Critical patent/KR20240073758A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

불량이 적고, 열화가 억제된 표시 장치를 제공하는 것을 과제의 하나로 한다. 수율이 높은 표시 장치를 제공하는 것을 과제의 하나로 한다. 표시 장치는, 산화물 반도체층을 갖는 복수의 트랜지스터와, 복수의 트랜지스터와 전기적으로 접속하는 제1 단자와, 복수의 트랜지스터와 전기적으로 접속하고, 제1 단자와 인접하는 제2 단자와, 복수의 트랜지스터 및 제1 단자와 전기적으로 접속하고, 복수의 트랜지스터와 제1 단자의 사이에 위치하는 제1 배선과, 복수의 트랜지스터 및 제2 단자와 전기적으로 접속하고, 복수의 트랜지스터와 제2 단자의 사이에 위치하는 제2 배선을 포함하고, 제1 배선은, 금속 재료로 형성되고, 제2 배선은, 산화물 반도체층과 동일한 조성을 갖는 산화물 도전층을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 실시 형태의 하나는, 표시 장치에 관한 것이다.
유기 일렉트로루미네센스(EL: Electro Luminescence)를 이용한 소자나 액정 소자 등을 표시 영역에 사용한 표시 장치는, 예를 들어 기판에 표시 영역과 복수의 단자가 마련된 구성을 갖는다. 당해 복수의 단자는, 표시 영역에 마련되는 화소와 당해 복수의 단자와 접속하는 배선에 의해, 표시 영역의 화소와 전기적으로 접속되고, 각종 신호(예를 들어, 화상 신호 또는 제어 신호) 또는 전원 전위가 입력된다. 이와 같은 배선(인출 배선)에는, 알루미늄, 구리, 티타늄, 몰리브덴, 크롬 등의 금속막이 사용되는 경우가 있다(예를 들어, 특허문헌 1).
국제 공개 제2013/021866호
표시 장치는, 근년, 고정밀의 화상 표시를 실현하기 위해서 각종 신호 또는 전원 전위가 입력되는 배선의 수가 많아지는 경향이 있다. 또한, 당해 복수의 단자가 마련되는 표시 장치의 표시 영역의 주변 영역을 좁게 하고, 표시 영역을 넓게 마련하는 경향이 있다. 이들 경향에 의해, 인출 배선은 표시 영역 내에서 단자에 걸쳐서 비스듬히 마련되는 방법이 채용되고 있다. 이와 같은 배선은, 배선의 형성 불량 등의 불량이 발생하기 쉽고, 고정밀화 및 협프레임화를 위해서, 인출 배선에 대한 다양한 방법이 요구되고 있다.
본 발명의 일 실시 형태는, 상기 문제를 감안하여 이루어진 것으로, 불량이 적고, 열화가 억제된 표시 장치를 제공하는 것을 과제의 하나로 한다. 또한, 본 발명의 일 실시 형태는, 수율이 높은 표시 장치를 제공하는 것을 과제의 하나로 한다.
본 발명의 일 실시 형태에 있어서의 표시 장치는, 산화물 반도체층을 갖는 복수의 트랜지스터와, 복수의 트랜지스터와 전기적으로 접속하는 제1 단자와, 복수의 트랜지스터와 전기적으로 접속하고, 제1 단자와 인접하는 제2 단자와, 복수의 트랜지스터 및 제1 단자와 전기적으로 접속하고, 복수의 트랜지스터와 제1 단자의 사이에 위치하는 제1 배선과, 복수의 트랜지스터 및 제2 단자와 전기적으로 접속하고, 복수의 트랜지스터와 제2 단자의 사이에 위치하는 제2 배선을 포함하고, 제1 배선은, 금속 재료로 형성되고, 제2 배선은, 산화물 반도체층과 동일한 조성을 갖는 산화물 도전층을 포함한다.
도 1은 본 발명의 일 실시 형태에 따른 표시 장치의 구성을 나타내는 모식적 상면도이다.
도 2a는 본 발명의 일 실시 형태에 따른 표시 장치의 화소 회로의 구성을 나타내는 도면이다.
도 2b는 본 발명의 일 실시 형태에 따른 표시 장치의 화소 회로의 구성을 나타내는 도면이다.
도 3은 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다.
도 4는 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다.
도 5는 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 단면도이다.
도 6a는 본 발명의 일 실시 형태에 따른 표시 장치의 구성을 나타내는 모식적 단면도이다.
도 6b는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 모식적 단면도이다.
도 6c는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 모식적 단면도이다.
도 6d는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 모식적 단면도이다.
도 6e는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 모식적 단면도이다.
도 6f는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 모식적 단면도이다.
도 6g는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 모식적 단면도이다.
도 6h는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 모식적 단면도이다.
도 6i는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 모식적 단면도이다.
도 6j는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 모식적 단면도이다.
도 6k는 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 모식적 단면도이다.
도 6l은 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 모식적 단면도이다.
도 7은 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다.
도 8은 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다.
도 9는 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 단면도이다.
도 10은 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다.
도 11은 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다.
도 12는 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다.
도 13은 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다.
도 14a는 본 발명의 일 실시 형태에 따른 표시 장치의 단자 주변을 나타내는 모식적 단면도이다.
도 14b는 비교예에 따른 표시 장치의 단자 주변을 나타내는 모식적 단면도이다.
이하에, 본 발명의 각 실시 형태에 대하여, 도면을 참조하면서 설명한다. 이하의 개시는 어디까지나 일례에 불과하다. 당업자가, 발명의 주지를 유지하면서, 실시 형태의 구성을 적절히 변경함으로써 용이하게 상도할 수 있는 구성은, 당연히 본 발명의 범위에 함유된다. 도면은 설명을 보다 명확하게 하기 위해서, 실제의 양태에 비해, 각 부의 폭, 층 두께, 형상 등에 대하여 모식적으로 표현되는 경우가 있다. 그러나, 도시된 형상은 어디까지나 일례이며, 본 발명의 해석을 한정하는 것은 아니다. 본 명세서와 각 도면에 있어서, 기출의 도면에 관하여 전술한 것과 마찬가지의 요소에는, 동일한 부호를 부여하여, 상세한 설명을 적절히 생략하는 경우가 있다.
「반도체 장치」란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말한다. 트랜지스터, 반도체 회로는 반도체 장치의 일 형태이다. 이하에 기재하는 실시 형태의 반도체 장치는, 예를 들어 표시 장치, 마이크로프로세서(Micro-Processing Unit: MPU) 등의 집적 회로(Integrated Circuit: IC), 또는 메모리 회로에 사용되는 트랜지스터여도 된다.
「표시 장치」란, 전기 광학층을 사용하여 영상을 표시하는 구조체를 가리킨다. 예를 들어, 표시 장치라고 하는 용어는, 전기 광학층을 포함하는 표시 패널을 가리키는 경우도 있고, 또는 표시 셀에 대하여 다른 광학 부재(예를 들어, 편광 부재, 백라이트, 터치 패널 등)를 장착한 구조체를 가리키는 경우도 있다. 「전기 광학층」에는, 기술적인 모순이 발생하지 않는 한, 액정층, 일렉트로루미네센스(EL)층, 일렉트로크로믹(EC)층, 전기 영동층이 포함될 수 있다. 따라서, 후술하는 실시 형태에 대하여, 표시 장치로서, 액정층을 포함하는 액정 표시 장치 및 유기 EL층을 포함하는 유기 EL 표시 장치를 예시하여 설명하지만, 본 실시 형태에 있어서의 구조는, 상술한 다른 전기 광학층을 포함하는 표시 장치에 적용할 수 있다.
본 발명의 각 실시 형태에 있어서, 기판으로부터 산화물 반도체층을 향하는 방향을 상 또는 상방이라고 한다. 반대로, 산화물 반도체층으로부터 기판을 향하는 방향을 하 또는 하방이라고 한다. 이와 같이, 설명의 편의상, 상방 또는 하방이라고 하는 어구를 이용하여 설명하지만, 예를 들어 기판과 산화물 반도체층의 상하 관계가 도시와 반대가 되도록 배치되어도 된다. 이하의 설명에서, 예를 들어 기판 위의 산화물 반도체층이라는 표현은, 상기와 같이 기판과 산화물 반도체층의 상하 관계를 설명하고 있는 것에 불과하며, 기판과 산화물 반도체층의 사이에 다른 부재가 배치되어 있어도 된다. 상방 또는 하방은, 복수의 층이 적층된 구조에 있어서의 적층순을 의미하는 것이며, 트랜지스터의 상방의 화소 전극이라고 표현하는 경우, 평면에서 볼 때, 트랜지스터와 화소 전극이 겹치지 않는 위치 관계여도 된다. 한편, 트랜지스터의 연직 상방의 화소 전극이라고 표현하는 경우에는, 평면에서 볼 때, 트랜지스터와 화소 전극이 겹치는 위치 관계를 의미한다.
본 명세서에 있어서 「α는 A, B 또는 C를 포함한다」, 「α는 A, B 및 C 중 어느 것을 포함한다」, 「α는 A, B 및 C로 이루어지는 군에서 선택되는 하나를 포함한다」 등과 같은 표현은, 특별히 명시가 없는 한, α가 A 내지 C의 복수의 조합을 포함하는 경우를 배제하지 않는다. 또한, 이들 표현은, α가 다른 요소를 포함하는 경우도 배제하지 않는다.
<제1 실시 형태>
1. 표시 장치의 구성
본 발명의 일 실시 형태의 표시 장치(10)의 모식적 상면도를 도 1에 나타낸다. 도 1에 도시한 바와 같이, 표시 장치(10)는 기판(102) 및 대향 기판(103)을 갖고, 기판(102)의 위에 복수의 화소(104)가 마련된다. 복수의 화소(104)를 포함하는 단일의 영역, 및 이것을 둘러싸는 영역이 각각 기판(102)의 표시 영역(106)과 주변 영역(107)으로서 정의된다.
주변 영역에는 화소(104)를 구동하기 위한 구동 회로가 마련된다. 도 1에 도시한 예에서는, 표시 영역(106)을 사이에 두는 2개의 주사선 구동 회로(108)나, 아날로그 스위치 등을 포함하는 신호선 구동 회로(110)가 마련된다. 표시 장치(10)에 액정 소자가 마련되는 경우, 이들 구조물을 둘러싸도록 시일(111)이 마련된다. 시일(111)은 기판(102)과 대향 기판(103)이 액정층을 사이에 두도록 기판(102)과 대향 기판(103)을 고정한다. 표시 영역(106)이나 주사선 구동 회로(108), 신호선 구동 회로(110)로부터는 배선(118)이 기판(102)의 일변으로 연장되고, 기판(102)의 단부에서 노출되어 단자(112)를 형성한다. 배선(118)은 표시 영역(106)과 단자(112)의 사이에 위치한다. 또한, 배선(118)은 주사선 구동 회로(108)나 신호선 구동 회로(110)와 단자(112)의 사이에 위치한다. 도 1에 도시한 단자(112)는 상세는 후술하지만, 복수의 단자(112)를 포함한다. 단자(112)는 플렉시블 인쇄 회로(FPC) 기판 등의 커넥터(116)와 전기적으로 접속된다. 커넥터(116) 위, 또는 기판(102)의 위에는 화소(104)를 제어하기 위한 구동 IC(114)를 더욱 탑재해도 된다. 또한, 신호선 구동 회로(110)를 주변 영역 위에 마련하지 않고, 이 기능을 구동 IC(114)에 의해 실현해도 된다.
이하의 설명에서는, 편의상, 표시 장치(10)의 단자(112) 측을 하부, 단자(112)와 반대측을 상부로 한다. 기판(102)이나 표시 영역(106)이 주로 4개의 변으로 구성되는 사각형으로 간주할 수 있는 경우, 단자(112) 측의 변을 하변, 단자(112)와 반대측의 변을 상변이라 칭한다.
여기서, 개개의 화소(104)의 제어를 행하기 위한 화소 회로(300)에 대하여 도 2a 및 도 2b를 이용하여 설명한다. 도 2a는, 화소(104)에 유기 일렉트로루미네센스를 이용한 발광 소자(유기 EL 소자)를 사용한 화소 회로의 예를 나타낸다. 또한, 도 2b는, 화소(104)에 액정 소자를 사용한 화소 회로의 예를 나타낸다.
2. 화소
2-1. 화소 회로-1
도 2a는, 본 발명의 일 실시 형태의 표시 장치(10)에 있어서의 화소 회로(300)의 구성을 나타내는 도면이다. 설명의 편의상, 2개의 반도체 장치(박층 트랜지스터)를 사용한 기본적인 구성을 예시하여 설명한다. 도 2a에 도시한 바와 같이, 화소 회로(300)는 구동 트랜지스터(301), 선택 트랜지스터(302), 유지 용량(303) 및 발광 소자(304) 등의 소자를 포함한다. 구동 트랜지스터(301) 및 선택 트랜지스터(302)는 박층 트랜지스터 등의 반도체 장치로 구성된다.
구동 트랜지스터(301)의 소스는, 애노드 전원선(305)에 접속되고, 구동 트랜지스터(301)의 드레인은, 발광 소자(304)의 일단부(애노드)에 접속되어 있다. 발광 소자(304)의 타단부(캐소드)는 캐소드 전원선(306)에 접속되어 있다. 본 실시 형태에 있어서, 애노드 전원선(305)에는, 캐소드 전원선(306)보다도 높은 전원 전압이 인가되어 있다. 도 1에서는, 애노드 전원선(305)의 도시를 생략하였다.
선택 트랜지스터(302)의 게이트는, 주사선(122)에 접속되고, 선택 트랜지스터(302)의 소스는, 데이터 신호선(124)에 접속되어 있다. 선택 트랜지스터(302)의 드레인은, 구동 트랜지스터(301)의 게이트에 접속되어 있다. 또한, 선택 트랜지스터(302)의 소스 및 드레인은, 데이터 신호선(124)에 인가된 전압과 유지 용량(303)에 축적된 전압의 관계에 의해 교체되는 경우가 있다.
유지 용량(303)은 구동 트랜지스터(301)의 게이트 및 드레인, 그리고 선택 트랜지스터(302)의 드레인에 접속되어 있다. 데이터 신호선(124)에는, 영상 신호가 공급되어, 발광 소자(304)의 발광 강도를 정하는 계조 신호가 공급된다. 주사선(122)에는, 계조 신호를 기입하는 화소를 선택하기 위한 주사 신호가 공급된다.
다음으로, 도 2b를 참조하여, 화소(104)에 액정 소자를 사용한 화소 회로의 예를 설명한다.
2-2. 화소 회로-2
도 2b는, 본 발명의 일 실시 형태의 표시 장치(10)에 있어서의 화소 회로(300)의 구성을 나타내는 도면이다. 도 2b에 도시한 바와 같이, 화소 회로(300)는 트랜지스터(307), 유지 용량(308) 및 액정 소자(309) 등의 소자를 포함한다. 트랜지스터(307)는 박층 트랜지스터 등의 반도체 장치로 구성된다.
트랜지스터(307)의 게이트는, 주사선(122)에 접속되고, 트랜지스터(307)의 소스는, 데이터 신호선(124)에 접속되어 있다. 트랜지스터(307)의 드레인은, 유지 용량(308) 및 액정 소자(309)에 접속되어 있다. 상세는 도시하지는 않았지만, 유지 용량(308)의 한쪽의 전극이 트랜지스터(307)의 드레인에 접속하고, 다른 한쪽의 전극은 화소(104)의 공통 전극에 접속되어 있다. 또한, 액정 소자(309)의 한쪽의 전극이 트랜지스터(307)의 드레인에 화소 전극을 통해 접속하고, 다른 한쪽의 전극은 공통 전극에 접속되어 있다. 또한, 트랜지스터(307)의 소스 및 드레인은, 데이터 신호선(124)에 인가된 전압과 유지 용량(308)에 축적된 전압의 관계에 의해 교체되는 경우가 있다.
도 1의 설명으로 되돌아간다. 복수의 단자(112)는 커넥터(116)와 전기적으로 접속된다. 복수의 단자(112)의 각각은, 배선(118)을 통해 화소(104)의 트랜지스터(307) 또는 신호선 구동 회로(110), 주사선 구동 회로(108)와 전기적으로 접속한다. 복수의 단자(112)는 커넥터(116)로부터 공급되는 신호 또는 전원 전위가 입력된다. 당해 신호는, 화소(104)의 트랜지스터를 동작시키기 위한 신호이며, 예를 들어 표시 영역(106)에 표시하는 화상을 나타내는 화상 신호, 또는 주사선 구동 회로(108) 또는 신호선 구동 회로(110)를 제어하기 위한 제어 신호이다. 또한, 표시 장치(10)가 구비하는 단자(112)의 수는, 복수이면 몇 개라도 좋다.
커넥터(116)는 외부 회로(도시생략)로부터 입력된 신호를, 복수의 단자(112)로 출력한다. 커넥터(116)는 가요성을 갖는 기판에 복수의 배선을 배치한 구성이어도 된다. 해당 복수의 배선의 각각은, 어느 하나의 단자(112)와 전기적으로 접속된다.
다음으로, 도 3을 참조하여, 단자(112)와 표시 영역(106)에 마련되는 트랜지스터 또는 주사선 구동 회로(108) 또는 신호선 구동 회로(110)를 전기적으로 접속하는 배선(118)에 대하여 설명한다.
3. 단자 주변 구조
3-1. 배선-1
도 3은, 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다. 구체적으로는, 도 3은, 도 1에 도시한 파선으로 둘러싸인 영역(200)에 있어서의 단자(112) 및 단자(112)에 접속하는 배선(118)을 나타낸다. 설명의 편의상, 도 3에서는, 기판(102)과 대향 기판(103) 사이의 구성 및 커넥터(116) 등을 생략해서 나타내고, 단자(112) 및 배선(118)의 설명을 행한다.
복수의 배선(118)은 시일(111)을 비스듬히 걸치도록 배치된다. 복수의 배선(118)은 시일(111)과 중첩해서 배치된다. 복수의 배선(118)은 각각 단자(112)와 직접 또는 전기적으로 접속한다. 인접하는 단자에는, 동일한 신호 또는 동일한 전원 전위가 입력된다. 예를 들어, 단자(112-1), 단자(112-2), 단자(112-3), 단자(112-4), 단자(112-5) 및 단자(112-6)에는, 영상 신호가 입력된다.
단자(112-1), 단자(112-2), 단자(112-3), 단자(112-4), 단자(112-5) 및 단자(112-6)는 각각 배선(118-1), 배선(118-2), 배선(118-3), 배선(118-4), 배선(118-5), 배선(118-6)과 접속할 수 있다. 이들 배선은, 상술한 바와 같이, 예를 들어 데이터 신호선(124)에 전기적으로 접속할 수 있다.
배선(118)은 공급되는 신호에 따라서 구성되는 배선의 종류를 변경할 수 있다. 예를 들어, 배선(118-1) 내지 배선(118-6)에는, 각각 주사선(122)과 마찬가지의 금속 재료로 형성되는 배선을 사용할 수 있다. 또한, 배선(118-1) 내지 배선(118-6)에는, 각각 화소(104) 또는 주사선 구동 회로(108) 또는 신호선 구동 회로(110)를 구성하는 트랜지스터의 활성층과 동일한 조성을 갖는 배선을 사용할 수 있다. 상세는 후술하지만, 트랜지스터의 활성층은, 금속 재료로 형성되는 배선과 비교해서 투광성이 높은 재료가 사용되고 있다.
여기서, 표시 장치(10)에, 상술한 바와 같이 액정 소자(309)를 사용한 경우, 액정층을 기판(102)과 대향 기판(103)으로 끼움 지지하기 위해서, 시일(111)은 표시 영역(106)을 둘러싸도록 배치된다. 배선(118)은 기판(102)의 단부에 배치되는 단자(112)와 표시 영역(106)의 사이에 배치되기 때문에, 표시 영역(106)을 둘러싸는 시일(111)과 중첩되게 된다. 시일(111)은 상세는 후술하지만, 광경화성 수지를 사용하는 경우가 많다. 시일(111)을 경화하기 위한 광은, 기판(102)의 트랜지스터가 형성되는 면과 반대의 면으로부터 시일(111)에 조사된다.
시일(111)을 경화하기 위한 광은, 투광성이 높은 배선(118-2), 배선(118-4) 및 배선(118-6)을 통과할 수 있다. 따라서, 시일(111)을 경화하기 위한 광은, 배선(118-2), 배선(118-4) 및 배선(118-6)과 중첩되는 시일(111)에 조사된다. 또한, 도 3에 도시한 바와 같이, 금속 재료로 형성되는 배선(118-1), 배선(118-3), 배선(118-5)과 배선(118-2), 배선(118-4) 및 배선(118-6)은 교대로 배치되거나, 또는 인접해서 배치되기 때문에, 투광성이 높은 배선(118-2), 배선(118-4) 및 배선(118-6)을 통과하는 광의 산란광이, 시일(111)을 조사할 수 있다.
여기서, 도 4를 참조하여, 시일(111)과 중첩되는 부분만큼 투광성이 높은 배선을 사용한 배선(118)의 설명을 한다.
3-2. 배선-2
도 4는, 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다. 구체적으로는, 도 4는, 배선(118-2)을 금속 재료로 형성되는 배선(118-2a) 및 배선(118-2c)과 투광성이 높은 배선(118-2b)으로 구성되는 예를 나타낸다.
배선(118-2)은 시일(111)과 중첩되는 부분에 투과성이 높은 배선(118-2b)을 사용한다. 배선(118-2b)은 금속 재료로 형성되는 배선(118-2a)과 금속 재료로 형성되는 배선(118-2c)의 사이에 위치한다. 금속 재료로 형성되는 배선(118-2a)은 단자(112-2)와 접속한다. 또한, 금속 재료로 형성되는 배선(118-2c)은 화소(104) 또는 주사선 구동 회로(108) 또는 신호선 구동 회로(110)를 구성하는 트랜지스터와 직접 또는 전기적으로 접속한다.
배선(118-4), 배선(118-6), 배선(118-8) 및 배선(118-10)에도, 배선(118-2)과 동일한 구성을 사용할 수 있다. 도 4에 도시한 바와 같이, 시일(111)과 중첩되는 부분에 있어서, 금속 재료로 형성되는 배선(118)과 투광성이 높은 배선(118)을 교대로 배치, 또는 인접해서 배치함으로써, 기판(102)의 트랜지스터가 마련되어 있지 않은 면으로부터 조사되는 광은, 금속 재료로 형성되는 배선(118)과 중첩되는 시일(111)에도, 도달할 수 있다. 또한, 투광성이 높은 배선(118)과 금속 재료로 형성되는 배선(118)에는 배선 저항에 적지 않게 차가 발생하기 때문에, 배선(118)의 시일(111)과 중첩되는 부분에만 투광성이 높은 배선(118b)을 사용하고, 그 밖의 부분을 금속 재료로 형성되는 배선(118-1)과 마찬가지로 형성되는 배선(118-2a) 및 배선(118-2c)을 사용함으로써 배선(118-1)의 배선 저항과 배선(118-2)의 배선 저항의 차를 작게할 수 있다. 따라서, 배선(118-1)의 배선 저항과 배선(118-2) 사이의 배선 저항의 변동을 저감시킬 수 있다.
도 5를 참조하여, 시일(111)과 중첩되는 부분에 있어서 투과성이 높은 배선(118-2b)을 사용하는 배선(118-2)의 단면 구조에 대하여 설명을 한다.
도 5는, 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 단면도이다. 구체적으로는, 도 4의 A1-A3에서 절단한 단면을 나타내는 단면도에 상당한다.
표시 장치(10)는 기판(102)을 갖는다. 기판(102)은 이 위에 형성되는 회로를 지지하는 기능을 갖고, 유리나 석영, 또는 고분자를 포함할 수 있다. 기판(102)에 폴리이미드나 폴리아미드, 폴리카르보네이트 등의 고분자를 사용함으로써 표시 장치(10)에 가요성을 부여할 수 있어, 소위 플렉시블 디스플레이를 제공하는 것도 가능하다.
하지막(128)은 기판(102)의 위에 마련할 수 있다. 하지막(128)은 기판(102)으로부터의 오염을 방지할 수 있으며, 예를 들어 무기 절연 재료를 사용할 수 있다. 무기 절연 재료는, 예를 들어 질화실리콘, 산화실리콘 및 이들의 복합체를 사용할 수 있다. 또한, 도 5에 도시한 바와 같이, 하지막(129)을 하지막(128)의 위에 마련하고, 적층 구조를 갖는 하지막으로 해도 된다.
절연층(130)은 하지막(129)의 위에 마련할 수 있다. 절연층(130)은 표시 영역(106)에 마련되는 트랜지스터에 보텀 게이트 구조 또는 듀얼 게이트 구조를 채용한 경우, 트랜지스터의 보텀 게이트 전극과 활성층의 사이에 마련하는 절연층과 동일 공정으로 형성할 수 있다. 절연층(130)에는, 하지막(128)과 마찬가지의 재료를 사용할 수 있다.
배선(118-2b)은 절연층(130)의 위에 마련할 수 있다. 배선(118-2b)은 표시 영역(106)에 마련되는 트랜지스터의 활성층과 마찬가지의 재료를 사용할 수 있다. 또한, 배선(118-2b)은 표시 영역(106)에 마련되는 트랜지스터의 활성층이 형성되는 공정과 동일 공정으로 형성할 수 있다. 상세는 후술하지만, 트랜지스터의 활성층으로서는, 산화물 반도체층을 사용할 수 있고, 그의 산화물 반도체층을 저저항화함으로써, 배선(118-2b)에 사용할 수 있다. 따라서, 배선(118-2b)은 표시 영역(106)에 마련되는 트랜지스터의 활성층과 동일한 조성을 갖는 산화물 도전층이다.
절연층(136)은 배선(118-2b) 및 절연층(130)의 위에 마련할 수 있다. 절연층(136)은 표시 영역(106)에 마련되는 트랜지스터가 톱 게이트 구조 또는 듀얼 구조를 갖는 경우, 트랜지스터의 활성층과 게이트 전극의 사이에 마련되는 게이트 절연층을 형성하는 공정과 동일 공정으로 형성할 수 있다. 절연층(136)에는, 하지막(128)과 마찬가지의 재료를 사용할 수 있다.
절연층(138)은 절연층(136)의 위에 마련할 수 있다. 절연층(138)은 단층 또는 적층한 구조를 사용할 수 있다. 절연층(138)에는, 예를 들어 질화실리콘, 산화실리콘 등을 사용할 수 있다.
배선(118-2a)은 절연층(138)의 위에 마련할 수 있다. 배선(118-2a)은 배선(118-2b)에 이르는 개구(210)가 절연층(138) 및 절연층(136)에 형성되고, 그 개구(210)를 통해 배선(118-2b)과 접속할 수 있다. 배선(118-2a)은 표시 영역(106)에 마련되는 트랜지스터의 소스 전극이나 드레인 전극을 형성하는 공정과 동일 공정으로 형성할 수 있다. 배선(118-2a)에는, 일반적인 금속 재료를 사용하여 형성할 수 있다. 금속 재료로서는, 예를 들어 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 코발트(Co), 니켈(Ni), 몰리브덴(Mo), 하프늄(Hf), 탄탈(Ta), 텅스텐(W), 비스무트(Bi), 은(Ag), 구리(Cu), 및 이들의 합금 또는 화합물을 사용할 수 있다. 배선(118-2a)은 단층 구조여도 되고, 적층 구조여도 된다.
절연층(140)은 배선(118-2a) 및 절연층(138)의 위에 마련할 수 있다. 절연층(140)에는, 하지막(128)과 마찬가지의 재료를 사용할 수 있다.
단자(112-2)는 절연층(140)의 위에 마련할 수 있다. 단자(112-2)는 배선(118-2a)에 이르는 개구(220)가 절연층(140)에 형성되고, 개구(220)를 통해 배선(118-2a)과 접속할 수 있다. 도 5에 도시한 바와 같이, 단자(112-2)는 절연층(152)으로부터 노출되는 부분을 갖고, 노출되는 부분이 구동 IC(114)와 접속할 수 있다. 단자(112-2)에는, 배선(118-2a)에 사용되는 재료를 사용하면 된다.
절연층(152)은 절연층(134)의 위에 마련할 수 있다. 절연층(152)은 상술한 바와 같이 단자(112-2)가 부분적으로 노출되도록, 단자(112-2)의 위에 마련할 수 있다. 화소(104)에 마련되는 발광 소자 또는 액정 소자는, 절연층(152)의 위에 형성된다. 절연층(152)에는, 아크릴 수지나 폴리실록산, 폴리이미드, 폴리에스테르 등을 포함하는 감광성의 유기 수지 재료를 사용할 수 있어, 유기 절연층으로서 기능할 수 있다.
시일(111)은 절연층(152)의 위에 마련할 수 있다. 도 5에 도시한 바와 같이 배선(118-2b)과 중첩되게 마련된다. 배선(118-2b)은 투광성이 높기 때문에, 상술한 바와 같이, 기판(102)의 하지막(128)이 마련되어 있는 면과 반대의 면으로부터 시일(111)을 향해 조사하는 광을 투과할 수 있다. 시일(111)에는, 예를 들어 광경화성 수지를 사용할 수 있다.
대향 기판(103)은 도 4에는 도시되어 있지 않지만, 도 5에 도시한 바와 같이 시일(111)의 위에 마련할 수 있다. 대향 기판(103)은 기판(102)에 대향해서 배치된다. 대향 기판(103)에는, 기판(102)과 마찬가지의 것을 사용할 수 있다.
이상과 같이, 시일(111)과 중첩되는 부분에 있어서 배선(118-2)은 투과성이 높은 배선(118-2b)으로 구성된다. 다음으로, 투과성이 높은 배선(118-2b)과 마찬가지의 공정에서 활성층이 형성되는 트랜지스터의 제조 방법에 대하여 설명한다.
도 6b 내지 6l을 참조하여, 표시 영역(106)에 마련되는 트랜지스터의 제조 방법의 일례를 설명한다. 도 6b 내지 6l은 본 발명의 일 실시 형태에 따른 표시 장치의 제조 방법을 설명하는 도면이다. 도 6b 내지 6l에 도시한 트랜지스터의 제조 방법은, 예를 들어 도 6a에 도시한 톱 게이트 구조의 트랜지스터에 관한 제조 방법이다.
4. 표시 장치의 제조 방법
도 6a는, 본 발명의 일 실시 형태에 따른 표시 장치의 구성을 나타내는 단면도이다. 도 6a는, 도 2a 또는 도 2b에 도시한 트랜지스터(301), 트랜지스터(302), 트랜지스터(307)는 신호선 구동 회로(110), 주사선 구동 회로(108)에 마련되는 트랜지스터를 나타낸다. 도 6a는, 예로서, 도 2a에 도시한 트랜지스터(301)를 나타낸다.
도 6a에 도시한 바와 같이, 트랜지스터는, 기판(102)의 위에 하지막(128), 절연층(130), 산화물 반도체층(164), 게이트 절연층(136), 게이트 전극(182), 절연층(138-1), 절연층(138-2), 소스 전극(172S) 및 드레인 전극(172D)을 포함한다.
다음으로, 트랜지스터(301)의 제조 방법을 설명한다.
하지막(128) 및 절연층(130)은 도 6b에 도시한 바와 같이, 기판(102)의 위에 형성된다.
다음으로, 도 6c에 도시한 바와 같이, 산화물 반도체층(162)이 절연층(130)의 위에 형성된다. 산화물 반도체층(162)에는, 반도체의 특성을 갖는 금속 산화물을 사용할 수 있다. 산화물 반도체층(162)으로서, 예를 들어 인듐(In)을 포함하는 2 이상의 금속을 포함하는 산화물 반도체가 사용된다. 또한, 2 이상의 금속에 있어서의 인듐의 비율은 50％ 이상이다. 산화물 반도체층(162)으로서, 인듐 외에도, 갈륨(Ga), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 이트륨(Y), 지르코니아(Zr), 또는 란타노이드가 사용된다. 산화물 반도체층(162)으로서, 상기 이외의 원소가 사용되어도 된다. 본 실시 형태에서는, 산화물 반도체층(162)으로서, 인듐(In) 및 갈륨(Ga)을 포함하는 금속 산화물(IGO계 산화물 반도체)이 사용된다.
산화물 반도체층(162)의 소성에 의해, 산화물 반도체층(162)을 결정화하는 경우, 성막 후 또한 산화물 반도체층(162)의 소성 전의 산화물 반도체층(162)은 아몰퍼스(산화물 반도체의 결정 성분이 적은 상태)인 것이 바람직하다. 즉, 산화물 반도체층(162)의 성막 방법은, 성막 직후의 산화물 반도체층(162)이 가능한 한 결정화하지 않는 조건인 것이 바람직하다. 예를 들어, 스퍼터링법에 의해 산화물 반도체층(162)이 성막되는 경우, 피성막 대상물, 예를 들어 기판(102)의 온도를 제어하면서 산화물 반도체층(162)이 성막된다. 피성막 대상물의 온도를 제어하기 위해서는, 예를 들어 피성막 대상물을 냉각하면서 성막을 행한다. 예를 들어, 피성막 대상물의 피성막면의 온도(이하, 「성막 온도」라고 함)가 100℃ 이하, 70℃ 이하, 50℃ 이하, 또는 30℃ 이하가 되도록, 피성막 대상물을 당해 피성막면의 반대측의 면으로부터 냉각시키면 된다. 이와 같이 피성막 대상물을 냉각시키면서 산화물 반도체층(162)의 성막을 행함으로써, 성막 직후의 상태에서 결정 성분이 적은 산화물 반도체층(162)을 성막할 수 있다.
다음으로, 도 6d에 도시한 바와 같이, 산화물 반도체층(162)의 패턴을 형성한다. 산화물 반도체층(162)은 산화물 반도체층(162)의 소성 전에 패턴을 형성하는 것이 바람직하다. 산화물 반도체층(162)의 소성에 의해 산화물 반도체층(162)이 결정화하면, 에칭되기 어려운 경향이 있다. 또한, 에칭에 의해 산화물 반도체층(162)에 대미지가 발생해도, 산화물 반도체층(162)의 소성에 의해 대미지를 수복할 수 있다.
산화물 반도체층(162)의 패턴 형성의 후에, 산화물 반도체층(162)에 대하여 소성이 행해진다. 산화물 반도체층(162)의 소성에서는, 산화물 반도체층(162)이 소정의 도달 온도에서 소정의 시간 유지된다. 소정의 도달 온도는 300℃ 이상 500℃ 이하이고, 바람직하게는 350℃ 이상 450℃ 이하이다. 또한, 도달 온도에서의 유지 시간은 15분 이상 120분 이하이며, 바람직하게는 30분 이상 60분 이하이다. 산화물 반도체층(162)의 소성을 행함으로써, 산화물 반도체층(162)이 결정화되어, 다결정 구조를 갖는 산화물 반도체층(164)이 형성된다.
다음으로, 도 6e에 도시한 바와 같이, 산화물 반도체층(162)의 위에 게이트 절연층(136)을 형성한다. 게이트 절연층(136)에는, 결함이 적은 절연층을 사용하는 것이 바람직하다. 게이트 절연층(136)으로서 결함이 적은 절연층을 형성하기 위해서, 350℃ 이상의 성막 온도에서 게이트 절연층(136)을 성막해도 된다. 또한, 게이트 절연층(136)을 성막한 후에, 게이트 절연층(136)의 일부에 산소를 주입하는 처리를 행해도 된다.
다음으로, 도 6f에 도시한 바와 같이, 게이트 절연층(136)의 위에 알루미늄을 주성분으로 하는 금속 산화물층(166)을 성막하고, 소성을 행한 후, 금속 산화물층(166)을 제거한다.
금속 산화물층(166)에는, 산화알루미늄(AlOx), 산화질화알루미늄(AlOxNy), 질화산화알루미늄(AlNxOy), 질화알루미늄(AlNx) 등의 무기 절연층이 사용된다. 여기서, 금속 산화물층(166)에 포함되는 알루미늄의 비율은, 금속 산화물층(166) 전체의 1％ 이상이면 된다. 또한, 금속 산화물층(166)에 포함되는 알루미늄의 비율은, 금속 산화물층(166) 전체의 5％ 이상 70％ 이하, 10％ 이상 60％ 이하, 또는 30％ 이상 50％ 이하여도 된다.
금속 산화물층(166)의 막 두께는, 예를 들어 5㎚ 이상 100㎚ 이하, 5㎚ 이상 50㎚ 이하, 5㎚ 이상 30㎚ 이하, 또는 7㎚ 이상 15㎚ 이하이면 된다.
금속 산화물층(166)이 성막된 후, 금속 산화물층(166)의 소성을 행한다. 금속 산화물층(166)의 소성 후, 금속 산화물층(166)은 제거된다. 금속 산화물층(166)의 적어도 산화물 반도체층(164)과 중첩되는 부분은, 모두 제거되면 된다.
다음으로, 도 6g에 도시한 바와 같이, 게이트 절연층(136)의 위에 게이트 전극(182)을 형성한다. 게이트 전극(182)은 금속 산화물층(166)이 제거됨으로써 노출된 게이트 절연층(136)과 접하도록 형성된다. 게이트 전극(182)에는, 예를 들어 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 코발트(Co), 니켈(Ni), 몰리브덴(Mo), 하프늄(Hf), 탄탈(Ta), 텅스텐(W), 비스무트(Bi), 은(Ag), 구리(Cu), 및 이들의 합금 또는 화합물 등을 사용할 수 있다.
산화물 반도체층(164)의 소스 영역(164S) 및 드레인 영역(164D)이 형성된다. 구체적으로는, 이온 주입 또는 이온 도핑법에 의해, 게이트 전극(182)을 마스크로 하여 게이트 절연층(136)을 통해 산화물 반도체층(164)에 불순물 원소가 주입된다. 게이트 전극(182)으로 덮여 있지 않은 산화물 반도체층(164)의 일부에 대하여, 예를 들어 아르곤(Ar), 인(P), 보론(B) 등의 불순물 원소가 주입된다. 이와 같은 불순물을 산화물 반도체층(164)의 일부에 주입함으로써, 그 일부는 저저항화된다. 구체적으로는, 도 6h에 도시한 산화물 반도체층(164)의 채널 영역(164C)을 사이에 두는 소스 영역(164S) 및 드레인 영역(164D)이 게이트 전극(182)으로 덮여 있지 않은 산화물 반도체층(164)의 일부에 상당하고, 불순물 원소가 주입된다. 산화물 반도체층(164)의 채널 영역(164C)은 게이트 전극(182)으로 덮여 있기 때문에, 불순물 원소는 주입되지 않는다.
여기서, 도 4에 도시한 배선(118-2) 및 도 5에 도시한 배선(118-2b)도 트랜지스터(301)의 활성층과 동일 공정에서 형성된다. 배선(118-2) 및 배선(118-2b)은 트랜지스터(301)와 같이 게이트 전극으로 덮이는 부분이 없기 때문에, 불순물 원소가 배선(118-2) 및 배선(118-2b)의 전체에 주입된다. 따라서, 배선(118-2) 및 배선(118-2b)은 산화물 반도체층(164)과 동일한 조성을 갖고, 또한 불순물 원소의 주입에 의해 저저항화되어 있기 때문에, 산화물 도전층이 된다. 산화물 도전층인 배선(118-2) 및 배선(118-2b)은 상술한 바와 같이 산화물 반도체층(164)의 소스 영역(164S) 및 드레인 영역(164D)과 마찬가지로 불순물 원소가 주입되어 있기 때문에, 소스 영역(164S) 및 드레인 영역(164D)과 동일한 불순물 원소를 포함하게 된다.
다음으로, 도 6i에 도시한 바와 같이, 게이트 전극(182) 및 게이트 절연층(136)의 위에 절연층(138-1) 및 절연층(138-2)을 형성한다.
다음으로, 도 6j에 도시한 바와 같이, 게이트 절연층(136), 절연층(138-1) 및 절연층(138-2)에 개구(240) 및 개구(250)를 형성한다. 개구(240)에 의해 소스 영역(164S)이 노출되고, 개구(250)에 의해 드레인 영역(164D)이 노출된다. 개구(240) 및 개구(250)에 의해 소스 영역(164S) 및 드레인 영역(164D)이 노출되면, 도 6k에 도시한 소스 전극(172S) 및 드레인 전극(172D)을 형성한다.
이상의 제조 공정을 거쳐, 톱 게이트 구조인 트랜지스터(301)는 형성할 수 있다. 보텀 게이트 구조 및 듀얼 게이트 구조인 트랜지스터를 형성하는 경우, 하지막(128)과 절연층(130)의 사이에 보텀 게이트 전극을 형성하고, 절연층(130)을 당해 보텀 게이트 전극과 산화물 반도체층(164)의 게이트 절연막으로서 기능시키면 된다.
또한, 표시 장치(10)에 유기 EL 소자 또는 액정 소자를 탑재하는 경우, 도 5에 도시한 절연층(152)을 절연층(140)의 위에 형성하고, 유기 EL 소자 또는 액정 소자가 형성된다. 도 6l에 도시한 바와 같이, 절연층(140)을 절연층(132), 소스 전극(172S) 및 드레인 전극(172D)의 위에 형성한다. 도 5에 도시한 단자(112-2)는 절연층(140)의 위에 형성된다.
이상의 트랜지스터 각 제조 공정과 함께, 배선(118-2) 및 배선(118-2b)을 형성할 수 있다.
5. 배선의 변형예
5-1. 변형예 1
도 7을 참조하여, 표시 장치(10)의 단자 및 그 주변의 변형예를 설명한다. 도 7은, 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다. 구체적으로는, 도 1에 도시한 파선으로 둘러싸인 영역(200)에 있어서의, 단자(112) 및 배선(118)의 구성의 변형예를 나타낸다. 또한, 도 1 내지 도 6에 도시한 표시 장치(10)와 동일, 또는 유사한 구성에 대해서는, 설명을 생략하는 경우가 있다.
도 3에 도시한 배선(118)과 상이한 점은, 단자(112-1)에 접속하는 배선(118-1)이 영상 신호가 공급되는 단자(112-2)와 접속하는 배선(118-2)과 겹치는 점이다. 또한, 도 7에 도시한 바와 같이, 단자(112-5)에 접속하는 배선(118-5)도, 영상 신호가 공급되는 단자(112-6)와 접속하는 배선(118-6)과 겹쳐도 되는 점이다.
도 7에 도시한 바와 같이, 배선(118-1)은 시일(111)을 걸치는 부분 및 시일(111)에 대하여 비스듬히 배치되는 부분에 있어서 배선(118-2)과 중첩한다. 배선(118-1)은 배선(118-2)과 중첩되도록 배치됨으로써, 단자(112-1)와 인접하는 단자(112-11)와 접속하는 배선(118-11)의 거리를 마련할 수 있다. 이때, 배선(118-11)은 금속 재료로 형성되어 있기 때문에, 이 거리에 의해, 시일(111)과 중첩되는 부분에 있어서도 배선(118-11)과 배선(118-1)의 거리가 마련되고, 시일(111)이 경화하기 위해서 조사되는 광이 이들 배선의 사이를 통과하여, 시일(111)에 충분히 도달할 수 있다.
배선(118)에는, 표시 장치(10)의 제조 공정에서 사용되는 임의의 층을 조합해서 사용할 수 있다. 단, 도 7에 도시한 바와 같이 배선(118-2)에 산화물 도전층을 사용하는 경우, 그것과 중첩되는 배선(118-1)에는, 주사선 구동 회로(108) 또는 주사선(122)이 공급되는 전극 또는 배선을 구성하는 층을 사용하지 않도록 하는 것이 바람직하다. 다시 말해, 중첩하는 배선(118) 중, 하나의 배선(118)에 산화물 도전층을 사용한 경우, 다른 한쪽의 배선(118)에 사용하는 층에는, 화소(104) 또는 주사선 구동 회로(108) 및 신호선 구동 회로(110)를 구성하는 트랜지스터의 게이트 전극으로서 기능하는 층과 동일한 층을 사용하지 않는 것이 바람직하다. 산화물 도전층을 사용한 배선(118)과 중첩되는 배선(118)에 트랜지스터의 게이트 전극으로서 기능하는 층을 사용한 경우, 배선(118)이 배선으로서의 기능을 상실하는 경우가 있기 때문에, 상기 구성은 바람직하지 않다.
다음으로, 도 8을 참조하여, 도 7에 도시한 배선(118)의 변형예를 설명한다.
5-2. 변형예 2
도 8은, 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다. 구체적으로는, 도 1에 도시한 파선으로 둘러싸인 영역(200)에 있어서의, 단자(112) 및 배선(118)의 구성을 나타낸다. 또한, 도 1 내지 도 7에 도시한 표시 장치(10)와 동일, 또는 유사한 구성에 대해서는, 설명을 생략하는 경우가 있다.
도 7에 도시한 배선(118)과 상이한 점은, 배선(118-2)의 시일(111)과 중첩되는 부분의 배선(118-2b)에 산화물 도전층을 사용하고, 배선(118-2b)과 단자(112-2)의 사이에는 금속 재료로 형성되는 배선(118-2a)을 사용한 점이다.
도 8에 도시한 바와 같이, 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다. 구체적으로는, 도 8은, 금속 재료로 형성되는 배선(118-2a) 및 배선(118-2c)(도시생략)과 산화물 도전층을 사용한 배선(118-2b)을 구성하는 배선(118-2)을 나타낸다.
배선(118-6)은 배선(118-2)과 마찬가지의 구성으로 이루어진다. 배선(118-6)은 시일(111)과 중첩되는 부분의 배선(118-6b)에 산화물 도전층이 사용된다. 또한, 배선(118-6b)과 단자(112-6)의 사이에는 금속 재료로 형성되는 배선(118-6a)이 사용되고, 금속 재료로 형성된 배선(118-6c)은 배선(118-6a)에 접속되는 단부와는 다른 일단부에 접속된다.
다음으로, 도 9를 참조하여, 시일(111)과 중첩되는 부분에 있어서 산화물 도전층을 사용한 배선(118-2b)과 금속 재료로 형성된 배선(118-1)이 중첩하는 부분의 단면 구조에 대하여 설명을 한다.
도 9는, 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 단면도이다. 구체적으로는, 도 8의 B1-B3에서 절단한 단면을 나타내는 단면도에 상당한다.
배선(118-1)은 하지막(128)의 위에 배치된다. 배선(118-1)은 하지막(129)과 배선(118-2b)의 사이에 위치하고, 배선(118-2b)과의 사이에는 절연층(130)을 갖는다. 배선(118-1)은 화소(104) 및 주사선 구동 회로(108) 또는 신호선 구동 회로(110)를 구성하는 트랜지스터의 제조 공정에 있어서의 보텀 게이트 전극과 동일한 층으로 형성할 수 있다. 배선(118-1)에는, 예를 들어 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 코발트(Co), 니켈(Ni), 몰리브덴(Mo), 하프늄(Hf), 탄탈(Ta), 텅스텐(W), 비스무트(Bi), 은(Ag), 구리(Cu), 및 이들의 합금 또는 화합물 등을 사용할 수 있다.
다음으로, 도 10을 참조하여, 도 7에 도시한 배선(118)의 변형예를 설명한다.
5-3. 변형예 3
도 10은, 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다. 구체적으로는, 도 1에 도시한 파선으로 둘러싸인 영역(200)에 있어서의, 단자(112) 및 배선(118)의 구성의 변형예를 나타낸다. 또한, 도 1 내지 도 9에 도시한 표시 장치(10)와 동일, 또는 유사한 구성에 대해서는, 설명을 생략하는 경우가 있다.
도 7에 도시한 배선(118)과 상이한 점은, 배선(118-1)과 배선(118-11)이 겹친다는 점이다. 또한, 배선(118-5)과 배선(118-12)이 더욱 겹쳐도 된다는 점이다.
도 10에 도시한 바와 같이, 배선(118-1)은 시일(111)을 걸치는 부분 및 시일(111)에 대하여 비스듬히 배치되는 부분에 있어서 배선(118-11)과 중첩한다. 금속 재료로 형성되는 배선(118-1)과 배선(118-11)이 중첩되고, 산화물 도전층을 사용한 배선(118-2)은 그것들과 인접해서 배치된다. 광의 투과율이 낮은 배선(118-1)과 배선(118-11)과 광의 투과율이 높은 배선(118-2)을 인접해서 배치함으로써, 배선(118) 사이의 거리를 크게 마련할 필요가 없다. 또한, 이와 같은 배치에 의해, 중첩시키는 배선(118)의 수가 적어도 된다. 그 결과, 다수의 배선(118)이 중첩된 부분의 높이와 비교하여, 소수의 배선(118)을 중첩한 부분의 높이는, 예를 들어 배선(118-1)과 배선(118-11)이 중첩된 부분의 높이 보다 낮아진다. 이와 같이 중첩된 부분의 높이가 낮아짐으로써, 중첩된 부분의 높이가 높음으로써 발생하던 배선(118)의 형성 불량을 억제할 수 있다.
다음으로, 도 11을 참조하여, 도 10에 도시한 배선(118)의 변형예를 설명한다.
5-4. 변형예 4
도 11은, 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다. 구체적으로는, 도 1에 도시한 파선으로 둘러싸인 영역(200)에 있어서의, 단자(112) 및 배선(118)의 구성을 나타낸다. 또한, 도 1 내지 도 10에 도시한 표시 장치(10)와 동일, 또는 유사한 구성에 대해서는, 설명을 생략하는 경우가 있다.
도 11은, 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다. 구체적으로는, 도 1에 도시한 파선으로 둘러싸인 영역(200)에 있어서의, 단자(112) 및 배선(118)의 구성을 나타낸다. 또한, 도 1 내지 도 10에 도시한 표시 장치(10)와 동일, 또는 유사한 구성에 대해서는, 설명을 생략하는 경우가 있다.
도 10에 도시한 배선(118)과 상이한 점은, 배선(118-2)은 시일(111)과 중첩되는 부분의 배선(118-2b)에 산화물 도전층을 사용하고, 배선(118-2b)과 단자(112-2)의 사이에는 금속 재료로 형성되는 배선(118-2a)을 사용한 점이다. 또한, 배선(118-2b)의 일단부가 배선(118-2a)과 접속하고, 도시되지 않았지만 배선(118-2b)의 타단부가 배선(118-2c)과 접속하고 있다.
배선(118-6)은 배선(118-2)과 마찬가지의 구성으로 이루어진다. 배선(118-6)은 시일(111)과 중첩되는 부분의 배선(118-6b)에 산화물 도전층이 사용된다. 또한, 배선(118-6b)과 단자(112-6)의 사이에는 금속 재료로 형성되는 배선(118-6a)이 사용되고, 금속 재료로 형성된 배선(118-6c)은 배선(118-6a)에 접속되는 단부와는 다른 일단부에 접속된다.
본 실시 형태의 표시 장치(10)는 트랜지스터의 산화물 반도체층의 소스 영역(164S) 및 드레인 영역(164D)의 형성과 마찬가지로 형성된 산화물 도전층을, 화소(104) 또는 주사선 구동 회로(108) 및 신호선 구동 회로(110)를 구성하는 트랜지스터와 외부 회로의 접속에 사용되는 단자(112)를 접속하는 배선(118)에 사용할 수 있다. 산화물 도전층은 광의 투과성이 높기 때문에, 시일(111)과 중첩되는 배선(118)에 산화물 도전층을 사용함으로써 산화물 도전층을 통해 시일(111)에 광을 조사할 수 있고, 배선의 중첩 부분에 있어서도, 시일(111)을 충분히 경화할 수 있다. 따라서, 본 실시 형태는, 시일(111)의 경화 부족에 의한 불량이나, 열화가 억제된 표시 장치를 제공할 수 있다.
또한, 본 실시 형태의 표시 장치(10)는 복수의 배선(118) 사이를 좁게 할 수 있어, 밀하게 배치할 수 있다. 이에 의해, 본 실시 형태의 표시 장치(10)는 좁은 영역 내에서 배선(118)의 수를 많이 가질 수 있다. 따라서, 본 실시 형태는, 고정밀화 및 협프레임화를 실현할 수 있다.
<제2 실시 형태>
본 실시 형태에서는, 본 발명의 실시 형태의 하나에 따른 표시 장치(10)의 배선(218)의 구조에 대하여 기술한다. 배선(218)과 제1 실시 형태의 배선(118)의 상이한 점의 하나는, 금속 재료로 형성되는 배선(218)을 인접해서 복수 마련하고, 산화물 도전층을 사용한 배선(218)은 복수의 금속 재료로 형성되는 배선(218) 중 적어도 하나에 중첩하는 점이다. 제1 실시 형태와 동일, 유사한 구성에 대해서는 설명을 생략하는 경우가 있다.
도 12는, 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다. 도 12에 도시한 단자(212-2) 및 단자(212-5)에는, 자동 이득 제어 전압이 입력되고, 단자(212-2) 및 단자(212-6)에는, 영상 신호가 공급되어, 단자(212-11) 및 단자(212-12)에는, 주사 신호를 공급할 수 있다.
단자(212-1) 및 단자(212-5)에는, 각각 배선(218-1) 및 배선(218-5)이 접속한다. 단자(212-2) 및 단자(212-6)에는, 각각 배선(218-2) 및 배선(218-6)이 접속한다. 단자(212-11) 및 단자(212-12)에는, 각각 배선(218-11) 및 배선(218-12)이 접속한다.
배선(218-1), 배선(218-5), 배선(218-11) 및 배선(218-12)은 금속 재료로 형성되는 배선이다. 배선(218-2) 및 배선(218-6)에는, 산화물 도전층을 사용한다. 배선(218-2) 및 배선(218-6)은 각각 금속 재료로 형성되는 배선(218-2a) 및 배선(218-6a)을 통해 단자(212-2) 및 단자(212-6)와 접속한다.
배선(218-1)과 배선(218-2)은 복수의 단자(212)가 배열되는 방향에 대하여 비스듬한 방향으로 연장되는 부분에 있어서, 중첩할 수 있다. 단, 배선(218)의 배치 방법에 따라서는, 복수의 단자(212)가 배열되는 방향에 대하여 개략 수직 또는 평행하게 연장되는 부분에 있어서도, 배선(218-1)과 배선(218-2)은 중첩할 수 있다. 배선(218-5) 및 배선(218-6)은 배선(218-1) 및 배선(218-2)과 마찬가지로 배치할 수 있다.
배선(218-11)은 배선(218-2)과 배선(218-6)의 사이에 배치된다. 배선(218-12)도 마찬가지로 배선(218-2)과 배선(218-6)의 사이에 배치된다.
이상과 같이, 금속 재료로 형성되는 배선(218-1)과 산화물 도전층을 사용하는 배선(218-2)을 중첩시키고, 더욱 중첩하는 배선(218-1) 및 배선(218-2)에 금속 재료로 형성되는 배선(218-11)을 도 12에 도시한 바와 같이, 근접해서 배치할 수 있다.
또한, 배선(218-2)에 사용되는 산화물 도전층은, 화소(104) 또는 주사선 구동 회로(108) 및 신호선 구동 회로(110)를 구성하는 트랜지스터의 활성층인 산화물 반도체층과 동일 공정에서 형성된다. 따라서, 산화물 도전층의 막 두께가 금속 재료로 형성되는 배선(218-1) 및 배선(218-11)의 막 두께에 비해 작다. 이상의 점에서, 금속 재료로 형성되는 배선(218-1)과 산화물 도전층을 사용하는 배선(218-2)이 중첩된 경우, 중첩된 부분의 높이는, 금속 재료로 형성되는 배선(218-1)과 배선(218-11)이 중첩된 경우의 중첩된 부분의 높이에 비해 현저하게 낮아질 수 있다.
다음으로, 도 13을 참조하여, 도 12에 도시한 배선(218)의 변형예를 설명한다.
도 13은, 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 상면도이다. 구체적으로는, 도 1에 도시한 파선으로 둘러싸인 영역(200)에 있어서의, 단자(112)에 상당하는 단자(212) 및 배선(118)에 상당하는 배선(218)의 구성을 나타낸다. 또한, 도 1 내지 도 12에 도시한 표시 장치(10)와 동일, 또는 유사한 구성에 대해서는, 설명을 생략하는 경우가 있다.
도 12와 상이한 점은, 배선(218-2)은 배선(218-1)과 중첩되는 부분에 산화물 도전층을 사용한 배선(218-2b)을 사용하고, 배선(218-1)과 중첩되지 않는 부분에 금속 재료로 형성되는 배선(218-2a)을 사용한 점이다. 도 13에 도시한 바와 같이, 단자(212) 주변에 있어서 배선(218-2)은 배선(218-1)과 중첩되지 않는 부분에 금속 재료로 형성되는 배선(218-2a)을 사용하고 있다. 또한, 도시하지는 않았지만, 화소(104) 및 주사선 구동 회로(108) 또는 신호선 구동 회로(110)를 구성하는 트랜지스터와 단자(212)의 사이에 있어서, 배선(218-1)과 중첩되지 않는 부분에 금속 재료로 형성되는 배선(218-2c)을 사용할 수 있다.
여기서, 도 14a 및 도 14b를 참조하여, 배선(218-2)이 배선(218-1)에 중첩되는 부분의 단면 구조에 대하여 설명을 한다.
도 14a는, 본 발명의 일 실시 형태에 따른 표시 장치의 단자 및 그 주변을 나타내는 모식적 단면도이다. 구체적으로는, 도 13의 C1-C2에서 절단한 단면을 나타내는 단면도에 상당한다. 도 14b는, 비교예에 따른 표시 장치의 단자 주변을 나타내는 모식적 단면도이다. 비교예에 따른 표시 장치에는, 배선(218-1)과 중첩되는 배선(218-2)에 금속 재료로 형성되는 배선을 사용하였다.
도 14a는, 배선(218-1)의 위에 배선(218-2b)이 마련되는 본 실시 형태의 예를 나타낸다. 도 14b는, 배선(218-1)의 위에 금속 재료로 형성되는 배선(218-2ex)이 마련되는 비교예를 나타낸다.
도 14a에 도시한 배선(218-1)과 배선(218-2b)이 중첩되어 적층된 부분의 높이와, 도 14b에 도시한 배선(218-1)과 배선(218-2ex)이 중첩되어 적층된 부분의 높이를 비교하면, 배선(218-2b)을 중첩한 부분은 배선(218-2ex)이 중첩되어 적층된 부분의 높이보다 낮다.
또한, 도 14a가 도시한 절연층(238)의 요철과 도 14b에 도시한 절연층(238)의 요철을 비교하면, 도 14b에 도시한 절연층(238)의 요철이 크다는 것을 알 수 있다. 이 요철은, 배선(218)의 형성 후 또는 절연층(238)의 형성 후의 제조 공정에 크게 영향을 미치고, 주로, 배선 등 형성 불량을 발생시키는 일이 많다. 특히, 배선의 형성 불량에는, 배선에 사용되는 금속 재료 등이 패턴 이외의 장소에서 전부 제거할 수 없어, 제거하지 못한 금속 재료가 배선의 쇼트를 야기하는 경우가 있다.
본 실시 형태의 표시 장치(10)는 트랜지스터의 산화물 반도체층과 동등한 막 두께인 산화물 도전층을 배선(218-2)에 사용할 수 있다. 이에 의해, 배선(218-2)과 배선(218-1)의 중첩되는 부분은, 배선(218-2)의 형성 후의 다음 공정에 대한 영향을 적게 할 수 있다. 따라서, 본 실시 형태는, 불량이 적어 열화가 억제된 표시 장치를 제공할 수 있다.
또한, 본 실시 형태의 표시 장치(10)는 복수의 배선(218)이 적층해서 마련됨으로써, 복수의 배선(218)이 표시 장치 내에서 차지하는 면적을 작게 할 수 있다. 따라서, 본 실시 형태는, 협프레임화된 표시 장치를 제공할 수 있다.
또한, 본 실시 형태의 표시 장치(10)는 복수의 배선(218)이 적층되어 마련됨으로써, 보다 많은 배선(218)을 표시 장치에 마련할 수 있기 때문에, 고정밀의 표시 장치를 제공할 수 있다.
본 발명의 실시 형태로서 상술한 각 실시 형태는, 서로 모순되지 않는 한, 적절히 조합하여 실시할 수 있다. 각 실시 형태를 기초로 하고, 당업자가 적절히 구성 요소의 추가, 삭제 또는 설계 변경을 행한 것, 또는 공정의 추가, 생략 또는 조건 변경을 행한 것도, 본 발명의 요지를 구비하고 있는 한, 본 발명의 범위에 포함된다.
또한, 상술한 각 실시 형태의 양태에 의해 초래되는 작용 효과와는 상이한 다른 작용 효과라도, 본 명세서의 기재로부터 명백한 것, 또는 당업자에 있어서 용이하게 예측할 수 있는 것에 대해서는, 당연히 본 발명에 의해 초래되는 것으로 해석된다.
10: 표시 장치
102: 기판
103: 대향 기판
104: 화소
106: 표시 영역
107: 주변 영역
108: 주사선 구동 회로
110: 신호선 구동 회로
111: 시일
112: 단자
112-1: 단자
112-11: 단자
112-12: 단자
112-2: 단자
112-3: 단자
112-4: 단자
112-5: 단자
112-6: 단자
116: 커넥터
118: 배선
118-1: 배선
118-10: 배선
118-11: 배선
118-12: 배선
118-2: 배선
118-2a: 배선
118-2b: 배선
118-2c: 배선
118-3: 배선
118-4: 배선
118-5: 배선
118-6: 배선
118-6a: 배선
118-6b: 배선
118-6c: 배선
118-8: 배선
118b: 배선
122: 주사선
124: 데이터 신호선
128: 하지막
129: 하지막
130: 절연층
132: 절연층
134: 절연층
135: 배선
136: 절연층
136: 게이트 절연층
138: 절연층
138-1: 절연층
138-2: 절연층
140: 절연층
152: 절연층
162: 산화물 반도체층
164: 산화물 반도체층
164C: 채널 영역
164D: 드레인 영역
164S: 소스 영역
166: 금속 산화물층
172D: 드레인 전극
172S: 소스 전극
180: 배선
182: 게이트 전극
200: 영역
210: 개구
212: 단자
212-1: 단자
212-11: 단자
212-12: 단자
212-2: 단자
212-5: 단자
212-6: 단자
218: 배선
218-1: 배선
218-11: 배선
218-12: 배선
218-2: 배선
218-2a: 배선
218-2b: 배선
218-2c: 배선
218-2ex: 배선
218-5: 배선
218-6: 배선
218-6a: 배선
220: 개구
238: 절연층
240: 개구
250: 개구
300: 화소 회로
301: 트랜지스터
301: 구동 트랜지스터
302: 트랜지스터
302: 선택 트랜지스터
303: 유지 용량
304: 발광 소자
305: 애노드 전원선
306: 캐소드 전원선
307: 트랜지스터
308: 유지 용량
309: 액정 소자

Claims (10)

  1. 산화물 반도체층을 갖는 복수의 트랜지스터와,
    상기 복수의 트랜지스터와 전기적으로 접속하는 제1 단자와,
    상기 복수의 트랜지스터와 전기적으로 접속하고, 상기 제1 단자와 인접하는 제2 단자와,
    상기 복수의 트랜지스터 및 상기 제1 단자와 전기적으로 접속하고, 상기 복수의 트랜지스터와 상기 제1 단자의 사이에 위치하는 제1 배선과,
    상기 복수의 트랜지스터 및 상기 제2 단자와 전기적으로 접속하고, 상기 복수의 트랜지스터와 상기 제2 단자의 사이에 위치하는 제2 배선을 포함하고,
    상기 제1 배선은, 금속 재료로 형성되고,
    상기 제2 배선은, 상기 산화물 반도체층과 동일한 조성을 갖는 산화물 도전층을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 트랜지스터 중 적어도 하나가 각각 배치되는 복수의 화소와,
    상기 복수의 화소를 둘러싸는 시일을 더 포함하고,
    상기 시일은 상기 제2 배선과 중첩되는, 표시 장치.
  3. 제2항에 있어서,
    상기 제2 배선은, 금속 재료로 형성되는 제3 배선 및 제4 배선과, 상기 제3 배선과 상기 제4 배선의 사이에 위치하는 제5 배선을 더 포함하고,
    상기 제3 배선은, 상기 제2 단자와 접속하고,
    상기 제4 배선은, 상기 복수의 트랜지스터와 접속하고,
    상기 시일은, 상기 제5 배선과 중첩되는, 표시 장치.
  4. 제1항에 있어서,
    상기 제2 배선과 상기 제1 배선이 중첩되는, 표시 장치.
  5. 제4항에 있어서,
    상기 복수의 트랜지스터가 배치되는 기판을 더 갖고,
    상기 제1 배선은, 상기 기판과 상기 산화물 반도체층 사이의 층에 마련되는, 표시 장치.
  6. 제5항에 있어서,
    상기 복수의 트랜지스터와 전기적으로 접속하고, 상기 제1 단자와 인접하는 제3 단자와,
    상기 복수의 트랜지스터 및 상기 제3 단자와 전기적으로 접속하고, 상기 복수의 트랜지스터와 상기 제3 단자의 사이에 위치하는 제6 배선을 더 포함하고,
    상기 복수의 트랜지스터는, 상기 기판과 게이트 전극의 사이에 상기 산화물 반도체층을 갖고,
    상기 게이트 전극과 상기 제6 배선은 전기적으로 접속하고,
    상기 제6 배선과 상기 제2 배선은 인접해서 배치되는, 표시 장치.
  7. 제6항에 있어서,
    상기 제6 배선은, 상기 제1 배선과 중첩되는, 표시 장치.
  8. 제7항에 있어서,
    상기 복수의 트랜지스터 중 적어도 하나가 각각 배치되는 복수의 화소와,
    상기 복수의 화소를 둘러싸는 시일을 포함하고,
    상기 제2 배선은, 금속 재료로 형성되는 제3 배선 및 제4 배선과, 상기 제3 배선과 상기 제4 배선의 사이에 위치하는 제5 배선을 더 포함하고,
    상기 제3 배선은, 상기 제2 단자와 접속하고,
    상기 제4 배선은, 상기 복수의 트랜지스터와 접속하고,
    상기 시일은, 상기 제5 배선과 중첩되는, 표시 장치.
  9. 제1항에 있어서,
    상기 산화물 반도체층은, 채널 영역과, 채널 영역을 사이에 두는 소스 영역 및 드레인 영역을 갖고,
    상기 산화물 도전층은, 상기 소스 영역 및 상기 드레인 영역과 동일한 불순물 원소를 포함하는, 표시 장치.
  10. 제9항에 있어서,
    상기 제2 배선은, 상기 소스 영역 또는 상기 드레인 영역과 전기적으로 접속하는, 표시 장치.
KR1020230143844A 2022-11-18 2023-10-25 표시 장치 KR20240073758A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2022-185174 2022-11-18
JP2022185174A JP2024074104A (ja) 2022-11-18 2022-11-18 表示装置

Publications (1)

Publication Number Publication Date
KR20240073758A true KR20240073758A (ko) 2024-05-27

Family

ID=91069612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230143844A KR20240073758A (ko) 2022-11-18 2023-10-25 표시 장치

Country Status (4)

Country Link
US (1) US20240172511A1 (ko)
JP (1) JP2024074104A (ko)
KR (1) KR20240073758A (ko)
CN (1) CN118057947A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013021866A1 (ja) 2011-08-09 2013-02-14 シャープ株式会社 表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013021866A1 (ja) 2011-08-09 2013-02-14 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
US20240172511A1 (en) 2024-05-23
CN118057947A (zh) 2024-05-21
JP2024074104A (ja) 2024-05-30

Similar Documents

Publication Publication Date Title
US11296172B2 (en) Semiconductor device
US8482689B2 (en) Liquid crystal display device
US20070216290A1 (en) Organic EL light emitting display device
JP5220918B2 (ja) 表示装置
US11935898B2 (en) Semiconductor device and display device
CN110070798B (zh) 显示设备
EP2991121B1 (en) Array substrate, method for manufacturing array substrate and display device
US10895790B2 (en) Display device
RU2745921C1 (ru) Матричная подложка, панель отображения и устройство отображения
US10438977B2 (en) Display device
TWI451179B (zh) 畫素結構及其製造方法
US7863615B2 (en) Display unit and method of manufacturing the same
CN113421906A (zh) 显示面板和显示装置
CN110890386A (zh) 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置
KR20060019099A (ko) 유기 발광 표시 장치 및 이의 제조 방법
WO2014054558A1 (ja) 半導体装置及び表示装置
KR20240073758A (ko) 표시 장치
KR100951359B1 (ko) 박막 다이오드 표시판 및 그 제조 방법
KR20240066068A (ko) 표시 장치 및 그 제조 방법
CN111208685B (zh) 阵列基板和显示装置
JP2019101382A (ja) 液晶表示装置
US20230082232A1 (en) Active matrix substrate and liquid crystal display device
KR102585853B1 (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
KR20070121266A (ko) 액정표시장치 및 그 제조방법