JP2024074104A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2024074104A
JP2024074104A JP2022185174A JP2022185174A JP2024074104A JP 2024074104 A JP2024074104 A JP 2024074104A JP 2022185174 A JP2022185174 A JP 2022185174A JP 2022185174 A JP2022185174 A JP 2022185174A JP 2024074104 A JP2024074104 A JP 2024074104A
Authority
JP
Japan
Prior art keywords
wiring
terminal
display device
transistors
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022185174A
Other languages
English (en)
Inventor
昌 柳澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2022185174A priority Critical patent/JP2024074104A/ja
Priority to CN202311380551.0A priority patent/CN118057947A/zh
Priority to KR1020230143844A priority patent/KR20240073758A/ko
Priority to US18/504,200 priority patent/US20240172511A1/en
Publication of JP2024074104A publication Critical patent/JP2024074104A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】不良が少なく、劣化が抑制された表示装置を提供することを課題の一つとする。歩留まりの高い表示装置を提供することを課題の一つとする。【解決手段】表示装置は、酸化物半導体層を有する複数のトランジスタと、複数のトランジスタと電気的に接続する第１端子と、複数のトランジスタと電気的に接続し、第１端子と隣り合う第２端子と、複数のトランジスタ及び第１端子と電気的に接続し、複数のトランジスタと第１端子との間に位置する第１配線と、複数のトランジスタ及び第２端子と電気的に接続し、複数のトランジスタと第２端子との間に位置する第２配線と、を含み、第１配線は、金属材料で形成され、第２配線は、酸化物半導体層と同じ組成を有する酸化物導電層を含む。【選択図】図１

Description

本発明の実施形態の一つは、表示装置に関する。
有機エレクトロルミネッセンス（ＥＬ：Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）を利用した素子や液晶素子などを表示領域に用いた表示装置は、例えば、基板に表示領域と複数の端子とが設けられた構成を有する。当該複数の端子は、表示領域に設けられる画素と当該複数の端子と接続する配線によって、表示領域の画素と電気的に接続され、各種信号（例えば、画像信号又は制御信号）又は電源電位が入力される。このような配線（引き出し配線）には、アルミニウム、銅、チタン、モリブデン、クロム等の金属膜が用いられることがある（例えば、特許文献１）。
国際公開第２０１３／０２１８６６号
表示装置は、近年、高精細な画像表示を実現するために各種信号又は電源電位が入力される配線の数が多くなる傾向にある。また、当該複数の端子が設けられる表示装置の表示領域の周辺の領域を狭くし、表示領域を広く設ける傾向にある。これらの傾向により、引き出し配線は表示領域内から端子にかけて斜めに設けられる手法が採用されている。このような配線は、配線の形成不良などの不良が発生しやすく、高精細化および狭額縁化のために、引き出し配線に対する様々な手法が求められている。
本発明の一実施形態は、上記問題に鑑みてなされたものであり、不良が少なく、劣化が抑制された表示装置を提供することを課題の一つとする。また、本発明の一実施形態は、歩留まりの高い表示装置を提供することを課題の一つとする。
本発明の一実施形態における表示装置は、酸化物半導体層を有する複数のトランジスタと、複数のトランジスタと電気的に接続する第１端子と、複数のトランジスタと電気的に接続し、第１端子と隣り合う第２端子と、複数のトランジスタ及び第１端子と電気的に接続し、複数のトランジスタと第１端子との間に位置する第１配線と、複数のトランジスタ及び第２端子と電気的に接続し、複数のトランジスタと第２端子との間に位置する第２配線と、を含み、第１配線は、金属材料で形成され、第２配線は、酸化物半導体層と同じ組成を有する酸化物導電層を含む。
本発明の一実施形態に係る表示装置の構成を示す模式的上面図である。 本発明の一実施形態に係る表示装置の画素回路の構成を示す図である。 本発明の一実施形態に係る表示装置の画素回路の構成を示す図である。 本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。 本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。 本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的端面図である。 本発明の一実施形態に係る表示装置の構成を示す模式的端面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する模式的端面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する模式的端面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する模式的端面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する模式的端面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する模式的端面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する模式的端面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する模式的端面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する模式的端面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する模式的端面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する模式的端面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する模式的端面図である。 本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。 本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。 本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的端面図である。 本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。 本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。 本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。 本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。 本発明の一実施形態に係る表示装置の端子周辺を示す模式的端面図である。 比較例に係る表示装置の端子周辺を示す模式的端面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。以下の開示はあくまで一例にすぎない。当業者が、発明の主旨を保ちつつ、実施形態の構成を適宜変更することによって容易に想到し得る構成は、当然に本発明の範囲に含有される。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、層厚、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
「半導体装置」とは、半導体特性を利用することで機能しうる装置全般をいう。トランジスタ、半導体回路は半導体装置の一形態である。以下に示す実施形態の半導体装置は、例えば、表示装置、マイクロプロセッサ（Ｍｉｃｒｏ－Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）、又はメモリ回路に用いられるトランジスタであってもよい。
「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示パネルを指す場合もあり、又は表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。「電気光学層」には、技術的な矛盾が生じない限り、液晶層、エレクトロルミネセンス（ＥＬ）層、エレクトロクロミック（ＥＣ）層、電気泳動層が含まれ得る。したがって、後述する実施形態について、表示装置として、液晶層を含む液晶表示装置、及び有機ＥＬ層を含む有機ＥＬ表示装置を例示して説明するが、本実施形態における構造は、上述した他の電気光学層を含む表示装置へ適用することができる。
本発明の各実施の形態において、基板から酸化物半導体層に向かう方向を上又は上方という。逆に、酸化物半導体層から基板に向かう方向を下又は下方という。このように、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、基板と酸化物半導体層との上下関係が図示と逆になるように配置されてもよい。以下の説明で、例えば基板上の酸化物半導体層という表現は、上記のように基板と酸化物半導体層との上下関係を説明しているに過ぎず、基板と酸化物半導体層との間に他の部材が配置されていてもよい。上方又は下方は、複数の層が積層された構造における積層順を意味するものであり、トランジスタの上方の画素電極と表現する場合、平面視において、トランジスタと画素電極とが重ならない位置関係であってもよい。一方、トランジスタの鉛直上方の画素電極と表現する場合は、平面視において、トランジスタと画素電極とが重なる位置関係を意味する。
本明細書において「αはＡ、Ｂ又はＣを含む」、「αはＡ，Ｂ及びＣのいずれかを含む」、「αはＡ，Ｂ及びＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
＜第１実施形態＞
１．表示装置の構成
本発明の一実施形態の表示装置１０の模式的上面図を図１に示す。図１に示すように、表示装置１０は基板１０２および対向基板１０３を有し、基板１０２の上に複数の画素１０４が設けられる。複数の画素１０４を包含する単一の領域、およびこれを取り囲む領域がそれぞれ基板１０２の表示領域１０６と周辺領域１０７として定義される。
周辺領域には画素１０４を駆動するための駆動回路が設けられる。図１に示した例では、表示領域１０６を挟む二つの走査線駆動回路１０８や、アナログスイッチなどを含む信号線駆動回路１１０が設けられる。表示装置１０に液晶素子が設けられる場合、これらの構造物を囲むようにシール１１１が設けられる。シール１１１は、基板１０２と対向基板１０３とが液晶層を挟むように基板１０２と対向基板１０３とを固定する。表示領域１０６や走査線駆動回路１０８、信号線駆動回路１１０からは配線１１８が基板１０２の一辺へ延び、基板１０２の端部で露出されて端子１１２を形成する。配線１１８は、表示領域１０６と端子１１２との間に位置する。また、配線１１８は、走査線駆動回路１０８や信号線駆動回路１１０と端子１１２との間に位置する。図１に示す端子１１２は、詳細は後述するが、複数の端子１１２を含む。端子１１２はフレキシブル印刷回路（ＦＰＣ）基板などのコネクタ１１６と電気的に接続される。コネクタ１１６上、あるいは基板１０２上には画素１０４を制御するための駆動ＩＣ１１４をさらに搭載してもよい。なお、信号線駆動回路１１０を周辺領域上に設けず、この機能を駆動ＩＣ１１４によって実現してもよい。
以下の説明では、便宜上、表示装置１０の端子１１２側を下部、端子１１２と反対側を上部とする。基板１０２や表示領域１０６が主に四つの辺で構成される四角形と見做すことができる場合、端子１１２側の辺を下辺、端子１１２と反対側の辺を上辺と呼ぶ。
ここで、個々の画素１０４の制御を行うための画素回路３００について図２Ａおよび図２Ｂを用いて説明する。図２Ａは、画素１０４に有機エレクトロルミネッセンスを利用した発光素子（有機ＥＬ素子）を用いた画素回路の例を示す。また、図２Ｂは、画素１０４に液晶素子を用いた画素回路の例を示す。
２．画素
２－１．画素回路－１
図２Ａは、本発明の一実施形態の表示装置１０における画素回路３００の構成を示す図である。説明の便宜上、２つの半導体装置（薄層トランジスタ）を用いた基本的な構成を例示して説明する。図２Ａに示すように、画素回路３００は駆動トランジスタ３０１、選択トランジスタ３０２、保持容量３０３、及び発光素子３０４などの素子を含む。駆動トランジスタ３０１及び選択トランジスタ３０２は、薄層トランジスタ等の半導体装置で構成される。
駆動トランジスタ３０１のソースは、アノード電源線３０５に接続され、駆動トランジスタ３０１のドレインは、発光素子３０４の一端（アノード）に接続されている。発光素子３０４の他端（カソード）は、カソード電源線３０６に接続されている。本実施形態において、アノード電源線３０５には、カソード電源線３０６よりも高い電源電圧が印加されている。図１では、アノード電源線３０５の図示を省略している。
選択トランジスタ３０２のゲートは、走査線１２２に接続され、選択トランジスタ３０２のソースは、データ信号線１２４に接続されている。選択トランジスタ３０２のドレインは、駆動トランジスタ３０１のゲートに接続されている。なお、選択トランジスタ３０２のソース及びドレインは、データ信号線１２４に印加された電圧と保持容量３０３に蓄積された電圧との関係によって入れ替わる場合がある。
保持容量３０３は、駆動トランジスタ３０１のゲート及びドレイン、並びに選択トランジスタ３０２のドレインに接続されている。データ信号線１２４には、映像信号が供給され、発光素子３０４の発光強度を決める階調信号が供給される。走査線１２２には、階調信号を書き込む画素を選択するための走査信号が供給される。
次に、図２Ｂを参照し、画素１０４に液晶素子を用いた画素回路の例を説明する。
２－２．画素回路－２
図２Ｂは、本発明の一実施形態の表示装置１０における画素回路３００の構成を示す図である。図２Ｂに示すように、画素回路３００はトランジスタ３０７、保持容量３０８、および液晶素子３０９などの素子を含む。トランジスタ３０７は、薄層トランジスタ等の半導体装置で構成される。
トランジスタ３０７のゲートは、走査線１２２に接続され、トランジスタ３０７のソースは、データ信号線１２４に接続されている。トランジスタ３０７のドレインは、保持容量３０８および液晶素子３０９に接続されている。詳細は図示しないが、保持容量３０８の一方の電極がトランジスタ３０７のドレインに接続し、もう一方の電極は画素１０４の共通電極に接続されている。また、液晶素子３０９の一方の電極がトランジスタ３０７のドレインに画素電極を介して接続し、もう一方の電極は共通電極に接続されている。なお、トランジスタ３０７のソース及びドレインは、データ信号線１２４に印加された電圧と保持容量３０８に蓄積された電圧との関係によって入れ替わる場合がある。
図１に説明を戻す。複数の端子１１２は、コネクタ１１６と電気的に接続される。複数の端子１１２の各々は、配線１１８を介して画素１０４のトランジスタ３０７又は信号線駆動回路１１０、走査線駆動回路１０８と電気的に接続する。複数の端子１１２は、コネクタ１１６から供給される信号又は電源電位が入力される。当該信号は、画素１０４のトランジスタを動作させるための信号で、例えば、表示領域１０６に表示する画像を示す画像信号、又は走査線駆動回路１０８もしくは信号線駆動回路１１０を制御するための制御信号である。なお、表示装置１０が備える端子１１２の数は、複数であればいくつであってもよい。
コネクタ１１６は、外部回路（図示略）から入力された信号を、複数の端子１１２に出力する。コネクタ１１６は、可撓性を有する基板に複数の配線を配置した構成であってもよい。該複数の配線の各々は、いずれか一の端子１１２と電気的に接続される。
次に、図３を参照し、端子１１２と表示領域１０６に設けられるトランジスタまたは走査線駆動回路１０８もしくは信号線駆動回路１１０を電気的に接続する配線１１８について説明する。
３．端子周辺構造
３－１．配線－１
図３は、本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。具体的には、図３は、図１に示す破線で囲まれた領域２００における端子１１２および端子１１２に接続する配線１１８を示す。説明の便宜上、図３では、基板１０２と対向基板１０３との間の構成およびコネクタ１１６等を省略して示し、端子１１２および配線１１８の説明を行う。
複数の配線１１８は、シール１１１を斜めに跨ぐように配置される。複数の配線１１８は、シール１１１と重畳して配置される。複数の配線１１８は、それぞれ端子１１２と直接または電気的に接続する。隣り合う端子には、同じ信号又は同じ電源電位が入力される。例えば、端子１１２-１、端子１１２－２、端子１１２－３、端子１１２－４、端子１１２－５、および端子１１２－６には、映像信号が入力される。
端子１１２-１、端子１１２-２、端子１１２－３、端子１１２－４、端子１１２－５、および端子１１２－６は、それぞれ配線１１８－１、配線１１８－２、配線１１８－３、配線１１８－４、配線１１８－５、配線１１８－６と接続することができる。これらの配線は、上述したように、例えば、データ信号線１２４に電気的に接続することができる。
配線１１８は、供給される信号に応じて構成される配線の種類を変更することができる。例えば、配線１１８－１～配線１１８－６には、それぞれ走査線１２２と同様の金属材料で形成される配線を用いることができる。また、配線１１８－１～配線１１８－６には、それぞれ画素１０４または走査線駆動回路１０８もしくは信号線駆動回路１１０を構成するトランジスタの活性層と同じ組成を有する配線を用いることができる。詳細は後述するが、トランジスタの活性層は、金属材料で形成される配線と比べ透光性が高い材料が用いられている。
ここで、表示装置１０に、上述したように液晶素子３０９を用いた場合、液晶層を基板１０２と対向基板１０３で挟持するために、シール１１１は表示領域１０６を囲むように配置される。配線１１８は、基板１０２の端部に配置される端子１１２と表示領域１０６との間に配置されるため、表示領域１０６を囲むシール１１１と重畳することとなる。シール１１１は、詳細は後述するが、光硬化性樹脂を用いられることが多い。シール１１１を硬化するための光は、基板１０２のトランジスタが形成される面と反対の面からシール１１１に照射される。
シール１１１を硬化するための光は、透光性の高い配線１１８－２、配線１１８－４、および配線１１８－６を通ることができる。したがって、シール１１１を硬化するための光は、配線１１８－２、配線１１８－４、および配線１１８－６と重畳するシール１１１に照射される。また、図３に示すように、金属材料で形成される配線１１８－１、配線１１８－３、配線１１８－５と配線１１８－２、配線１１８－４、および配線１１８－６は交互に配置される、または隣り合って配置されるため、透光性の高い配線１１８－２、配線１１８－４、および配線１１８－６を通る光の散乱光が、シール１１１を照射することができる。
ここで、図４を参照し、シール１１１と重畳する部分だけに透光性の高い配線を用いた配線１１８の説明をする。
３－２．配線－２
図４は、本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。具体的には、図４は、配線１１８－２を金属材料で形成される配線１１８－２ａおよび配線１１８－２ｃと透光性の高い配線１１８－２ｂで構成される例を示す。
配線１１８－２は、シール１１１と重畳する部分に透過性の高い配線１１８－２ｂを用いる。配線１１８－２ｂは、金属材料で形成される配線１１８－２ａと金属材料で形成される配線１１８－２ｃとの間に位置する。金属材料で形成される配線１１８－２ａは、端子１１２－２と接続する。また、金属材料で形成される配線１１８－２ｃは、画素１０４または走査線駆動回路１０８もしくは信号線駆動回路１１０を構成するトランジスタと直接または電気的に接続する。
配線１１８－４、配線１１８－６、配線１１８－８、および配線１１８－１０にも、配線１１８－２と同じ構成を用いることができる。図４に示すように、シール１１１と重畳する部分において、金属材料で形成される配線１１８と透光性の高い配線１１８を交互に配置、もしくは、隣り合って配置することで、基板１０２のトランジスタが設けられていない面から照射される光は、金属材料で形成される配線１１８と重畳するシール１１１にも、届くことができる。また、透光性の高い配線１１８と金属材料で形成される配線１１８には配線抵抗に少なからずとも差が生じるため、配線１１８のシール１１１と重畳する部分のみに透光性の高い配線１１８ｂを用い、その他の部分を金属材料で形成される配線１１８－１と同様に形成される配線１１８－２ａおよび配線１１８－２ｃを用いることで、配線１１８－１の配線抵抗と配線１１８－２の配線抵抗との差を小さくすることができる。したがって、配線１１８－１の配線抵抗と配線１１８－２との間の配線抵抗のばらつきを低減することができる。
図５を参照し、シール１１１と重畳する部分において透過性の高い配線１１８－２ｂを用いる配線１１８－２の断面構造について説明をする。
図５は、本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的端面図である。具体的には、図４のＡ１－Ａ３で切断した断面を示す端面図に相当する。
表示装置１０は、基板１０２を有する。基板１０２は、この上に形成される回路を支持する機能を有し、ガラスや石英、あるいは高分子を含むことができる。基板１０２にポリイミドやポリアミド、ポリカルボナートなどの高分子を用いることで、表示装置１０に可撓性を付与することができ、いわゆるフレキシブルディスプレイを提供することも可能である。
下地膜１２８は、基板１０２の上に設けることができる。下地膜１２８は、基板１０２からの汚染を防ぐことができ、例えば、無機絶縁材料を用いることができる。無機絶縁材料は、例えば、窒化シリコン、酸化シリコン、およびこれらの複合体を用いることができる。また、図５に示すように、下地膜１２９を下地膜１２８の上に設け、積層構造を有する下地膜としてもよい。
絶縁層１３０は、下地膜１２９の上に設けることができる。絶縁層１３０は、表示領域１０６に設けられるトランジスタにボトムゲート構造またはデュアルゲート構造を採用した場合、トランジスタのボトムゲート電極と活性層との間に設ける絶縁層と同工程で形成することができる。絶縁層１３０には、下地膜１２８と同様の材料を用いることができる。
配線１１８－２ｂは、絶縁層１３０の上に設けることができる。配線１１８－２ｂは、表示領域１０６に設けられるトランジスタの活性層と同様の材料を用いることができる。また、配線１１８－２ｂは、表示領域１０６に設けられるトランジスタの活性層が形成される工程と同工程で形成することができる。詳細は後述するが、トランジスタの活性層としては、酸化物半導体層を用いることができ、その酸化物半導体層を低抵抗化することで、配線１１８－２ｂに用いることができる。したがって、配線１１８－２ｂは、表示領域１０６に設けられるトランジスタの活性層と同じ組成を有する酸化物導電層である。
絶縁層１３６は、配線１１８－２ｂおよび絶縁層１３０の上に設けることができる。絶縁層１３６は、表示領域１０６に設けられるトランジスタがトップゲート構造またはデュアル構造を有する場合、トランジスタの活性層とゲート電極との間に設けられるゲート絶縁層を形成する工程と同工程で形成することができる。絶縁層１３６には、下地膜１２８と同様の材料を用いることができる。
絶縁層１３８は、絶縁層１３６の上に設けることができる。絶縁層１３８は、単層または積層した構造を用いることができる。絶縁層１３８には、例えば、窒化シリコン、酸化シリコンなどを用いることができる。
配線１１８－２ａは、絶縁層１３８の上に設けることができる。配線１１８－２ａは、配線１１８－２ｂに達する開口２１０が絶縁層１３８および絶縁層１３６に形成され、その開口２１０を介して、配線１１８－２ｂと接続することができる。配線１１８－２ａは、表示領域１０６に設けられるトランジスタのソース電極やドレイン電極を形成する工程と同工程で形成することができる。配線１１８－２ａには、一般的な金属材料を用いて形成することができる。金属材料としては、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、銀（Ａｇ）、銅（Ｃｕ）、及びこれらの合金又は化合物を用いることができる。配線１１８－２ａは、単層構造であってもよいし、積層構造であってもよい。
絶縁層１４０は、配線１１８－２ａおよび絶縁層１３８の上に設けることができる。絶縁層１４０には、下地膜１２８と同様の材料を用いることができる。
端子１１２－２は、絶縁層１４０の上に設けることができる。端子１１２－２は、配線１１８－２ａに達する開口２２０が絶縁層１４０に形成され、開口２２０を介して、配線１１８－２ａと接続することができる。図５に示すように、端子１１２－２は、絶縁層１５２から露出する部分を有し、露出する部分が駆動ＩＣ１１４と接続することができる。端子１１２－２には、配線１１８－２ａに用いられる材料を用いればよい。
絶縁層１５２は、絶縁層１３４の上に設けることができる。絶縁層１５２は、上述したように端子１１２－２が部分的に露出するように、端子１１２－２上に設けることができる。画素１０４に設けられる発光素子または液晶素子は、絶縁層１５２の上に形成される。絶縁層１５２には、アクリル樹脂やポリシロキサン、ポリイミド、ポリエステルなどを含む感光性の有機樹脂材料を用いることができ、有機絶縁層として機能することができる。
シール１１１は、絶縁層１５２の上に設けることができる。図５に示すように配線１１８－２ｂと重畳するように設けられる。配線１１８－２ｂは、透光性が高いため、上述したように、基板１０２の下地膜１２８が設けられている面と反対の面からシール１１１にむけて照射する光を透過することができる。シール１１１には、例えば、光硬化性樹脂を用いることができる。
対向基板１０３は、図４には示していないが、図５に示すようにシール１１１の上に設けることができる。対向基板１０３は、基板１０２に対向して配置される。対向基板１０３には、基板１０２と同様のものを用いることができる。
以上のように、シール１１１と重畳する部分において配線１１８－２は、透過性の高い配線１１８－２ｂで構成される。次に、透過性の高い配線１１８－２ｂと同様の工程で活性層が形成されるトランジスタの製造方法について説明する。
図６Ｂから６Ｌを参照し、表示領域１０６に設けられるトランジスタの製造方法の一例を説明する。図６Ｂから６Ｌは、本発明の一実施形態に係る表示装置の製造方法を説明する図である。図６Ｂから６Ｌに示すトランジスタの製造方法は、例えば図６Ａに示すトップゲート構造のトランジスタに関する製造方法である。
４．表示装置の製造方法
図６Ａは、本発明の一実施形態に係る表示装置の構成を示す端面図である。図６Ａは、図２Ａまたは図２Ｂに示すトランジスタ３０１、トランジスタ３０２、トランジスタ３０７は信号線駆動回路１１０、走査線駆動回路１０８に設けられるトランジスタを示す。図６Ａは、例として、図２Ａに示すトランジスタ３０１を示す。
図６Ａに示すように、トランジスタは、基板１０２の上に下地膜１２８、絶縁層１３０、酸化物半導体層１６４、ゲート絶縁層１３６、ゲート電極１８２、絶縁層１３８－１、絶縁層１３８－２、ソース電極１７２Ｓ、およびドレイン電極１７２Ｄを含む。
次に、トランジスタ３０１の製造方法を説明する。
下地膜１２８および絶縁層１３０は、図６Ｂに示すように、基板１０２の上に形成される。
次に、図６Ｃに示すように、酸化物半導体層１６２が、絶縁層１３０の上に形成される。酸化物半導体層１６２には、半導体の特性を有する金属酸化物を用いることができる。酸化物半導体層１６２として、例えば、インジウム（Ｉｎ）を含む２以上の金属を含む酸化物半導体が用いられる。また、２以上の金属におけるインジウムの比率は５０％以上である。酸化物半導体層１６２として、インジウムに加えて、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、ジルコニア（Ｚｒ）、又はランタノイドが用いられる。酸化物半導体層１６２として、上記以外の元素が用いられてもよい。本実施形態では、酸化物半導体層１６２として、インジウム（Ｉｎ）及びガリウム（Ｇａ）を含む金属酸化物（ＩＧＯ系酸化物半導体）が用いられる。
酸化物半導体層１６２の焼成によって、酸化物半導体層１６２を結晶化する場合、成膜後かつ酸化物半導体層１６２の焼成前の酸化物半導体層１６２はアモルファス（酸化物半導体の結晶成分が少ない状態）であることが好ましい。つまり、酸化物半導体層１６２の成膜方法は、成膜直後の酸化物半導体層１６２ができるだけ結晶化しない条件であることが好ましい。例えば、スパッタリング法によって酸化物半導体層１６２が成膜される場合、被成膜対象物、例えば基板１０２、の温度を制御しながら酸化物半導体層１６２が成膜される。被成膜対象物の温度を制御するためには、例えば、被成膜対象物を冷却しながら成膜を行う。例えば、被成膜対象物の被成膜面の温度（以下、「成膜温度」という。）が１００℃以下、７０℃以下、５０℃以下、又は３０℃以下になるように、被成膜対象物を当該被成膜面の反対側の面から冷却するとよい。このように被成膜対象物を冷却しながら酸化物半導体層１６２の成膜を行うことで、成膜直後の状態で結晶成分が少ない酸化物半導体層１６２を成膜することができる。
次に、図６Ｄに示すように、酸化物半導体層１６２のパターンを形成する。酸化物半導体層１６２は、酸化物半導体層１６２の焼成の前にパターンを形成することが好ましい。酸化物半導体層１６２の焼成によって酸化物半導体層１６２が結晶化すると、エッチングし難い傾向がある。また、エッチングによって酸化物半導体層１６２にダメージが生じても、酸化物半導体層１６２の焼成によってダメージを修復することができる。
酸化物半導体層１６２のパターン形成の後に、酸化物半導体層１６２に対して焼成が行われる。酸化物半導体層１６２の焼成では、酸化物半導体層１６２が、所定の到達温度で所定の時間保持される。所定の到達温度は、３００℃以上５００℃以下であり、好ましくは３５０℃以上４５０℃以下である。また、到達温度での保持時間は、１５分以上１２０分以下であり、好ましくは３０分以上６０分以下である。酸化物半導体層１６２の焼成を行うことにより、酸化物半導体層１６２が結晶化され、多結晶構造を有する酸化物半導体層１６４が形成される。
次に、図６Ｅに示すように、酸化物半導体層１６２の上にゲート絶縁層１３６を形成する。ゲート絶縁層１３６には、欠陥が少ない絶縁層を用いることが好ましい。ゲート絶縁層１３６として欠陥が少ない絶縁層を形成するために、３５０℃以上の成膜温度でゲート絶縁層１３６を成膜してもよい。また、ゲート絶縁層１３６を成膜した後に、ゲート絶縁層１３６の一部に酸素を打ち込む処理を行ってもよい。
次に、図６Ｆに示すように、ゲート絶縁層１３６の上に、アルミニウムを主成分とする金属酸化物層１６６を成膜し、焼成を行った後、する金属酸化物層１６６を除去する。
金属酸化物層１６６には、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、窒化アルミニウム（ＡｌＮｘ）などの無機絶縁層が用いられる。ここで、金属酸化物層１６６に含まれるアルミニウムの比率は、金属酸化物層１６６全体の１％以上であるとよい。また、金属酸化物層１６６に含まれるアルミニウムの比率は、金属酸化物層１６６全体の５％以上７０％以下、１０％以上６０％以下、又は３０％以上５０％以下であってもよい。
金属酸化物層１６６の膜厚は、例えば、５ｎｍ以上１００ｎｍ以下、５ｎｍ以上５０ｎｍ以下、５ｎｍ以上３０ｎｍ以下、又は７ｎｍ以上１５ｎｍ以下であるとよい。
金属酸化物層１６６が成膜された後、金属酸化物層１６６の焼成を行う。金属酸化物層１６６の焼成後、金属酸化物層１６６は除去される。金属酸化物層１６６の少なくとも酸化物半導体層１６４と重畳する部分は、全て除去されればよい。
次に、図６Ｇに示すように、ゲート絶縁層１３６の上に、ゲート電極１８２を形成する。ゲート電極１８２は、金属酸化物層１６６が除去されることで露出したゲート絶縁層１３６と接するように形成される。ゲート電極１８２には、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、銀（Ａｇ）、銅（Ｃｕ）、及びこれらの合金又は化合物などを用いることができる。
酸化物半導体層１６４のソース領域１６４Ｓ及びドレイン領域１６４Ｄが形成される。具体的には、イオン注入又はイオンドーピング法によって、ゲート電極１８２をマスクとしてゲート絶縁層１３６を介して酸化物半導体層１６４に不純物元素が注入される。ゲート電極１８２で覆われていない酸化物半導体層１６４の一部に対して、例えば、アルゴン（Ａｒ）、リン（Ｐ）、ボロン（Ｂ）などの不純物元素が注入される。このような不純物を酸化物半導体層１６４の一部に注入することにより、その一部は低抵抗化される。具体的には、図６Ｈに示す酸化物半導体層１６４のチャネル領域１６４Ｃを挟むソース領域１６４Ｓおよびドレイン領域１６４Ｄがゲート電極１８２で覆われていない酸化物半導体層１６４の一部に相当し、不純物元素が注入される。酸化物半導体層１６４のチャネル領域１６４Ｃは、ゲート電極１８２で覆われているため、不純物元素は注入されない。
ここで、図４に示す配線１１８－２および図５に示す配線１１８－２ｂもトランジスタ３０１の活性層と同工程で形成される。配線１１８－２および配線１１８－２ｂは、トランジスタ３０１のようにゲート電極に覆われる部分がないため、不純物元素が配線１１８－２および配線１１８－２ｂの全体に注入される。したがって、配線１１８－２および配線１１８－２ｂは、酸化物半導体層１６４と同じ組成を有し、さらに不純物元素の注入により低抵抗化されているため、酸化物導電層となる。酸化物導電層である配線１１８－２および配線１１８－２ｂは、上述したように酸化物半導体層１６４のソース領域１６４Ｓおよびドレイン領域１６４Ｄと同様に不純物元素が注入されているため、ソース領域１６４Ｓおよびドレイン領域１６４Ｄと同じ不純物元素を含むこととなる。
次に、図６Ｉに示すように、ゲート電極１８２およびゲート絶縁層１３６の上に、絶縁層１３８－１および絶縁層１３８－２を形成する。
次に、図６Ｊに示すように、ゲート絶縁層１３６、絶縁層１３８－１、および絶縁層１３８－２に開口２４０および開口２５０を形成する。開口２４０によってソース領域１６４Ｓが露出され、開口２５０によってドレイン領域１６４Ｄが露出される。開口２４０および開口２５０によってソース領域１６４Ｓ及びドレイン領域１６４Ｄが露出したら、図６Ｋに示したソース電極１７２Ｓ及びドレイン電極１７２Ｄを形成する。
以上の製造工程を経て、トップゲート構造であるトランジスタ３０１は形成することができる。ボトムゲート構造およびデュアルゲート構造であるトランジスタを形成する場合、下地膜１２８と絶縁層１３０との間にボトムゲート電極を形成し、絶縁層１３０を当該ボトムゲート電極と酸化物半導体層１６４とのゲート絶縁膜として機能させればよい。
また、表示装置１０に有機ＥＬ素子または液晶素子を搭載する場合、図５に示した絶縁層１５２を絶縁層１４０の上に形成し、有機ＥＬ素子または液晶素子が形成される。図６Ｌに示すように、絶縁層１４０を絶縁層１３２、ソース電極１７２Ｓ、およびドレイン電極１７２Ｄの上に形成する。図５に示す端子１１２－２は、絶縁層１４０の上に形成される。
以上のトランジスタの各製造工程とともに、配線１１８－２および配線１１８－２ｂを形成することができる。
５．配線の変形例
５－１．変形例１
図７を参照し、表示装置１０の端子およびその周辺の変形例を説明する。図７は、本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。具体的には、図１に示す破線で囲まれた領域２００における、端子１１２および配線１１８の構成の変形例を示す。なお、図１から図６に示す表示装置１０と同一、または類似する構成については、説明を割愛することがある。
図３に示す配線１１８と異なる点は、、端子１１２－１に接続する配線１１８－１が、映像信号が供給される端子１１２－２と接続する配線１１８－２と重なる点である。さらに、図７に示すように、端子１１２－５に接続する配線１１８－５も、映像信号が供給される端子１１２－６と接続する配線１１８－６と重なってもよい点である。
図７に示すように、配線１１８－１は、シール１１１を跨ぐ部分およびシール１１１に対して斜めに配置される部分において配線１１８－２と重畳する。配線１１８－１は、配線１１８－２と重畳するように配置されることにより、端子１１２－１と隣り合う端子１１２－１１と接続する配線１１８－１１との距離を設けることができる。このとき、配線１１８－１１は金属材料で形成されているため、この距離により、シール１１１と重畳する部分においても配線１１８－１１と配線１１８－１の距離が設けられ、シール１１１が硬化するために照射される光がこれら配線の間を通り、シール１１１に十分に届くことができる。
配線１１８には、表示装置１０の製造工程で用いられる任意の層を組み合わせて用いることができる。ただし、図７に示すように配線１１８－２に酸化物導電層を用いる場合、それと重畳する配線１１８－１には、走査線駆動回路１０８もしくは走査線１２２が供給される電極もしくは配線を構成する層を用いないようにすることが好ましい。換言すると、重畳する配線１１８のうち、一つの配線１１８に酸化物導電層を用いた場合、もう一方の配線１１８に用いる層には、画素１０４もしくは走査線駆動回路１０８および信号線駆動回路１１０を構成するトランジスタのゲート電極として機能する層と同じ層を用いないことが好ましい。酸化物導電層を用いた配線１１８と重畳する配線１１８にトランジスタのゲート電極として機能する層を用いた場合、配線１１８が配線としての機能を失う場合があるため、上記構成は好ましくない。
次に、図８を参照し、図７に示した配線１１８の変形例を説明する。
５－２．変形例２
図８は、本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。具体的には、図１に示す破線で囲まれた領域２００における、端子１１２および配線１１８の構成を示す。なお、図１から図７に示す表示装置１０と同一、または類似する構成については、説明を割愛することがある。
図７に示す配線１１８と異なる点は、配線１１８－２のシール１１１と重畳する部分の配線１１８－２ｂに酸化物導電層を用い、配線１１８－２ｂと端子１１２－２との間には金属材料で形成される配線１１８－２ａを用いた点である。
図８に示すように、本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。具体的には、図８は、金属材料で形成される配線１１８－２ａおよび配線１１８－２ｃ（図示せず）と酸化物導電層を用いた配線１１８－２ｂを構成される配線１１８－２を示す。
配線１１８－６は、配線１１８－２と同様の構成からなる。配線１１８－６は、シール１１１と重畳する部分の配線１１８－６ｂに酸化物導電層が用いられる。また、配線１１８－６ｂと端子１１２－６との間には金属材料で形成される配線１１８－６ａが用いられ、金属材料で形成された配線１１８－６ｃは、配線１１８－６ａに接続される端部とは異なる一端に接続される。
次に、図９を参照し、シール１１１と重畳する部分において酸化物導電層を用いた配線１１８－２ｂと金属材料で形成された配線１１８－１が重畳する部分の断面構造について説明をする。
図９は、本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的端面図である。具体的には、図８のＢ１－Ｂ３で切断した断面を示す端面図に相当する。
配線１１８－１は、下地膜１２８の上に配置される。配線１１８－１は、下地膜１２９と配線１１８－２ｂとの間に位置し、配線１１８－２ｂとの間には絶縁層１３０を有する。配線１１８－１は、画素１０４および鵜１４走査線駆動回路１０８または信号線駆動回路１１０を構成するトランジスタの製造工程におけるボトムゲート電極と同じ層で形成することができる。配線１１８－１には、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、銀（Ａｇ）、銅（Ｃｕ）、及びこれらの合金又は化合物などを用いることができる。
次に、図１０を参照し、図７に示した配線１１８の変形例を説明する。
５－３．変形例３
図１０は、本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。具体的には、図１に示す破線で囲まれた領域２００における、端子１１２および配線１１８の構成の変形例を示す。なお、図１から図９に示す表示装置１０と同一、または類似する構成については、説明を割愛することがある。
図７に示す配線１１８と異なる点は、配線１１８－１と配線１１８－１１とが重なる点である。さらに、配線１１８－５と配線１１８－１２とがさらに重なってよい点である。
図１０に示すように、配線１１８－１は、シール１１１を跨ぐ部分およびシール１１１に対して斜めに配置される部分において配線１１８－１１と重畳する。金属材料で形成される配線１１８－１と配線１１８－１１とが重畳し、酸化物導電層を用いた配線１１８－２はそれらと隣り合って配置される。光の透過率が低い配線１１８－１と配線１１８－１１と光の透過率が高い配線１１８－２を隣り合って配置することで、配線１１８間の距離を大きく設ける必要がない。また、このような配置により、重畳させる配線１１８の数が少なくてすむ。その結果、多数の配線１１８が重畳した部分の高さと比べ、少数の配線１１８を重畳した部分の高さは、例えば、配線１１８－１と配線１１８－１１が重畳した部分の高さより低くなる。このように重畳した部分の高さが低くなることにより、重畳した部分の高さが高いことで発生していた配線１１８の形成不良を抑制することができる。
次に、図１１を参照し、図１０に示した配線１１８の変形例を説明する。
５－４．変形例４
図１１は、本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。具体的には、図１に示す破線で囲まれた領域２００における、端子１１２および配線１１８の構成を示す。なお、図１から図１０に示す表示装置１０と同一、または類似する構成については、説明を割愛することがある。
図１１は、本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。具体的には、図１に示す破線で囲まれた領域２００における、端子１１２および配線１１８の構成を示す。なお、図１から図１０に示す表示装置１０と同一、または類似する構成については、説明を割愛することがある。
図１０に示す配線１１８と異なる点は、配線１１８－２は、シール１１１と重畳する部分の配線１１８－２ｂに酸化物導電層を用い、配線１１８－２ｂと端子１１２－２との間には金属材料で形成される配線１１８－２ａを用いた点である。また、配線１１８－２ｂの一端が配線１１８－２ａと接続し、図示されていないが配線１１８－２ｂの他端が配線１１８－２ｃと接続している。
配線１１８－６は、配線１１８－２と同様の構成からなる。配線１１８－６は、シール１１１と重畳する部分の配線１１８－６ｂに酸化物導電層が用いられる。また、配線１１８－６ｂと端子１１２－６との間には金属材料で形成される配線１１８－６ａが用いられ、金属材料で形成された配線１１８－６ｃは、配線１１８－６ａに接続される端部とは異なる一端に接続される。
本実施形態の表示装置１０は、トランジスタの酸化物半導体層のソース領域１６４Ｓおよびドレイン領域１６４Ｄの形成と同様に形成された酸化物導電層を、画素１０４もしくは走査線駆動回路１０８および信号線駆動回路１１０を構成するトランジスタと外部回路との接続に用いられる端子１１２とを接続する配線１１８に用いることができる。酸化物導電層は光の透過性が高いため、シール１１１と重畳する配線１１８に酸化物導電層を用いることで、酸化物導電層を介してシール１１１に光を照射することができ、配線の重畳部分においても、シール１１１を十分に硬化することができる。したがって、本実施形態は、シール１１１の硬化不足による不良や、劣化が抑制された表示装置を提供することができる。
さらに、本実施形態の表示装置１０は、複数の配線１１８間を狭くすることができ、密に配置することができる。これにより、本実施形態の表示装置１０は、狭い領域内で配線１１８の数を多く有することができる。したがって、本実施形態は、高精細化および狭額縁化を実現することができる。
＜第２実施形態＞
本実施形態では、本発明の実施形態の一つに係る表示装置１０の配線２１８の構造について記述する。配線２１８と第１実施形態の配線１１８との異なる点の一つは、金属材料で形成される配線２１８を隣り合わせに複数設け、酸化物導電層を用いた配線２１８は複数の金属材料で形成される配線２１８のうちの少なくとも一つに重畳する点である。第１実施形態と同一、類似する構成については説明を割愛することがある。
図１２は、本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。図１２に示す端子２１２－２および端子２１２－５には、自動利得制御電圧が入力され、端子２１２－２および端子２１２－６には、映像信号が供給され、端子２１２－１１および端子２１２－１２には、走査信号を供給することができる。
端子２１２－１および端子２１２－５には、それぞれ配線２１８－１および配線２１８－５が接続する。端子２１２－２および端子２１２－６には、それぞれ配線２１８－２および配線２１８－６が接続する。端子２１２－１１および端子２１２－１２には、それぞれ配線２１８－１１および配線２１８－１２が接続する。
配線２１８－１、配線２１８－５、配線２１８－１１、および配線２１８－１２は、金属材料で形成される配線である。配線２１８－２および配線２１８－６には、酸化物導電層を用いられる。配線２１８－２および配線２１８－６は、それぞれ金属材料で形成される配線２１８－２ａおよび配線２１８－６ａを介して端子２１２－２および端子２１２－６と接続する。
配線２１８－１と配線２１８－２は、複数の端子２１２が配列する方向に対して斜めの方向に延びる部分において、重畳することができる。ただし、配線２１８の引き回しの手法によっては、複数の端子２１２の配列する方向に対して概略垂直または平行に伸びる部分おいても、配線２１８－１と配線２１８－２は重畳することができる。配線２１８－５および配線２１８－６は、配線２１８－１と配線２１８－２と同様に配置することができる。
配線２１８－１１は、配線２１８－２と配線２１８－６との間に配置される。配線２１８―１２も同様に配線２１８－２と配線２１８－６との間に配置される。
以上のように、金属材料で形成される配線２１８－１と酸化物導電層を用いる配線２１８－２とを重畳させ、さらに重畳する配線２１８－１および配線２１８－２に金属材料で形成される配線２１８－１１を、図１２に示すように、近接して配置することができる。
また、配線２１８－２に用いられる酸化物導電層は、画素１０４または走査線駆動回路１０８および信号線駆動回路１１０を構成するトランジスタの活性層である酸化物半導体層と同工程で形成される。したがって、酸化物導電層の膜厚が金属材料で形成される配線２１８－１および配線２１８－１１の膜厚に比べ小さい。以上より、金属材料で形成される配線２１８－１と酸化物導電層を用いる配線２１８－２とが重畳した場合、重畳した部分の高さは、金属材料で形成される配線２１８－１と配線２１８－１１とが重畳した場合の重畳した部分の高さに比べ著しく低くなることができる。
次に、図１３を参照し、図１２に示した配線２１８の変形例を説明する。
図１３は、本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的上面図である。具体的には、図１に示す破線で囲まれた領域２００における、端子１１２に相当する端子２１２および配線１１８に相当する配線２１８の構成を示す。なお、図１から図１２に示す表示装置１０と同一、または類似する構成については、説明を割愛することがある。
図１２と異なる点は、配線２１８－２は配線２１８－１と重畳する部分に酸化物導電層を用いた配線２１８－２ｂを用い、配線２１８－１と重畳しない部分に金属材料で形成される配線２１８－２ａを用いた点である。図１３に示すように、端子２１２周辺において配線２１８－２は配線２１８－１と重畳しない部分に金属材料で形成される配線２１８－２ａを用いている。また、図示しないが、画素１０４および走査線駆動回路１０８または信号線駆動回路１１０を構成するトランジスタと端子２１２の間において、配線２１８－１と重畳しない部分に金属材料で形成される配線２１８－２ｃを用いることができる。
ここで、図１４Ａおよび図１４Ｂを参照し、配線２１８－２は配線２１８－１と重畳する部分の断面構造について説明をする。
図１４Ａは、本発明の一実施形態に係る表示装置の端子およびその周辺を示す模式的端面図である。具体的には、図１３のＣ１－Ｃ２で切断した断面を示す端面図に相当する。図１４Ｂは、比較例に係る表示装置の端子周辺を示す模式的端面図である。比較例に係る表示装置には、配線２１８－１と重畳する配線２１８－２に金属材料で形成される配線を用いた。
図１４Ａは、配線２１８－１の上に配線２１８－２ｂが設けられる本実施形態の例を示す。図１４Ｂは、配線２１８－１の上に金属材料で形成される配線２１８－２ｅｘが設けられる比較例を示す。
図１４Ａに示す配線２１８－１と配線２１８－２ｂが重畳して積層された部分の高さと、図１４Ｂに示す配線２１８－１と配線２１８－２ｅｘが重畳して積層された部分の高さを比較すると、配線２１８－２ｂを重畳した部分は配線２１８－２ｅｘが重畳して積層された部分の高さより低い。
さらに、図１４Ａが示す絶縁層２３８の凹凸と図１４Ｂに示す絶縁層２３８の凹凸を比べると、図１４Ｂに示す絶縁層２３８の凹凸が大きいことが分かる。この凹凸は、配線２１８の形成後または絶縁層２３８の形成後の製造工程に大きく影響し、主に、配線等形成不良を発生させることが多い。特に、配線の形成不良には、配線に用いられる金属材料等がパターン以外の場所で除去しきれておらず、除去できなかった金属材料が配線のショートを引き起こすことがある。
本実施形態の表示装置１０は、トランジスタの酸化物半導体層と同等の膜厚である酸化物導電層を配線２１８-２に用いることができる。これにより、配線２１８－２と配線２１８－１との重畳する部分は、配線２１８－２の形成後の次工程に対する影響を少なくすることができる。したがって、本実施形態は、不良が少なく劣化が抑制された表示装置を提供することができる。
また、本実施形態の表示装置１０は、複数の配線２１８が積層して設けられることにより、複数の配線２１８が表示装置内で占める面積を小さくすることができる。したがって、本実施形態は、狭額縁化された表示装置を提供することができる。
さらに、本実施形態の表示装置１０は、複数の配線２１８が積層して設けられることにより、より多くの配線２１８を表示装置に設けることができるため、高精細な表示装置を提供することができる。
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１０：表示装置、１０２：基板、１０３：対向基板、１０４：画素、１０６：表示領域、１０７：周辺領域、１０８：走査線駆動回路、１１０：信号線駆動回路、１１１：シール、１１２：端子、１１２－１：端子、１１２－１１：端子、１１２－１２：端子、１１２－２：端子、１１２－３：端子、１１２－４：端子、１１２－５：端子、１１２－６：端子、１１６：コネクタ、１１８：配線、１１８－１：配線、１１８－１０：配線、１１８－１１：配線、１１８－１２：配線、１１８－２：配線、１１８－２ａ：配線、１１８－２ｂ：配線、１１８－２ｃ：配線、１１８－３：配線、１１８－４：配線、１１８－５：配線、１１８－６：配線、１１８－６ａ：配線、１１８－６ｂ：配線、１１８－６ｃ：配線、１１８－８：配線、１１８ｂ：配線、１２２：走査線、１２４：データ信号線、１２８：下地膜、１２９：下地膜、１３０：絶縁層、１３２：絶縁層、１３４：絶縁層、１３５：配線、１３６：絶縁層、１３６：ゲート絶縁層、１３８：絶縁層、１３８－１：絶縁層、１３８－２：絶縁層、１４０：絶縁層、１５２：絶縁層、１６２：酸化物半導体層、１６４：酸化物半導体層、１６４Ｃ：チャネル領域、１６４Ｄ：ドレイン領域、１６４Ｓ：ソース領域、１６６：金属酸化物層、１７２Ｄ：ドレイン電極、１７２Ｓ：ソース電極、１８０：配線、１８２：ゲート電極、２００：領域、２１０：開口、２１２：端子、２１２－１：端子、２１２－１１：端子、２１２－１２：端子、２１２－２：端子、２１２－５：端子、２１２－６：端子、２１８：配線、２１８－１：配線、２１８－１１：配線、２１８－１２：配線、２１８－２：配線、２１８－２ａ：配線、２１８－２ｂ：配線、２１８－２ｃ：配線、２１８－２ｅｘ：配線、２１８－５：配線、２１８－６：配線、２１８－６ａ：配線、２２０：開口、２３８：絶縁層、２４０：開口、２５０：開口、３００：画素回路、３０１：トランジスタ、３０１：駆動トランジスタ、３０２：トランジスタ、３０２：選択トランジスタ、３０３：保持容量、３０４：発光素子、３０５：アノード電源線、３０６：カソード電源線、３０７：トランジスタ、３０８：保持容量、３０９：液晶素子

Claims (10)

  1. 酸化物半導体層を有する複数のトランジスタと、
    前記複数のトランジスタと電気的に接続する第１端子と、
    前記複数のトランジスタと電気的に接続し、前記第１端子と隣り合う第２端子と、
    前記複数のトランジスタ及び前記第１端子と電気的に接続し、前記複数のトランジスタと前記第１端子との間に位置する第１配線と、
    前記複数のトランジスタ及び前記第２端子と電気的に接続し、前記複数のトランジスタと前記第２端子との間に位置する第２配線と、を含み、
    前記第１配線は、金属材料で形成され、
    前記第２配線は、前記酸化物半導体層と同じ組成を有する酸化物導電層を含む、
    表示装置。
  2. 前記複数のトランジスタの少なくとも１つがそれぞれ配置される複数の画素と、
    前記複数の画素を囲むシールと、をさらに含み、
    前記シールは前記第２配線と重畳する、
    請求項１に記載の表示装置。
  3. 前記第２配線は、金属材料で形成される第３配線および第４配線と、前記第３配線と前記第４配線との間に位置する第５配線と、をさらに含み、
    前記第３配線は、前記第２端子と接続し、
    前記第４配線は、前記複数のトランジスタと接続し、
    前記シールは、前記第５配線と重畳する、
    請求項２に記載の表示装置。
  4. 前記第２配線と前記第１配線が重畳する、
    請求項１に記載の表示装置。
  5. 前記複数のトランジスタが配置される基板をさらに有し、
    前記第１配線は、前記基板と前記酸化物半導体層との間の層に設けられる、
    請求項４に記載の表示装置。
  6. 前記複数のトランジスタと電気的に接続し、前記第１端子と隣り合う第３端子と、
    前記複数のトランジスタ及び前記第３端子と電気的に接続し、前記複数のトランジスタと前記第３端子との間に位置する第６配線と、をさらに含み、
    前記複数のトランジスタは、前記基板とゲート電極との間に前記酸化物半導体層を有し、
    前記ゲート電極と前記第６配線は電気的に接続し、
    前記第６配線と前記第２配線は隣り合って配置される、
    請求項５に記載の表示装置。
  7. 前記第６配線は、前記第１配線と重畳する、
    請求項６に記載の表示装置。
  8. 前記複数のトランジスタの少なくとも１つがそれぞれ配置される複数の画素と、
    前記複数の画素を囲むシールと、
    前記第２配線は、金属材料で形成される第３配線および第４配線と、前記第３配線と前記第４配線との間に位置する第５配線と、をさらに含み、
    前記第３配線は、前記第２端子と接続し、
    前記第４配線は、前記複数のトランジスタと接続し、
    前記シールは、前記第５配線と重畳する、
    請求項７に記載の表示装置。
  9. 前記酸化物半導体層は、チャネル領域と、チャネル領域を挟むソース領域及びドレイン領域とを有し、
    前記酸化物導電層は、前記ソース領域及び前記ドレイン領域と同じ不純物元素を含む、
    請求項１に記載の表示装置。
  10. 前記第２配線は、前記ソース領域または前記ドレイン領域と電気的に接続する、
    請求項９に記載の表示装置。

JP2022185174A 2022-11-18 2022-11-18 表示装置 Pending JP2024074104A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022185174A JP2024074104A (ja) 2022-11-18 2022-11-18 表示装置
CN202311380551.0A CN118057947A (zh) 2022-11-18 2023-10-24 显示装置
KR1020230143844A KR20240073758A (ko) 2022-11-18 2023-10-25 표시 장치
US18/504,200 US20240172511A1 (en) 2022-11-18 2023-11-08 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022185174A JP2024074104A (ja) 2022-11-18 2022-11-18 表示装置

Publications (1)

Publication Number Publication Date
JP2024074104A true JP2024074104A (ja) 2024-05-30

Family

ID=91069612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022185174A Pending JP2024074104A (ja) 2022-11-18 2022-11-18 表示装置

Country Status (4)

Country Link
US (1) US20240172511A1 (ja)
JP (1) JP2024074104A (ja)
KR (1) KR20240073758A (ja)
CN (1) CN118057947A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103718231B (zh) 2011-08-09 2018-09-14 夏普株式会社 显示装置

Also Published As

Publication number Publication date
KR20240073758A (ko) 2024-05-27
US20240172511A1 (en) 2024-05-23
CN118057947A (zh) 2024-05-21

Similar Documents

Publication Publication Date Title
US11296172B2 (en) Semiconductor device
KR102649312B1 (ko) 유기전계발광표시 장치
KR100941836B1 (ko) 유기 전계 발광표시장치
US8451394B2 (en) Liquid crystal display device and manufacturing method therefor
US8274207B2 (en) EL display panel, EL display apparatus, and method of manufacturing EL display panel
US8089158B2 (en) Liquid crystal display device and manufacturing method therefor
WO2010058621A1 (ja) 液晶表示装置
TW200521590A (en) Electrode wiring substrate and display device
US11069721B2 (en) Display device and method of manufacturing the same
US9842888B2 (en) Organic light emitting display device and method of manufacturing the same
CN110890386B (zh) 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置
JP2009193797A (ja) 表示装置およびその製造方法
KR20110067448A (ko) 표시장치 및 그 제조방법
KR20130046913A (ko) 유기 전계 발광소자 및 그 제조방법
KR20060019099A (ko) 유기 발광 표시 장치 및 이의 제조 방법
WO2019003417A1 (ja) 可撓性表示装置及び可撓性表示装置の製造方法
JP6806956B1 (ja) 薄膜トランジスタ基板および表示装置
JP2024074104A (ja) 表示装置
JP7372832B2 (ja) 液晶表示装置およびその製造方法
JP2022098895A (ja) 表示装置及びその製造方法
JP2024067870A (ja) 表示装置およびその製造方法
KR100964230B1 (ko) 평판표시장치 및 그 제조방법
KR100951359B1 (ko) 박막 다이오드 표시판 및 그 제조 방법
US20240160069A1 (en) Display device
JP2019101382A (ja) 液晶表示装置