CN218274604U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN218274604U
CN218274604U CN202222032688.4U CN202222032688U CN218274604U CN 218274604 U CN218274604 U CN 218274604U CN 202222032688 U CN202222032688 U CN 202222032688U CN 218274604 U CN218274604 U CN 218274604U
Authority
CN
China
Prior art keywords
voltage line
layer
interlayer
electrode
driving voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222032688.4U
Other languages
English (en)
Inventor
金善光
康起宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN218274604U publication Critical patent/CN218274604U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本实用新型提供了显示装置。该显示装置包括：第一驱动电压线，在基板上、在第一方向上延伸；第一公共电压线，在基板上、在第一方向上延伸；驱动晶体管，连接到第一驱动电压线；存储电容器，连接到驱动晶体管；发光二极管，连接到驱动晶体管和存储电容器；第二驱动电压线，在与第一方向交叉的第二方向上延伸，并且通过接触孔连接到第一驱动电压线；以及第一中间层，在第一公共电压线与第二驱动电压线之间的相交区处。第一中间层位于第一公共电压线与第二驱动电压线之间。

Description

显示装置
相关申请的交叉引用
本申请要求于2021年8月31日在韩国知识产权局提交的韩国专利申请第10-2021-0115699号的优先权和权益，其公开内容通过引用整体并入本文。
技术领域
本公开的一个或多个实施例的方面涉及显示装置。
背景技术
随着根据各种电信号可视地显示图像的显示装置的领域的快速发展，已经引入具有优良特性(诸如轻薄和具有低功耗等)的各种显示装置。
显示装置可以包括使用来自背光单元的光而不自发地发光的液晶显示装置或者包括可以发光的显示元件的发光显示装置。发光显示装置可以包括各自包括发射层的显示元件。
实用新型内容
本公开的一个或多个实施例涉及显示装置，并且更具体地，涉及与发光显示装置有关的结构。
另外的方面和特征将部分地在下面的描述中阐述，并且部分地可以根据描述显而易见，或者可以通过实践本公开的所呈现的实施例中的一个或多个而获知。
根据本公开的一个或多个实施例，显示装置包括：第一驱动电压线，在基板上、在第一方向上延伸；第一公共电压线，在基板上、在第一方向上延伸；驱动晶体管，连接到第一驱动电压线；存储电容器，连接到驱动晶体管；发光二极管，连接到驱动晶体管和存储电容器；第二驱动电压线，在与第一方向交叉的第二方向上延伸，并且通过接触孔连接到第一驱动电压线；以及第一中间层，在第一公共电压线与第二驱动电压线之间的相交区处。第一中间层位于第一公共电压线与第二驱动电压线之间。
在一个或多个实施例中，第一中间层可以具有隔离的形状，并且第一中间层的面积可以大于在相交区中第一公共电压线与第二驱动电压线重叠的重叠区的面积。
在一个或多个实施例中，显示装置可以进一步包括：第一绝缘层，在第一公共电压线与第一中间层之间；以及第二绝缘层，在第一中间层与第二驱动电压线之间。
在一个或多个实施例中，显示装置可以进一步包括：第二公共电压线，在第二方向上延伸，并且通过接触孔连接到第一公共电压线；以及第二中间层，在第一驱动电压线与第二公共电压线之间的相交区处。第二中间层可以位于第一驱动电压线与第二公共电压线之间。
在一个或多个实施例中，第一公共电压线可以位于基板与驱动晶体管的半导体层之间，第一中间层可以与驱动晶体管的栅电极位于同一层处，并且第二驱动电压线可以与存储电容器的一个电极位于同一层处。
在一个或多个实施例中，第一公共电压线可以位于基板与驱动晶体管的半导体层之间，第一中间层可以与驱动晶体管的半导体层位于同一层处，并且第二驱动电压线可以与存储电容器的一个电极位于同一层处。
在一个或多个实施例中，第一公共电压线可以位于基板与驱动晶体管的半导体层之间，第一中间层可以与存储电容器的一个电极位于同一层处，并且第二驱动电压线可以与发光二极管的一个电极位于同一层处。
在一个或多个实施例中，第一公共电压线可以与驱动晶体管的栅电极位于同一层处，第一中间层可以与存储电容器的一个电极位于同一层处，并且第二驱动电压线可以与发光二极管的一个电极位于同一层处。
在一个或多个实施例中，第一公共电压线可以位于基板与驱动晶体管的半导体层之间，第一中间层可以与驱动晶体管的半导体层位于同一层处，并且第二驱动电压线可以与发光二极管的一个电极位于同一层处。
在一个或多个实施例中，第一公共电压线可以位于基板与驱动晶体管的半导体层之间，第一中间层可以与驱动晶体管的栅电极位于同一层处，并且第二驱动电压线可以与发光二极管的一个电极位于同一层处。
在一个或多个实施例中，显示装置可以进一步包括：感测线，在第一公共电压线的一侧、在第一方向上延伸；以及第三中间层，位于感测线与第二驱动电压线之间的相交区处。第三中间层可以位于感测线与第二驱动电压线之间。
在一个或多个实施例中，第一中间层可以与第三中间层间隔开。
根据本公开的一个或多个实施例，显示装置包括：第一驱动电压线，在基板上、在第一方向上延伸；第一公共电压线，在基板上、在第一方向上延伸；缓冲层，在第一驱动电压线和第一公共电压线上；晶体管，在缓冲层上；存储电容器，连接到晶体管；发光二极管，在存储电容器上；第二驱动电压线，在与第一方向交叉的第二方向上延伸，并且通过接触孔连接到第一驱动电压线；第二公共电压线，在第二方向上延伸，并且通过接触孔连接到第一公共电压线；第一中间层，位于第一公共电压线与第二驱动电压线之间的相交区处；以及第二中间层，位于第一驱动电压线与第二公共电压线之间的相交区处。
在一个或多个实施例中，第一中间层可以与晶体管的栅电极位于同一层处。
在一个或多个实施例中，第一中间层可以与晶体管的半导体层位于同一层处。
在一个或多个实施例中，存储电容器可以包括与晶体管的栅电极位于不同层处的第二子电极，并且第一中间层可以与第二子电极位于同一层处。
在一个或多个实施例中，发光二极管可以包括第一电极、发射层和第二电极，并且第二公共电压线可以与第一电极位于同一层处。
在一个或多个实施例中，第二驱动电压线可以与第一电极位于同一层处。
在一个或多个实施例中，存储电容器可以包括与晶体管的栅电极位于不同层处的第二子电极，并且第二公共电压线和第二驱动电压线可以与第二子电极位于同一层处。
在一个或多个实施例中，第一中间层和第二中间层可以各自具有隔离的形状。
根据本公开的实施例的以下描述、附图和权利要求及其等同，上述和/或其它方面以及特征将变得更加显而易见和容易理解。
附图说明
根据以下参考附图对说明性、非限制性实施例的详细描述，将更清楚地理解本公开的上述和其它方面以及特征，在附图中：
图1A是根据实施例的显示装置的透视图；
图1B是根据实施例的沿着图1A中的线II-II'截取的显示装置的截面图；
图1C是图1B的颜色转换-透射层的各个部分的视图；
图2是根据实施例的电连接到包括在显示装置的发光面板中的发光二极管的像素电路的等效电路图；
图3是根据实施例的像素电路的一部分的平面图；
图4是沿着图3的线III-III'截取的像素电路的截面图；
图5是根据实施例的发光面板的像素电路的平面图；
图6A是图5的区IV的放大平面图；
图6B是图5的区V的放大平面图；
图7是布置在图5的像素电路之上的发光二极管的平面图；
图8示出了沿着图6A的线VIa-VIa'、图6B的线VIb-VIb'和图7的线VII-VII'截取的发光面板的一部分的截面图；
图9是根据实施例的发光面板的一部分的截面图；
图10是根据实施例的发光面板的一部分的截面图；
图11是根据实施例的发光面板的一部分的截面图；
图12是根据实施例的发光面板的一部分的截面图；
图13是根据实施例的发光面板的一部分的截面图；
图14是根据实施例的发光面板的一部分的平面图；以及
图15是沿着图14的线VIII-VIII'截取的发光面板的截面图。
具体实施方式
在下文中，将参考附图更详细地描述实施例，在附图中相同的附图标记始终指代相同的元件。然而，本公开可以以各种不同的形式来体现，并且不应被解释为仅限于在本文中所例示的实施例。相反，这些实施例被提供为示例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达本公开的方面和特征。相应地，对于本领域普通技术人员来说对于完全理解本公开的方面和特征而言不是必需的工艺、元件和技术可以不被描述。除非另外说明，否则相同的附图标记在整个附图和书面描述中表示相同的元件，并且因此，可以不重复其冗余描述。
当某个实施例可以被不同地实现时，特定的工艺顺序可以与所描述的顺序不同。例如，两个连续描述的工艺可以同时或基本上同时被执行，或者可以以与所描述的顺序相反的顺序被执行。
在附图中，为了清楚，元件、层和区域的相对尺寸可以被夸大和/或简化。诸如“下面”、“下方”、“下”、“之下”、“上方”和“上”等的空间上相对的术语在本文中可以用于解释性目的以描述如附图中所示的一个元件或特征与另一(些)元件或特征的关系。将理解，除附图中描绘的定向之外，空间上相对的术语旨在包含设备在使用中或操作中的不同定向。例如，如果附图中的设备被翻转，那么被描述为在其它元件或特征“下方”或“下面”或“之下”的元件将随之被定向为在其它元件或特征“上方”。因此，示例术语“下方”和“之下”可以包含上方和下方两种定向。设备可以以其它方式定向(例如，旋转90度或以其它定向)，并且在本文中使用的空间上相对的描述语应被相应地解释。
将理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用来描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应被这些术语限制。这些术语用于将一个元件、部件、区、层或部分与另一元件、部件、区、层或部分区分开。因此，下面描述的第一元件、部件、区、层或部分可以被称为第二元件、部件、区、层或部分，而不脱离本公开的精神和范围。
将理解，当元件或层被称为“在”另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，该元件或层可以直接在该另一元件或层上、直接连接到或耦接到该另一元件或层，或者可以存在一个或多个居间元件或层。类似地，当层、区域或元件被称为“电连接到”另一层、区域或元件时，该层、区域或元件可以直接电连接到该另一层、区域或元件，和/或可以利用其间的一个或多个居间层、区域或元件间接电连接到该另一层、区域或部件。另外，还将理解，当元件或层被称为“在”两个元件或层“之间”时，该元件或层可以是该两个元件或层之间的唯一元件或层，或者也可以存在一个或多个居间元件或层。
在本文中使用的术语用于描述具体实施例的目的并且不旨在限制本公开。如在本文中使用的，单数形式的“一”旨在也包括复数形式，除非上下文另外明确指示。将进一步理解，当在本说明书中使用时，术语“包括”、“包含”、“含有”和“具有”指明所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除存在或增加一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们的组。如在本文中使用的，术语“和/或”包括相关列出项中的一个或多个的任何和所有组合。例如，表达“A和/或B”表示A、B或者A和B。当位于元件列表之后时，诸如“中的至少一个”的表达修饰整个元件列表并且不修饰列表中的个别元件。例如，表达“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或者它们的变体。
如在本文中使用的，术语“基本上”、“大约”以及类似术语被用作近似术语并且不用作程度术语，并且旨在考虑本领域普通技术人员将认识到的测量值或计算值的固有偏差。进一步，当描述本公开的实施例时，“可以”的使用指代“本公开的一个或多个实施例”。如在本文中使用的，术语“使用”、“使用中”和“被使用”可以被认为分别与术语“利用”、“利用中”和“被利用”同义。
除非另外限定，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，诸如在常用词典中限定的那些术语的术语应当被解释为具有与其在相关领域和/或本说明书的背景中的含义一致的含义，并且不应以理想化或过于正式的意义被解释，除非在本文中明确如此限定。
图1A是根据实施例的显示装置的透视图，图1B是根据实施例的沿着图1A中的线II-II'截取的显示装置的截面图，并且图1C是图1B的颜色转换-透射层的各个部分的视图。
参考图1A，显示装置DV可以包括显示区域DA和在显示区域DA外部的非显示区域NDA。显示装置DV可以通过使用可以二维地布置在显示区域DA处(例如，中或上)的多个像素的阵列来显示图像。
显示装置DV的每一个像素可以是被配置为发射合适的颜色(例如，预设或预定颜色)的光的区。显示装置DV可以通过使用从像素发射的光来显示图像。作为示例，每一个像素可以发射红光、绿光或蓝光。
非显示区域NDA可以是不显示图像的区，并且可以围绕显示区域DA(例如，在显示区域DA的外围周围)。例如，非显示区域NDA可以完全围绕显示区域DA(例如，在显示区域DA的外围周围)。被配置为将电信号或电力提供到像素的驱动器或主电源线可以布置在非显示区域NDA处(例如，中或上)。焊盘可以被包括在非显示区域NDA处(例如，中或上)，并且焊盘可以是电子元件和/或印刷电路板可以电连接到其的区。
如图1A中所示，显示区域DA(例如，在平面图中)可以具有诸如四边形形状的多边形形状。作为示例，显示区域DA可以具有水平长度比垂直长度大的矩形形状、垂直长度比水平长度大的矩形形状或者正方形形状。然而，本公开不限于此，并且显示区域DA可以具有例如诸如椭圆形形状或圆形形状的各种合适的形状。
在实施例中，显示装置DV可以包括发光面板1以及在厚度方向(例如，z方向)上堆叠在发光面板1上的颜色面板2。参考图1B，发光面板1可以包括第一基板10、在第一基板10上的第一至第三像素电路PC1、PC2和PC3以及分别连接到第一至第三像素电路PC1、PC2和PC3的第一至第三发光二极管LED1、LED2和LED3。
从第一至第三发光二极管LED1、LED2和LED3发射的光(例如，蓝光Lb)可以在穿过颜色面板2的同时被转换为红光Lr、绿光Lg和蓝光Lb，或者可以穿过颜色面板2而不进行颜色转换。从其发射红光Lr的区可以与红色像素Pr相对应，从其发射绿光Lg的区可以与绿色像素Pg相对应，并且从其发射蓝光Lb的区可以与蓝色像素Pb相对应。
颜色面板2可以包括颜色转换-透射层和颜色层。颜色转换-透射层可以包括第一颜色转换部分40a、第二颜色转换部分40b和透射部分40c。颜色层可以包括第一滤色器30a、第二滤色器30b和第三滤色器30c。
颜色面板2的第一颜色区可以包括彼此重叠的第一颜色转换部分40a和第一滤色器30a。颜色面板2的第二颜色区可以包括彼此重叠的第二颜色转换部分40b和第二滤色器30b。颜色面板2的第三颜色区可以包括彼此重叠的透射部分40c和第三滤色器30c。
颜色面板2可以包括围绕第一至第三颜色区中的每一个(例如，在第一至第三颜色区中的每一个的外围周围)的光阻挡区。光阻挡区可以包括在第二基板20上的第一光阻挡层21。第一光阻挡层21可以包括在去除与红色像素Pr、绿色像素Pg和蓝色像素Pb相对应的部分的同时形成的多个孔。第一光阻挡层21可以包括布置在非像素区域NPA处(例如，中或上)的材料部分。材料部分可以包括可以吸收光的各种合适的材料。
光阻挡区可以包括与第一光阻挡层21重叠的第二光阻挡层22。第二光阻挡层22可以包括布置在非像素区域NPA处(例如，中或上)的材料部分。第二光阻挡层22可以包括可以吸收光的各种合适的材料。第二光阻挡层22可以包括与第一光阻挡层21的材料相同的材料，或者包括与第一光阻挡层21的材料不同的材料。第一光阻挡层21和/或第二光阻挡层22可以包括例如诸如氧化铬或氧化钼的不透明的无机绝缘材料或者例如诸如黑色树脂等的不透明的有机绝缘材料。
从发光面板1的第一发光二极管LED1发射的蓝光Lb可以穿过颜色面板2的第一颜色区。蓝光Lb可以在穿过颜色面板2的同时被转换并过滤为红光Lr。第一颜色区的第一颜色转换部分40a和第一滤色器30a可以与第一发光二极管LED1重叠。从第一发光二极管LED1发射的蓝光Lb可以被第一颜色转换部分40a转换，并且然后可以穿过第一滤色器30a。
第一颜色转换部分40a可以将入射到其的蓝光Lb转换为红光Lr。如图1C中所示，第一颜色转换部分40a可以包括第一光敏聚合物1151、第一量子点1152和第一散射颗粒1153。第一量子点1152和第一散射颗粒1153可以被分散在第一光敏聚合物1151中。
第一量子点1152可以被蓝光Lb激发以各向同性地发射红光Lr，红光Lr具有比蓝光Lb的波长大的波长。第一光敏聚合物1151可以包括具有合适的透光率的有机材料。第一散射颗粒1153可以通过散射未在第一量子点1152中被吸收的蓝光Lb以允许更多的第一量子点1152被激发，并且因此，可以提高颜色转换效率。第一散射颗粒1153可以包括例如氧化钛(TiO2)或金属颗粒。第一量子点1152可以包括II-VI族化合物、III-V族化合物、IV-VI族化合物、IV族元素、IV族化合物和它们的合适的组合中的一种。
被第一颜色转换部分40a转换的红光Lr可以在穿过第一滤色器30a的同时具有提高的颜色纯度。第一滤色器30a可以包括第一颜色(例如，红色)的颜料或染料。
从发光面板1的第二发光二极管LED2发射的蓝光Lb可以穿过颜色面板2的第二颜色区。蓝光Lb可以在穿过颜色面板2的同时被转换并过滤为绿光Lg。第二颜色区的第二颜色转换部分40b和第二滤色器30b可以与第二发光二极管LED2重叠。从第二发光二极管LED2发射的蓝光Lb可以被第二颜色转换部分40b转换，并且然后可以穿过第二滤色器30b。
第二颜色转换部分40b可以将入射到其的蓝光Lb转换为绿光Lg。第二颜色转换部分40b可以与第二滤色器30b重叠。如图1C中所示，第二颜色转换部分40b可以包括第二光敏聚合物1161、第二量子点1162和第二散射颗粒1163。第二量子点1162和第二散射颗粒1163可以被分散在第二光敏聚合物1161中。
第二量子点1162可以被蓝光Lb激发以各向同性地发射绿光Lg，绿光Lg具有比蓝光Lb的波长大的波长。第二光敏聚合物1161可以包括具有合适的透光率的有机材料。
第二散射颗粒1163可以通过散射未在第二量子点1162中被吸收的蓝光Lb以允许更多的第二量子点1162被激发，并且因此，可以提高颜色转换效率。第二散射颗粒1163可以包括例如氧化钛(TiO2)或金属颗粒。第二量子点1162可以包括II-VI族化合物、III-V族化合物、IV-VI族化合物、IV族元素、IV族化合物和它们的组合中的一种。
在实施例中，第一量子点1152可以包括与第二量子点1162的材料相同或基本上相同的材料。在这种情况下，第一量子点1152的尺寸可以大于第二量子点1162的尺寸。
被第二颜色转换部分40b转换的绿光Lg可以在穿过第二滤色器30b的同时具有提高的颜色纯度。第二滤色器30b可以包括第二颜色(例如，绿色)的颜料或染料。
从发光面板1的第三发光二极管LED3发射的蓝光Lb可以穿过颜色面板2的第三颜色区。第三颜色区的透射部分40c和第三滤色器30c可以与第三发光二极管LED3重叠。从第三发光二极管LED3发射的蓝光Lb可以穿过透射部分40c而不进行颜色转换(例如，没有被颜色转换)，并且然后可以通过第三滤色器30c被发射到外部。
透射部分40c可以透射入射到透射部分40c中的蓝光Lb而不进行颜色转换。如图1C中所示，透射部分40c可以包括其中分散有第三散射颗粒1173的第三光敏聚合物1171。第三光敏聚合物1171可以包括例如诸如硅树脂和/或环氧树脂等的具有合适的透光率的有机材料，并且可以包括与第一光敏聚合物1151和第二光敏聚合物1161的材料相同或基本上相同的材料。第三散射颗粒1173可以散射蓝光Lb，并且发射蓝光Lb。第三散射颗粒1173可以包括与第一散射颗粒1153和第二散射颗粒1163的材料相同或基本上相同的材料。
穿过透射部分40c的蓝光Lb可以在穿过第三滤色器30c的同时具有提高的颜色纯度。
第一至第三发光二极管LED1、LED2和LED3可以各自包括包含有机材料的有机发光二极管。在另一实施例中，第一至第三发光二极管LED1、LED2和LED3可以各自包括包含无机材料的无机发光二极管。无机发光二极管可以包括包含无机半导体类材料的PN结二极管。当正向电压被施加到PN结二极管时，空穴和电子被注入并且由空穴和电子的复合产生的能量被转化为光能，并且因此，可以发射合适的颜色(例如，预设或预定颜色)的光。无机发光二极管可以具有在几微米至几百微米或者几纳米至几百纳米的范围内的宽度。在实施例中，第一至第三发光二极管LED1、LED2和LED3可以包括量子点。如上所述，第一至第三发光二极管LED1、LED2和LED3的发射层可以包括有机材料、无机材料、量子点、有机材料和量子点或者无机材料和量子点。
具有上述结构的显示装置DV可以用于(例如，可以被实现为)移动电话、电视、广告牌、监视器、平板个人计算机和/或笔记本计算机等，但是本公开不限于此。
图2是根据实施例的电连接到包括在显示装置的发光面板中的发光二极管的像素电路的等效电路图。
参考图2，发光二极管LED可以连接到像素电路PC。例如，发光二极管LED的第一电极(例如，阳极)可以连接到像素电路PC，并且发光二极管LED的第二电极(例如，阴极)可以连接到被配置为提供公共电源电压ELVSS的公共电压线VSL。发光二极管LED可以发射具有与从像素电路PC供应到发光二极管LED的电流的量相对应的亮度的光。
图2中所示的发光二极管LED可以与图1B中所示的第一至第三发光二极管LED1、LED2和LED3中的一个相对应，并且图2的像素电路PC可以与上面图1B中所示的第一至第三像素电路PC1、PC2和PC3中的一个相对应。换句话说，图1B中所示的第一至第三像素电路PC1、PC2和PC3中的每一个可以具有与图2中所示的像素电路PC的等效电路结构相同或基本上相同的等效电路结构，使得图2中所示的发光二极管LED可以是第一至第三发光二极管LED1、LED2和LED3中的相应一个，但是本公开不限于此。
像素电路PC可以被配置为根据数据信号控制通过发光二极管LED从驱动电源电压ELVDD流到公共电源电压ELVSS的电流的量。像素电路PC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1、第二晶体管M2和第三晶体管M3中的每一个可以是包括包含氧化物半导体的半导体层的氧化物半导体薄膜晶体管或者包括包含多晶硅的半导体层的硅半导体薄膜晶体管。晶体管的第一电极可以是源电极和漏电极中的一个，并且晶体管的第二电极可以是源电极和漏电极中的另一个，这依赖于晶体管的种类。
第一晶体管M1可以是驱动晶体管。第一晶体管M1的第一电极可以连接到被配置为供应驱动电源电压ELVDD的驱动电压线VDL，并且第一晶体管M1的第二电极可以连接到发光二极管LED的第一电极。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以被配置为根据第一节点N1的电压控制从驱动电源电压ELVDD流到发光二极管LED的电流的量。
第二晶体管M2可以是开关晶体管。第二晶体管M2的第一电极可以连接到数据线DL，并且第二晶体管M2的第二电极可以连接到第一节点N1。第二晶体管M2的栅电极可以连接到扫描线SL。第二晶体管M2可以在扫描信号被供应到扫描线SL时被导通，并且可以将数据线DL电连接到第一节点N1。
第三晶体管M3可以是初始化晶体管和/或感测晶体管。第三晶体管M3的第一电极可以连接到第二节点N2，并且第三晶体管M3的第二电极可以连接到感测线ISL。第三晶体管M3的栅电极可以连接到控制线CL。
第三晶体管M3可以在控制信号被供应到控制线CL时被导通，并且可以将感测线ISL电连接到第二节点N2。在实施例中，第三晶体管M3可以根据通过控制线CL传送的控制信号而被导通，并且可以将发光二极管LED的第一电极初始化为来自感测线ISL的初始化电压。在实施例中，第三晶体管M3可以在控制信号通过控制线CL被供应时被导通，并且可以感测发光二极管LED的特性信息。第三晶体管M3可以具有初始化晶体管的功能和感测晶体管的功能两者，或者可以具有这些功能当中的一种。
在实施例中，第三晶体管M3的初始化操作和感测操作可以彼此单独地被执行，或者可以彼此并发地(例如，同时)被执行。在下文中，为了便于描述，更详细地描述第三晶体管M3具有初始化晶体管的功能和感测晶体管的功能两者的情况，但是本公开不限于此。
存储电容器Cst可以连接在第一节点N1与第二节点N2之间。作为示例，存储电容器Cst的第一电容器电极可以(例如，经由第一节点N1)连接到第一晶体管M1的栅电极，并且存储电容器Cst的第二电容器电极可以(例如，经由第二节点N2)连接到发光二极管LED的第一电极。
尽管图2示出了第一晶体管M1、第二晶体管M2和第三晶体管M3是N沟道金属氧化物半导体(NMOS)晶体管，但是本公开不限于此。作为示例，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以是P沟道金属氧化物半导体(PMOS)晶体管。另外，尽管图2示出了像素电路PC包括三个晶体管，但是本公开不限于此。像素电路PC可以包括四个或更多个晶体管。
图3是根据实施例的像素电路的一部分的平面图。图3示出了底导电层BCL、上导电层UCL和中间层MIL。图4是沿着图3的线III-III'截取的像素电路的截面图。
参考图3，底导电层BCL可以与位于其上的上导电层UCL交叉。作为示例，底导电层BCL可以在y方向上延伸，并且上导电层UCL可以在与y方向交叉的x方向上延伸。底导电层BCL和上导电层UCL可以包括(例如，可以是)上面参考图2描述的各种布线。底导电层BCL和上导电层UCL可以各自包括导电材料。底导电层BCL和上导电层UCL可以各自包括钼(Mo)、铜(Cu)和钛(Ti)等中的至少一种，并且可以具有包括上述材料中的一种或多种的单层结构或多层结构。
中间层MIL可以与底导电层BCL和上导电层UCL交叉的交叉区(例如，相交区)重叠。中间层MIL可以完全覆盖底导电层BCL与上导电层UCL交叉并重叠的重叠区。
中间层MIL的面积可以大于重叠区的面积。中间层MIL可以被提供为具有在x方向上的第一宽度Ws1以及在y方向上的第二宽度Ws2的图案。换句话说，中间层MIL在平面图中可以具有隔离的形状。中间层MIL的第一宽度Ws1可以大于底导电层BCL在x方向上的宽度Wb。中间层MIL的第二宽度Ws2可以大于上导电层UCL在y方向上的宽度Wu。中间层MIL可以覆盖底导电层BCL的边缘与上导电层UCL的边缘交叉的部分。中间层MIL的边缘可以与底导电层BCL的边缘和/或上导电层UCL的边缘间隔开大约2μm至大约3μm。尽管图3示出了中间层MIL具有四边形形状，但是本公开不限于此，并且中间层MIL可以具有例如诸如具有被倒圆的边缘和/或拐角的四边形、除四边形之外的多边形、圆形和/或椭圆形等的各种合适的形状。
参考图4，底导电层BCL可以布置在第一基板10上，并且上导电层UCL可以布置在底导电层BCL之上。中间层MIL可以布置在底导电层BCL与上导电层UCL之间。
中间层MIL可以布置在底导电层BCL之上，其中第一绝缘层11在中间层MIL与底导电层BCL之间。第二绝缘层12可以布置在中间层MIL上。中间层MIL可以布置在上导电层UCL下方，其中第二绝缘层12在中间层MIL与上导电层UCL之间。
第一绝缘层11和第二绝缘层12可以各自包括例如诸如氮化硅、氧化硅和/或氮氧化硅的无机绝缘材料。另外，第一绝缘层11和第二绝缘层12可以包括例如诸如通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物和/或乙烯醇类聚合物的有机绝缘材料。第一绝缘层11和第二绝缘层12可以具有包括上述材料中的一种或多种的单层结构或多层结构。
中间层MIL可以包括与第一绝缘层11和第二绝缘层12的材料不同的材料。在实施例中，中间层MIL可以包括导电材料。中间层MIL可以包括钼(Mo)、铜(Cu)和钛(Ti)等中的至少一种，并且可以具有包括上述材料中的一种或多种的单层结构或多层结构。在另一实施例中，中间层MIL可以包括半导体材料。中间层MIL可以包括氧化物类半导体材料或硅类半导体材料(例如，非晶硅和/或多晶硅)。
中间层MIL可以防止或基本上防止底导电层BCL和上导电层UCL被短路。当中间层MIL不被提供时，在布置在底导电层BCL与上导电层UCL之间的绝缘层中出现裂纹或形成异物的情况下，底导电层BCL和上导电层UCL可能被短路。根据一个或多个实施例，因为中间层MIL可以形成在底导电层BCL与上导电层UCL之间，所以即使在第一绝缘层11或第二绝缘层12中可能出现裂纹，也可以防止或基本上防止底导电层BCL和上导电层UCL被短路。
另外，中间层MIL可以充当用于防止或基本上防止被施加到底导电层BCL的恒定电压或信号与被施加到上导电层UCL的恒定电压或信号之间的耦合的屏蔽层。
图5是根据实施例的发光面板的像素电路的平面图，图6A是图5的区IV的放大平面图，并且图6B是图5的区V的放大平面图。图7是布置在图5的像素电路之上的发光二极管的平面图。图7示出了发光二极管是有机发光二极管的实施例，但是本公开不限于此。
参考图5，扫描线SL和控制线CL可以在x方向上延伸，并且第一至第三数据线DL1、DL2和DL3中的每一条可以在与x方向交叉的y方向上延伸。另外，感测线ISL、第一驱动电压线VDLa和第一公共电压线VSLa可以各自在y方向上延伸，并且第二驱动电压线VDLb和第二公共电压线VSLb可以各自在x方向上延伸。
彼此相邻的两条第一公共电压线VSLa可以彼此间隔开。第一至第三数据线DL1、DL2和DL3、感测线ISL以及第一驱动电压线VDLa可以布置在彼此相邻的两条第一公共电压线VSLa之间。彼此相邻的感测线ISL和第一驱动电压线VDLa可以与两条第一公共电压线VSLa中的一条相邻。彼此相邻的第一至第三数据线DL1、DL2和DL3可以与两条第一公共电压线VSLa中的另一条相邻。作为示例，感测线ISL和第一驱动电压线VDLa可以布置在下面更详细地描述的第一至第三存储电容器Cst1、Cst2和Cst3的一侧(例如，左侧)处(例如，中或上)。第一至第三数据线DL1、DL2和DL3可以布置在第一至第三存储电容器Cst1、Cst2和Cst3的另一侧(例如，右侧)处(例如，中或上)。通过这种结构，可以更有效地利用发光面板的空间。
第二驱动电压线VDLb和第二公共电压线VSLb可以在x方向上延伸以与第一公共电压线VSLa和第一驱动电压线VDLa交叉。第二驱动电压线VDLb和第二公共电压线VSLb可以彼此间隔开，其中第一至第三存储电容器Cst1、Cst2和Cst3在第二驱动电压线VDLb与第二公共电压线VSLb之间。
第二驱动电压线VDLb可以与扫描线SL相邻，并且第二公共电压线VSLb可以与控制线CL相邻。第二驱动电压线VDLb可以通过接触孔CT21连接到第一驱动电压线VDLa。第二公共电压线VSLb可以通过接触孔CT22连接到第一公共电压线VSLa。
发光面板可以包括其中图5中所示的结构在x方向和y方向上被重复的结构。相应地，被提供到发光面板的多条第一驱动电压线VDLa和多条第二驱动电压线VDLb在平面图中可以构成网状结构。同样地，多条第一公共电压线VSLa和多条第二公共电压线VSLb在平面图中可以构成网状结构。
第一公共电压线VSLa可以与第一子公共电压线s-VSL和第二子公共电压线s'-VSL重叠。第一公共电压线VSLa可以电连接到第一子公共电压线s-VSL和第二子公共电压线s'-VSL。作为示例，第一公共电压线VSLa可以通过接触孔CT23连接到第一子公共电压线s-VSL，并且第一公共电压线VSLa可以通过接触孔CT24连接到第二子公共电压线s'-VSL。第一子公共电压线s-VSL和第二子公共电压线s'-VSL可以布置在彼此不同的层处(例如，中或上)。
第一子公共电压线s-VSL和第二子公共电压线s'-VSL可以布置在扫描线SL与控制线CL之间，并且可以具有比扫描线SL与控制线CL之间的(例如，在y方向上的)间隔距离小的长度。第一子公共电压线s-VSL和第二子公共电压线s'-VSL可以被形成以减小第一公共电压线VSLa的自电阻，并且可以与晶体管的栅电极和/或扫描线SL布置在同一层处(例如，中或上)。
晶体管和存储电容器在平面图中可以布置在由彼此相邻的第一公共电压线VSLa、第二驱动电压线VDLb和第二公共电压线VSLb围绕(例如，围绕在其外围周围)的近似四边形的空间中。晶体管和存储电容器可以各自电连接到相应的发光二极管。例如，图7示出了第一至第三有机发光二极管OLED1、OLED2和OLED3的第一电极211、212和213分别电连接到相应的像素电路。
第一有机发光二极管OLED1的第一电极211可以电连接到第一像素电路PC1。如图5中所示，第一像素电路PC1可以包括第一驱动晶体管M11、第一开关晶体管M12、第一感测晶体管M13和第一存储电容器Cst1。
第二有机发光二极管OLED2的第一电极212可以电连接到第二像素电路PC2。第二像素电路PC2可以包括第二驱动晶体管M21、第二开关晶体管M22、第二感测晶体管M23和第二存储电容器Cst2。
第三有机发光二极管OLED3的第一电极213可以电连接到第三像素电路PC3。第三像素电路PC3可以包括第三驱动晶体管M31、第三开关晶体管M32、第三感测晶体管M33和第三存储电容器Cst3。
第一至第三存储电容器Cst1、Cst2和Cst3可以沿着y方向布置。第一存储电容器Cst1可以相对地离控制线CL最近，第三存储电容器Cst3可以相对地离扫描线SL最近，并且第二存储电容器Cst2可以布置在第一存储电容器Cst1与第三存储电容器Cst3之间。
第一驱动晶体管M11可以包括第一驱动半导体层A11和第一驱动栅电极G11。第一驱动半导体层A11可以包括氧化物半导体或硅类半导体。第一驱动半导体层A11可以包括第一低电阻区B11和第二低电阻区C11。第一沟道区可以布置在第一低电阻区B11与第二低电阻区C11之间。第一低电阻区B11和第二低电阻区C11可以是具有比第一沟道区的电阻低的电阻的区，并且可以通过杂质掺杂工艺或导电工艺形成。第一驱动栅电极G11可以与第一驱动半导体层A11的第一沟道区重叠。第一低电阻区B11和第二低电阻区C11中的一个可以与源区相对应，并且第一低电阻区B11和第二低电阻区C11中的另一个可以与漏区相对应。
第一驱动半导体层A11的第一低电阻区B11和第二低电阻区C11中的一个可以连接到第一存储电容器Cst1，并且第一低电阻区B11和第二低电阻区C11中的另一个可以连接到第一驱动电压线VDLa。作为示例，第一低电阻区B11可以通过第一接触孔CT1连接到第一存储电容器Cst1的第二电容器电极CE2的一部分(例如，第二电容器电极CE2的第二子电极CE2t)。第二低电阻区C11可以通过第二接触孔CT2连接到第一连接器NM1，并且第一连接器NM1可以通过第三接触孔CT3连接到第一驱动电压线VDLa。换句话说，第二低电阻区C11可以通过第一连接器NM1电连接到第一驱动电压线VDLa。
第一开关晶体管M12可以包括第一开关半导体层A12和第一开关栅电极G12。第一开关半导体层A12可以包括氧化物半导体或硅类半导体。第一开关半导体层A12可以包括第一低电阻区B12和第二低电阻区C12。第二沟道区可以布置在第一低电阻区B12与第二低电阻区C12之间。第一开关栅电极G12可以与第一开关半导体层A12的第二沟道区重叠。第一开关栅电极G12可以与扫描线SL的一部分(例如诸如在与扫描线SL交叉的方向(例如，y方向)上延伸的分支(例如，也被称为第一分支SL-B)的一部分)相对应。
扫描线SL可以包括第一至第三开关晶体管M12、M22和M32的栅电极。作为示例，扫描线SL可以包括在y方向上延伸的第一分支SL-B。第一分支SL-B的多个部分可以与第一至第三开关晶体管M12、M22和M32的栅电极相对应。第一分支SL-B可以在一组第一至第三存储电容器Cst1、Cst2和Cst3与一组第一至第三数据线DL1、DL2和DL3之间延伸。
第一开关半导体层A12的第一低电阻区B12和第二低电阻区C12中的一个可以电连接到第一数据线DL1，并且第一低电阻区B12和第二低电阻区C12中的另一个可以电连接到第一存储电容器Cst1。作为示例，第一低电阻区B12可以通过第四接触孔CT4连接到第二连接器NM2，并且第二连接器NM2可以通过第五接触孔CT5连接到第一存储电容器Cst1的第一电容器电极CE1。相应地，第一低电阻区B12可以由第二连接器NM2电连接到第一存储电容器Cst1的第一电容器电极CE1。第二低电阻区C12可以通过第六接触孔CT6连接到第三连接器NM3，并且第三连接器NM3可以通过第七接触孔CT7连接到第一数据线DL1。第二低电阻区C12可以由第三连接器NM3连接到第一数据线DL1。
第一感测晶体管M13可以包括第一感测半导体层A13和第一感测栅电极G13。第一感测半导体层A13可以包括氧化物半导体或硅类半导体。第一感测半导体层A13可以包括第一低电阻区B13和第二低电阻区C13。第三沟道区可以布置在第一低电阻区B13与第二低电阻区C13之间。第一感测栅电极G13可以与第一感测半导体层A13的第三沟道区重叠。
控制线CL可以包括第一至第三感测晶体管M13、M23和M33的栅电极。作为示例，控制线CL可以包括在y方向上延伸的分支(例如，也被称为第二分支CL-B)。第二分支CL-B的多个部分可以与第一至第三感测晶体管M13、M23和M33的栅电极相对应。第二分支CL-B可以在第一驱动电压线VDLa与感测线ISL之间延伸。
第一感测半导体层A13的第一低电阻区B13和第二低电阻区C13中的一个可以电连接到感测线ISL，并且第一低电阻区B13和第二低电阻区C13中的另一个可以电连接到第一存储电容器Cst1。作为示例，第一低电阻区B13可以通过第八接触孔CT8连接到辅助感测线a-ISL，并且辅助感测线a-ISL可以通过第九接触孔CT9连接到感测线ISL。相应地，第一低电阻区B13可以通过辅助感测线a-ISL电连接到感测线ISL。辅助感测线a-ISL可以在与感测线ISL重叠的同时在感测线ISL的延伸方向(例如，y方向)上延伸。在平面图中，辅助感测线a-ISL可以布置在扫描线SL与控制线CL之间，并且可以具有比扫描线SL与控制线CL之间的(例如，在y方向上的)间隔距离小的长度。第二低电阻区C13可以通过第十接触孔CT10电连接到第一存储电容器Cst1的第二电容器电极CE2的一部分(例如诸如第二电容器电极CE2的第二子电极CE2t)。
第一存储电容器Cst1可以包括至少两个电极。在实施例中，第一存储电容器Cst1可以包括第一电容器电极CE1和第二电容器电极CE2。
第一电容器电极CE1可以与第一驱动栅电极G11形成为一体。换句话说，第一电容器电极CE1的一部分可以包括第一驱动栅电极G11。第一电容器电极CE1可以包括形成在其中的开口，并且第一接触孔CT1可以布置在开口中。
第二电容器电极CE2可以包括第一子电极CE2b和第二子电极CE2t。第一子电极CE2b可以在第一电容器电极CE1之下，并且第二子电极CE2t可以在第一电容器电极CE1上。第一子电极CE2b可以通过第十一接触孔CT11连接到第二子电极CE2t。
第二驱动晶体管M21和第三驱动晶体管M31的结构和材料可以与上面描述的第一驱动晶体管M11的结构和材料相同或基本上相同。除了第二开关晶体管M22和第三开关晶体管M32可以分别连接到第二数据线DL2和第三数据线DL3之外，第二开关晶体管M22和第三开关晶体管M32可以与上面描述的第一开关晶体管M12相同或基本上相同。第二感测晶体管M23和第三感测晶体管M33的结构和材料可以与上面描述的第一感测晶体管M13的结构和材料相同或基本上相同。第二存储电容器Cst2和第三存储电容器Cst3的结构可以与上面描述的第一存储电容器Cst1的结构相同或基本上相同。相应地，可以不重复其冗余描述。
参考图6A和图6B，中间层MIL可以布置在第一公共电压线VSLa与第二驱动电压线VDLb交叉的区处(例如，中或上)和/或第一驱动电压线VDLa与第二公共电压线VSLb交叉的区处(例如，中或上)。中间层MIL可以包括第一中间层MIL1(例如，参见图6A)和第二中间层MIL2(例如，参见图6B)。
第一中间层MIL1可以布置在第一公共电压线VSLa与第二驱动电压线VDLb交叉的区处(例如，中或上)。第一公共电压线VSLa可以布置在第一中间层MIL1下方，并且可以在y方向上延伸。绝缘层可以布置在第一公共电压线VSLa与第一中间层MIL1之间。第一公共电压线VSLa可以是上面参考图3描述的底导电层BCL。
第二驱动电压线VDLb可以布置在第一中间层MIL1之上，并且可以在x方向上延伸。第二驱动电压线VDLb可以通过接触孔CT21连接到第一驱动电压线VDLa，并且第一驱动电压线VDLa可以在y方向上延伸。绝缘层可以布置在第二驱动电压线VDLb与第一中间层MIL1之间。第二驱动电压线VDLb可以是上面参考图3描述的上导电层UCL。
第一中间层MIL1可以完全覆盖第一公共电压线VSLa与第二驱动电压线VDLb交叉并重叠的重叠区。第一中间层MIL1的面积可以大于重叠区的面积。
因为布置了第一中间层MIL1，所以即使可能有在第一公共电压线VSLa与第二驱动电压线VDLb交叉的区中出现的颗粒或裂纹，也可以防止或基本上防止第一公共电压线VSLa和第二驱动电压线VDLb被短路。另外，因为第一中间层MIL1可以在提供彼此不同的电压或信号的第一公共电压线VSLa与第二驱动电压线VDLb之间进行屏蔽，所以可以将稳定的电压和/或信号提供到发光面板。
第二中间层MIL2可以布置在第一驱动电压线VDLa与第二公共电压线VSLb交叉的区处(例如，中或上)。第一驱动电压线VDLa可以布置在第二中间层MIL2下方，并且可以在y方向上延伸。绝缘层可以布置在第一驱动电压线VDLa与第二中间层MIL2之间。第一驱动电压线VDLa可以是上面参考图3描述的底导电层BCL。
第二公共电压线VSLb可以布置在第二中间层MIL2之上，并且可以在x方向上延伸。第二公共电压线VSLb可以通过接触孔CT22连接到第一公共电压线VSLa，并且第一公共电压线VSLa可以在y方向上延伸。绝缘层可以布置在第二公共电压线VSLb与第二中间层MIL2之间。第二公共电压线VSLb可以是上面参考图3描述的上导电层UCL。
第二中间层MIL2可以完全覆盖第一驱动电压线VDLa与第二公共电压线VSLb交叉并重叠的重叠区。第二中间层MIL2的面积可以大于重叠区的面积。
因为布置了第二中间层MIL2，所以即使可能有在第一驱动电压线VDLa与第二公共电压线VSLb交叉的区中出现的颗粒或裂纹，也可以防止或基本上防止第一驱动电压线VDLa和第二公共电压线VSLb被短路。另外，因为第二中间层MIL2可以在提供彼此不同的电压或信号的第一驱动电压线VDLa与第二公共电压线VSLb之间进行屏蔽，所以可以将稳定的电压和/或信号提供到发光面板。
如图7中所示，第一有机发光二极管OLED1可以通过第一通孔VH1电连接到第一像素电路PC1。作为示例，第一有机发光二极管OLED1的第一电极211可以通过第一通孔VH1连接到第一存储电容器Cst1的第二子电极CE2t(例如，参见图5)。
如图7中所示，第二有机发光二极管OLED2可以通过第二通孔VH2电连接到第二像素电路PC2。作为示例，第二有机发光二极管OLED2的第一电极212可以通过第二通孔VH2连接到第二存储电容器Cst2的第二子电极。
如图7中所示，第三有机发光二极管OLED3可以通过第三通孔VH3电连接到第三像素电路PC3。作为示例，第三有机发光二极管OLED3的第一电极213可以通过第三通孔VH3连接到第三存储电容器Cst3的第二子电极。
图8示出了沿着图6A的线VIa-VIa'、图6B的线VIb-VIb'和图7的线VII-VII'截取的发光面板的一部分的截面图。
第一基板10可以包括玻璃或树脂材料。玻璃可以包括包含SiO2作为主要成分的透明玻璃。树脂材料可以包括包含聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三醋酸纤维素和/或醋酸丙酸纤维素等的聚合物树脂。在第一基板10包括聚合物树脂的情况下，第一基板10可以是柔性的、可卷曲的和/或可弯折的。
感测线ISL、第一公共电压线VSLa和第一驱动电压线VDLa可以布置在第一基板10上。感测线ISL、第一公共电压线VSLa和第一驱动电压线VDLa可以包括例如诸如钼(Mo)、铜(Cu)和/或钛(Ti)的金属。感测线ISL、第一公共电压线VSLa和第一驱动电压线VDLa可以直接布置在第一基板10上，并且可以直接接触第一基板10。然而，本公开不限于此，并且绝缘层可以布置在第一基板10与感测线ISL、第一公共电压线VSLa和第一驱动电压线VDLa之间。
缓冲层101可以布置在感测线ISL、第一公共电压线VSLa和第一驱动电压线VDLa上。半导体层可以布置在缓冲层101上。例如，为了便于说明，图8示出了第一感测晶体管M13的第一感测半导体层A13可以布置在缓冲层101上。然而，本公开不限于此，并且上面描述的其它晶体管的半导体层中的全部可以布置在缓冲层101上。
缓冲层101可以防止或基本上防止杂质渗透到半导体层。缓冲层101可以包括例如诸如氮化硅、氧化硅和/或氮氧化硅的无机绝缘材料。
栅绝缘层103形成在半导体层上。例如，如图8中所示，栅绝缘层103可以布置在第一感测半导体层A13上。栅绝缘层103可以包括例如诸如氮化硅、氧化硅和/或氮氧化硅的无机绝缘材料，或者可以包括有机绝缘材料。栅绝缘层103可以具有包括上述材料中的一种或多种的单层结构或多层结构。栅绝缘层103可以沿着布置在其上的导电层的形状被图案化。作为示例，栅绝缘层103可以被图案化为与布置在其上的第一感测栅电极G13的形状相同或基本上相同的形状。相应地，栅绝缘层103的侧表面可以与第一感测栅电极G13的侧表面相对应(例如，可以与第一感测栅电极G13的侧表面相会)。
栅电极可以与与其相对应的半导体层的沟道区重叠。例如，如图8中所示，第一感测栅电极G13可以与第一感测半导体层A13的沟道区重叠，其中栅绝缘层103在第一感测栅电极G13与第一感测半导体层A13的沟道区之间。第一感测半导体层A13可以包括沟道区、第一低电阻区B13和第二低电阻区C13。沟道区可以与第一感测栅电极G13重叠，并且第一低电阻区B13和第二低电阻区C13可以分别位于沟道区的两个相反侧处(例如，中或上)。第一感测栅电极G13可以包括钼(Mo)、铜(Cu)和钛(Ti)等中的至少一种，并且可以具有包括上述材料中的一种或多种的单层结构或多层结构。
层间绝缘层105可以形成在栅电极上。例如，如图8中所示，层间绝缘层105可以形成在第一感测栅电极G13上。层间绝缘层105可以包括例如诸如氮化硅、氧化硅和/或氮氧化硅的无机绝缘材料，或者可以包括有机绝缘材料。
辅助感测线a-ISL可以布置在层间绝缘层105上，并且可以通过穿过(例如，穿透)层间绝缘层105的第九接触孔CT9电连接到感测线ISL。因为辅助感测线a-ISL在具有合适的长度(例如，预设或预定长度)的同时电连接到感测线ISL，所以可以防止或减少由于感测线ISL的电阻而引起的局部电压降。辅助感测线a-ISL的一部分可以通过穿过(例如，穿透)层间绝缘层105的接触孔电连接到感测半导体层。例如，如图8中所示，辅助感测线a-ISL可以通过第八接触孔CT8连接到第一感测半导体层A13的第一低电阻区B13。第一感测半导体层A13的第二低电阻区C13可以通过第十接触孔CT10电连接到第二电容器电极CE2(例如，第二子电极CE2t)。第二子电极CE2t可以布置在层间绝缘层105上。
辅助感测线a-ISL和第二子电极CE2t可以包括钼(Mo)、铜(Cu)和钛(Ti)等中的至少一种，并且可以具有包括上述材料中的一种或多种的单层结构或多层结构。
第一存储电容器Cst1的第一电容器电极CE1可以包括与栅电极的材料相同或基本上相同的材料，并且与栅电极布置在同一层处(例如，中或上)。换句话说，第一电容器电极CE1可以布置在栅绝缘层103上。
第一存储电容器Cst1的第二电容器电极CE2可以包括第一子电极CE2b和第二子电极CE2t。第一子电极CE2b可以在第一电容器电极CE1之下(例如，下面)，并且第二子电极CE2t可以在第一电容器电极CE1上(例如，上方)。第一子电极CE2b可以通过第十一接触孔CT11连接到第二子电极CE2t。缓冲层101和栅绝缘层103可以布置在第一子电极CE2b与第一电容器电极CE1之间。层间绝缘层105可以布置在第一电容器电极CE1与第二子电极CE2t之间。第一电容器电极CE1、第一子电极CE2b和第二子电极CE2t可以至少部分地彼此重叠。
无机保护层106可以布置在辅助感测线a-ISL和第二子电极CE2t上。无机保护层106可以布置为保护层间绝缘层105上的导电层，或者换句话说，无机保护层106可以布置为保护辅助感测线a-ISL和第二子电极CE2t等。无机保护层106可以包括例如诸如氮化硅、氧化硅和/或氮氧化硅的无机绝缘材料。
通孔绝缘层107可以布置在无机保护层106上。通孔绝缘层107可以包括有机绝缘材料。作为示例，通孔绝缘层107可以包括诸如聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或者它们的合适的混合物。
发光二极管的第一电极可以布置在通孔绝缘层107上。例如，图8示出了第一有机发光二极管OLED1的第一电极211可以布置在通孔绝缘层107上。
堤层109布置在第一电极211上。堤层109可以包括暴露第一电极211的一部分的开口。发射层221和第二电极231可以布置为通过堤层109的开口与第一电极211重叠。第一电极211可以包括例如诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)的透明导电氧化物。在另一实施例中，第一电极211可以包括包含镁(Mg)、银(Ag)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或者它们的合适的化合物的反射层。在另一实施例中，第一电极211可以进一步包括在反射层上/之下的包含ITO、IZO、ZnO或In2O3的层。在实施例中，第一电极211可以具有一个接一个堆叠的ITO层/Ag层/ITO层的三层结构。尽管图8示出了第一有机发光二极管OLED1的第一电极211，但是第二有机发光二极管OLED2的第一电极212以及第三有机发光二极管OLED3的第一电极213可以包括与第一有机发光二极管OLED1的第一电极211的材料相同或基本上相同的材料，并且与第一有机发光二极管OLED1的第一电极211布置在同一层处(例如，中或上)。
发射层221可以包括用于发射蓝光的聚合物有机材料或低分子量有机材料。发射层221可以完全覆盖第一基板10。作为示例，发射层221可以形成为一体以完全覆盖上面参考图7描述的第一至第三有机发光二极管OLED1、OLED2和OLED3。第二电极231也可以完全覆盖第一基板10。
第二电极231可以是半透射电极或透射电极。第二电极231可以是包括包含镁(Mg)、银(Ag)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或者它们的合适的化合物的超薄膜金属的半透射电极。第二电极231可以包括例如诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)的透明导电氧化物。
在本实施例中，第二驱动电压线VDLb和/或第二公共电压线VSLb可以布置在层间绝缘层105上。第二驱动电压线VDLb和/或第二公共电压线VSLb可以包括与存储电容器的第二电容器电极的材料相同或基本上相同的材料，并且可以与存储电容器的第二电容器电极布置在同一层处(例如，中或上)。例如，如图8中所示，第二驱动电压线VDLb和/或第二公共电压线VSLb可以与第一存储电容器Cst1的第二子电极CE2t布置在同一层处(例如，中或上)。
第一中间层MIL1和/或第二中间层MIL2可以布置在栅绝缘层103上。第一中间层MIL1和/或第二中间层MIL2可以与栅电极布置在同一层处(例如，中或上)，并且可以包括与栅电极的材料相同或基本上相同的材料。例如，如图8中所示，第一中间层MIL1和/或第二中间层MIL2可以与第一感测栅电极G13布置在同一层处(例如，中或上)。布置在第一中间层MIL1和/或第二中间层MIL2之下的栅绝缘层103可以沿着第一中间层MIL1和/或第二中间层MIL2的形状被图案化。
缓冲层101和栅绝缘层103可以布置在第一公共电压线VSLa与第一中间层MIL1之间。层间绝缘层105可以布置在第一中间层MIL1与第二驱动电压线VDLb之间。第一中间层MIL1的宽度可以大于第二驱动电压线VDLb的宽度。
类似地，缓冲层101和栅绝缘层103可以布置在第一驱动电压线VDLa与第二中间层MIL2之间。层间绝缘层105可以布置在第二中间层MIL2与第二公共电压线VSLb之间。第二中间层MIL2的宽度可以大于第二公共电压线VSLb的宽度。
图9是根据实施例的发光面板的一部分的截面图。在图9中，相同的附图标记用来表示与上面参考图8描述的元件和构件相同或基本上相同的元件和构件，并且因此，可以不重复其冗余描述。
参考图9，第一中间层MIL1可以布置在第一公共电压线VSLa与第二驱动电压线VDLb之间。第二中间层MIL2可以布置在第一驱动电压线VDLa与第二公共电压线VSLb之间。
第一公共电压线VSLa和第一驱动电压线VDLa可以布置在第一基板10与缓冲层101之间。第二驱动电压线VDLb和/或第二公共电压线VSLb可以布置在层间绝缘层105上。第二驱动电压线VDLb和/或第二公共电压线VSLb可以与存储电容器的一个电极布置在同一层处(例如，中或上)，并且可以包括与存储电容器的该一个电极的材料相同或基本上相同的材料。
在本实施例中，第一中间层MIL1和/或第二中间层MIL2可以布置在缓冲层101上。第一中间层MIL1和/或第二中间层MIL2可以与半导体层布置在同一层处(例如，中或上)，并且可以包括与半导体层的材料相同或基本上相同的材料。第一中间层MIL1和/或第二中间层MIL2可以包括氧化物半导体或硅类半导体。例如，如图9中所示，第一中间层MIL1和/或第二中间层MIL2可以与第一感测半导体层A13布置在同一层处(例如，中或上)。
缓冲层101可以布置在第一公共电压线VSLa与第一中间层MIL1之间。层间绝缘层105可以布置在第一中间层MIL1与第二驱动电压线VDLb之间。第一中间层MIL1的宽度可以大于第二驱动电压线VDLb的宽度。
类似地，缓冲层101可以布置在第一驱动电压线VDLa与第二中间层MIL2之间。层间绝缘层105可以布置在第二中间层MIL2与第二公共电压线VSLb之间。第二中间层MIL2的宽度可以大于第二公共电压线VSLb的宽度。
图10是根据实施例的发光面板的一部分的截面图。在图10中，相同的附图标记用来表示与上面参考图8描述的元件和构件相同或基本上相同的元件和构件，并且因此，可以不重复其冗余描述。
参考图10，第一中间层MIL1可以布置在第一公共电压线VSLa与第二驱动电压线VDLb之间。第二中间层MIL2可以布置在第一驱动电压线VDLa与第二公共电压线VSLb之间。
第一公共电压线VSLa和第一驱动电压线VDLa可以布置在第一基板10与缓冲层101之间。第二驱动电压线VDLb和/或第二公共电压线VSLb可以布置在通孔绝缘层107上。第二驱动电压线VDLb和/或第二公共电压线VSLb可以与第一有机发光二极管OLED1的第一电极211布置在同一层处(例如，中或上)，并且可以包括与第一有机发光二极管OLED1的第一电极211的材料相同或基本上相同的材料。
在本实施例中，第一中间层MIL1和/或第二中间层MIL2可以布置在层间绝缘层105上。第一中间层MIL1和/或第二中间层MIL2可以与存储电容器的第二电容器电极布置在同一层处(例如，中或上)，并且可以包括与存储电容器的第二电容器电极的材料相同或基本上相同的材料。第一中间层MIL1和/或第二中间层MIL2可以包括例如诸如钼(Mo)、铜(Cu)和/或钛(Ti)的金属。例如，如图10中所示，第一中间层MIL1和/或第二中间层MIL2可以与第一存储电容器Cst1的第二子电极CE2t布置在同一层处(例如，中或上)。
缓冲层101和层间绝缘层105可以布置在第一公共电压线VSLa与第一中间层MIL1之间。无机保护层106和通孔绝缘层107可以布置在第一中间层MIL1与第二驱动电压线VDLb之间。第一中间层MIL1的宽度可以大于第二驱动电压线VDLb的宽度。
类似地，缓冲层101和层间绝缘层105可以布置在第一驱动电压线VDLa与第二中间层MIL2之间。无机保护层106和通孔绝缘层107可以布置在第二中间层MIL2与第二公共电压线VSLb之间。第二中间层MIL2的宽度可以大于第二公共电压线VSLb的宽度。
图11是根据实施例的发光面板的一部分的截面图。在图11中，相同的附图标记用来表示与上面参考图8描述的元件和构件相同或基本上相同的元件和构件，并且因此，可以不重复其冗余描述。
参考图11，第一中间层MIL1可以布置在第一公共电压线VSLa与第二驱动电压线VDLb之间。第二中间层MIL2可以布置在第一驱动电压线VDLa与第二公共电压线VSLb之间。
在本实施例中，第一公共电压线VSLa和第一驱动电压线VDLa可以布置在栅绝缘层103上。第一公共电压线VSLa和第一驱动电压线VDLa可以包括与栅电极的材料相同或基本上相同的材料，并且可以与栅电极布置在同一层处(例如，中或上)。例如，如图11中所示，第一公共电压线VSLa和第一驱动电压线VDLa可以与第一感测晶体管M13的第一感测栅电极G13布置在同一层处(例如，中或上)。
第二驱动电压线VDLb和/或第二公共电压线VSLb可以布置在通孔绝缘层107上。第二驱动电压线VDLb和/或第二公共电压线VSLb可以包括与第一有机发光二极管OLED1的第一电极211的材料相同或基本上相同的材料，并且与第一有机发光二极管OLED1的第一电极211布置在同一层处(例如，中或上)。
在本实施例中，第一中间层MIL1和/或第二中间层MIL2可以布置在层间绝缘层105上。第一中间层MIL1和/或第二中间层MIL2可以包括与存储电容器的第二电容器电极的材料相同或基本上相同的材料，并且可以与存储电容器的第二电容器电极布置在同一层处(例如，中或上)。第一中间层MIL1和/或第二中间层MIL2可以包括例如诸如钼(Mo)、铜(Cu)和/或钛(Ti)的金属。例如，如图11中所示，第一中间层MIL1和/或第二中间层MIL2可以与第一存储电容器Cst1的第二子电极CE2t布置在同一层处(例如，中或上)。
层间绝缘层105可以布置在第一公共电压线VSLa与第一中间层MIL1之间。无机保护层106和通孔绝缘层107可以布置在第一中间层MIL1与第二驱动电压线VDLb之间。第一中间层MIL1的宽度可以大于第二驱动电压线VDLb的宽度。
类似地，层间绝缘层105可以布置在第一驱动电压线VDLa与第二中间层MIL2之间。无机保护层106和通孔绝缘层107可以布置在第二中间层MIL2与第二公共电压线VSLb之间。第二中间层MIL2的宽度可以大于第二公共电压线VSLb的宽度。
图12是根据实施例的发光面板的一部分的截面图。在图12中，相同的附图标记用来表示与上面参考图8描述的元件和构件相同或基本上相同的元件和构件，并且因此，可以不重复其冗余描述。
参考图12，第一中间层MIL1可以布置在第一公共电压线VSLa与第二驱动电压线VDLb之间。第二中间层MIL2可以布置在第一驱动电压线VDLa与第二公共电压线VSLb之间。
在本实施例中，第一公共电压线VSLa和第一驱动电压线VDLa可以布置在第一基板10与缓冲层101之间。第二驱动电压线VDLb和/或第二公共电压线VSLb可以布置在通孔绝缘层107上。第二驱动电压线VDLb和/或第二公共电压线VSLb可以包括与第一有机发光二极管OLED1的第一电极211的材料相同或基本上相同的材料，并且可以与第一有机发光二极管OLED1的第一电极211布置在同一层处(例如，中或上)。
在本实施例中，第一中间层MIL1和/或第二中间层MIL2可以布置在缓冲层101上。第一中间层MIL1和/或第二中间层MIL2可以包括与半导体层的材料相同或基本上相同的材料，并且可以与半导体层布置在同一层处(例如，中或上)。第一中间层MIL1和/或第二中间层MIL2可以包括氧化物半导体或硅类半导体。例如，如图12中所示，第一中间层MIL1和/或第二中间层MIL2可以与第一感测半导体层A13布置在同一层处(例如，中或上)。
缓冲层101可以布置在第一公共电压线VSLa与第一中间层MIL1之间。层间绝缘层105、无机保护层106和通孔绝缘层107可以布置在第一中间层MIL1与第二驱动电压线VDLb之间。第一中间层MIL1的宽度可以大于第二驱动电压线VDLb的宽度。
类似地，缓冲层101可以布置在第一驱动电压线VDLa与第二中间层MIL2之间。层间绝缘层105、无机保护层106和通孔绝缘层107可以布置在第二中间层MIL2与第二公共电压线VSLb之间。第二中间层MIL2的宽度可以大于第二公共电压线VSLb的宽度。
图13是根据实施例的发光面板的一部分的截面图。在图13中，相同的附图标记用来表示与上面参考图8描述的元件和构件相同或基本上相同的元件和构件，并且因此，可以不重复其冗余描述。
参考图13，第一中间层MIL1可以布置在第一公共电压线VSLa与第二驱动电压线VDLb之间。第二中间层MIL2可以布置在第一驱动电压线VDLa与第二公共电压线VSLb之间。
在本实施例中，第一公共电压线VSLa和第一驱动电压线VDLa可以布置在第一基板10与缓冲层101之间。第二驱动电压线VDLb和/或第二公共电压线VSLb可以布置在通孔绝缘层107上。第二驱动电压线VDLb和/或第二公共电压线VSLb可以包括与第一有机发光二极管OLED1的第一电极211的材料相同或基本上相同的材料，并且可以与第一有机发光二极管OLED1的第一电极211布置在同一层处(例如，中或上)。
在本实施例中，第一中间层MIL1和/或第二中间层MIL2可以布置在栅绝缘层103上。第一中间层MIL1和/或第二中间层MIL2可以包括与栅电极的材料相同或基本上相同的材料，并且可以与栅电极布置在同一层处(例如，中或上)。例如，如图13中所示，第一中间层MIL1和/或第二中间层MIL2可以与第一感测栅电极G13布置在同一层处(例如，中或上)。
缓冲层101和栅绝缘层103可以布置在第一公共电压线VSLa与第一中间层MIL1之间。缓冲层101可以被沉积在第一基板10的整个表面上，并且栅绝缘层103可以被图案化为与第一中间层MIL1的形状相同或基本上相同的形状。层间绝缘层105、无机保护层106和通孔绝缘层107可以布置在第一中间层MIL1与第二驱动电压线VDLb之间。第一中间层MIL1的宽度可以大于第二驱动电压线VDLb的宽度。
类似地，缓冲层101和栅绝缘层103可以布置在第一驱动电压线VDLa与第二中间层MIL2之间。缓冲层101可以被沉积在第一基板10的整个表面上，并且栅绝缘层103可以被图案化为与第二中间层MIL2的形状相同或基本上相同的形状。层间绝缘层105、无机保护层106和通孔绝缘层107可以布置在第二中间层MIL2与第二公共电压线VSLb之间。第二中间层MIL2的宽度可以大于第二公共电压线VSLb的宽度。
尽管图8至图13示出了第一中间层MIL1和第二中间层MIL2彼此布置在同一层处(例如，中或上)，但是本公开不限于此。例如，第一中间层MIL1和第二中间层MIL2可以包括彼此不同的材料，和/或可以布置在彼此不同的层处(例如，中或上)。作为示例，第一中间层MIL1可以包括与栅电极的材料相同或基本上相同的材料，并且可以布置在栅绝缘层103上(例如，参见图8)。第二中间层MIL2可以包括与半导体层的材料相同或基本上相同的材料，并且可以布置在缓冲层101上(例如，参见图9)。类似地，图8至图13中所示的与线VIa-VIa'相对应的区和与线VIb-VIb'相对应的区的布置可以彼此不同地组合。
图14是根据实施例的发光面板的一部分的平面图。图15是沿着图14的线VIII-VIII'截取的发光面板的截面图。在图14和图15中，相同的附图标记用来表示与上面参考图5和图8描述的元件和构件相同的元件和构件，并且因此，可以不重复其冗余描述。
参考图14和图15，中间层MIL可以进一步布置在感测线ISL与第二驱动电压线VDLb交叉的区处(例如，中或上)。换句话说，中间层MIL可以包括第一中间层MIL1和第三中间层MIL3。第一中间层MIL1可以布置在第一公共电压线VSLa与第二驱动电压线VDLb交叉的区处(例如，中或上)。
第三中间层MIL3可以布置在感测线ISL与第二驱动电压线VDLb交叉的区处(例如，中或上)。感测线ISL可以布置在第三中间层MIL3下方，并且可以在y方向上延伸。绝缘层可以布置在感测线ISL与第三中间层MIL3之间。例如，缓冲层101和栅绝缘层103可以布置在感测线ISL与第三中间层MIL3之间。感测线ISL可以是上面参考图3描述的底导电层BCL。
第二驱动电压线VDLb可以布置在第一中间层MIL1之上，并且可以在x方向上延伸。第二驱动电压线VDLb可以通过接触孔CT21连接到第一驱动电压线VDLa，并且第一驱动电压线VDLa可以在y方向上延伸。绝缘层可以布置在第二驱动电压线VDLb与第三中间层MIL3之间。作为示例，层间绝缘层105可以布置在第二驱动电压线VDLb与第三中间层MIL3之间。第二驱动电压线VDLb可以是上面参考图3描述的上导电层UCL。
第三中间层MIL3可以完全覆盖感测线ISL与第二驱动电压线VDLb交叉并重叠的重叠区。第三中间层MIL3的面积可以大于重叠区的面积。
因为布置了第三中间层MIL3，所以即使可能有在感测线ISL与第二驱动电压线VDLb交叉的区中出现的颗粒或裂纹，也可以防止或基本上防止感测线ISL和第二驱动电压线VDLb被短路。
第一中间层MIL1和第三中间层MIL3可以彼此布置在同一层处(例如，中或上)，并且可以彼此间隔开。作为示例，第一中间层MIL1和第三中间层MIL3可以布置在栅绝缘层103上。因为第一中间层MIL1与第三中间层MIL3间隔开，所以即使在无机绝缘层中可能出现裂纹，也可不在第一中间层MIL1与第三中间层MIL3之间形成电流路径，并且因此，可以有效地防止或减少相邻布线之间的短路。
中间层MIL可以另外布置于在x方向上延伸的布线与在y方向上延伸的其它布线之间。作为示例，中间层MIL可以布置在扫描线SL与数据线DL交叉的区处(例如，中或上)和/或感测线ISL与第二公共电压线VSLb交叉的区处(例如，中或上)等。然而，本公开不限于此，并且可以进行各种修改。
如上所述，根据本公开的各种实施例，中间层可以布置在彼此交叉的各种布线之间，并且因此，可以防止或基本上防止布线之间的短路和耦合。然而，本公开的精神和范围不限于这样的方面和特征。
尽管已经描述了一些实施例，但是本领域技术人员将容易理解，在不脱离本公开的精神和范围的情况下，可以对实施例进行各种修改。将理解，除非另外描述，否则每一个实施例内的特征或方面的描述通常应被认为可用于其它实施例中的其它类似特征或方面。因此，对于本领域普通技术人员将显而易见的是，除非另外特别指出，否则结合具体实施例描述的特征、特性和/或元件可以单独地使用，或者可以与结合其它实施例描述的特征、特性和/或元件结合使用。因此，应理解，前述内容是对各种示例实施例的说明并且不应被解释为限于在本文中公开的特定实施例，并且对所公开的实施例以及其它示例实施例的各种修改旨在被包括在如所附权利要求及其等同所限定的本公开的精神和范围内。

Claims (10)

1.一种显示装置，包括：
第一驱动电压线，在基板上、在第一方向上延伸；
第一公共电压线，在所述基板上、在所述第一方向上延伸；
第二驱动电压线，在与所述第一方向交叉的第二方向上延伸，并且通过接触孔连接到所述第一驱动电压线；以及
第一中间层，在所述第一公共电压线与所述第二驱动电压线之间的相交区处，
其中，所述第一中间层位于所述第一公共电压线与所述第二驱动电压线之间。
2.根据权利要求1所述的显示装置，其中，所述第一中间层具有隔离的形状，并且所述第一中间层的面积大于在所述相交区中所述第一公共电压线与所述第二驱动电压线重叠的重叠区的面积。
3.根据权利要求1所述的显示装置，进一步包括：
第二公共电压线，在所述第二方向上延伸，并且通过接触孔连接到所述第一公共电压线；以及
第二中间层，在所述第一驱动电压线与所述第二公共电压线之间的相交区处，
其中，所述第二中间层位于所述第一驱动电压线与所述第二公共电压线之间。
4.根据权利要求1所述的显示装置，进一步包括：
驱动晶体管，连接到所述第一驱动电压线；以及
存储电容器，连接到所述驱动晶体管；
其中，所述第一公共电压线位于所述基板与所述驱动晶体管的半导体层之间，所述第一中间层与所述驱动晶体管的栅电极位于同一层处，并且所述第二驱动电压线与所述存储电容器的一个电极位于同一层处。
5.根据权利要求1所述的显示装置，进一步包括：
驱动晶体管，连接到所述第一驱动电压线；以及
存储电容器，连接到所述驱动晶体管；
其中，所述第一公共电压线位于所述基板与所述驱动晶体管的半导体层之间，所述第一中间层与所述驱动晶体管的所述半导体层位于同一层处，并且所述第二驱动电压线与所述存储电容器的一个电极位于同一层处。
6.根据权利要求1所述的显示装置，进一步包括：
驱动晶体管，连接到所述第一驱动电压线；
存储电容器，连接到所述驱动晶体管；以及
发光二极管，连接到所述驱动晶体管和所述存储电容器；
其中，所述第一公共电压线位于所述基板与所述驱动晶体管的半导体层之间，所述第一中间层与所述存储电容器的一个电极位于同一层处，并且所述第二驱动电压线与所述发光二极管的一个电极位于同一层处。
7.根据权利要求1所述的显示装置，进一步包括：
驱动晶体管，连接到所述第一驱动电压线；
存储电容器，连接到所述驱动晶体管；以及
发光二极管，连接到所述驱动晶体管和所述存储电容器；
其中，所述第一公共电压线与所述驱动晶体管的栅电极位于同一层处，所述第一中间层与所述存储电容器的一个电极位于同一层处，并且所述第二驱动电压线与所述发光二极管的一个电极位于同一层处。
8.根据权利要求1所述的显示装置，进一步包括：
驱动晶体管，连接到所述第一驱动电压线；以及
发光二极管，连接到所述驱动晶体管；
其中，所述第一公共电压线位于所述基板与所述驱动晶体管的半导体层之间，所述第一中间层与所述驱动晶体管的所述半导体层位于同一层处，并且所述第二驱动电压线与所述发光二极管的一个电极位于同一层处。
9.根据权利要求1所述的显示装置，进一步包括：
驱动晶体管，连接到所述第一驱动电压线；以及
发光二极管，连接到所述驱动晶体管；
其中，所述第一公共电压线位于所述基板与所述驱动晶体管的半导体层之间，所述第一中间层与所述驱动晶体管的栅电极位于同一层处，并且所述第二驱动电压线与所述发光二极管的一个电极位于同一层处。
10.根据权利要求1至9中任一项所述的显示装置，进一步包括：
感测线，在所述第一公共电压线的一侧、在所述第一方向上延伸；以及
第三中间层，位于所述感测线与所述第二驱动电压线之间的相交区处，
其中，所述第三中间层位于所述感测线与所述第二驱动电压线之间，并且
其中，所述第一中间层与所述第三中间层间隔开。
CN202222032688.4U 2021-08-31 2022-08-03 显示装置 Active CN218274604U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210115699A KR20230033251A (ko) 2021-08-31 2021-08-31 표시 장치
KR10-2021-0115699 2021-08-31

Publications (1)

Publication Number Publication Date
CN218274604U true CN218274604U (zh) 2023-01-10

Family

ID=84765193

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210926993.XA Pending CN115734671A (zh) 2021-08-31 2022-08-03 显示装置
CN202222032688.4U Active CN218274604U (zh) 2021-08-31 2022-08-03 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210926993.XA Pending CN115734671A (zh) 2021-08-31 2022-08-03 显示装置

Country Status (3)

Country Link
US (1) US20230069761A1 (zh)
KR (1) KR20230033251A (zh)
CN (2) CN115734671A (zh)

Also Published As

Publication number Publication date
US20230069761A1 (en) 2023-03-02
CN115734671A (zh) 2023-03-03
KR20230033251A (ko) 2023-03-08

Similar Documents

Publication Publication Date Title
JP7324072B2 (ja) 表示装置
US11871618B2 (en) Display device having multiple transistors
EP3660828A1 (en) Display panel
CN111596785B (zh) 显示装置和触摸传感器
CN112635520A (zh) 显示装置
US11631729B2 (en) Display device
CN111668260A (zh) 显示面板
KR20210105458A (ko) 표시 장치
US20230048918A1 (en) Display substrate and display apparatus
US11948516B2 (en) Display device
CN114203769A (zh) 显示设备及制造该显示设备的方法
US20230131822A1 (en) Display apparatus
KR20210105462A (ko) 표시 장치
CN218274604U (zh) 显示装置
KR20210070462A (ko) 표시장치
CN217086574U (zh) 显示设备
CN217387164U (zh) 显示装置
KR20210107189A (ko) 표시 장치
US11893940B2 (en) Display device
US20240164140A1 (en) Display device
US20230232676A1 (en) Display apparatus
US20220246710A1 (en) Light emitting display device
US20230157069A1 (en) Light emitting display device
US20240074242A1 (en) Display apparatus
US20240023378A1 (en) Display device

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant