CN217387164U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN217387164U
CN217387164U CN202220781410.4U CN202220781410U CN217387164U CN 217387164 U CN217387164 U CN 217387164U CN 202220781410 U CN202220781410 U CN 202220781410U CN 217387164 U CN217387164 U CN 217387164U
Authority
CN
China
Prior art keywords
sensing
electrode
line
light emitting
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220781410.4U
Other languages
English (en)
Inventor
金赫
崔良和
黄定桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN217387164U publication Critical patent/CN217387164U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了显示装置。显示装置包括：第一衬底；在第一方向上延伸的扫描线；在第二方向上延伸的数据线；在第二方向上延伸的感测线；电连接到扫描线和数据线的开关晶体管；电连接到开关晶体管的驱动晶体管；电连接到驱动晶体管并且电连接到感测线的感测晶体管；位于第一衬底与感测晶体管的感测半导体层之间的第一绝缘层；以及包括第一电极、发射层和第二电极的发光二极管，其中，感测线位于第一绝缘层下方并且与发光二极管的第一电极重叠。

Description

显示装置
相关申请的交叉引用
本申请要求于2021年5月3日提交的韩国专利申请第10-2021-0057484号的优先权和权益，该韩国专利申请出于所有目的通过引用特此并入，如同在本文中全面阐述一样。
技术领域
本实用新型的实施方式总体上涉及显示装置。
背景技术
随着可视化地表达各种电信号信息的显示器领域的快速发展，已经推出了具有诸如轻量化、薄型和具有低功耗的优良特性的各种显示装置。
显示装置可包括液晶显示装置或者发光显示装置，液晶显示装置使用来自背光单元的光而不自发地发光，发光显示装置包括发光的显示元件。发光显示装置可包括包含发射层的显示元件。
在此背景技术部分中公开的上述信息仅用于理解本实用新型构思的背景，并且因此，其可能包含不构成现有技术的信息。
实用新型内容
根据本实用新型的说明性实现方式构造的设备能够防止显示设备的感测线与相邻电极(例如，发光二极管的第一电极)之间的寄生电容的产生，从而提高显示设备的可操作性。
一个或多个实施方式包括显示装置，并且更具体地，包括关于发光显示装置的结构。
本实用新型构思的额外的特征将在下面的描述中阐述，并且部分地将通过该描述而显而易见，或者可通过实践本实用新型构思而习得。
根据一个或多个实施方式，显示装置包括第一衬底、扫描线、数据线、感测线、开关晶体管、驱动晶体管、感测晶体管、第一绝缘层和发光二极管，扫描线在第一衬底上面在第一方向上延伸，数据线在与第一方向交叉的第二方向上延伸，感测线在第二方向上延伸，开关晶体管电连接到扫描线和数据线，驱动晶体管电连接到开关晶体管，感测晶体管电连接到驱动晶体管并且电连接到感测线，第一绝缘层排列在第一衬底与感测晶体管的感测半导体层之间，发光二极管包括第一电极、发射层和第二电极，其中，感测线排列在第一绝缘层下方并且与发光二极管的第一电极重叠。
显示装置还可包括通孔绝缘层，通孔绝缘层设置在开关晶体管、驱动晶体管和感测晶体管上，其中，第一电极可设置在通孔绝缘层上，发射层可设置在第一电极上，并且第二电极可设置在发射层上，并且其中，感测晶体管的感测半导体层可与发光二极管的第一电极重叠。
显示装置还可包括与感测线重叠并且排列在与感测晶体管的感测栅电极的层相同的层中的辅助感测线。
辅助感测线可与发光二极管的第一电极重叠。
辅助感测线可包括与感测栅电极的材料相同的材料。
显示装置还可包括排列在辅助感测线上并且将辅助感测线电连接到感测晶体管的感测半导体层的连接器。
显示装置还可包括将感测半导体层的一部分电连接到感测线的连接器。
显示装置还可包括位于感测半导体层上的第二绝缘层以及位于第二绝缘层上的第三绝缘层，其中，感测晶体管可包括排列在第二绝缘层上的感测栅电极，并且连接器可排列在第三绝缘层上。
显示装置还可包括导电部，导电部排列在感测线上，与感测线的一部分重叠并且连接到感测线。
导电部可排列在第三绝缘层上并且可不与发光二极管的第一电极重叠。
导电部的第一方向上的宽度可小于导电部的第二方向上的长度。
显示装置还可包括在第二方向上延伸的公共电压线以及排列在公共电压线上并且电连接到公共电压线的辅助公共电压线。
辅助公共电压线可包括与公共电压线重叠的主要部分以及从主要部分延伸并且与感测线和发光二极管的第一电极重叠的延伸部分。
根据一个或多个实施方式，显示装置包括发光面板和颜色面板，发光面板包括多个发光二极管，颜色面板排列在发光面板上并且配置成转换或透射从多个发光二极管发射的光，其中，发光面板还包括第一衬底、扫描线、数据线、感测线、开关晶体管、驱动晶体管、感测晶体管和第一绝缘层，扫描线在第一衬底上面在第一方向上延伸，数据线在与第一方向交叉的第二方向上延伸，感测线在第二方向上延伸，开关晶体管电连接到扫描线和数据线，驱动晶体管电连接到开关晶体管，感测晶体管电连接到驱动晶体管并且电连接到感测线，第一绝缘层排列在第一衬底与感测晶体管的感测半导体层之间，其中，感测线与多个发光二极管中的一个的第一电极重叠并且排列在第一绝缘层下。
显示装置还可包括与感测线重叠并且排列在与感测晶体管的感测栅电极的层相同的层中的辅助感测线。
辅助感测线可与第一电极重叠并且包括与感测栅电极的材料相同的材料。
显示装置还可包括将感测半导体层的一部分电连接到感测线的连接器。
显示装置还可包括位于感测半导体层上的第二绝缘层以及位于第二绝缘层上的第三绝缘层，其中，感测晶体管可包括排列在第二绝缘层上的感测栅电极，并且连接器可排列在第三绝缘层上。
显示装置还可包括导电部，导电部排列在感测线上，与感测线的一部分重叠并且连接到感测线。
导电部可排列在第三绝缘层上并且可不与第一电极重叠。
显示装置还可包括在第二方向上延伸的公共电压线以及排列在公共电压线上并且电连接到公共电压线的辅助公共电压线，其中，辅助公共电压线的一部分(参见图18，a-VSLe)可与感测线和第一电极重叠。
应理解，前面的一般描述和下面的详细描述这两者是说明性的和解释性的，并且旨在提供对所要求保护的本实用新型的进一步解释。
附图说明
附图被包括以提供对本实用新型的进一步理解并且被并入并构成本说明书的一部分，附图示出了本实用新型的说明性实施方式并且与描述一同用于解释本实用新型构思。
图1A是根据依据本实用新型的原理构造的实施方式的显示装置的透视图。
图1B是根据实施方式的沿图1A中的线II-II'截取的图1A的显示装置的剖面图。
图1C是图1B的颜色转换-透射层的各个部分的视图。
图2是包括在根据实施方式的显示装置的发光面板中的发光二极管和电连接到发光二极管的像素电路的等效电路图。
图3是根据实施方式的发光面板的像素电路的平面图。
图4是排列在图3的像素电路上的发光二极管的平面图。
图5是沿图4的线V-V'截取的发光二极管的剖面图。
图6是根据另一实施方式的发光面板的像素电路的平面图。
图7是排列在图6的像素电路上的发光二极管的平面图。
图8是沿图7的线VIII-VIII'截取的发光二极管的剖面图。
图9是沿图7的线IX-IX'截取的剖面图。
图10是根据另一实施方式的发光面板的像素电路的平面图。
图11是排列在图10的像素电路上的发光二极管的平面图。
图12是沿图11的线XII-XII'截取的发光二极管的一部分的剖面图。
图13是根据另一实施方式的发光面板的像素电路的平面图。
图14是排列在图13的像素电路上的发光二极管的平面图。
图15是沿图14的线XV-XV'截取的发光二极管的剖面图。
图16是沿图14的线XVI-XVI'截取的发光二极管的一部分的剖面图。
图17是根据另一实施方式的发光面板的像素电路的平面图。
图18是排列在图17的像素电路上的发光二极管的平面图。
图19是沿图18的线XIX-XIX'截取的发光二极管的剖面图。
具体实施方式
在下面的描述中，为了解释的目的，阐述了许多具体细节以提供对本实用新型的各种实施方式或实现方式的透彻理解。如本文中所使用的，“实施方式”和“实现方式”为可互换的词，它们是采用本文中所公开的一种或多种本实用新型构思的设备或方法的非限制性实例。然而，显而易见的是，各种实施方式可在没有这些具体细节或者具有一个或多个等同布置的情况下进行实践。在其它实例中，公知的结构和设备以框图形式示出以避免不必要地使各种实施方式隐晦。另外，各种实施方式可为不同的，但不必是排他的。例如，在不背离本实用新型构思的情况下，实施方式的特定形状、配置和特性可在另一实施方式中使用或实现。
除非另有说明，否则所示出的实施方式将被理解为提供在实践中可实现本实用新型构思的一些方式的不同细节的说明性特征。因此，除非另有说明，否则各种实施方式的特征、部件、模块、层、膜、面板、区和/或方面等(在下文中单独或统称为“元件”)可在不背离本实用新型构思的情况下以其它方式组合、分离、互换和/或重新排列。
交叉影线和/或阴影在附图中的使用通常被提供以阐明相邻元件之间的边界。由此，除非说明，否则无论交叉影线或阴影存在与否都不传达或表明对特定材料、材料性能、尺寸、比例、所示出元件之间的共性和/或元件的任何其它特性、属性、性能等的任何偏好或要求。另外，在附图中，出于清楚和/或描述性目的，元件的尺寸和相对尺寸可被夸大。当实施方式可不同地实现时，可与所描述的顺序不同地执行具体工艺顺序。例如，两个连续描述的工艺可实质上同时进行或者以与所描述的顺序相反的顺序进行。而且，相似的附图标记表示相似的元件。
当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，该元件或层可直接在另一元件或层上、直接连接到或直接联接到另一元件或层，或者可存在有居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，则不存在居间元件或层。为此，术语“连接”可是指具有或不具有居间元件的物理、电气和/或流体连接。此外，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可在更广泛的意义上被解释。例如，x轴、y轴和z轴可彼此垂直，或者可表示彼此不垂直的不同方向。为了这种公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z构成的组中的至少一个”可被解释为仅X、仅Y、仅Z、或X、Y和Z中的两个或更多个的任意组合，诸如以XYZ、XYY、YZ和ZZ为例。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。
虽然术语“第一”、“第二”等可在本文中用于描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可被称为第二元件。
空间相对术语，诸如“下面(beneath)”、“下方(below)”、“下(under)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”、“上面(over)”、“更高(higher)”、“侧(side)”(例如，如在“侧壁(sidewall)中”)等，可在本文中出于描述性目的而使用，并且从而描述如附图中所示的一个元件与另一个(多个)元件的关系。除了附图中描绘的取向以外，空间相对术语还旨在涵盖装置在使用、操作和/或制造中的不同取向。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件将随后被取向为在其它元件或特征“上方”。因此，术语“下方”能够涵盖上方和下方的取向这两者。此外，装置可以其它方式取向(例如，旋转90度或在其它取向)，并且由此，相应地解释本文中使用的空间相对描述词。
本文中所使用的用语是出于描述特定实施方式的目的，而不旨在限制。除非上下文另有明确说明，否则如本文所使用的单数形式“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式。此外，术语“包括(comprise)”、“包括有(comprising)”、“包含(include)”和/或“包含有(including)”当在本说明书中使用时指示所陈述的特征、整数、步骤、操作、元件、部件和/或其组的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。还注意，如本文所使用的，术语“实质上(substantially)”、“约(about)”以及其它相似术语用作近似的术语而不是程度的术语，并且由此，用于解释会被本领域普通技术人员认识到的测量值、计算值和/或提供值的固有偏差。
在本文中参照作为理想化实施方式和/或中间结构的示意性图示的剖面图示和/或分解图示来对各种实施方式进行描述。由此，由例如制造技术和/或公差导致的图示的形状的变化将被预期。因此，本文中所公开的实施方式不应必须被解释为限于特定所示的区的形状，而是将包括由例如制造导致的形状上的偏差。通过这种方式，附图中所示的区本质上可为示意性的，并且这些区的形状可不反映设备的区的实际形状，并且由此不必须旨在进行限制。
除非另有限定，否则本文中所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。术语，诸如在常用词典中限定的那些术语，应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且除非在本文中明确地如此限定，否则不应在理想化或过于刻板的意义上来解释。
图1A是根据依据本实用新型的原理构造的实施方式的显示装置DV的透视图，图1B是根据实施方式的沿图1A中的线II-II'截取的图1A的显示装置DV的剖面图，并且图1C是图1B的颜色转换-透射层的各个部分的视图。
参照图1A，显示装置DV可包括显示区域DA和位于显示区域DA外部的非显示区域NDA。显示装置DV可通过在x-y平面上二维排列的多个像素的阵列来显示图像。
每个像素为可发射预设颜色的光的区。显示装置DV可通过使用从像素发射的各种光来显示图像。作为实例，每个像素可发射红色光、绿色光或蓝色光。
非显示区域NDA为不显示图像的区并且可完全围绕显示区域DA。驱动器或主电源线可排列在非显示区域NDA中，驱动器或主电源线用于将电信号或电源提供到像素。焊盘可包括在非显示区域NDA中，焊盘为可电连接有电子元件或印刷电路板的区。
如图1A中所示，显示区域DA可具有包括四边形的多边形形状。作为实例，显示区域DA可具有其水平长度大于其垂直长度的矩形形状，具有其水平长度小于其垂直长度的矩形形状，或者具有正方形形状。替代性地，显示区域DA可具有各种形状，诸如椭圆形形状或圆形形状。
在实施方式中，显示装置DV可包括在厚度方向(例如，z方向)上堆叠的发光面板1和颜色面板2。参照图1B，发光面板1可包括第一像素电路PC1、第二像素电路PC2和第三像素电路PC3以及分别连接到第一像素电路PC1、第二像素电路PC2和第三像素电路PC3的第一发光二极管LED1、第二发光二极管LED2和第三发光二极管LED3，第一像素电路PC1、第二像素电路PC2和第三像素电路PC3位于第一衬底10上。
从第一发光二极管LED1、第二发光二极管LED2和第三发光二极管LED3发射的光束(例如，蓝色光Lb)可在穿过颜色面板2的同时转换为红色光Lr或绿色光Lg，或者作为蓝色光Lb穿过。从其发射红色光Lr的区可对应于红色像素Pr，从其发射绿色光Lg的区可对应于绿色像素Pg，并且从其发射蓝色光Lb的区可对应于蓝色像素Pb。
颜色面板2可包括颜色转换-透射层和颜色层，颜色转换-透射层包括第一颜色转换器40a、第二颜色转换器40b和透射部40c，并且颜色层包括第一滤色器30a、第二滤色器30b和第三滤色器30c。
颜色面板2的第一颜色区可包括与第一滤色器30a重叠的第一颜色转换器40a，颜色面板2的第二颜色区可包括与第二滤色器30b重叠的第二颜色转换器40b，并且颜色面板2的第三颜色区可包括与第三滤色器30c重叠的透射部40c。
颜色面板2可包括排列成围绕第一颜色区至第三颜色区中的每个的阻光区。阻光区可包括位于第二衬底20上的第一阻光层21。第一阻光层21可包括作为其与红色像素Pr、绿色像素Pg和蓝色像素Pb对应的部分被去除的结果而形成的多个孔。第一阻光层21可包括排列在非像素区域NPA中的材料部。材料部可包括可吸收光的各种材料。
阻光区可包括位于第一阻光层21上的第二阻光层22。第二阻光层22也可包括排列在非像素区域NPA中的材料部。第二阻光层22的材料部可包括可吸收光的各种材料。第二阻光层22可包括与第一阻光层21的材料相同或不同的材料。第一阻光层21和/或第二阻光层22可包括诸如氧化铬或氧化钼的不透明无机绝缘材料，或者包括诸如黑色树脂的不透明有机绝缘材料。
从发光面板1的第一发光二极管LED1发射的蓝色光Lb可穿过第一颜色区。蓝色光Lb可在穿过颜色面板2的同时转换并过滤成红色光Lr。第一颜色区的第一颜色转换器40a和第一滤色器30a与第一发光二极管LED1重叠。从第一发光二极管LED1发射的蓝色光Lb可在第一颜色转换器40a处被转换，并且然后可穿过第一滤色器30a。第一颜色转换器40a可将入射到其中的蓝色光Lb转换为红色光Lr。如图1C中所示，第一颜色转换器40a可包括第一光敏聚合物1151以及分散在第一光敏聚合物1151中的第一量子点1152和第一散射颗粒1153。
第一量子点1152可被蓝色光Lb激发并且可各向同性地发射具有比蓝色光Lb的波长更长的波长的红色光Lr。第一光敏聚合物1151可包括具有透光特性的有机材料。第一散射颗粒1153散射未吸收在第一量子点1152中的蓝色光Lb，并且允许更多的第一量子点1152被激发，从而增加颜色转换效率。例如，第一散射颗粒1153可包括诸如TiO2的金属氧化物或包括金属的颗粒。第一量子点1152可为II族-VI族化合物、II族-V族化合物、IV族-VI族化合物、IV族元素、IV族化合物和它们的组合中的一种。
由第一颜色转换器40a转换的红色光Lr可在穿过第一滤色器30a的同时提高其色纯度。第一滤色器30a可包括第一颜色(例如，红色)的颜料或染料。
从发光面板1的第二发光二极管LED2发射的蓝色光Lb可穿过颜色面板2的第二颜色区。蓝色光Lb可在穿过颜色面板2的同时转换并过滤成绿色光Lg。第二颜色区的第二颜色转换器40b和第二滤色器30b可与第二发光二极管LED2重叠。从第二发光二极管LED2发射的蓝色光Lb可在第二颜色转换器40b处被转换，并且然后可穿过第二滤色器30b。
第二颜色转换器40b可将入射到其中的蓝色光Lb转换为绿色光Lg。第二颜色转换器40b可与第二滤色器30b重叠。如图1C中所示，第二颜色转换器40b可包括第二光敏聚合物1161以及分散在第二光敏聚合物1161中的第二量子点1162和第二散射颗粒1163。
第二量子点1162可被蓝色光Lb激发并且可各向同性地发射具有比蓝色光Lb的波长更长的波长的绿色光Lg。第二光敏聚合物1161可包括具有透光特性的有机材料。
第二散射颗粒1163散射未吸收在第二量子点1162中的蓝色光Lb，并且允许更多的第二量子点1162被激发，从而增加颜色转换效率。例如，第二散射颗粒1163可包括诸如TiO2的金属氧化物或包括金属的颗粒。第二量子点1162可为II族-VI族化合物、II族-V族化合物、IV族-VI族化合物、IV族元素、IV族化合物和它们的组合中的一种。
在实施方式中，第一量子点1152和第二量子点1162可包括相同的材料。在这种情况下，第一量子点1152的大小可大于第二量子点1162的大小。
由第二颜色转换器40b转换的绿色光Lg可在穿过第二滤色器30b的同时提高其色纯度。第二滤色器30b可包括第二颜色(例如，绿色)的颜料或染料。
从发光面板1的第三发光二极管LED3发射的蓝色光Lb可穿过颜色面板2的第三颜色区。第三颜色区的透射部40c和第三滤色器30c可与第三发光二极管LED3重叠。从第三发光二极管LED3发射的蓝色光Lb可在没有颜色转换的情况下穿过透射部40c并且通过第三滤色器30c发射到外部。
透射部40c可在没有颜色转换的情况下对入射到透射部40c的蓝色光Lb进行透射。如图1C中所示，透射部40c可包括分散有第三散射颗粒1173的第三光敏聚合物1171。第三光敏聚合物1171可包括具有透光特性的有机材料，例如，硅树脂、环氧树脂等，并且可包括与第一光敏聚合物1151的材料和第二光敏聚合物1161的材料相同的材料。第三散射颗粒1173可散射并发射蓝色光Lb并且包括与第一散射颗粒1153的材料和第二散射颗粒1163的材料相同的材料。例如，第三散射颗粒1173可包括诸如TiO2的金属氧化物或包括金属的颗粒。
穿过透射部40c的蓝色光Lb可在穿过第三滤色器30c的同时提高其色纯度。
第一发光二极管LED1、第二发光二极管LED2和第三发光二极管LED3可包括包含有机材料的有机发光二极管。在另一实施方式中，第一发光二极管LED1、第二发光二极管LED2和第三发光二极管LED3可包括包含无机材料的无机发光二极管。无机发光二极管可包括包含无机半导体基材料的PN结二极管。当向PN结二极管施加正向电压时，空穴和电子被注入，由于空穴和电子的复合而产生的能量被转换为光能，并且可发射预设颜色的光。无机发光二极管可具有几微米到几百微米的宽度或几纳米到几百纳米的宽度。在实施方式中，发光二极管可为包括量子点的发光二极管。如上所述，发光二极管的发射层可包括有机材料、无机材料、量子点、有机材料和量子点、或者无机材料和量子点。
显示装置DV可包括移动电话、电视机、广告牌、监视器、平板个人计算机(PC)和笔记本计算机。
图2是包括在根据实施方式的显示装置的发光面板中的发光二极管LED和电连接到发光二极管LED的像素电路PC的等效电路图。
参照图2，发光二极管LED的第一电极(例如，阳极)可连接到像素电路PC，并且发光二极管LED的第二电极(例如，阴极)可连接到提供公共电源电压ELVSS的公共电压线VSL。发光二极管LED可以与从像素电路PC供给的电流量对应的亮度发射光。
图2的发光二极管LED可对应于图1B中所示的第一发光二极管LED1、第二发光二极管LED2和第三发光二极管LED3中的每个，并且图2的像素电路PC可对应于上面在图1B中所示的第一像素电路PC1、第二像素电路PC2和第三像素电路PC3中的每个。
像素电路PC可根据数据信号来控制从驱动电源电压ELVDD通过发光二极管LED向公共电源电压ELVSS流动的电流量。像素电路PC可包括驱动晶体管M1、开关晶体管M2、感测晶体管M3和存储电容器Cst。
驱动晶体管M1、开关晶体管M2和感测晶体管M3中的每个可为包括包含氧化物半导体的半导体层的氧化物半导体薄膜晶体管或者包括包含多晶硅的半导体层的硅半导体薄膜晶体管。取决于晶体管的类型，第一电极可为源电极和漏电极中的一个，并且第二电极可为源电极和漏电极中的另一个。
驱动晶体管M1的第一电极可连接到配置成供给驱动电源电压ELVDD的驱动电压线VDL，并且第二电极可连接到发光二极管LED的第一电极。驱动晶体管M1的栅电极可连接到第一节点N1。驱动晶体管M1可根据第一节点N1的电压来控制从驱动电源电压ELVDD向发光二极管LED流动的电流量。
开关晶体管M2可为开关晶体管。开关晶体管M2的第一电极可连接到数据线DL，并且开关晶体管M2的第二电极可连接到第一节点N1。开关晶体管M2的栅电极可连接到扫描线SL。当通过扫描线SL供给扫描信号时，开关晶体管M2可被导通并且可将数据线DL电连接到第一节点N1。
感测晶体管M3可为初始化晶体管和/或感测晶体管。感测晶体管M3的第一电极可连接到第二节点N2，并且感测晶体管M3的第二电极可连接到感测线SEL。感测晶体管M3的栅电极可连接到控制线CL。
存储电容器Cst可连接在第一节点N1与第二节点N2之间。作为实例，存储电容器Cst的第一电容器电极可连接到驱动晶体管M1的栅电极，并且存储电容器Cst的第二电容器电极可连接到发光二极管LED的第一电极。
在实施方式中，下面描述在图像显示区间期间驱动像素电路PC的方法。
在开关晶体管M2接收扫描线SL的导通电压的第一区间期间，开关晶体管M2根据扫描信号的导通电压而被导通。当开关晶体管M2被导通时，数据线DL的数据电压施加到与第一节点N1连接的驱动晶体管M1的栅电极并且存储在存储电容器Cst中。
驱动晶体管M1基于数据电压而被导通，并且驱动电流基于驱动电源电压ELVDD而流过发光二极管LED的第一电极(例如，阳极)。发光二极管LED可通过根据与数据电压对应的驱动电流发射光来显示图像。
在感测晶体管M3接收控制线CL的导通电压的第二区间期间，感测晶体管M3根据控制信号的导通电压而被导通。感测线SEL的初始化电压施加到第二节点N2，例如，发光二极管LED的第一电极。相应地，发光二极管LED的第一电极可被初始化。
下面描述在感测区间期间驱动像素电路PC的方法。
开关晶体管M2根据扫描信号的关断电压而被关断，并且感测晶体管M3根据控制信号的导通电压而被导通。施加到第二节点N2的感测信号可通过感测线SEL提供到控制器(或感测部)，第二节点N2连接到驱动晶体管M1的第二电极和发光二极管LED的第一电极。控制器可通过使用感测信号来生成作为数字数据的感测数据并且通过使用感测数据来补偿并校正图像数据。
虽然在图2中示出了驱动晶体管M1、开关晶体管M2和感测晶体管M3包括n沟道金属氧化物半导体(NMOS)，但是实施方式不限于此。作为实例，驱动晶体管M1、开关晶体管M2和感测晶体管M3中的至少一个可包括p沟道金属氧化物半导体(PMOS)。
虽然图2示出了三个晶体管，但是实施方式不限于此。像素电路PC可包括四个或更多个晶体管。
图3是根据实施方式的发光面板的像素电路的平面图，并且图4是排列在图3的像素电路上的发光二极管的平面图。在实施方式中，图4示出了发光二极管为有机发光二极管的情况。
参照图3，扫描线SL和控制线CL可在x方向上延伸，并且多个数据线(例如，第一数据线DL1、第二数据线DL2和第三数据线DL3)可在与x方向交叉的y方向上延伸。感测线SEL、驱动电压线VDL和公共电压线VSL可在y方向上延伸。
在实施方式中，彼此相邻的两个公共电压线VSL可彼此分开。第一数据线DL1、第二数据线DL2和第三数据线DL3、感测线SEL和驱动电压线VDL可排列在彼此相邻的两个公共电压线VSL之间。感测线SEL和驱动电压线VDL可彼此相邻并且与公共电压线VSL中的一个相邻。第一数据线DL1、第二数据线DL2和第三数据线DL3可彼此相邻并且与公共电压线VSL中的另一个相邻。作为实例，感测线SEL和驱动电压线VDL可排列在第一存储电容器Cst1、第二存储电容器Cst2和第三存储电容器Cst3的一侧(例如，左侧)上。第一数据线DL1、第二数据线DL2和第三数据线DL3可排列在第一存储电容器Cst1、第二存储电容器Cst2和第三存储电容器Cst3的另一侧(例如，右侧)上。通过这种结构，可有效地利用显示面板的空间。
辅助线AL可例如在x方向上延伸以与公共电压线VSL和驱动电压线VDL交叉。辅助线AL可隔着第一存储电容器Cst1、第二存储电容器Cst2和第三存储电容器Cst3彼此分开。作为实例，辅助线AL中的一个可与扫描线SL相邻，并且另一个可与控制线CL相邻。辅助线AL中的一个可电连接到公共电压线VSL。在实施方式中，如图4中所示，辅助线AL中的一个可电连接到公共电压线VSL，并且另一个可不电连接到公共电压线VSL。在另一实施方式中，彼此相邻的辅助线AL中的一个可电连接到公共电压线VSL，并且另一个可电连接到驱动电压线VDL。
显示面板可具有其中图3中所示的结构在x方向和y方向上重复的结构，并且相应地，设置到显示面板的多个辅助线AL和多个公共电压线VSL在平面图中可构成网状结构。类似地，彼此电连接的多个辅助线AL和多个驱动电压线VDL在平面图中可构成网状结构。
晶体管和存储电容器可排列在由彼此相邻的公共电压线VSL和彼此相邻的辅助线AL围绕的大致四边形空间中。晶体管和存储电容器可分别电连接到对应的发光二极管。关于这点，在图4中示出了第一有机发光二极管OLED1的第一电极211、第二有机发光二极管OLED2的第一电极212和第三有机发光二极管OLED3的第一电极213分别电连接到对应的像素电路。
第一有机发光二极管OLED1的第一电极211可电连接到第一像素电路PC1。如图3中所示，第一像素电路PC1可包括第一驱动晶体管M11、第一开关晶体管M12、第一感测晶体管M13和第一存储电容器Cst1。
第二有机发光二极管OLED2的第一电极212可电连接到第二像素电路PC2。第二像素电路PC2可包括第二驱动晶体管M21、第二开关晶体管M22、第二感测晶体管M23和第二存储电容器Cst2。
第三有机发光二极管OLED3的第一电极213可电连接到第三像素电路PC3。第三像素电路PC3可包括第三驱动晶体管M31、第三开关晶体管M32、第三感测晶体管M33和第三存储电容器Cst3。
第一存储电容器Cst1、第二存储电容器Cst2和第三存储电容器Cst3可在一个方向(例如，y方向)上排列。第一存储电容器Cst1可排列得相对最接近控制线CL，第三存储电容器Cst3可排列得相对最接近扫描线SL，并且第二存储电容器Cst2可排列在第一存储电容器Cst1与第三存储电容器Cst3之间。
第一驱动晶体管M11可包括第一驱动半导体层A11和第一驱动栅电极G11。第一驱动半导体层A11可包括氧化物半导体或硅基半导体。第一驱动半导体层A11可包括第一低电阻区B11和第二低电阻区C11。第一沟道区可排列在第一低电阻区B11与第二低电阻区C11之间。第一低电阻区B11和第二低电阻区C11为具有比第一沟道区的电阻小的电阻的区，并且可通过掺杂杂质的工艺或导电工艺形成。第一驱动栅电极G11可与第一驱动半导体层A11的第一沟道区重叠。第一低电阻区B11和第二低电阻区C11中的一个可对应于源极区，并且另一个可对应于漏极区。
第一驱动半导体层A11的第一低电阻区B11和第二低电阻区C11中的一个可连接到第一存储电容器Cst1，并且另一个可连接到驱动电压线VDL。作为实例，第一低电阻区B11可通过第一接触孔CT1连接到第一存储电容器Cst1的第二电容器电极CE2的一部分(例如，第二电容器电极CE2的第二子电极CE2t)。第二低电阻区C11可通过第二接触孔CT2连接到第一连接器NM1，并且第一连接器NM1可通过第三接触孔CT3连接到驱动电压线VDL。第二低电阻区C11可通过第一连接器NM1电连接到驱动电压线VDL。
第一开关晶体管M12可包括第一开关半导体层A12和第一开关栅电极G12。第一开关半导体层A12可包括氧化物半导体或硅基半导体。第一开关半导体层A12可包括第一低电阻区B12和第二低电阻区C12。第二沟道区可排列在第一低电阻区B12与第二低电阻区C12之间。第一开关栅电极G12可与第一开关半导体层A12的第二沟道区重叠。第一开关栅电极G12可对应于扫描线SL的一部分，例如，在与扫描线SL交叉的方向上延伸的分支(在下文中称为第一分支SL-B)的一部分。
扫描线SL可包括第一开关晶体管M12的栅电极、第二开关晶体管M22的栅电极和第三开关晶体管M32的栅电极。作为实例，扫描线SL可包括在y方向上延伸的第一分支SL-B。第一分支SL-B的部分可对应于第一开关晶体管M12的栅电极、第二开关晶体管M22的栅电极和第三开关晶体管M32的栅电极。第一分支SL-B可在第一存储电容器Cst1、第二存储电容器Cst2和第三存储电容器Cst3的组与第一数据线DL1、第二数据线DL2和第三数据线DL3的组之间延伸。
第一开关半导体层A12的第一低电阻区B12和第二低电阻区C12中的一个可电连接到第一数据线DL1，并且另一个可电连接到第一存储电容器Cst1。作为实例，第一低电阻区B12可通过第四接触孔CT4连接到第二连接器NM2，并且第二连接器NM2可通过第五接触孔CT5连接到第一存储电容器Cst1的第一电容器电极CE1。相应地，第一低电阻区B12可通过第二连接器NM2电连接到第一存储电容器Cst1的第一电容器电极CE1。第二低电阻区C12可通过第六接触孔CT6连接到第三连接器NM3，并且第三连接器NM3可通过第七接触孔CT7连接到第一数据线DL1。第二低电阻区C12可通过第三连接器NM3连接到第一数据线DL1。
第一感测晶体管M13可包括第一感测半导体层A13和第一感测栅电极G13。第一感测半导体层A13可包括氧化物半导体或硅基半导体。第一感测半导体层A13可包括第一低电阻区B13和第二低电阻区C13。第三沟道区可排列在第一低电阻区B13与第二低电阻区C13之间。第一感测栅电极G13可与第一感测半导体层A13的第三沟道区重叠。
控制线CL可包括第一感测晶体管M13的栅电极、第二感测晶体管M23的栅电极和第三感测晶体管M33的栅电极。作为实例，控制线CL可包括在y方向上延伸的分支(在下文中称为第二分支CL-B)。第二分支CL-B的部分可对应于第一感测晶体管M13的栅电极、第二感测晶体管M23的栅电极和第三感测晶体管M33的栅电极。第二分支CL-B可在驱动电压线VDL与感测线SEL之间延伸。
第一感测半导体层A13的第一低电阻区B13和第二低电阻区C13中的一个可电连接到感测线SEL，并且另一个可电连接到第一存储电容器Cst1。作为实例，第一低电阻区B13可通过第八接触孔CT8连接到辅助感测线a-SEL，并且辅助感测线a-SEL可通过第九接触孔CT9连接到感测线SEL。相应地，第一低电阻区B13可通过辅助感测线a-SEL电连接到感测线SEL。辅助感测线a-SEL可在与感测线SEL重叠的同时在感测线SEL的延伸方向(y方向)上延伸。在平面图中，辅助感测线a-SEL可排列在扫描线SL与控制线CL之间并且可具有比扫描线SL与控制线CL之间的分离距离(在y方向上的分离距离)小的长度。第二低电阻区C13可通过第十接触孔CT10电连接到第一存储电容器Cst1的第二电容器电极CE2的一部分，例如，第二电容器电极CE2的第二子电极CE2t。
第一存储电容器Cst1可包括至少两个电极。在实施方式中，第一存储电容器Cst1可包括第一电容器电极CE1和第二电容器电极CE2。
第一电容器电极CE1可与第一驱动栅电极G11形成为一体。换言之，第一电容器电极CE1的一部分可包括第一驱动栅电极G11。
第二电容器电极CE2可包括第一子电极CE2b和第二子电极CE2t，第一子电极CE2b位于第一电容器电极CE1下，并且第二子电极CE2t位于第一电容器电极CE1上。第一子电极CE2b可通过第十一接触孔CT11连接到第二子电极CE2t。
第二驱动晶体管M21和第三驱动晶体管M31的具体结构和材料与上述的第一驱动晶体管M11的具体结构和材料相同。除了第二开关晶体管M22和第三开关晶体管M32分别连接到第二数据线DL2和第三数据线DL3以外，第二开关晶体管M22和第三开关晶体管M32与上述的第一开关晶体管M12相同。第二感测晶体管M23和第三感测晶体管M33的具体结构和材料与上述的第一感测晶体管M13的具体结构和材料相同。第二存储电容器Cst2和第三存储电容器Cst3的结构与上述的第一存储电容器Cst1的结构相同。
如图4中所示，第一有机发光二极管OLED1可通过第一通孔VH1电连接到第一像素电路。作为实例，第一有机发光二极管OLED1的第一电极211可通过第一通孔VH1连接到第一存储电容器Cst1的第二子电极CE2t(参见图3)。
如图4中所示，第二有机发光二极管OLED2可通过第二通孔VH2电连接到第二像素电路。作为实例，第二有机发光二极管OLED2的第一电极212可通过第二通孔VH2连接到第二存储电容器Cst2的第二子电极。
如图4中所示，第三有机发光二极管OLED3可通过第三通孔VH3电连接到第三像素电路。作为实例，第三有机发光二极管OLED3的第一电极213可通过第三通孔VH3连接到第三存储电容器Cst3的第二子电极。
如图3和图4中所示，第一有机发光二极管OLED1的第一电极211、第二有机发光二极管OLED2的第一电极212和第三有机发光二极管OLED3的第一电极213可与其下方的元件(例如，线、存储电容器和/或晶体管)的部分重叠，并且可不与感测线SEL和电连接到感测线SEL的辅助感测线a-SEL重叠。关于这点，在图4中示出了第一有机发光二极管OLED1的第一电极211与第一感测晶体管M13的一部分、第二感测晶体管M23的一部分和驱动电压线VDL的一部分重叠，但不与感测线SEL和辅助感测线a-SEL重叠。
图5是沿图4的线V-V'截取的发光二极管的剖面图。
感测线SEL可排列在第一衬底10上，并且第一衬底10可包括玻璃或树脂材料。玻璃可包括透明玻璃，透明玻璃包括SiO2作为主要成分。树脂材料可包括聚合物树脂，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素。在第一衬底10包括聚合物树脂的情况下，第一衬底10可为柔性的、可卷曲的和可弯曲的。
感测线SEL可包括诸如钼(Mo)、铜(Cu)和钛(Ti)的金属。感测线SEL可直接排列在第一衬底10上并且可直接接触第一衬底10。替代性地，感测线SEL与第一衬底10之间可排列有绝缘层。
感测线SEL上可排列有缓冲层101(第一绝缘层)，并且缓冲层101上可排列有半导体层。关于这点，在图5中示出了第一感测晶体管M13的第一感测半导体层A13排列在缓冲层101上。所有的其它晶体管的半导体层可排列在缓冲层101上。
缓冲层101可防止杂质渗透到半导体层中。缓冲层101可包括诸如氮化硅、氧化硅和/或氮氧化硅的无机绝缘材料。
半导体层上排列有栅极绝缘层103(第二绝缘层)。关于这点，在图5中示出了栅极绝缘层103排列在第一感测半导体层A13上。栅极绝缘层103可包括诸如氮化硅、氧化硅和/或氮氧化硅的无机绝缘材料，或者包括有机绝缘材料。栅极绝缘层103可包括包含上述材料的单层结构或多层结构。
栅电极可隔着栅极绝缘层103与对应的半导体层的沟道区重叠。关于这点，在图5中示出了第一感测栅电极G13隔着栅极绝缘层103与第一感测半导体层A13的沟道区重叠。第一感测半导体层A13可包括沟道区、第一低电阻区B13和第二低电阻区C13，沟道区与第一感测栅电极G13重叠，并且第一低电阻区B13和第二低电阻区C13排列在沟道区的相对两侧上。第一感测栅电极G13可包括钼(Mo)、铜(Cu)和钛(Ti)中的至少一种并且具有包含上述材料的单层结构或多层结构。
栅极绝缘层103上可排列有层间绝缘层105(第三绝缘层)。关于这点，图5示出了位于第一感测栅电极G13上的层间绝缘层105。层间绝缘层105可包括诸如氮化硅、氧化硅和/或氮氧化硅的无机绝缘材料，或者包括有机绝缘材料。
辅助感测线a-SEL可排列在层间绝缘层105上并且通过穿过层间绝缘层105的接触孔电连接到感测线SEL。作为实例，辅助感测线a-SEL可通过穿过缓冲层101、栅极绝缘层103和层间绝缘层105的第九接触孔CT9电连接到感测线SEL。因为辅助感测线a-SEL具有预设长度并且电连接到感测线SEL，因此可防止因感测线SEL的电阻而引起的局部电压降。辅助感测线a-SEL的一部分可通过穿过栅极绝缘层103和层间绝缘层105的第八接触孔CT8电连接到感测半导体层。关于这点，示出了辅助感测线a-SEL通过第八接触孔CT8连接到第一感测半导体层A13的第一低电阻区B13。第一感测半导体层A13的第二低电阻区C13可通过第十接触孔CT10电连接到第二电容器电极(例如，第二子电极CE2t)。
辅助感测线a-SEL上可排列有通孔绝缘层107。通孔绝缘层107可包括有机绝缘材料和/或无机绝缘材料。有机绝缘材料可包括例如通用聚合物(诸如聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸基聚合物、酰亚胺基聚合物、芳基醚基聚合物、酰胺基聚合物、氟基聚合物、对二甲苯基聚合物、乙烯醇基聚合物或其共混物。
发光二极管的第一电极可排列在通孔绝缘层107上。关于这点，在图5中示出了第一有机发光二极管OLED1的第一电极211排列在通孔绝缘层107上。
第一电极211上排列有坝层109，坝层109包括暴露第一电极211的一部分的开口。发射层221和第二电极231可通过坝层109的开口排列成与第一电极211重叠。第一电极211可包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)。在另一实施方式中，第一电极211可包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或其化合物的反射层。在另一实施方式中，第一电极211还可包括位于反射层上/下的层，该层包括ITO、IZO、ZnO或In2O3。在实施方式中，第一电极211可具有ITO层、Ag层和ITO层的三层结构。虽然图5描述了第一有机发光二极管OLED1的第一电极211，但是第二有机发光二极管OLED2的第一电极212和第三有机发光二极管OLED3的第一电极213可排列在与第一有机发光二极管OLED1的第一电极211的层相同的层中并且可包括与第一有机发光二极管OLED1的第一电极211的材料相同的材料。
发射层221可包括发射蓝色光的聚合物有机材料或低分子量有机材料。发射层221可形成为完全覆盖第一衬底10。作为实例，发射层221可形成为一体以完全覆盖上面参照图4描述的第一有机发光二极管OLED1、第二有机发光二极管OLED2和第三有机发光二极管OLED3。第二电极231也可形成为完全覆盖第一衬底10。
第二电极231可为半透射电极或透射电极。第二电极231可为包括包含镁(Mg)、银(Ag)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或其化合物的超薄膜金属的半透射电极。第二电极231可包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)。
参照图4和图5，第一有机发光二极管OLED1的第一电极211、第二有机发光二极管OLED2的第一电极212和第三有机发光二极管OLED3的第一电极213不与感测线SEL和电连接到感测线SEL的辅助感测线a-SEL重叠。
作为比较性实例，在第一有机发光二极管OLED1、第二有机发光二极管OLED2和第三有机发光二极管OLED3与感测线SEL和电连接到感测线SEL的辅助感测线a-SEL重叠的情况下，在辅助感测线a-SEL与第一有机发光二极管OLED1、第二有机发光二极管OLED2和第三有机发光二极管OLED3中的一个的第一电极之间可能产生寄生电容。寄生电容可能影响其它像素的亮度。另外，寄生电容改变在使用感测晶体管(例如，第一感测晶体管M13、第二感测晶体管M23和第三感测晶体管M33)的感测操作期间感测的电流值，并且因此不能进行精确感测。相反，根据实施方式，如图4和图5中所示，第一有机发光二极管OLED1、第二有机发光二极管OLED2和第三有机发光二极管OLED3被设计为不与感测线SEL和电连接到感测线SEL的辅助感测线a-SEL重叠，并且因此，可防止上述问题。
图6是根据另一实施方式的发光面板的像素电路的平面图，图7是排列在图6的像素电路上的发光二极管的平面图，图8是沿图7的线VIII-VIII'截取的发光二极管的剖面图，并且图9是沿图7的线IX-IX'截取的剖面图。在图7中示出了发光二极管为有机发光二极管。关于这点，图7示出了分别通过第一通孔VH1、第二通孔VH2和第三通孔VH3电连接到对应的像素电路的第一有机发光二极管OLED1、第二有机发光二极管OLED2和第三有机发光二极管OLED3。
参照图6，发光面板可包括各自在x方向上延伸的扫描线SL、控制线CL和辅助线AL，并且包括各自在y方向上延伸的第一数据线DL1、第二数据线DL2和第三数据线DL3、感测线SEL、驱动电压线VDL和公共电压线VSL。
与第一像素电路至第三像素电路对应的晶体管和存储电容器可排列在彼此相邻的两个公共电压线VSL之间。关于这点，图6示出了第一驱动晶体管M11、第二驱动晶体管M21和第三驱动晶体管M31、第一开关晶体管M12、第二开关晶体管M22和第三开关晶体管M32、第一感测晶体管M13、第二感测晶体管M23和第三感测晶体管M33以及第一存储电容器Cst1、第二存储电容器Cst2和第三存储电容器Cst3。
根据上面参照图3描述的实施方式，示出了电连接到感测线SEL的辅助感测线a-SEL与感测线SEL重叠并且排列在栅电极(例如，第一感测栅电极G13)上，但实施方式不限于此。辅助感测线a-SEL'可排列在与晶体管的栅电极和/或第一电容器电极的层相同的层中，并且可包括与晶体管的栅电极和/或第一电容器电极的材料相同的材料。关于这点，在图6至图8中示出了辅助感测线a-SEL'排列在与第一分支SL-B、第二分支CL-B和第一电容器电极CE1的层相同的层中，并且包括与第一分支SL-B、第二分支CL-B和第一电容器电极CE1的材料相同的材料。
辅助感测线a-SEL'可在与感测线SEL延伸的方向相同的方向上延伸。辅助感测线a-SEL'可延伸为具有比扫描线SL和控制线CL之间的分离距离(例如，y方向上的分离距离)小的长度。
辅助感测线a-SEL'可通过连接器电连接到排列在辅助感测线a-SEL'下方的感测线SEL。关于这点，在图6中示出了辅助感测线a-SEL'通过第四连接器NM4和第六连接器NM6电连接到感测线SEL。
第四连接器NM4可排列在感测线SEL和辅助感测线a-SEL'上，并且通过第十二接触孔CT12连接到感测线SEL并且通过第十三接触孔CT13连接到辅助感测线a-SEL'。第六连接器NM6可排列在感测线SEL和辅助感测线a-SEL'上，并且通过第十五接触孔CT15连接到感测线SEL并且通过第十六接触孔CT16连接到辅助感测线a-SEL'。
第四连接器NM4可将感测线SEL电连接到感测晶体管(例如，第三感测晶体管M33)。第四连接器NM4可通过第十四接触孔CT14连接到第三感测晶体管M33的感测半导体层。其它感测晶体管(例如，第一感测晶体管M13和第二感测晶体管M23)可通过第五连接器NM5电连接到感测线SEL。例如，第五连接器NM5可通过第十九接触孔CT19连接到与感测线SEL连接的辅助感测线a-SEL'，并且通过第二十接触孔CT20连接到第一感测晶体管M13和第二感测晶体管M23的低电阻区(例如，图8的第一低电阻区B13)。参照图8，第一感测晶体管M13的低电阻区B13和C13中的一个可通过第十九接触孔CT19和第二十接触孔CT20连接到辅助感测线a-SEL'，并且另一个可通过第十接触孔CT10连接到第二子电极CE2t。
虽然在图6中示出了辅助感测线a-SEL'的y方向上的长度小于扫描线SL与控制线CL之间的分离距离，并且因此辅助感测线a-SEL'不与扫描线SL和控制线CL重叠，但是实施方式不限于此。因为辅助感测线a-SEL'排列在与扫描线SL和控制线CL的层不同的层中，因此辅助感测线a-SEL'的一部分可延伸为与扫描线SL和控制线CL中的一个重叠。作为实例，图6中所示的辅助感测线a-SEL'的一部分可在控制线CL下方延伸以与控制线CL重叠，并且在这种情况下，在本实施方式的一些实现方式中第六连接器NM6可被省略。
如下面图6和图8中所示，在辅助感测线a-SEL'排列在与栅电极和/或第一电容器电极的层相同的层中的情况下，如图7和图8中所示，有机发光二极管的第一电极可与辅助感测线a-SEL'和感测线SEL重叠。关于这点，在图7中示出了第一有机发光二极管OLED1的第一电极211与辅助感测线a-SEL'和感测线SEL重叠。第一有机发光二极管OLED1的第一电极211可与第一感测晶体管M13、第二感测晶体管M23和驱动电压线VDL重叠。作为实例，第一有机发光二极管OLED1的第一电极211可与第一感测晶体管M13的第一感测半导体层A13和第一感测栅电极G13重叠，与第二感测晶体管M23的第二感测半导体层和第二感测栅电极重叠，并且与驱动电压线VDL重叠。
参照图8，公共电压线VSL、感测线SEL和驱动电压线VDL可排列在第一衬底10上。缓冲层101可排列在公共电压线VSL、感测线SEL和驱动电压线VDL上。图6中所示的第一数据线DL1、第二数据线DL2和第三数据线DL3也可排列在与感测线SEL的层相同的层中，例如，排列在第一衬底10上。
公共电压线VSL上可排列有辅助公共电压线，辅助公共电压线电连接到公共电压线VSL。关于这点，图7和图8示出了第一辅助公共电压线a-VSL和第二辅助公共电压线a'-VSL。第一辅助公共电压线a-VSL可排列在层间绝缘层105上并且通过穿过缓冲层101、栅极绝缘层103和层间绝缘层105的第十七接触孔CT17电连接到公共电压线VSL。第二辅助公共电压线a'-VSL可排列在栅极绝缘层103上并且通过穿过缓冲层101和栅极绝缘层103的第十八接触孔CT18电连接到公共电压线VSL。
辅助感测线a-SEL'可排列在与栅电极(例如，第一感测栅电极G13)的层相同的层中。作为实例，辅助感测线a-SEL'可排列在栅极绝缘层103上。辅助感测线a-SEL'可与感测线SEL重叠并且通过排列在辅助感测线a-SEL'和感测线SEL上面的第六连接器NM6电连接到感测线SEL。第六连接器NM6可通过第十五接触孔CNT15连接到感测线SEL并且通过第十六接触孔CNT16连接到辅助感测线a-SEL'。
半导体层可排列在缓冲层101上。关于这点，在图8中示出了第一感测晶体管M13的第一感测半导体层A13排列在缓冲层101上。如上所述，其它晶体管的半导体层排列在缓冲层101上。
第一感测半导体层A13包括沟道区、第一低电阻区B13和第二低电阻区C13，沟道区隔着栅极绝缘层103与第一感测栅电极G13(控制线的第二分支CL-B的一部分)重叠，并且第一低电阻区B13和第二低电阻区C13位于沟道区的相对两侧上。第一低电阻区B13可电连接到感测线SEL。如第六连接器NM6那样，第五连接器NM5可排列在层间绝缘层105上，通过穿过层间绝缘层105的第十九接触孔CT19连接到辅助感测线a-SEL'，并且通过穿过层间绝缘层105和栅极绝缘层103的第二十接触孔CT20连接到第一低电阻区B13。第二低电阻区C13可连接到第一存储电容器Cst1(参见图6)的电极，例如，连接到位于层间绝缘层105上的第二子电极CE2t。
如图7和图8中所示，第一有机发光二极管OLED1的第一电极211可排列在通孔绝缘层107上并且可与感测线SEL和辅助感测线a-SEL'重叠。第一有机发光二极管OLED1可包括位于第一电极211上的发射层221和第二电极231。
根据参照图3至图5描述的实施方式，因为辅助感测线a-SEL排列在层间绝缘层105上，因此，在有机发光二极管的第一电极与辅助感测线a-SEL重叠的情况下，在它们之间产生寄生电容。相反，根据图8中所示的实施方式，因为辅助感测线a-SEL'形成在栅极绝缘层103上，第一电极211与辅助感测线a-SEL'之间的垂直距离(z方向上的距离)可被充分确保，并且因此可减少在第一电极211与辅助感测线a-SEL'之间的寄生电容的产生。相应地，可在不限制感测线SEL和辅助感测线a-SEL'的位置的情况下排列第一有机发光二极管OLED1的第一电极211。
在显示装置包括相对大的显示区域的情况下，其电阻根据横穿显示区域的感测线SEL的长度而增加。然而，如上所述，通过位于栅极绝缘层103上的辅助感测线a-SEL'，可防止因感测线SEL的长度增加而引起的电压降，并且同时可减少寄生电容的产生。
因为第五连接器NM5电连接到辅助感测线a-SEL'并且与第一电极211的一部分重叠，因此在理论上它们之间可能产生寄生电容。然而，因为第五连接器NM5的面积非常小，因此寄生电容的产生非常微不足道，并且因此几乎不会产生感测信息的失真问题。
参照图9，感测线SEL在y方向上延伸。如上面参照图8所描述的，辅助感测线a-SEL'排列在栅极绝缘层103上。在图9中示出了辅助感测线a-SEL'通过排列在辅助感测线a-SEL'上面的第四连接器NM4电连接到感测线SEL。第四连接器NM4可排列在层间绝缘层105上，通过穿过层间绝缘层105的第十三接触孔CT13连接到辅助感测线a-SEL'，并且通过穿过层间绝缘层105、栅极绝缘层103和缓冲层101的第十二接触孔CT12连接到感测线SEL。
如图9中所示，第四连接器NM4可排列在与扫描线SL和辅助线AL的层相同的层中，例如，排列在层间绝缘层105上。控制线CL(参见图6)也可排列在层间绝缘层105上。
图10是根据另一实施方式的发光面板的像素电路的平面图，图11是排列在图10的像素电路上的发光二极管的平面图，并且图12是沿图11的线XII-XII'截取的发光二极管的剖面图。
参照图10，发光面板可包括在x方向上延伸的扫描线SL、控制线CL和辅助线AL以及在y方向上延伸的第一数据线DL1、第二数据线DL2和第三数据线DL3、感测线SEL、驱动电压线VDL和公共电压线VSL。
与第一像素电路至第三像素电路对应的晶体管和存储电容器可排列在彼此相邻的两个公共电压线VSL之间。关于这点，图10示出了第一驱动晶体管M11、第二驱动晶体管M21和第三驱动晶体管M31、第一开关晶体管M12、第二开关晶体管M22和第三开关晶体管M32、第一感测晶体管M13、第二感测晶体管M23和第三感测晶体管M33以及第一存储电容器Cst1、第二存储电容器Cst2和第三存储电容器Cst3。
发光二极管的第一电极可与其下方的(多个)晶体管和/或线重叠。在实施方式中，如图11中所示，第一有机发光二极管OLED1的第一电极211可与第一感测晶体管M13、第二感测晶体管M23和驱动电压线VDL重叠。作为实例，第一有机发光二极管OLED1的第一电极211可与第一感测晶体管M13的第一感测半导体层A13和第一感测栅电极G13重叠，与第二感测晶体管M23的第二感测半导体层和第二感测栅电极重叠，并且与驱动电压线VDL重叠。
图10示出了辅助公共电压线a-VSL和a'-VSL，并且对应的结构与参照图6和图8描述的那些结构相同。图10中所示的辅助公共电压线a-VSL和a'-VSL的结构可适用于参照图3描述的实施方式和下面描述的实施方式(参见图13和图17)。
根据参照图3和图6描述的实施方式，虽然其示出了电连接到感测线SEL的辅助感测线a-SEL和a-SEL'与感测线SEL重叠，但是根据图10的实施方式，发光面板不包括辅助感测线a-SEL和a-SEL'。有机发光二极管的第一电极(例如，第一有机发光二极管OLED1的第一电极211)可与图11中所示的感测线SEL重叠。
感测线SEL电连接到感测晶体管，例如，第一感测晶体管M13、第二感测晶体管M23和第三感测晶体管M33。关于这点，在图10中示出了感测线SEL通过第七连接器NM7电连接到第一感测晶体管M13、第二感测晶体管M23和第三感测晶体管M33。
参照图12，感测线SEL可排列在第一衬底10上并且被缓冲层101覆盖。如上所述，半导体层可排列在缓冲层101上。关于这点，图12示出了第一感测半导体层A13。
第一感测半导体层A13包括沟道区、第一低电阻区B13和第二低电阻区C13，沟道区与第一感测栅电极G13重叠，并且第一低电阻区B13和第二低电阻区C13位于沟道区的相对两侧上。第一低电阻区B13可通过第七连接器NM7连接到感测线SEL。第七连接器NM7可通过穿过缓冲层101、栅极绝缘层103和层间绝缘层105的第二十一接触孔CT21连接到感测线SEL，并且通过穿过栅极绝缘层103和层间绝缘层105的第二十二接触孔CT22连接到第一低电阻区B13。第二低电阻区C13可通过第十接触孔CT10电连接到第二电容器电极(例如，第二子电极CE2t)。
第一有机发光二极管OLED1可在排列在通孔绝缘层107上的同时与感测线SEL重叠。关于这点，在图12中示出了第一有机发光二极管OLED1的第一电极211排列在通孔绝缘层107上并且与感测线SEL重叠。第一有机发光二极管OLED1包括位于第一电极211上的发射层221和第二电极231，并且其具体结构和材料与上面描述的那些结构和材料相同。
根据图12中所示的实施方式，因为辅助感测线a-SEL(参见图3)不设置在层间绝缘层105上，因此在辅助感测线a-SEL与第一电极211之间不产生寄生电容。另外，因为感测线SEL与第一电极211之间的距离(z方向上的距离)被充分确保，因此在感测线SEL与第一电极211之间不产生寄生电容。虽然第七连接器NM7电连接到感测线SEL并且在z方向上与第一有机发光二极管OLED1的第一电极211重叠，但是第七连接器NM7与第一电极211的重叠面积非常小。相应地，可不产生因寄生电容的产生而引起的感测信息的失真。相应地，可在不限制感测线SEL的位置的情况下排列第一电极211，并且第一有机发光二极管OLED1的发射面积(开口率)可被充分确保。
图13是根据另一实施方式的发光面板的像素电路的平面图，并且图14是排列在图13的像素电路上的发光二极管的平面图。
参照图13，发光面板可包括排列在彼此相邻的两个公共电压线VSL之间的与第一像素电路至第三像素电路对应的晶体管和存储电容器。如图13中所示，第一驱动晶体管M11、第二驱动晶体管M21和第三驱动晶体管M31、第一开关晶体管M12、第二开关晶体管M22和第三开关晶体管M32、第一感测晶体管M13、第二感测晶体管M23和第三感测晶体管M33以及第一存储电容器Cst1、第二存储电容器Cst2和第三存储电容器Cst3可排列在位于彼此相邻的两个公共电压线VSL之间并且位于彼此相邻的两个辅助线AL之间的区中。
图13中所示的像素电路的配置包括上面参照图10描述的结构，并且还可包括排列在感测线SEL上的导电部。关于这点，图13示出了与感测线SEL重叠并且在平面图中排列在扫描线SL与控制线CL之间的两个导电部，例如，第一导电部CP1和第二导电部CP2。虽然图13示出了两个导电部，但是导电部的数量可被不同地改变。作为实例，扫描线SL与控制线CL之间可排列有一个导电部，或者扫描线SL与控制线CL之间可排列有三个或更多个导电部。
导电部(例如，第一导电部CP1和第二导电部CP2)可电连接到感测线SEL以减小感测线SEL的电阻。第一导电部CP1和第二导电部CP2可通过第二十三接触孔CT23连接到感测线SEL。第一导电部CP1和第二导电部CP2中的每个可具有大于其宽度的长度，长度在感测线SEL的纵向方向(y方向)上延伸，并且宽度在x方向上延伸。作为实例，在图13中示出了第一导电部CP1的x方向上的宽度W小于y方向上的长度L。虽然图13示出了第一导电部CP1的宽度W和长度L，但是第二导电部CP2的x方向上的宽度也可小于y方向上的长度。
在这种情况下，导电部不与第一有机发光二极管OLED1的第一电极211、第二有机发光二极管OLED2的第一电极212和第三有机发光二极管OLED3的第一电极213重叠。关于这点，在图14中示出了第一导电部CP1和第二导电部CP2围绕第一电极211彼此分开。
图15是沿图14的线XV-XV'截取的发光二极管的剖面图，并且图16是沿图14的线XVI-XVI'截取的发光二极管的一部分的剖面图。
参照图15，第一导电部CP1可隔着绝缘层排列在感测线SEL上面。第一导电部CP1可通过穿过缓冲层101、栅极绝缘层103和层间绝缘层105的第二十三接触孔CT23连接到感测线SEL。第一导电部CP1可排列在层间绝缘层105上。
感测线SEL电连接到感测晶体管。关于这点，在图15中示出了位于层间绝缘层105上的第七连接器NM7通过第二十一接触孔CT21连接到感测线SEL，并且通过第二十二接触孔CT22连接到第一感测半导体层A13的第一低电阻区B13。包括第一感测半导体层A13的第一感测晶体管M13的结构与上述的结构相同。
有机发光二极管的第一电极(例如，第一有机发光二极管OLED1的第一电极211)不与第一导电部CP1重叠。由于连接到感测线SEL的第一导电部CP1具有预设长度(例如，第一导电部CP1的x方向上的宽度小于其y方向上的长度)，因此可减小感测线SEL的电阻。虽然连接到感测线SEL的第七连接器NM7在层间绝缘层105上面与第一有机发光二极管OLED1的第一电极211重叠，但是第七连接器NM7与第一有机发光二极管OLED1的第一电极211的重叠面积非常小。相应地，因寄生电容而引起的感测信息的失真可被忽略。也就是说，参照图13和图14，通过具有比y方向上的长度小的x方向上的宽度并且不与发光二极管的第一电极重叠的导电部(例如，第一导电部CP1和第二导电部CP2)，可在减小感测线SEL的电阻的同时防止寄生电容的产生。
参照图16，第二导电部CP2可排列在层间绝缘层105上。第二导电部CP2可通过穿过第二导电部CP2与感测线SEL之间的绝缘层(例如，缓冲层101、栅极绝缘层103和层间绝缘层105)的第二十三接触孔CT23连接到感测线SEL。如第一导电部CP1那样，第二导电部CP2可具有预设长度(例如，其y方向上的长度大于其x方向上的宽度)并且电连接到感测线SEL以减小感测线SEL的电阻。
第二导电部CP2可与第七连接器NM7是一体的。如图14和图15中所示，与第一有机发光二极管OLED1的第一电极211重叠并且电连接到第一感测晶体管M13和第二感测晶体管M23的第七连接器NM7与第一导电部CP1分开。相反，不与第一有机发光二极管OLED1的第一电极211重叠的连接器(例如，电连接到第三感测晶体管M33的第七连接器NM7)可与第二导电部CP2形成为一体。
第七连接器NM7可连接到第三感测晶体管M33的第三感测半导体层A33的第一低电阻区B33。第三感测半导体层A33的第二低电阻区C33可连接到第二电容器电极(例如，第二子电极CE2t)。第三感测栅电极G33可隔着栅极绝缘层103与第三感测半导体层A33的沟道区重叠。
如图14至图16中所示，第一导电部CP1和第二导电部CP2不与第一电极211重叠。也就是说，当在与第一衬底10垂直的方向(z方向)上投影时，第一电极211不与第一导电部CP1和第二导电部CP2重叠。由于第一导电部CP1和第二导电部CP2电连接到感测线SEL，因此在第一电极211与第二导电部CP2之间产生寄生电容的情况下，因寄生电容而导致难以通过感测线SEL获得感测信息。相反，在第二导电部CP2不与第一有机发光二极管OLED1的第一电极211重叠的情况下，可在减小感测线SEL的电阻的同时减少寄生电容的产生。
图17是根据另一实施方式的发光面板的像素电路的平面图，图18是排列在图17的像素电路上的发光二极管的平面图，并且图19是沿图18的线XIX-XIX'截取的发光二极管的剖面图。
参照图17，发光面板可包括在x方向上延伸的扫描线SL、控制线CL和辅助线AL以及在y方向上延伸的第一数据线DL1、第二数据线DL2和第三数据线DL3、感测线SEL、驱动电压线VDL和公共电压线VSL。
与第一像素电路至第三像素电路对应的晶体管和存储电容器可排列在彼此相邻的两个公共电压线VSL之间。关于这点，图17示出了第一驱动晶体管M11、第二驱动晶体管M21和第三驱动晶体管M31、第一开关晶体管M12、第二开关晶体管M22和第三开关晶体管M32、第一感测晶体管M13、第二感测晶体管M23和第三感测晶体管M33以及第一存储电容器Cst1、第二存储电容器Cst2和第三存储电容器Cst3。
图17中所示的像素电路的结构包括上面参照图10描述的结构，并且不同之处在于电连接到公共电压线VSL的辅助公共电压线的一部分在感测线SEL与有机发光二极管的第一电极之间延伸。
电连接到公共电压线VSL的辅助公共电压线可排列在公共电压线VSL上。关于这点，图17示出了第一辅助公共电压线a-VSL和第二辅助公共电压线a'-VSL。
第一辅助公共电压线a-VSL可排列在层间绝缘层105上，并且第二辅助公共电压线a'-VSL可排列在栅极绝缘层103上。如图17和图19中所示，第一辅助公共电压线a-VSL可通过第二十四接触孔CT24电连接到公共电压线VSL。相似地，如图17和图19中所示，第二辅助公共电压线a'-VSL可通过第二十五接触孔CT25电连接到公共电压线VSL。
电连接到公共电压线VSL的第一辅助公共电压线a-VSL和第二辅助公共电压线a'-VSL中的至少一个可包括主要部分和延伸部分，主要部分与公共电压线VSL重叠，并且延伸部分从主要部分延伸并且排列在感测线SEL与有机发光二极管的第一电极之间。第一辅助公共电压线a-VSL和第二辅助公共电压线a'-VSL中的至少一个的在感测线SEL与有机发光二极管的第一电极之间延伸的延伸部分可具有与具有恒定电压的公共电压线VSL的电压电平相同的电压电平。延伸部分可抑制感测线SEL与有机发光二极管的第一电极之间的寄生电容。
关于这点，在图18和图19中示出了第一辅助公共电压线a-VSL包括主要部分a-VSLm和延伸部分a-VSLe，延伸部分a-VSLe从主要部分a-VSLm延伸并且排列在第一有机发光二极管OLED1的第一电极211与感测线SEL之间。第一辅助公共电压线a-VSL的主要部分a-VSLm可与公共电压线VSL重叠，并且第一辅助公共电压线a-VSL的延伸部分a-VSLe可与第一有机发光二极管OLED1的第一电极211和感测线SEL重叠。当在与第一衬底10垂直的方向(z方向)上投影时，第一有机发光二极管OLED1的第一电极211的一部分、第一辅助公共电压线a-VSL的延伸部分a-VSLe的一部分和感测线SEL的一部分可彼此重叠。
虽然在图19中示出了第一辅助公共电压线a-VSL的延伸部分a-VSLe排列在第一有机发光二极管OLED1的第一电极211与感测线SEL之间，延伸部分a-VSLe形成在与第二电容器电极的第二子电极CE2t的层相同的层中并且包括与第二子电极CE2t的材料相同的材料，但是实施方式不限于此。在另一实施方式中，第二辅助公共电压线a'-VSL的一部分可介于第一有机发光二极管OLED1的第一电极211与感测线SEL之间与第一有机发光二极管OLED1的第一电极211和感测线SEL重叠。第二辅助公共电压线a'-VSL可形成在与第一感测栅电极G13的层相同的层中并且可包括与第一感测栅电极G13的材料相同的材料。
根据参照图3至图19描述的实施方式，示出了第一有机发光二极管OLED1、第二有机发光二极管OLED2和第三有机发光二极管OLED3之中的第一有机发光二极管OLED1的第一电极211与第一感测晶体管M13重叠。作为实例，虽然上述实施方式描述了第一有机发光二极管OLED1的第一电极211与第一感测晶体管M13的第一感测半导体层A13和第一感测栅电极G13重叠，但是实施方式不限于此。在另一实施方式中，第一有机发光二极管OLED1、第二有机发光二极管OLED2和第三有机发光二极管OLED3的配置可不同于在图4、图7、图11、图14和图18中所示的配置。在这种情况下，第二有机发光二极管OLED2和第三有机发光二极管OLED3中的一个的第一电极可与第一感测晶体管M13重叠。
根据参照图3至图19描述的实施方式，虽然发光二极管(例如，有机发光二极管)的第一电极与第一感测晶体管M13重叠，但是实施方式不限于此。在另一实施方式中，有机发光二极管的第一电极可与其它感测晶体管(例如，第二感测晶体管M23和/或第三感测晶体管M33而不是第一感测晶体管M13)重叠。
根据实施方式，可防止感测线与相邻电极(例如，发光二极管的第一电极)之间的寄生电容的产生。然而，本公开的范围不受此效果限制。
虽然已在本文中描述了某些实施方式和实现方式，但是其它实施方式和变型将通过本描述而显而易见。相应地，本实用新型构思不限于这些实施方式，而是限于随附的权利要求书以及对于本领域普通技术人员显而易见的各种明显变型和等同布置的较宽范围。

Claims (10)

1.一种显示装置，其特征在于，包括：
第一衬底；
扫描线，所述扫描线在所述第一衬底上面在第一方向上延伸；
数据线，所述数据线在与所述第一方向交叉的第二方向上延伸；
感测线，所述感测线在所述第二方向上延伸；
开关晶体管，所述开关晶体管电连接到所述扫描线和所述数据线；
驱动晶体管，所述驱动晶体管电连接到所述开关晶体管；
感测晶体管，所述感测晶体管电连接到所述驱动晶体管并且电连接到所述感测线；
第一绝缘层，所述第一绝缘层排列在所述第一衬底与所述感测晶体管的感测半导体层之间；以及
发光二极管，所述发光二极管包括第一电极、发射层和第二电极，
其中，所述感测线排列在所述第一绝缘层下方并且与所述发光二极管的所述第一电极重叠。
2.如权利要求1所述的显示装置，其特征在于，还包括通孔绝缘层，所述通孔绝缘层设置在所述开关晶体管、所述驱动晶体管和所述感测晶体管上，
其中，所述第一电极设置在所述通孔绝缘层上，所述发射层设置在所述第一电极上，并且所述第二电极设置在所述发射层上，并且
其中，所述感测晶体管的所述感测半导体层与所述发光二极管的所述第一电极重叠。
3.如权利要求1所述的显示装置，其特征在于，还包括辅助感测线，所述辅助感测线与所述感测线重叠并且排列在与所述感测晶体管的感测栅电极的层相同的层中。
4.如权利要求3所述的显示装置，其特征在于，所述辅助感测线与所述发光二极管的所述第一电极重叠。
5.如权利要求3所述的显示装置，其特征在于，所述辅助感测线包括与所述感测栅电极的材料相同的材料。
6.如权利要求3所述的显示装置，其特征在于，还包括连接器，所述连接器排列在所述辅助感测线上并且将所述辅助感测线电连接到所述感测晶体管的所述感测半导体层。
7.如权利要求1所述的显示装置，其特征在于，还包括连接器，所述连接器将所述感测半导体层的一部分电连接到所述感测线。
8.如权利要求7所述的显示装置，其特征在于，还包括：
第二绝缘层，所述第二绝缘层设置在所述感测半导体层上；以及
第三绝缘层，所述第三绝缘层设置在所述第二绝缘层上，
其中，所述感测晶体管包括排列在所述第二绝缘层上的感测栅电极，并且所述连接器排列在所述第三绝缘层上。
9.如权利要求8所述的显示装置，其特征在于，还包括导电部，所述导电部排列在所述感测线上，与所述感测线的一部分重叠并且连接到所述感测线。
10.如权利要求9所述的显示装置，其特征在于，所述导电部排列在所述第三绝缘层上并且不与所述发光二极管的所述第一电极重叠。
CN202220781410.4U 2021-05-03 2022-04-06 显示装置 Active CN217387164U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0057484 2021-05-03
KR1020210057484A KR20220150500A (ko) 2021-05-03 2021-05-03 표시 장치

Publications (1)

Publication Number Publication Date
CN217387164U true CN217387164U (zh) 2022-09-06

Family

ID=81386744

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210354489.7A Pending CN115295571A (zh) 2021-05-03 2022-04-06 显示装置
CN202220781410.4U Active CN217387164U (zh) 2021-05-03 2022-04-06 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210354489.7A Pending CN115295571A (zh) 2021-05-03 2022-04-06 显示装置

Country Status (4)

Country Link
US (1) US20220352298A1 (zh)
EP (1) EP4086961A1 (zh)
KR (1) KR20220150500A (zh)
CN (2) CN115295571A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002170A (ko) * 2019-06-26 2021-01-07 삼성디스플레이 주식회사 표시 장치
KR20200131401A (ko) * 2019-05-13 2020-11-24 삼성디스플레이 주식회사 표시 장치
KR20210037062A (ko) * 2019-09-26 2021-04-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
KR20210042216A (ko) * 2019-10-08 2021-04-19 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP4086961A1 (en) 2022-11-09
US20220352298A1 (en) 2022-11-03
CN115295571A (zh) 2022-11-04
KR20220150500A (ko) 2022-11-11

Similar Documents

Publication Publication Date Title
US20220293637A1 (en) Array substrate and display panel
US10903297B2 (en) Bidirectional organic light emitting display device
KR20180076661A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
KR102566157B1 (ko) 표시장치
US11640220B2 (en) Touch sensing unit and display device including the same
CN112310170A (zh) 显示设备
US11948516B2 (en) Display device
CN116013929A (zh) 显示设备
CN217387164U (zh) 显示装置
CN113972249A (zh) 显示装置
CN218274604U (zh) 显示装置
CN219843922U (zh) 显示装置
US11545079B2 (en) Display device and manufacturing method of the same
US20230172022A1 (en) Display apparatus and method of manufacturing the same
CN218101267U (zh) 显示装置
US11893940B2 (en) Display device
US20230232676A1 (en) Display apparatus
US20230376154A1 (en) Input sensing panel, display device having the same, and method of manufacturing the display device
US20240023378A1 (en) Display device
US20230135268A1 (en) Display apparatus
WO2023230811A9 (zh) 显示基板以及显示装置
US20240206264A1 (en) Display device
KR20240057845A (ko) 표시 장치
CN118338712A (zh) 显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant