CN114746928A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN114746928A CN114746928A CN202080083573.9A CN202080083573A CN114746928A CN 114746928 A CN114746928 A CN 114746928A CN 202080083573 A CN202080083573 A CN 202080083573A CN 114746928 A CN114746928 A CN 114746928A
- Authority
- CN
- China
- Prior art keywords
- light
- signal line
- display device
- emitting element
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 239000010408 film Substances 0.000 description 143
- 239000010410 layer Substances 0.000 description 46
- 239000004065 semiconductor Substances 0.000 description 37
- 230000004048 modification Effects 0.000 description 25
- 238000012986 modification Methods 0.000 description 25
- 239000006059 cover glass Substances 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 16
- 239000011295 pitch Substances 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000002834 transmittance Methods 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- -1 or the like Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- IHGSAQHSAGRWNI-UHFFFAOYSA-N 1-(4-bromophenyl)-2,2,2-trifluoroethanone Chemical compound FC(F)(F)C(=O)C1=CC=C(Br)C=C1 IHGSAQHSAGRWNI-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Abstract
显示装置具有：基板；第一LED元件和第二LED元件，设置于基板并照射光；第一信号线，设置于第一LED元件与第二LED元件之间，并与第一LED元件电连接；第二信号线，设置于第一LED元件与第二LED元件之间，并与第二LED元件电连接；栅极布线，与第一信号线及第二信号线交叉；以及阳极布线，与栅极布线重叠并与第一LED元件及第二LED元件电连接，阳极布线与栅极布线平行地延伸。
Description
技术领域
本发明涉及显示装置。
背景技术
近年来，使用微小尺寸的发光二极管(微型LED(micro LED))作为显示元件的显示器受到关注(例如参照专利文献1)。多个发光二极管与阵列基板(专利文献1中为驱动器背板)连接，阵列基板具备用于驱动发光二极管的像素电路(专利文献1中为电子控制电路)。另外，专利文献2中记载了通过有源矩阵驱动有机EL元件的像素电路。
现有技术文献
专利文献
专利文献1：日本特表2017-529557号公报
专利文献2：日本特开2002-278513号公报
发明内容
发明所要解决的技术问题
已知有以可以透视画面的对面侧的形态使用的、被称为所谓的透明显示器(或者透射式显示器)的显示装置。在透明显示器的显示元件采用发光二极管的情况下，有可能因为构成发光二极管的驱动电路的多个晶体管或布线等使透射率降低。
本发明的目的在于，提供一种能够从阵列基板的一面目视确认相反侧的另一面侧的背景，而且能够抑制透射率降低的显示装置。
用于解决问题的技术方案
本发明的一个方式的显示装置具有：基板；第一LED元件和第二LED元件，设置于所述基板，并照射光；第一信号线，设置于所述第一LED元件与所述第二LED元件之间，并与所述第一LED元件电连接；第二信号线，设置于所述第一LED元件与所述第二LED元件之间，并与所述第二LED元件电连接；栅极布线，与所述第一信号线及所述第二信号线交叉；以及阳极布线，与所述栅极布线重叠，并与所述第一LED元件及所述第二LED元件电连接，所述阳极布线与所述栅极布线平行地延伸。
本发明的一个方式的显示装置具有：基板；多个像素，设置于所述基板；多个发光元件，设置于多个所述像素的每一个，并射出光；多个晶体管，与多个所述发光元件相对应地设置；以及信号线及栅极线，与多个所述晶体管连接，作为开口率为80％以上的区域的透光区域与作为开口率小于80％的区域的非透光区域沿第一方向排列配置，所述透光区域的所述第一方向的长度为所述非透光区域的所述第一方向的长度的5倍以上。
附图说明
图1是示意性地表示第一实施方式涉及的显示装置的俯视图。
图2是表示一个像素Pix的俯视图。
图3是表示像素电路的电路图。
图4是示意性地表示多个像素的俯视图。
图5是将图4的邻接两个像素放大进行表示的俯视图。
图6是表示与一个发光元件相对应地设置的晶体管的构成例的俯视图。
图7是图5的VII-VII’剖视图。
图8是图6的VIII-VIII’剖视图。
图9是用于说明信号线的层叠结构的说明图。
图10是用于说明信号线及阳极电源线的层叠结构的说明图。
图11是表示透光区域及非透光区域的层叠结构的剖视图。
图12是用于说明第一变形例涉及的信号线的层叠结构的说明图。
图13是示意性地表示第二变形例涉及的显示装置的剖视图。
图14是示意性地表示第三变形例涉及的显示装置的剖视图。
图15是示意性地表示第二实施方式涉及的显示装置的多个像素的俯视图。
图16是将图15的一个像素放大进行表示的俯视图。
图17是示意性地表示第二实施方式的第四变形例涉及的显示装置的多个像素的剖视图。
图18是将图17的一个像素放大进行表示的俯视图。
具体实施方式
参照附图，对用于实施本发明的方式(实施方式)详细进行说明。本发明并不受以下的实施方式中记载的内容限定。另外，以下记载的构成要素包括本领域技术人员容易想到的要素、实质上相同的要素。进而，以下记载的构成要素能够适当地进行组合。需要说明的是，公开仅为一个例子，本领域技术人员容易想到的保持发明主旨的适当变更当然包含在本发明的范围内。另外，为了使说明更加明确，与实际形态相比，附图中的各部分的宽度、厚度、形状等有时模式化表示，说到底只是一个例子，并不限定本发明的解释。另外，在本说明书和各附图中，针对已经出现的附图，对于与之前所述的要素相同的要素标注相同的附图标记，并适当地省略详细的说明。
在本说明书及权利要求书中，在表达在某一结构体上配置其他的结构体的形态时，仅表述为“在……上”的情况下，只要没有特别说明，则包括以与某一结构体接触的方式在正上方配置其他结构体的情况、和在某一结构体的上方进一步经由其他结构体配置其他结构体的情况这两者。
(第一实施方式)
图1是示意性地表示第一实施方式涉及的显示装置的俯视图。如图1所示，显示装置1包括阵列基板2、像素Pix、驱动电路12、驱动IC(Integrated Circuit：集成电路)210以及阴极布线60。阵列基板2是用于驱动各像素Pix的驱动电路基板，也被称为背板或者有源矩阵基板。阵列基板2具有基板21、多个晶体管、多个电容以及各种布线等。虽未特别图示，但也可以在阵列基板2上连接用于输入用于使驱动电路12及驱动IC210进行驱动的控制信号及电力的柔性印刷基板(FPC)等。
如图1所示，显示装置1具有显示区域AA和周边区域GA。显示区域AA是与多个像素Pix重叠配置，并显示图像的区域。周边区域GA是不与多个像素Pix重叠的区域，且配置于显示区域AA的外侧。
多个像素Pix在基板21的显示区域AA中沿第一方向Dx及第二方向Dy排列。此外，第一方向Dx和第二方向Dy是与基板21的表面平行的方向。第一方向Dx与第二方向Dy正交。但是，第一方向Dx也可以不与第二方向Dy正交而交叉。第三方向Dz是与第一方向Dx及第二方向Dy正交的方向。第三方向Dz例如对应于基板21的法线方向。此外，以下，俯视表示从第三方向Dz观察时的位置关系。
驱动电路12是根据来自驱动IC210或外部的各种控制信号驱动多个栅极线GL(参照图3)的电路。驱动电路12依次或同时选择多根栅极线GL，并向选择的栅极线GL供给栅极驱动信号。由此，驱动电路12选择与栅极线连接的多个像素Pix。
驱动IC210是控制显示装置1的显示的电路。驱动IC210以COG(Chip On Glass：玻璃载芯片)的形式安装于基板21的周边区域GA中。并不限定于此，驱动IC200也可以安装于与基板21的周边区域GA连接的柔性印刷基板或刚性基板上。
阴极布线60设置于基板21的周边区域GA中。阴极布线60将显示区域AA的多个像素Pix及周边区域GA的驱动电路12包围而设置。多个发光元件3的阴极与共用的阴极布线60电连接，并被供给基准电位(例如接地电位)。更为具体而言，发光元件3的阴极端子32(参照图7)经由阴极电极22及阴极电源线LVSS与阴极布线60连接。
图2是表示一个像素Pix的俯视图。如图2所示，一个像素Pix包括多个亚像素49。例如，像素Pix具有第一亚像素49R、第二亚像素49G以及第三亚像素49B。第一亚像素49R显示作为第一色的原色的红色。第二亚像素49G显示作为第二色的原色的绿色。第三亚像素49B显示作为第三色的原色的蓝色。如图2所示，在一个像素Pix中，第一亚像素49R、第二亚像素49G以及第三亚像素49B沿第一方向Dx排列。此外，第一色、第二色、第三色分别并不限于红色、绿色、蓝色，可以选择互补色等的任意颜色。以下，在不需要分别区分第一亚像素49R、第二亚像素49G、第三亚像素49B时，称为亚像素49。
第一亚像素49R、第二亚像素49G以及第三亚像素49B分别具有第一发光元件3R、第二发光元件3G以及第三发光元件3B和阳极电极23。显示装置1通过在第一亚像素49R、第二亚像素49G以及第三亚像素49B中使第一发光元件3R、第二发光元件3G以及第三发光元件3B分别射出各不相同的光而显示图像。第一发光元件3R射出红色的光。第二发光元件3G射出绿色的光。第三发光元件3B射出蓝色的光。此外，在以下的说明中，在无需区分第一发光元件3R、第二发光元件3G以及第三发光元件3B进行说明时，仅表示为发光元件3。
发光元件3设置于多个像素Pix的各个中。发光元件3是俯视时具有3μm以上且300μm以下左右的大小的发光二极管(LED：Light Emitting Diode)芯片。虽非严格的定义，但芯片尺寸低于100μm的被称为微型LED(micro LED)。各像素中具备微型LED的显示装置1也被称为微型LED显示装置。此外，微型LED的微型并不限定发光元件3的大小。
此外，多个发光元件3也可以射出四种以上的不同颜色的光。另外，多个亚像素49的配置并不限定于图2所示的构成。例如，第一亚像素49R也可以与第二亚像素49G在第二方向Dy上相邻。第一亚像素49R、第二亚像素49G以及第三亚像素49B也可以配置为三角网格状。另外，第一亚像素49R、第二亚像素49G以及第三亚像素49B在第一方向Dx上的配置顺序也可以不同。
图3是表示像素电路的电路图。图3所示的像素电路是设置于基板21上，并向各发光元件3供给驱动信号(电流)的电路。如图3所示，多根栅极线GL分别沿第一方向Dx延伸，并与多个第一亚像素49R、第二亚像素49G以及第三亚像素49B连接。多根第一信号线SL-1、第二信号线SL-2以及第三信号线SL-3分别沿第二方向Dy延伸。第一信号线SL-1与沿第二方向Dy排列的多个第一亚像素49R连接。第二信号线SL-2与沿第二方向Dy排列的多个第二亚像素49G连接。第三信号线SL-3与沿第二方向Dy排列的多个第三亚像素49B连接。此外，在以下的说明中，在无需区分第一信号线SL-1、第二信号线SL-2以及第三信号线SL-3进行说明时，仅表示为信号线SL。
如图3所示，各亚像素49分别包括两个晶体管和一个电容。具体而言，各亚像素49包括驱动晶体管DRT、写入晶体管SST以及电容Cs。
各亚像素49所具有的多个晶体管分别由n型TFT(Thin Film Transistor：薄膜晶体管)构成。但是，并不限定于此，各晶体管也可以分别由p型TFT构成。
驱动晶体管DRT的栅极与写入晶体管SST的漏极连接。驱动晶体管DRT的源极与阳极电源线LVDD连接。驱动晶体管DRT的漏极与发光元件3的阳极连接。发光元件3的阴极与阴极电源线LVSS连接，被供给基准电位。
写入晶体管SST的栅极与栅极线GL连接。写入晶体管SST的源极与信号线SL连接。写入晶体管SST的漏极与驱动晶体管DRT的栅极连接。
电容Cs的一端与驱动晶体管DRT的栅极和写入晶体管SST的漏极连接，另一端与公共布线LCs连接。公共布线LCs与阴极电源线LVSS电连接，并被供给基准电位。电容Cs为了抑制由驱动晶体管DRT的寄生电容和漏电流使栅极电压变动而被附加于像素电路。
写入晶体管SST作为选择两个节点间的导通和非导通的开关元件发挥功能。驱动晶体管DRT作为根据栅极与漏极之间的电压控制流经发光元件3的电流的电流控制元件发挥功能。
具体而言，驱动电路12选择多根栅极线GL，并向所选择的栅极线GL供给栅极驱动信号。当通过栅极驱动信号使栅极线GL的电位成为H(高)电平时，写入晶体管SST导通。由此，根据从信号线SL供给的影像信号在电容Cs中蓄积电荷。驱动晶体管DRT的栅极漏极间的电压根据电容Cs的电荷量决定。
在驱动晶体管DRT中，根据从阳极电源线LVDD供给的阳极电源电位PVDD流入电流。驱动晶体管DRT向发光元件3供给与栅极源极间的电压对应的电流。发光元件3以与该电流对应的亮度发光。另外，在写入晶体管SST截止后，也经由驱动晶体管DRT从阳极电源线LVDD向发光元件3供给电流。
接着，对像素Pix的俯视时的具体构成例进行说明。图4是示意性地表示多个像素的俯视图。在图4中，放大示出了在显示区域AA中排列的多个的像素Pix中的2行4列的八个像素Pix。具体而言，如图4所示，像素Pix(1、1)、Pix(2、1)、Pix(3、1)、Pix(4、1)沿第一方向Dx排列。另外，像素Pix(1、1)、Pix(1、2)沿第二方向Dy排列。像素Pix(2、1)、Pix(2、2)沿第二方向Dy排列。像素Pix(3、1)、Pix(3、2)沿第二方向Dy排列。像素Pix(4、1)、Pix(4、2)沿第二方向Dy排列。此外，在无需区分像素Pix(1、1)、Pix(2、1)、Pix(3、1)、Pix(4、1)、Pix(1、2)、Pix(2、2)、Pix(3、2)、Pix(4、2)进行说明时，仅表示为像素Pix。
多个像素Pix分别具有第一发光元件3R(第一亚像素49R)、第二发光元件3G(第二亚像素49G)、第三发光元件3B(第三亚像素49B)、第一信号线SL-1、第二信号线SL-2、第三信号线SL-3以及栅极线GL。第一发光元件3R与第一信号线SL-1电连接。第二发光元件3G与第二信号线SL-2电连接。第三发光元件3B与第三信号线SL-3电连接。
在本实施方式中，在第一方向Dx邻接的两个像素Pix中，多个发光元件3和多个信号线SL(信号线组SLG)靠近配置为一组。邻接的一方的像素Pix和另一方的像素Pix将与第二方向Dy平行的虚拟线作为对称轴以反转的位置关系配置。
在第一方向Dx上相邻的两个像素Pix(例如，像素Pix(2、2)和像素Pix(3、2))是由在第一方向Dx上相邻的两个信号线组SLG和在第二方向Dy上相邻的两个栅极线GL包围的区域。在此，像素Pix的第一方向Dx上的配置间距PPx由信号线组SLG的宽度W-SLG的第一方向Dx上的中点与虚拟线CL之间的距离表示。虚拟线CL是通过在第一方向Dx上相邻的信号线组SLG间的中点并沿着与信号线SL平行的方向延伸的虚拟线。换言之，配置间距PPx是在第一方向Dx上相邻的信号线组SLG的配置间距的1/2。
像素Pix的第二方向Dy上的配置间距PPy与在第二方向Dy上相邻的栅极线GL的配置间距相等。也就是说，配置间距PPy由在第二方向Dy上相邻的栅极线GL的第二方向Dy(+Dy方向)上的端部的距离表示。
多个像素Pix分别具有透光区域CA和非透光区域NCA。透光区域CA是在规定区域中开口率为80％以上的区域，即，是不与信号线SL、栅极线GL等各种布线或者与发光元件3连接的阳极电极23等重叠的区域相对于规定区域的面积的比例为80％以上的区域。非透光区域NCA是在规定区域中开口率小于80％的区域，即，是不与信号线SL、栅极线GL等各种布线、或者与发光元件3连接的阳极电极23等重叠的区域相对于规定区域的面积的比例小于80％的区域。
显示装置1被设置为透光区域CA的面积大于非透光区域NCA的面积。因此，在发光元件3不发光的像素Pix中，能够经由透光区域CA从基板21(参照图7)的第一主面21A侧(盖玻璃101侧)目视确认基板21的第二主面21B侧的背景，另外，能够从基板21的第二主面21B侧目视确认第一主面21A侧(盖玻璃101侧)的背景。而且，在本实施方式的显示装置1中，当从驱动IC210输入影像信号时，像素Pix的发光元件3根据影像信号发光。而且，像素Pix中显示的图像能够与背景一同被目视确认。也就是说，显示装置1是以能够透视显示区域AA的对面侧的方式使用的所谓透明显示器。
接着，着眼于在第一方向Dx上邻接的像素Pix(1、1)和像素Pix(2、1)，对各像素Pix的构成的具体例进行说明。图5是将图4的邻接两个像素放大进行表示的俯视图。此外，在以下的说明中，有时将第一方向Dx的一方(图5右侧方向)表示为+Dx方向，将第一方向Dx的另一方(图5左侧方向)表示为-Dx方向。同样地，有时将第二方向Dy的一方(图5上侧方向)表示为+Dy方向，将第二方向Dy的另一方(图5下侧方向)表示为-Dy方向。
信号线组SLG包括在第一方向Dx上相邻的多个信号线SL。具体而言，与图5左侧的像素Pix(1、1)(第一像素)连接的三根信号线SL和与图5右侧的像素Pix(2、1)(第二像素)连接的三根信号线SL在第一方向Dx上相邻配置，形成为一组信号线组SLG。也就是说，信号线群SLG包括一对第一信号线SL-1、一对第二信号线SL-2以及一对第三信号线SL-3。信号线组SLG在第一方向Dx上按第三信号线SL-3、第二信号线SL-2、第一信号线SL-1、第三信号线SL-3、第二信号线SL-2、第一信号线SL-1的顺序配置。与左侧的像素Pix(1、1)连接的三根信号线SL和与右侧的像素Pix(2、1)连接的三根信号线SL以相同的配置关系排列在第一方向Dx上。但是，并不限定于此，信号线组SLG的配置也可以适当地变更。
在一个信号线组SLG中，多根信号线SL在第一方向Dx上隔开间隔地排列。信号线群SLG的宽度W-SLG包括多根信号线SL和信号线SL的间隔。信号线组SLG以开口率小于80％的方式设定各信号线SL的线宽和信号线SL的间隔，与信号线组SLG重叠的区域成为非透光区域NCA。
在多个像素Pix的各个中，第一发光元件3R、第二发光元件3G以及第三发光元件3B在第一方向Dx上相邻配置，设置于信号线组SLG与栅极线GL的交叉部附近。具体而言，在第一方向Dx上，信号线组SLG设置于构成像素Pix(1、1)的多个发光元件3与构成像素Pix(2、1)的多个发光元件3之间。另外，在第二方向Dy上，与信号线组SLG交叉的栅极线GL设置于构成像素Pix(1、1)的多个发光元件3与构成像素Pix(2、1)的多个发光元件3之间。
构成像素Pix(1、1)的第一发光元件3R、第二发光元件3G以及第三发光元件3B按此顺序排列在第一方向Dx上。第一发光元件3R、第二发光元件3G以及第三发光元件3B与信号线组SLG在第一方向Dx(-Dx方向)上相邻配置。另外，构成像素Pix(1、1)的第一发光元件3R、第二发光元件3G以及第三发光元件3B在与信号线组SLG交叉的栅极线GL的-Dy方向上相邻配置。
构成像素Pix(2、1)的第一发光元件3R、第二发光元件3G以及第三发光元件3B按此顺序排列在第一方向Dx上，并与信号线组SLG在第一方向Dx(+Dx方向)上相邻配置。另外，构成像素Pix(2、1)的第一发光元件3R、第二发光元件3G以及第三发光元件3B在栅极线GL的+Dy方向上相邻配置。像素Pix(1、1)的多个发光元件3和像素Pix(2、1)的多个发光元件3在第一方向Dx上以相同的配置关系排列。但是，多个发光元件3的配置顺序也可以在每个像素Pix中各不相同。
发光元件3分别经由写入晶体管SST的半导体层71与各信号线SL连接。另外，发光元件3分别经由接触孔H4与阳极电源线LVDD电连接。阳极电源线LVDD及阴极电源线LVSS与栅极线GL重叠设置，并沿第一方向Dx延伸。此外，在图4及图5中，为了便于观察附图，用双点划线表示阳极电源线LVDD及阴极电源线LVSS。
各像素Pix的非透光区域NCA包括与在第一方向Dx上相邻的第一发光元件3R、第二发光元件3G以及第三发光元件3B、与各发光元件3连接的阳极电极23、以及信号线组SLG重叠的区域。非透光区域NCA是还包括信号线SL的间隔、阳极电极23的间隔、阳极电极23与栅极线GL的间隔等的区域。换言之，信号线组SGL和多个发光元件3在第一方向Dx上相邻配置而形成在第一方向Dx上连续的非透光区域NCA。
在像素Pix(1、1)中，非透光区域NCA的第一方向Dx的长度Px-NCA是从与第一发光元件3R连接的阳极电极23的第一方向Dx(-Dx方向)的端部至信号线组SLG的第一方向Dx(+Dx方向)的端部的长度。非透光区域NCA的第二方向Dy的长度Py-NCA是从与各发光元件3连接的阳极电极23的第二方向Dy(-Dy方向)的端部至阳极电源线LVDD或阴极电源线LVSS的第二方向Dy(+Dy方向)的端部的长度。
在像素Pix(2、1)中，非透光区域NCA的第一方向Dx的长度Px-NCA是从与第三发光元件3B连接的阳极电极23的第一方向Dx(+Dx方向)的端部至与邻接的像素Pix(1、1)连接的第三信号线SL-3的第一方向Dx(-Dx方向)的端部的长度。非透光区域NCA的第二方向Dy的长度Py-NCA是从与发光元件连接的阳极电极23的第二方向Dy(+Dy方向)的端部至阳极电源线LVDD或阴极电源线LVSS的第二方向Dy(-Dy方向)的端部的长度。
返回图4，像素Pix(3、1)及像素Pix(4、1)的构成与像素Pix(1、1)及像素Pix(2、1)相同。也就是说，按照在第一方向Dx上邻接的两个像素Pix，将多根信号线SL捆扎配置而形成信号线组SLG。而且，分别构成在第一方向Dx上邻接的两个像素Pix的多个发光元件3与各自的信号线组SLG接近而配置。另外，像素Pix(2、1)的多个发光元件3及像素Pix(3、1)的多个发光元件3配置于在第一方向Dx上相邻的信号线组SLG之间。也就是说，在像素Pix(2、1)的发光元件3与像素Pix(3、1)的发光元件3之间未设置信号线SL，在第一方向Dx上，以两个像素Pix的配置间距PPx左右的长度连续地形成透光区域CA。
像素Pix的配置间距PPx、PPy与非透光区域NCA的长度Px-NCA、Py-NCA相比非常长。也就是说，透光区域CA和非透光区域NCA沿第一方向Dx排列配置。作为一例，针对图4的像素Pix(2、1)、像素Pix(2、2)以及像素Pix(3、2)，对透光区域CA及非透光区域NCA的关系具体进行说明。透光区域CA的第一方向Dx的长度Px-CA与像素Pix(例如像素Pix(2、2))的阳极电极23的+Dx方向的端部和在第一方向Dx上邻接的像素Pix(例如像素Pix(3、2))的信号线组SLG之间的距离相等。透光区域CA的第二方向Dy的长度Py-CA与像素Pix(例如像素Pix(2、2))的阳极电极23的+Dy方向的端部和在第二方向Dy上邻接的像素Pix(例如像素Pix(2、1))的电源线(阳极电源线LVDD或阴极电源线LVSS)之间的距离相等。
透光区域CA的第一方向Dx的长度Px-CA为非透光区域NCA的第一方向Dx的长度Px-NCA的5倍以上。同样地，透光区域CA的第二方向Dy的长度Py-CA为非透光区域NCA的第二方向Dy的长度Py-NCA的5倍以上。通过这样的构成，在显示装置1中，能够目视确认背景，且能够抑制透射率降低。
另外，在第一方向Dx上邻接的像素Pix(例如像素Pix(1、2)和像素Pix(2、2))中，发光元件3的第二方向Dy上的位置不同。像素Pix(1、2)的多个发光元件3相对于栅极线GL在-Dy方向上相邻配置。像素Pix(2、2)的多个发光元件3相对于栅极线GL在+Dy方向上相邻配置。由此，在第一方向Dx上邻接的像素Pix中，与将六个发光元件3沿第一方向Dx排列配置时相比，可以减小非透光区域NCA的第一方向Dx的长度Px-NCA，且增大透光区域CA的第一方向Dx的长度Px-CA。
接着，对像素Pix的详细的平面结构及剖面结构进行说明。图6是表示与一个发光元件相对应地设置的晶体管的构成例的俯视图。此外，在图6中，将第一亚像素49R的驱动电路的构成放大进行表示，但关于第一亚像素49R的说明也可以适用于第二亚像素49G及第三亚像素49B。另外，在图6中，省略了对比阳极电极23更靠上侧的发光元件3或安装电极24(参照图7)等部件进行图示。
如图6所示，驱动晶体管DRT具有半导体层61、源极电极62、漏极电极63以及栅极电极64。半导体层61沿第二方向Dy延伸，并在俯视时与栅极电极64交叉。半导体层61中与栅极电极64重叠的区域形成有沟道区域。半导体层61的一端侧经由接触孔H1与漏极电极63连接。漏极电极63经由接触孔H3与阳极电极23连接。阳极电极23经由接触孔H6与安装电极24及发光元件3电连接。
半导体层61的另一端侧经由接触孔H2与源极电极62连接。源极电极62延伸至与阳极电源线LVDD重叠的区域，并经由接触孔H4与阳极电源线LVDD连接。此外，如后述的图8所示，接触孔H5将阴极电源线LVSS与阴极电极22电连接。如图5所示，接触孔H5分别设置于各亚像素49上，并以与栅极线GL、阳极电源线LVDD、阴极电源线LVSS重叠的方式沿栅极线GL呈直线状地配置。另外，并不限于在各亚像素49上分别设置接触孔H5的实施例，也可以为在各像素Pix上形成一个接触孔H5并经由一个接触孔H5连接遍及三个亚像素49的阴极电极22的结构。如上所述，驱动晶体管DRT可以向发光元件3供给与来自阳极电源线LVDD的阳极电源电位PVDD对应的电压信号。
如图6所示，写入晶体管SST具有半导体层71、源极电极72、漏极电极73以及栅极电极74。半导体层71具有沿第二方向Dy延伸的两个部分和连接这两个部分的连接部。半导体层71中沿第二方向Dy延伸的两个部分在俯视时分别与栅极线GL交叉。栅极线GL中与半导体层71重叠的部分分别作为栅极电极74发挥功能。
半导体层71的一端侧与源极电极72重叠地设置，并经由接触孔H6A与源极电极72连接。换言之，信号线SL(第一信号线SL-1)中与半导体层71连接的部分作为源极电极72发挥功能。半导体层71的另一端侧经由接触孔H7与漏极电极73连接。
漏极电极73沿第二方向Dy延伸，并经由接触孔H8与栅极电极64连接。进而，漏极电极73经由接触孔H9与对置电极25连接。如上所述，写入晶体管SST与驱动晶体管DRT的栅极连接。
此外，图6所示的亚像素49的驱动电路的配置等只不过是一个例子，也可以进行变更。例如，第二亚像素49G的半导体层71在俯视时与第一信号线SL-1交叉。另外，第二亚像素49G的半导体层71在俯视时与第一信号线SL-1及第二信号线SL-2交叉。并不限定于此，半导体层71也可以在与连接至其他的亚像素49的信号线SL交叉的部分，经由设置于与半导体层71不同的层的桥接布线连接。
接着，对显示装置1的剖面结构进行说明。图7是图5的VII-VII’剖视图。图8是图6的VIII-VIII’剖视图。如图7及图8所示，发光元件3设置于阵列基板2上。阵列基板2具有基板21、阳极电极23、安装电极24、对置电极25、各种晶体管、各种布线以及各种绝缘膜。
基板21是绝缘基板，例如使用石英、无碱玻璃等的玻璃基板、或者聚酰亚胺等的树脂基板。在作为基板21使用具有挠性的树脂基板的情况下，可以将显示装置1构成为薄片显示器。另外，基板21并不限于聚酰亚胺，也可以使用其他的树脂材料。
此外，在本说明书中，在与基板21的表面垂直的方向上，将从基板21朝向发光元件3的方向称为“上侧”或简称为“上”。另外，将从发光元件3朝向基板21的方向称为“下侧”或简称为“下”。
基板21上设置有底涂膜91。底涂膜91例如是将氮化硅膜或氧化硅膜等多个无机绝缘膜层叠而形成。此外，底涂膜91可以为单层膜，也可以不设置底涂膜91。
驱动晶体管DRT及写入晶体管SST设置于底涂膜91上。半导体层61及半导体层71(参照图8)设置于底涂膜91上。半导体层61、71例如使用多晶硅。但是，半导体层61、71并不限定于此，也可以为微晶氧化物半导体、非晶氧化物半导体、低温多晶硅等。
栅极绝缘膜92将半导体层61、71覆盖并设置于底涂膜91上。栅极绝缘膜92例如是氧化硅膜。栅极电极64及栅极线GL(参照图8)设置于栅极绝缘膜92上。栅极电极64及栅极线GL例如使用钼(Mo)。或者，栅极电极64及栅极线GL也可以为钼与铝的层叠膜(Mo/Al/Mo)或钛与铝的层叠膜(Ti/Al/Ti)。另外，在栅极线GL上，在上述金属膜的表面层叠有黑色部件。关于黑色部件将在后面叙述。
在图7及图8所示的例子中，驱动晶体管DRT是栅极电极64设置于半导体层61的上侧的顶栅结构。但是，并不限定于此，驱动晶体管DRT也可以为栅极电极64设置于半导体层61的下侧的底栅结构，也可以为在半导体层61的上侧及下侧双方都设置有栅极电极64的双栅结构。写入晶体管SST也可以采用与驱动晶体管DRT相同的结构。
层间绝缘膜93将栅极电极64及栅极线GL覆盖并设置于栅极绝缘膜92上。层间绝缘膜93例如具有氮化硅膜与氧化硅膜的层叠结构。源极电极62(参照图8)、漏极电极63、信号线SL(源极电极72)以及漏极电极73设置于层间绝缘膜93上。
如图8所示，漏极电极63经由贯通栅极绝缘膜92及层间绝缘膜93的接触孔H1与半导体层61的漏极区域连接。源极电极62经由贯通栅极绝缘膜92及层间绝缘膜93的接触孔H2与半导体层61的源极区域连接。信号线SL、源极电极62、72、漏极电极63、73例如使用钛与铝的层叠膜(Ti/Al/Ti)。或者，信号线SL、源极电极62、72、漏极电极63、73也可以为钼与铝的层叠膜(Mo/Al/Mo)。另外，信号线SL及各种电极中的至少信号线SL在表面层叠有黑色部件。
漏极电极63延伸至与栅极电极64重叠的区域。通过隔着层间绝缘膜93对置的漏极电极63和栅极电极64形成电容。
如图7及图8所示，第一有机绝缘膜94将驱动晶体管DRT、写入晶体管SST以及信号线SL覆盖并设置于层间绝缘膜93上。第一有机绝缘膜94使用光敏性丙烯酸等的有机材料。与通过CVD等形成的无机绝缘材料相比，光敏性丙烯酸等的有机材料的布线错层的覆盖性、表面的平坦性更优异。第一有机绝缘膜94及第二有机绝缘膜96是使阵列基板2的表面平坦化的平坦化膜。
第一有机绝缘膜94上依次层叠有对置电极25、电容绝缘膜95、阳极电极23。对置电极25例如由ITO(Indium Tin Oxide：氧化铟锡)等具有透光性的导电性材料构成。
电容绝缘膜95将对置电极25覆盖而设置，并在与接触孔H3、H4(参照图8)重叠的区域具有开口。电容绝缘膜95例如为氮化硅膜。阳极电极23隔着电容绝缘膜95与对置电极25对置。阳极电极23经由接触孔H3与漏极电极63电连接。由此，阳极电极23与驱动晶体管DRT电连接。阳极电极23为钛(Ti)、铝(Al)的层叠结构(例如，Ti/Al/Ti)。但是，并不限定于此，阳极电极23也可以为钼与铝的层叠膜(Mo/Al/Mo)，还可以为包含钼、钛中的任意一种以上的合金、或者透光性导电材料。
在隔着电容绝缘膜95对置的阳极电极23与对置电极25之间形成有电容Cs2。另外，由ITO形成的对置电极25还具有作为用于在形成阳极电极23的工序中保护源极电极62、漏极电极63等各种布线的防护膜的功能。
第二有机绝缘膜96设置于阳极电极23上。第二有机绝缘膜96上设置有到达阳极电极23的接触孔H6(参照图8)。第二有机绝缘膜96使用与第一有机绝缘膜94相同的有机材料。安装电极24设置于第二有机绝缘膜96上，并经由接触孔H6与阳极电极23电连接。安装电极24与阳极电极23同样为钛、铝的层叠结构。但是，安装电极24也可以使用与阳极电极23不同的导电材料。另外，第二有机绝缘膜96也可以使用与第一有机绝缘膜94不同的有机材料。
发光元件3(第一发光元件3R、第二发光元件3G、第三发光元件3B)安装于与各自对应的安装电极24。各发光元件3以使阳极端子33与安装电极24相接的方式安装。各发光元件3的阳极端子33与安装电极24之间的接合只要能够在两者之间确保良好的导通、且不会使阵列基板2上的形成物破损，便没有特别限定。作为阳极端子33与安装电极24的接合，例如可以举出使用了低温熔融的焊料材料的回流工序、或者经由导电浆料将发光元件3载置于阵列基板2上之后进行烧成耦合的方法。
在此，也可以不在阵列基板2上设置第二有机绝缘膜96及安装电极24，而在阳极电极23上直接安装发光元件3。但是，通过设置第二有机绝缘膜96及安装电极24，可以抑制因为安装发光元件3时施加的力而使电容绝缘膜95破损。也就是说，可以抑制形成电容Cs的阳极电极23与对置电极25之间产生绝缘破坏。
发光元件3具有半导体层31、阳极端子32以及阴极端子33。半导体层31可以采用层叠有n型包覆层、活性层以及p型包覆层的构成。半导体层31例如使用氮化镓(GaN)、磷化铟铝(AlInP)、氮化铟镓(InGaN)等的化合物半导体。半导体层31也可以针对第一发光元件3R、第二发光元件3G以及第三发光元件3B使用不同的材料。另外，作为活性层，也可以采用周期性地层叠由数个原子层构成的阱层和势垒层的多量子阱结构(MQW结构)，以便实现高效率化。另外，作为发光元件3，也可以为在半导体基板上形成有半导体层31的构成。或者，并不限定于发光元件3单体安装于阵列基板2的构成，也可以为包含发光元件3的LED芯片安装于阵列基板2的构成。
在多个发光元件3之间设置有元件绝缘膜97。元件绝缘膜97由树脂材料形成。元件绝缘膜97将发光元件3的至少侧面覆盖，发光元件3的阴极端子32从元件绝缘膜97露出。以使元件绝缘膜97的上表面与阴极端子32的上表面形成同一面的方式平坦地形成元件绝缘膜97。但是，元件绝缘膜97的上表面的位置也可以与阴极端子32的上表面的位置不同。
阴极电极22将多个发光元件3及元件绝缘膜97覆盖而设置，并与多个发光元件3的阴极端子32电连接。阴极电极22使用例如ITO等具有透光性的导电性材料。由此，能够高效地使从发光元件3射出的光射出至外部。
如图8所示，阴极电极22延伸至与栅极线GL重叠的区域，并经由接触孔H5与阴极电源线LVSS连接。阴极电源线LVSS设置于与安装电极24相同的层、即设置于第二有机绝缘膜96上。另外，阳极电源线LVDD设置于与阳极电极23相同的层、即电容绝缘膜95上，并经由设置于与栅极线GL重叠的位置处的接触孔H4与源极电极62连接。
阳极电源线LVDD及阴极电源线LVSS中的至少一部分与栅极线GL重叠而设置。由此，与将阳极电源线LVDD及阴极电源线LVSS设置于俯视时与栅极线GL不重叠的位置时相比，可以减小非透光区域NCA的面积(第二方向Dy上的长度Py-NCA)。
如图7及图8所示，阴极电极22上隔着外涂层98设置有盖玻璃101。盖玻璃101是用于保护显示装置1的表面的部件。此外，也可以取代盖玻璃101而设置透光性的树脂基板或透光性的树脂膜等的保护部件作为显示装置1的盖部件。另外，外涂层98可以是与盖玻璃101具有粘接性的透明的紫外线固化树脂，也可以另外设置用于粘接外涂层98与盖玻璃101的透明粘接层。
图9是用于说明信号线的层叠结构的说明图。如图9所示，信号线SL具有金属膜51、52、53以及黑色部件54。信号线SL在层间绝缘膜93上依次层叠金属膜51、52、53、黑色部件54。黑色部件54设置于金属膜53与盖玻璃101之间。
如上所述，金属膜51及金属膜53例如为钛(Ti)。金属膜52例如为铝(Al)。或者，金属膜51及金属膜53也可以为钼(Mo)。金属膜51、52、53的膜厚例如为25nm以上且70nm以下。信号线SL层叠有三层金属膜51、52、53，但并不限定于此，也可以为单层的金属膜，还可以是两层或四层以上的金属膜。
黑色部件54设置于金属膜53的表面。黑色部件54例如是由光的吸收率大于金属膜51、52、53的材料构成的低反射膜。黑色部件54使用着色为黑色的树脂材料、或者通过碳或因薄膜干扰而呈现黑色的金属氧化物、碳化物、金属碳化物。黑色部件54的膜厚例如为40nm以上80nm以下。通过设置黑色部件54，可以抑制从基板21的第一主面21A侧(盖玻璃101侧)入射的光L1在信号线SL的表面反射。例如，作为理想状态，在光L1以90度入射、以90度反射的情况下，设置有黑色部件54的信号线SL的可见光区域的反射率为10％以下。其结果是，可以抑制信号线SL中的反射光被观察者目视观察到，从而可以抑制因为反射光使显示特性降低。
另外，假设在未设置黑色部件54的情况下，如图4及图5所示，在透光区域CA和非透光区域NCA在第一方向Dx上反复配置的构成中，存在光被沿第一方向Dx排列的非透光区域NCA的金属膜分别反射而产生彩虹色衍射的情况。在本实施方式中，通过使透光区域CA的第一方向Dx的长度Px-CA为非透光区域NCA的第一方向Dx的长度Px-NCA的5倍以上，可以抑制衍射效率，并且，可以通过黑色部件54抑制金属膜51、52、53的表面的反射。由此，在显示装置1中，可以通过抑制彩虹色衍射而抑制显示特性降低。
此外，图9中示出了信号线SL的层叠结构，但栅极线GL也可以采用同样的构成。
图10是用于说明信号线及阳极电源线的层叠结构的说明图。此外，在图10中，为了容易理解，将信号线SL及阳极电源线LVDD的剖面排列配置。即，图10示意性地排列示出了沿第一方向Dx剖切的信号线SL的剖视图和沿第二方向Dy剖切的阳极电源线LVDD的剖视图。
如图10所示，阳极电源线LVDD具有金属膜56、57、58以及黑色部件59。金属膜56及金属膜58例如为钛(Ti)。金属膜57例如为铝(Al)。或者，金属膜56及金属膜58也可以为钼(Mo)。黑色部件59设置于金属膜58的表面，可以使用与上述黑色部件54相同的材料。由此，阳极电源线LVDD可以抑制从第一主面21A侧入射的光L1反射。
另外，阳极电源线LVDD的宽度(第二方向Dy上的宽度)比信号线SL的宽度(第一方向Dx上的宽度)大。由此，可以减小阳极电源线LVDD的薄层电阻值。因此，可以抑制经由阳极电源线LVDD向发光元件3供给的阳极电源电位PVDD的压降。
在黑色部件59为金属氧化物或金属碳化物的情况下，黑色部件59的相对介电常数比金属膜56、57、58大，因此，在阳极电源线LVDD与附近的布线之间形成的电容变大。因此，可以抑制阳极电源电位PVDD的电压变动，实现电源稳定化。此外，阴极电源线LVSS也可以采用与阳极电源线LVDD同样的层叠结构。
图11是表示透光区域及非透光区域的层叠结构的剖视图。如图11所示，在透光区域CA中，在基板21与盖玻璃101之间层叠有透光性的绝缘膜及阴极电极22。具体而言，在透光区域CA中，在基板21的第一主面21A上依次层叠有底涂膜91、栅极绝缘膜92、层间绝缘膜93、第一有机绝缘膜94、电容绝缘膜95、第二有机绝缘膜96、元件绝缘膜97、阴极电极22、外涂层98、覆盖玻璃101。即，透光区域CA中未设置非透光区域NCA的各晶体管(驱动晶体管DRT及写入晶体管SST)、各种布线、阳极电极23等，而使各绝缘膜(无机绝缘膜及有机绝缘膜)遍及非透光区域NCA及透光区域CA连续地设置。
通过这样的构成，在透光区域CA中，与非透光区域NCA相比可以提高光的透射率。设置于非透光区域NCA的各绝缘膜连续设置至透光区域CA。但是，并不限定于此，也可以在透光区域CA不设置上述底涂膜91至外涂层98的各绝缘膜中的一部分绝缘膜。另外，阴极电极22也可以设置于非透光区域NCA，而不设置于透光区域CA。
如以上所说明，本实施方式的显示装置1具有：基板21；第一LED元件(例如像素Pix(2、1)的第一发光元件3R)和第二LED元件(例如像素Pix(1、1)的第二发光元件3G)，设置于基板21并照射光；第一信号线SL-1，设置于第一LED元件与第二LED元件之间，并与第一LED元件电连接；第二信号线SL-2，设置于第一LED元件与第二LED元件之间，并与第二LED元件电连接；栅极布线(栅极线GL)，与第一信号线SL-1及第二信号线SL-2交叉；以及阳极布线(阳极电源线LVDD)，与栅极布线重叠，并与第一LED元件及第二LED元件电连接，并且，阳极布线与栅极布线平行地延伸。
另外，显示装置1具有与栅极布线及阳极布线重叠且与第一LED元件及第二LED元件电连接的阴极布线(阴极电源线LVSS)，阴极布线与栅极布线及阳极布线平行地延伸。
显示装置1还具有：阴极电极22，与第一LED元件及第二LED元件共同连接；以及元件绝缘膜97，在基板21与阴极电极22之间将第一LED元件及第二LED元件包围，阴极布线位于基板21与元件绝缘膜97之间，阴极电极22经由形成于元件绝缘膜97的接触孔H5与阴极布线连接，接触孔H5与栅极布线或阳极布线重叠。
另外，在显示装置1中，阳极布线(阳极电源线LVDD)位于阴极布线(阴极电源线LVSS)与栅极布线(栅极线GL)之间。
另外，显示装置1还具有第三信号线，沿着第一方向Dx，第一信号线位于第二信号线与第三信号线之间，第三信号线是第一信号线的下一列的信号线SL(例如像素Pix(3、1)的信号线SL)，第一LED元件(例如像素Pix(2、1)的第一发光元件3R)位于第一信号线与第三信号线之间，第一LED元件与第三信号线之间的距离是第一信号线与第一LED元件之间的距离的5倍以上。
(第一变形例)
图12是用于说明第一变形例涉及的信号线的层叠结构的说明图。此外，在以下的说明中，对于上述实施方式中已说明的构成要素，标注相同的附图标记并省略说明。如图12所示，变形例的信号线SLA除了黑色部件54之外还具有黑色部件55。黑色部件54、55分别设置于金属膜51、52、53的表面及背面。具体而言，在信号线SLA中，在层间绝缘膜93上依次层叠有黑色部件55、金属膜51、52、53、黑色部件54。换言之，黑色部件55设置于基板21与金属膜51之间。
通过设置黑色部件55，可以抑制从基板21的第二主面21B侧入射的光L2在信号线SLA的背面反射。变形例的信号线SLA可以适用于从第一主面21A侧(盖玻璃101侧)及第二主面21B侧这两面观察的显示装置1。
此外，在栅极线GL、阳极电源线LVDD以及阴极电源线LVSS中，也可以适用与图12所示的第一变形例同样的层叠结构。也就是说，也可以在栅极线GL、阳极电源线LVDD以及阴极电源线LVSS的表面及背面设置黑色部件54、55。
(第二变形例)
图13是示意性地表示第二变形例涉及的显示装置的剖视图。如图13所示，在第二变形例涉及的显示装置1A中，在透光区域CA中，在基板21的第一主面21A上层叠有第一有机绝缘膜94及第二有机绝缘膜96。在第二有机绝缘膜96上，隔着空隙SP设置有盖玻璃101。
也就是说，在非透光区域NCA中，在第三方向Dz上，在基板21与发光元件3之间层叠有多个无机绝缘膜(底涂膜91、栅极绝缘膜92、层间绝缘膜93、电容绝缘膜95)以及多个有机绝缘膜(第一有机绝缘膜94及第二有机绝缘膜96)。相对于此，在透光区域CA中，不具有多个无机绝缘膜，第一有机绝缘膜94及第二有机绝缘膜96层叠于基板21的第一主面21A上。
透光区域CA中的第二有机绝缘膜96(平坦化膜)的表面与基板21之间的第三方向Dz上的距离小于非透光区域NCA中的第二有机绝缘膜96(平坦化膜)的表面与基板21之间的第三方向Dz上的距离。也就是说，层叠于透光区域CA的绝缘膜的合计厚度比层叠于非透光区域NCA的绝缘膜的合计厚度薄。进而，在透光区域CA中，也未设置元件绝缘膜97、阴极电极22以及外涂层98。通过这样的构成，可以进一步提高透光区域CA的光的透射率。
(第三变形例)
图14是示意性地表示第三变形例涉及的显示装置的剖视图。在第三变形例的显示装置1B中，与上述第一实施方式及第二变形例相比，元件绝缘膜97分别设置于各发光元件3的构成不同。如图14所示，元件绝缘膜97将各发光元件3的侧面及安装电极24的外缘覆盖而设置。在相邻的发光元件3之间，元件绝缘膜97设置为凹状。阴极电极22仿照由发光元件3的上表面及元件绝缘膜97形成的凹凸形状而形成。
盖玻璃101经由粘接层98A与阴极电极22的上端粘接。在相邻的发光元件3之间，在阴极电极22与盖玻璃101之间形成有空隙SP。在未设置发光元件3及元件绝缘膜97的区域中，在第二有机绝缘膜96与盖玻璃101之间设置有空隙SP。即使是这样的构成，元件绝缘膜97也可以使相邻的发光元件3及相邻的安装电极24绝缘。
(第二实施方式)
图15是示意性地表示第二实施方式涉及的显示装置的多个像素的俯视图。在上述第一实施方式中，对于在第一方向Dx上邻接的两个像素Pix中，多个发光元件3和多个信号线SL靠近配置为一组的构成进行了说明，但并不限定于此。
在图15中，示出了多个排列的像素Pix中的2行2列四个像素Pix。具体而言，如图15所示，像素Pix(1、1)、Pix(2、1)沿第一方向Dx排列。另外，像素Pix(1、1)、Pix(1、2)沿第二方向Dy排列。像素Pix(2、1)、Pix(2、2)沿第二方向Dy排列。
在本实施方式中，像素Pix是由在第一方向Dx上相邻的两个信号线组SLG和在第二方向Dy上相邻的两个栅极线GL包围的区域。在此，像素Pix的第一方向Dx上的配置间距PPx与信号线组SLG的第一方向Dx上的配置间距相等。像素Pix的第二方向Dy上的配置间距PPy与在第二方向Dy上相邻的栅极线GL的配置间距相等。
在第二实施方式的显示装置1C中，按像素Pix分别将多个发光元件3和多个信号线SL靠近配置为一组。在各像素Pix中，第一发光元件3R、第二发光元件3G以及第三发光元件3B沿第一方向Dx排列配置。构成各像素Pix的发光元件组(第一发光元件3R、第二发光元件3G以及第三发光元件3B)在第一方向Dx及第二方向Dy上分离而配置。
在此，对一个像素Pix的构成的具体例进行说明。图16是将图15的一个像素放大进行表示的俯视图。在图16中，示出了像素Pix(1、1)，但是，关于像素Pix(1、1)的说明也可以适用于其他的像素Pix。如图16所示，信号线组SLG包括在第一方向Dx上相邻设置的一组第一信号线SL-1、第二信号线SL-2、第三信号线SL-3。信号线组SLG与像素Pix(1、1)连接。
在信号线组SLG中，在第一方向Dx上按第一信号线SL-1、第三信号线SL-3、第二信号线SL-2的顺序排列。但是，信号线组SLG中的各信号线SL的配置顺序可以适当地变更。信号线组SLG的宽度W-SLG包括三根信号线SL的宽度和邻接的两根信号线SL的间隔。在本实施方式中，也以信号线组SLG形成非透光区域NCA的方式设定各信号线SL的宽度和间隔。
第一发光元件3R与信号线组SLG的-Dx方向(图16左侧)相邻而配置。第二发光元件3G及第三发光元件3B与信号线组SLG的+Dx方向(图16右侧)相邻而配置。也就是说，在第一方向Dx上，在第一发光元件3R与第二发光元件3G及第三发光元件3B之间配置有信号线组SLG。另外，第一发光元件3R、第二发光元件3G以及第三发光元件3B均与栅极线GL的同一侧(+Dy方向)相邻而配置。
各发光元件3及信号线组SLG的配置顺序只不过是一个例子，也可以适当地进行变更。例如，第一发光元件3R和第二发光元件3G及第三发光元件3B中的一方也可以配置于信号线组SLG的-Dx方向，第二发光元件3G及第三发光元件3B中的另一方也可以配置于信号线组SLG的+Dx方向。或者，也可以在信号线组SLG的+Dx方向(或者-Dx方向)上，将第一发光元件3R、第二发光元件3G以及第三发光元件3B靠近配置为一组。
各像素Pix的非透光区域NCA是包含在第一方向Dx上相邻的第一发光元件3R、第二发光元件3G以及第三发光元件3B、与连接于各发光元件3的阳极电极23重叠的区域、以及信号线组SLG的区域。
在像素Pix(1、1)中，非透光区域NCA的第一方向Dx的长度Px-NCA是从与第一发光元件3R连接的阳极电极23的第一方向Dx(-Dx方向)的端部跨过信号线组SLG及第二发光元件3G至与第三发光元件3B连接的阳极电极23的第一方向Dx(+Dx方向)的端部为止的长度。非透光区域NCA的第二方向Dy的宽度Py-NCA是从与各发光元件3连接的阳极电极23的第二方向Dy(+Dy方向)的端部至阳极电源线LVDD或阴极电源线LVSS的第二方向Dy(-Dy方向)的端部的长度。
返回图15，像素Pix(2、1)、Pix(1、2)、Pix(2、2)的构成与像素Pix(1、1)相同。也就是说，按沿第一方向Dx排列的像素Pix，分别将多个信号线SL捆扎配置而形成信号线组SLG，构成像素Pix的多个发光元件3与信号线组SLG靠近而配置。另外，构成像素Pix(1、1)的第二发光元件3G、第三发光元件3B与构成像素Pix(2、1)的第一发光元件3R在第一方向Dx上分离而配置，并配置于在第一方向Dx上相邻的两个信号线组SLG之间。同样地，构成像素Pix(1、2)的第二发光元件3G、第三发光元件3B和构成像素Pix(2、2)的第一发光元件3R在第一方向Dx上分离而配置，并配置于在第一方向Dx上相邻的两个信号线组SLG之间。
也就是说，透光区域CA的第一方向Dx的长度Px-CA与在第一方向Dx上邻接的像素Pix(例如像素Pix(1、2)和像素Pix(2、2))的阳极电极23间的距离相等。透光区域CA的第二方向Dy的长度Py-CA与像素Pix(例如像素Pix(1、2))的阳极电极23的+Dy方向的端部和在第二方向Dy上邻接的像素Pix(例如像素Pix(1、1))的电源线(阳极电源线LVDD或阴极电源线LVSS)之间的距离相等。
如上所述，在按像素Pix将多个发光元件3和多个信号线SL靠近配置为一组的构成中，也可以使透光区域CA的第一方向Dx的长度Px-CA为非透光区域NCA的第一方向Dx的长度Px-NCA的5倍以上。另外，透光区域CA的第二方向Dy的长度Py-CA也可以为非透光区域NCA的第二方向Dy的长度Py-NCA的5倍以上。
(第四变形例)
图17是示意性地表示第二实施方式的第四变形例涉及的显示装置的多个像素的剖视图。图18是将图17的一个像素放大进行表示的俯视图。在图18中，例如将像素Pix(1，1)放大进行表示。
如图17及图18所示，在第四变形例的显示装置1D中，与上述第二实施方式相比，在第二方向Dy上，在构成像素Pix(1、1)的第一发光元件3R与构成像素Pix(1、1)的第二发光元件3G及第三发光元件3B之间设置有栅极线GL的构成不同。第一发光元件3R与栅极线GL在-Dy方向上相邻而配置。第二发光元件3G及第三发光元件3B与栅极线GL在+Dy方向上相邻而配置。此外，在第四变形例中，在一个像素Pix中，第一亚像素49R、第二亚像素49G以及第三亚像素49B中像素电路或各种布线的构成不同。例如，可以为第一亚像素49R与第二亚像素49G及第三亚像素49B以与第一方向Dx平行的虚拟线为对称轴而反转的构成。
非透光区域NCA的第一方向Dx的长度Px-NCA是从信号线组SLG的第一信号线SL-1的第一方向Dx(-Dx方向)的端部至与第三发光元件3B连接的阳极电极23的第一方向Dx(+Dx方向)的端部的长度。另外，非透光区域NCA的第二方向Dy的宽度Py-NCA与上述第二实施方式同样为从与各发光元件3连接的阳极电极23的第二方向Dy(+Dy方向)的端部至阳极电源线LVDD或阴极电源线LVSS的第二方向Dy(-Dy方向)的端部的长度。
透光区域CA的第一方向Dx的长度Px-CA与在第一方向Dx上邻接的像素Pix(例如像素Pix(1、2)和像素Pix(2、2))中像素Pix(1、2)的阳极电极23的+Dx方向的端部和像素Pix(2、2)的信号线组SLG的-Dx方向的端部之间的距离相等。另外，透光区域CA的第二方向Dy的长度Py-CA与上述第二实施方式同样与像素Pix(例如像素Pix(1、2))的阳极电极23的+Dy方向的端部和在第二方向Dy上邻接的像素Pix(例如像素Pix(1、1))的电源线(阳极电源线LVDD或阴极电源线LVSS)之间的距离相等。
这样，在第四变形例中，与上述第二实施方式相比，可以减小非透光区域NCA的第一方向Dx的长度Px-NCA，并且，可以增大透光区域CA的第一方向Dx的长度Px-CA。即，显示装置1D可以在第一方向Dx上增大透光区域CA的第一方向Dx的长度Px-CA与非透光区域NCA的第一方向Dx的长度Px-NCA的比例(Px-CA/Px-NCA)。其结果是，显示装置1D可以提高光的透射率。
各发光元件3及栅极线GL的配置关系只不过是一个例子，也可以适当地进行变更。例如，也可以是第一发光元件3R及第二发光元件3G与栅极线GL在-Dy方向上相邻而配置，第三发光元件3B与栅极线GL在+Dy方向上相邻而配置。
此外，在上述各实施方式中，为了容易观察附图，将非透光区域NCA相对于透光区域CA的面积大幅放大进行表示。透光区域CA的第一方向Dx的长度Px-CA及第二方向Dy的长度Py-CA均被设置为远大于非透光区域NCA且为5倍以上。另外，像素Pix的第一方向Dx的配置间距PPx与第二方向Dy的配置间距PPy的比例也可以根据显示的分辨率或透射率适当地变更。
此外，在以上的说明中，在表记为阳极端子33、阴极端子32的部分中，根据发光元件3的连接方向及电压的施加方向，并不限定于说明书中的记载，也可以相互倒置。
以上，对本发明的优选实施方式进行了说明，但本发明并不限定于这样的实施方式。实施方式所公开的内容只不过是一个例子，在不脱离本发明的主旨的范围内能够进行各种变更。关于在不脱离本发明的主旨的范围内进行的适当的变更，当然也属于本发明的技术范围。在不脱离上述各实施方式以及各变形例的主旨的范围内，能够进行构成要素的各种省略、替换以及变更中的至少一个。
附图标记说明
1、1A、1B、1C、1D显示装置；2阵列基板；3发光元件；3R
第一发光元件；3G第二发光元件；3B第三发光元件；12驱动电路；21基板；22阴极电极；23阳极电极；24安装电极；25对置电极；31半导体层；32阴极端子；33阳极端子；49亚像素；51、52、53、56、57、58金属膜；54、55、59黑色部件；60阴极布线；101盖玻璃；210驱动IC；CA透光区域；NCA非透光区域；DRT驱动晶体管；SST吸入晶体管；SL信号线；SL-1第一信号线；SL-2第二信号线；SL-3第三信号线；LVDD阳极电源线；LVSS阴极电源线；Pix像素；Px-CA、Py-CA、Px-NCA、Py-NCA长度；PPx、PPy配置间距。
Claims (18)
1.一种显示装置，具有：
基板；
第一LED元件和第二LED元件，设置于所述基板，并照射光；
第一信号线，设置于所述第一LED元件与所述第二LED元件之间，并与所述第一LED元件电连接；
第二信号线，设置于所述第一LED元件与所述第二LED元件之间，并与所述第二LED元件电连接；
栅极布线，与所述第一信号线及所述第二信号线交叉；以及
阳极布线，与所述栅极布线重叠，并与所述第一LED元件及所述第二LED元件电连接，
所述阳极布线与所述栅极布线平行地延伸。
2.根据权利要求1所述的显示装置，其中，
所述显示装置具有阴极布线，所述阴极布线与所述栅极布线及所述阳极布线重叠，并与所述第一LED元件及所述第二LED元件电连接，
所述阴极布线与所述栅极布线及所述阳极布线平行地延伸。
3.根据权利要求2所述的显示装置，其中，
所述显示装置还具有：
阴极电极，与所述第一LED元件及所述第二LED元件共同连接；以及
元件绝缘膜，在所述基板与所述阴极电极之间将所述第一LED元件及所述第二LED元件包围，
所述阴极布线位于所述基板与所述元件绝缘膜之间，
所述阴极电极经由形成于所述元件绝缘膜的接触孔与所述阴极布线连接，
所述接触孔与所述栅极布线或所述阳极布线重叠。
4.根据权利要求2或3所述的显示装置，其中，
所述阳极布线位于所述阴极布线与所述栅极布线之间。
5.根据权利要求1至4中任一项所述的显示装置，其中，
所述显示装置还具有第三信号线，
沿着第一方向，所述第一信号线位于所述第二信号线与所述第三信号线之间，
所述第三信号线是所述第一信号线的下一列的信号线，
所述第一LED元件位于所述第一信号线与所述第三信号线之间，
所述第一LED元件与所述第三信号线之间的距离为所述第一信号线与所述第一LED元件之间的距离的5倍以上。
6.一种显示装置，具有：
基板；
多个像素，设置于所述基板；
多个发光元件，设置于多个所述像素的每一个，并射出光；
多个晶体管，与多个所述发光元件相对应地设置；以及
信号线及栅极线，与多个所述晶体管连接，
作为开口率为80％以上的区域的透光区域与作为开口率小于80％的区域的非透光区域沿第一方向排列配置，
所述透光区域的所述第一方向的长度为所述非透光区域的所述第一方向的长度的5倍以上。
7.根据权利要求6所述的显示装置，其中，
所述非透光区域包括所述发光元件、与所述发光元件连接的阳极电极以及与所述信号线及所述栅极线重叠的区域。
8.根据权利要求6或7所述的显示装置，其中，
所述显示装置具有包括在所述第一方向上相邻的多根所述信号线的信号线组，
多个所述发光元件与所述信号线组的多根所述信号线分别电连接，
所述信号线组与多个所述发光元件在所述第一方向上相邻配置，从而形成在所述第一方向上连续的所述非透光区域。
9.根据权利要求6或7所述的显示装置，其中，
所述显示装置具有包括在所述第一方向上相邻设置的第一信号线、第二信号线以及第三信号线的信号线组，
多个所述发光元件包括：与所述第一信号线电连接的第一发光元件；与所述第二信号线电连接的第二发光元件；以及与所述第三信号线电连接的第三发光元件，
在所述第一方向上，所述信号线组配置于所述第一发光元件与所述第二发光元件及所述第三发光元件中的至少一方之间。
10.根据权利要求9所述的显示装置，其中，
所述第一发光元件、所述第二发光元件以及所述第三发光元件和与所述信号线组交叉的所述栅极线的与所述第一方向交叉的第二方向的一方相邻配置。
11.根据权利要求9所述的显示装置，其中，
所述第一发光元件和与所述信号线组交叉的所述栅极线的与所述第一方向交叉的第二方向的一方相邻配置，
所述第二发光元件及所述第三发光元件中的至少一方与所述栅极线的所述第二方向的另一方相邻配置。
12.根据权利要求6或7所述的显示装置，其中，
所述显示装置具有信号线组，所述信号线组中与第一像素连接的多根所述信号线和与第二像素连接的多根所述信号线在所述第一方向上相邻设置，所述第二像素与所述第一像素邻接，
在所述第一方向上，所述信号线组配置于构成所述第一像素的多个所述发光元件与构成所述第二像素的多个所述发光元件之间。
13.根据权利要求12所述的显示装置，其中，
构成所述第一像素的多个所述发光元件和与所述信号线组交叉的所述栅极线的与所述第一方向交叉的第二方向的一方相邻配置，
构成所述第二像素的多个所述发光元件和所述栅极线的所述第二方向的另一方相邻配置。
14.根据权利要求6至13中任一项所述的显示装置，其中，
所述信号线及所述栅极线中的至少一方具有金属膜和设置于所述金属膜的表面的黑色部件。
15.根据权利要求14所述的显示装置，其中，
所述黑色部件设置于所述信号线及所述栅极线中的至少一方的所述金属膜的表面及背面。
16.根据权利要求6至15中任一项所述的显示装置，其中，
所述显示装置具有向多个所述发光元件供给电源电位的电源线，
所述电源线与所述栅极线重叠设置，
所述电源线具有金属膜和设置于所述金属膜的表面的黑色部件。
17.根据权利要求6至16中任一项所述的显示装置，其中，
在所述非透光区域中，在与所述基板垂直的方向上，在所述基板与所述发光元件之间层叠有多个无机绝缘膜及多个有机绝缘膜，
在所述透光区域中，在与所述基板垂直的方向上，不具有多个所述无机绝缘膜，而层叠有多个所述有机绝缘膜。
18.根据权利要求17所述的显示装置，其中，
多个所述有机绝缘膜包括设置有多个所述发光元件的平坦化膜，
所述透光区域中的所述平坦化膜的表面与所述基板之间的在垂直于所述基板的方向上的距离小于所述非透光区域中的所述平坦化膜的表面与所述基板之间的在垂直于所述基板的方向上的距离。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019219148A JP7326137B2 (ja) | 2019-12-03 | 2019-12-03 | 表示装置 |
| JP2019-219148 | 2019-12-03 | ||
| PCT/JP2020/040721 WO2021111783A1 (ja) | 2019-12-03 | 2020-10-29 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114746928A true CN114746928A (zh) | 2022-07-12 |
| CN114746928B CN114746928B (zh) | 2023-12-15 |
Family
ID=76220058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080083573.9A Active CN114746928B (zh) | 2019-12-03 | 2020-10-29 | 显示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220293579A1 (zh) |
| JP (2) | JP7326137B2 (zh) |
| CN (1) | CN114746928B (zh) |
| WO (1) | WO2021111783A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023039887A1 (zh) * | 2021-09-18 | 2023-03-23 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| WO2023090335A1 (ja) * | 2021-11-19 | 2023-05-25 | Ａｇｃ株式会社 | 透明電子デバイス、合わせガラス、及び透明電子デバイスの製造方法 |
| DE102022103970A1 (de) * | 2022-02-21 | 2023-08-24 | Ams-Osram International Gmbh | Anzeigeeinheit, anzeigevorrichtung und verfahren zur herstellung einer anzeigeeinheit |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030122140A1 (en) * | 2001-12-28 | 2003-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor |
| US20040113550A1 (en) * | 2002-12-12 | 2004-06-17 | Hitachi Displays, Ltd. | Light-emitting element and display device using same |
| US20090243482A1 (en) * | 2008-03-28 | 2009-10-01 | Casio Computer Co., Ltd. | Display device |
| JP2010085469A (ja) * | 2008-09-29 | 2010-04-15 | Casio Computer Co Ltd | 表示装置及び表示装置の製造方法 |
| JP2010161084A (ja) * | 2010-04-02 | 2010-07-22 | Casio Computer Co Ltd | 表示装置及び表示装置の製造方法 |
| CN102573164A (zh) * | 2010-09-28 | 2012-07-11 | 卡西欧计算机株式会社 | 发光装置及电子设备 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6771028B1 (en) | 2003-04-30 | 2004-08-03 | Eastman Kodak Company | Drive circuitry for four-color organic light-emitting device |
| JP5040222B2 (ja) | 2005-12-13 | 2012-10-03 | ソニー株式会社 | 表示装置 |
| JP5194494B2 (ja) | 2007-03-12 | 2013-05-08 | コニカミノルタホールディングス株式会社 | 画素アレイ |
| WO2009072452A1 (en) | 2007-12-03 | 2009-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Tft arrangement for display device |
| JP2010160526A (ja) | 2010-04-23 | 2010-07-22 | Seiko Epson Corp | 発光装置および電子機器 |
| JP6535545B2 (ja) * | 2015-08-21 | 2019-06-26 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102448611B1 (ko) | 2015-10-30 | 2022-09-27 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| JP2018198166A (ja) | 2017-05-24 | 2018-12-13 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102556581B1 (ko) | 2017-11-28 | 2023-07-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
-
2019
- 2019-12-03 JP JP2019219148A patent/JP7326137B2/ja active Active
-
2020
- 2020-10-29 CN CN202080083573.9A patent/CN114746928B/zh active Active
- 2020-10-29 WO PCT/JP2020/040721 patent/WO2021111783A1/ja active Application Filing
-
2022
- 2022-06-02 US US17/830,470 patent/US20220293579A1/en active Pending
-
2023
- 2023-08-01 JP JP2023125441A patent/JP2023156384A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030122140A1 (en) * | 2001-12-28 | 2003-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor |
| CN1428869A (zh) * | 2001-12-28 | 2003-07-09 | 株式会社半导体能源研究所 | 发光装置、制造发光装置的方法、及其制造设备 |
| US20040113550A1 (en) * | 2002-12-12 | 2004-06-17 | Hitachi Displays, Ltd. | Light-emitting element and display device using same |
| US20090243482A1 (en) * | 2008-03-28 | 2009-10-01 | Casio Computer Co., Ltd. | Display device |
| JP2010085469A (ja) * | 2008-09-29 | 2010-04-15 | Casio Computer Co Ltd | 表示装置及び表示装置の製造方法 |
| JP2010161084A (ja) * | 2010-04-02 | 2010-07-22 | Casio Computer Co Ltd | 表示装置及び表示装置の製造方法 |
| CN102573164A (zh) * | 2010-09-28 | 2012-07-11 | 卡西欧计算机株式会社 | 发光装置及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220293579A1 (en) | 2022-09-15 |
| CN114746928B (zh) | 2023-12-15 |
| JP2021089356A (ja) | 2021-06-10 |
| JP2023156384A (ja) | 2023-10-24 |
| JP7326137B2 (ja) | 2023-08-15 |
| WO2021111783A1 (ja) | 2021-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106611775B (zh) | 有机发光二极管显示器 | |
| US8907327B2 (en) | Display device and organic light-emitting display device having connection part for electronically connecting different levels of conductors | |
| EP3343628B1 (en) | Organic light emitting display device and method of manufacturing thereof | |
| CN114746928B (zh) | 显示装置 | |
| TWI738058B (zh) | 顯示裝置及陣列基板 | |
| CN108470842A (zh) | 显示装置及其制造方法 | |
| US20220005994A1 (en) | Display device | |
| US11950462B2 (en) | Display device | |
| WO2020203702A1 (ja) | 表示装置 | |
| CN111971732A (zh) | 显示装置 | |
| CN114664895A (zh) | 透明显示装置 | |
| US11437428B2 (en) | Display device | |
| KR20180063627A (ko) | 유기 발광 표시 장치 | |
| WO2020230497A1 (ja) | 表示装置 | |
| JP7264669B2 (ja) | 表示装置 | |
| US11315979B2 (en) | Display device | |
| CN113495387B (zh) | 半导体基板及显示装置 | |
| WO2023008243A1 (ja) | 画素構造体および表示装置 | |
| KR102573079B1 (ko) | 표시장치 | |
| KR20170015830A (ko) | 투명표시장치 및 이의 제조방법 | |
| KR20240017226A (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
| CN115621398A (zh) | 显示装置 | |
| CN112599562A (zh) | 显示装置 | |
| CN117915708A (zh) | 显示装置 | |
| CN113921568A (zh) | 显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |