CN115621398A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115621398A
CN115621398A CN202210746807.4A CN202210746807A CN115621398A CN 115621398 A CN115621398 A CN 115621398A CN 202210746807 A CN202210746807 A CN 202210746807A CN 115621398 A CN115621398 A CN 115621398A
Authority
CN
China
Prior art keywords
light emitting
lens
emitting element
light
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210746807.4A
Other languages
English (en)
Inventor
池田雅延
田中良典
广泽仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN115621398A publication Critical patent/CN115621398A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种能够实现适当的显示特性的显示装置。显示装置具备:基板;在基板的显示区域设置的多个第1发光元件以及多个第2发光元件;在从垂直于基板的方向观察的俯视下具有第1直径的第1透镜,其与多个第1发光元件分别重叠设置;以及在从垂直于基板的方向观察的俯视下具有比第1直径小的第2直径的第2透镜,其与多个第2发光元件分别重叠设置。

Description

显示装置
技术领域
本发明涉及显示装置。
背景技术
目前,关注作为显示元件而使用了微小尺寸的发光二极管(微型LED(micro LED))(例如,参照专利文献1)。在专利文献1中,记载了通过使发光元件倾斜地安装在阵列基板上来变更显示区域中的射出光分布的技术。在专利文献2中,设有与显示装置的各像素相对置地在规定的曲面上排列的多个微型透镜。
现有技术文献
专利文献1:JP特开2021-56380号公报
专利文献2:JP特开2007-86500号公报
发明内容
在使用了微小尺寸的发光二极管的显示器中,要求高视角、高亮度等适当的显示特性。在专利文献1中,有可能难以实现将发光元件转印至阵列基板的工序。在专利文献2中,由于以使从多个微型透镜发出的光集中于眼部的方式进行配置,所以在正面方向上可得到很大亮度,但有可能除了正面方向以外的亮度会降低。
本发明的目的在于提供一种能够实现适当的显示特性的显示装置。
本发明的一个方面的显示装置具备:基板;在所述基板的显示区域设置的多个第1发光元件以及多个第2发光元件;在从垂直于所述基板的方向观察的俯视下具有第1直径的第1透镜,其与多个所述第1发光元件分别重叠设置;以及在从垂直于所述基板的方向观察的俯视下具有比所述第1直径小的第2直径的第2透镜,其与多个所述第2发光元件分别重叠设置。
附图说明
图1是示意性示出第1实施方式的显示装置的平面图。
图2是示出多个像素的平面图。
图3是示出像素回路的电路图。
图4是图2的IV-IV’剖视图。
图5是示意性示出第1发光元件、第1透镜、第2发光元件以及第2透镜的平面图。
图6是示意性示出第1发光元件、第1透镜、第2发光元件以及第2透镜的剖视图。
图7是示意性示出第1实施方式的第1变形例的第1发光元件、第1透镜、第2发光元件以及第2透镜的剖视图。
图8是示意性示出第1实施方式的第2变形例的显示装置所具有的阵列基板的立体图。
图9是示意性示出第2实施方式的显示装置的、一个像素所具有的第1发光元件、第1透镜、第2发光元件以及第2透镜的平面图。
图10是示意性示出第2实施方式的显示装置的、一个像素所具有的第1发光元件、第1透镜、第2发光元件以及第2透镜的剖视图。
图11是示出第2实施方式的像素电路的电路图。
图12是示出第2实施方式的第3变形例的像素的平面图。
图13是示意性示出第3实施方式的显示装置的立体图。
其中,附图标记说明如下:
1、1A、1B、1C、1D、1E显示装置
2、2A阵列基板
3、3R、3G、3B发光元件
3-1、3R-1、3G-1、3B-1第1发光元件
3-2、3R-2、3G-2、3B-2第2发光元件
12驱动电路
21衬底
22对置阴极电极
23阳极连接电极
24安装电极
25对置电极
28接合构件
31半导体层
32阴极电极
33阳极电极
71、71A第1透镜
72第2透镜
98元件绝缘膜
AA显示区域
AAs1、AAc1、AAd1第1区域
AAs2、AAc2、AAd2第2区域
GA周边区域
具体实施方式
参照附图,详细说明用于实施本发明的方式(实施方式)。并非通过在以下实施方式中记载的内容来限定本发明。另外,以下记载的构成要素包含本领域技术人员能够容易想到的、实质相同的构成要素。而且,以下记载的构成要素能够适当组合。此外,本公开只不过为一例,对于本领域技术人员容易想到的保持发明的主旨的适当变更当然包含在本发明的范围内。另外,为了使说明更明确,有时与实际的形态相比,示意性示出附图中的各部分宽度、厚度、形状等,但只不过为一例,不限定对本发明的解释。另外,在本说明书和各图中,对与关于已经出现的附图进行了说明的要素同样的要素标注相同的附图标记,有时适当省略详细说明。
在本说明书以及专利的保护范围中,在表现在某个构造体之上配置的其他构造体的形态使仅表述为“……上”的情况下,只要没有特别限定,包括以与某个构造体相接的方式在其正上方配置其他构造体的情况、和在某个构造体的上方隔着其他构造体配置其他构造体的情况这两方。
(第1实施方式)
图1是示意性示出第1实施方式的显示装置的平面图。如图1所示,显示装置1包括阵列基板2、像素PX、驱动电路12、驱动IC(Integrated Circuit:集成电路)210、阴极布线60。阵列基板2为用于驱动各像素PX的驱动电路基板,也被称为背板或者有源矩阵基板。阵列基板2具有衬底21、多个晶体管、多个电容以及各种布线等。
如图1所示,显示装置1具有显示区域AA、周边区域GA。显示区域AA为与多个像素PX重叠配置来显示图像的区域。周边区域GA为不与多个像素PX重叠的区域,配置在显示区域AA的外侧。
多个像素PX在衬底21的显示区域AA中,在第1方向Dx以及第2方向Dy上排列。此外,第1方向Dx以及第2方向Dy为相对于衬底21的表面平行的方向。第1方向Dx与第2方向Dy正交。但第1方向Dx也可以不与第2方向Dy正交而是交叉。第3方向Dz为与第1方向Dx以及第2方向Dy正交的方向。第3方向Dz例如对应于衬底21的法线方向。此外,以下,俯视是指,示出从第3方向Dz观察的情况下的位置关系。
在第1实施方式的显示装置1中,显示区域AA包括第1区域AAs1、和多个第2区域AAs2。第1区域AAs1在第1方向Dx上位于显示区域AA的中央部。多个第2区域AAs2在第1方向Dx上位于显示区域AA的外缘部,沿着在显示区域AA的第2方向Dy上延伸的边设置。第1区域AAs1在第1方向Dx上设在多个第2区域AAs2之间。显示区域AA在第1方向Dx上按照第2区域AAs2、第1区域AAs1、第2区域AAs2的顺序排列配置。
此外,图1示出的第1区域AAs1以及第2区域AAs2的配置只不过为一例,能够根据对显示装置1要求的显示特性(视角、亮度等)来适当变更。例如,第2区域AAs2可以沿着显示区域AA的1边设置,或者也可以沿着显示区域AA的4边包围第1区域AAs1来设置。另外,在图1中,仅在显示区域AA的一部分示出了像素PX,但多个像素PX遍及第1区域AAs1以及第2区域AAs2而呈矩阵状地配置。
驱动电路12为基于经由从驱动IC210引出的布线供给的各种控制信号来驱动多个栅极线(例如,复位控制信号线L5、输出控制信号线L6、像素控制信号线L7、初始化控制信号线L8(参照图3))的电路。驱动电路12依次或者同时选择多个栅极线,向所选的栅极线供给栅极驱动信号。由此,驱动电路12选择与栅极线连接的多个像素PX。
驱动IC210为控制显示装置1的显示的电路。从驱动IC210朝向多个像素PX引出多个布线(例如,影像信号线L2、复位电源线L3以及初始化电源线L4(参照图3))。驱动IC210作为衬底21的周边区域GA而安装于COG(Chip On Glass:玻璃上芯片)。但不限于此,驱动IC210也可以安装在与衬底21的周边区域GA连接的柔性印刷基板或刚性基板之上。
阴极布线60设在衬底21的周边区域GA。阴极布线60包围显示区域AA的多个像素PX以及周边区域GA的驱动电路12而设置。多个发光元件3的阴极与共用的阴极布线60连接,被供给固定电位(例如,接地电位)。更具体来说,发光元件3的阴极电极32(参照图4)经由形成在阵列基板2的对置阴极电极22(参照图4)与阴极布线60连接。
图2是示出多个像素的平面图。如图2所示,一个像素PX包括多个副像素49。例如,像素PX具有副像素49R、副像素49G、副像素49B。副像素49R显示作为第1颜色的原色的红色。副像素49G显示作为第2颜色的原色的绿色。副像素49B显示作为第3颜色的原色的蓝色。如图2所示,在一个像素PX中,副像素49R和副像素49B在第1方向Dx上排列。另外,副像素49B和副像素49G在第2方向Dy上排列。此外,第1颜色、第2颜色、第3颜色各自不限于红色、绿色、蓝色,能够选择补色等任意的颜色。以下,在不需要区别副像素49R、副像素49G、和副像素49B各自的情况下,仅称为副像素49。
副像素49分别具有发光元件3和阳极连接电极23。与发光元件3重叠地设有第1透镜71(或者第2透镜72(参照图5))。显示装置1在副像素49R、副像素49G以及副像素49B中每个发光元件3R、3G、3B分别射出不同的光,由此来显示图像。发光元件3为在俯视下具有3μm以上、300μm以下程度的大小的无机发光二极管(LED:Light Emitting Diode)芯片,被称为微型LED(micro LED)。在各像素具有微型LED的显示装置1也被称为微型LED显示装置。此外,微型LED的微型不限定发光元件3的大小。
此外,在后面说明发光元件3以及第1透镜71的详细构成。另外,多个发光元件3也可以射出4种颜色以上的不同的光。另外,多个副像素49的配置不限于图2示出的构成。例如,副像素49R可以与副像素49G在第2方向Dy上相邻。另外,副像素49R、副像素49G以及副像素49B可以按照该顺序在第1方向Dx上反复排列。
图3是示出像素电路的电路图。图3示出在一个副像素49设置的像素电路PICA,像素电路PICA设于多个副像素49的每一个。如图3所示,像素电路PICA包括发光元件3、五个晶体管、两个电容。具体来说,像素电路PICA包括驱动晶体管DRT、输出晶体管BCT、初始化晶体管IST、像素选择晶体管SST以及复位晶体管RST。驱动晶体管DRT、输出晶体管BCT、初始化晶体管IST、像素选择晶体管SST以及复位晶体管RST分别由n型TFT(Thin Film Transistor:薄膜晶体管)构成。另外,像素电路PICA包括第1电容Cs1以及第2电容Cs2。
发光元件3的阴极(阴极电极32)与阴极电源线L10连接,另外,发光元件3的阳极(阳极电极33)经由阳极连接电极23、驱动晶体管DRT以及输出晶体管BCT与阳极电源线L1连接,向阳极电源线L1供给阳极电源电位PVDD。经由阴极布线60以及阴极电极32向阴极电源线L10供给阴极电源电位PVSS。阳极电源电位PVDD为比阴极电源电位PVSS高的电位。
阳极电源线L1向副像素49供给作为驱动电位的阳极电源电位PVDD。具体来说,发光元件3理想上利用阳极电源电位PVDD与阴极电源电位PVSS的电位差(PVDD-PVSS)被供给正向电流(驱动电流)来发光。也就是说,阳极电源电位PVDD相对于阴极电源电位PVSS具有使发光元件3发光的电位差。发光元件3的阳极电极33与阳极连接电极23电连接,在阳极连接电极23与阳极电源线L1之间形成有第2电容Cs2。
驱动晶体管DRT的源极电极经由阳极连接电极23与发光元件3的阳极电极33连接,漏极电极与输出晶体管BCT的源极电极连接,驱动晶体管DRT的栅极电极与第1电容Cs1、像素选择晶体管SST的漏极电极以及初始化晶体管IST的漏极电极连接。
输出晶体管BCT的栅极电极与输出控制信号线L6连接,向输出控制信号线L6供给输出控制信号BG。输出晶体管BCT的漏极电极与阳极电源线L1连接。
初始化晶体管IST的源极电极与初始化电源线L4连接,向初始化电源线L4供给初始化电位Vini。初始化晶体管IST的栅极电极与初始化控制信号线L8连接,向初始化控制信号线L8供给初始化控制信号IG。即,当初始化晶体管IST接通时,经由初始化晶体管IST向驱动晶体管DRT的栅极电极连接初始化电源线L4。
像素选择晶体管SST的源极电极与影像信号线L2连接,向影像信号线L2供给影像信号Vsig。在像素选择晶体管SST的栅极电极连接有像素控制信号线L7。向像素控制信号线L7供给像素控制信号SG。
复位晶体管RST的源极电极与复位电源线L3连接,向复位电源线L3供给复位电源电位Vrst。复位晶体管RST的栅极电极与复位控制信号线L5连接,向复位控制信号线L5供给复位控制信号RG。复位晶体管RST的漏极电极与阳极连接电极23(发光元件3的阳极电极33)以及驱动晶体管DRT的源极电极连接,利用复位晶体管RST的复位动作,将由第1电容Cs1以及第2电容Cs2保持的电压复位。
在复位晶体管RST的漏极电极与驱动晶体管DRT的栅极电极之间形成有第1电容Cs1。像素电路PICA能够利用第1电容Cs1以及第2电容Cs2抑制因驱动晶体管DRT的寄生电容和漏电流引起的栅极电压的变动。
此外,在以下的说明中,有时仅将阳极电源线L1以及阴极电源线L10表述为电源线。有时将影像信号线L2、复位电源线L3以及初始化电源线L4表述为信号线。有时将复位控制信号线L5、输出控制信号线L6、像素控制信号线L7以及初始化控制信号线L8表述为栅极线。
向驱动晶体管DRT的栅极电极供给与影像信号Vsig(或者,灰度信号)对应的电位。也就是说,驱动晶体管DRT基于经由输出晶体管BCT供给的阳极电源电位PVDD将与影像信号Vsig对应的电流供给至发光元件3。像这样,向阳极电源线L1供给的阳极电源电位PVDD通过驱动晶体管DRT以及输出晶体管BCT而下降,因此,在发光元件3的阳极电极33供给比阳极电源电位PVDD低的电位。
经由阳极电源线L1向第2电容Cs2的一方电极供给阳极电源电位PVDD,向第2电容Cs2的另一方电极供给比阳极电源电位PVDD低的电位。也就是说,向第2电容Cs2的一方电极供给比第2电容Cs2的另一方电极高的电位。第2电容Cs2的一方电极例如为与图4示出的阳极电源线L1连接的对置电极25,第2电容Cs2的另一方电极为与图4示出的驱动晶体管DRT的源极连接的阳极连接电极23。
在显示装置1中,驱动电路12(参照图1)从第一行(例如,在图1中的显示区域AA中位于最上部的像素行)按顺序选择多个像素行。驱动IC210向所选的像素行的副像素49写入影像信号Vsig(影像写入电位),使发光元件3发光。驱动IC210在每个水平扫描期间内向影像信号线L2供给影像信号Vsig,向复位电源线L3供给复位电源电位Vrst,向初始化电源线L4供给初始化电位Vini。显示装置1针对每1帧的图像反复进行这些动作。
接下来,说明显示装置1的剖面构成。图4是图2的IV-IV’剖视图。如图4所示,发光元件3设在阵列基板2之上。阵列基板2具有衬底21、各种晶体管、各种布线以及各种绝缘膜。衬底21为绝缘衬底,例如使用玻璃衬底、树脂衬底或者树脂膜等。
在本说明书中,在与衬底21的表面垂直的方向上,将从衬底21朝向发光元件3的方向设为“上侧”或者仅设为“上”。另外,将从发光元件3朝向衬底21的方向设为“下侧”或者仅设为“下”。
在衬底21之上设有底涂膜91。底涂膜91例如为具有绝缘膜91a、91b、91c的3层的层叠构造。绝缘膜91a为氧化硅膜,绝缘膜91b为氮化硅膜,绝缘膜91c为氧化硅膜。
底涂膜91的构成不限于图4示出的构成。例如,底涂膜91可以为单层膜或者2层层叠膜,也可以层叠4层以上。另外,在衬底21为玻璃衬底的情况下,氮化硅膜的贴合性比较好,因此,可以在衬底21上直接形成氮化硅膜。
遮光膜65设在绝缘膜91a之上。遮光膜65设在半导体层61与衬底21之间。能够利用遮光膜65抑制来自衬底21侧的光向半导体层61的沟道区域61a的侵入。或者,利用导电性材料形成遮光膜65来供给规定的电位,由此,能够实现驱动晶体管DRT的背栅效应。此外,遮光膜65可以设在衬底21上,覆盖遮光膜65地设有绝缘膜91a。
驱动晶体管DRT在衬底21的主面侧设在底涂膜91之上。此外,在图4中,与发光元件3对应地示出一个驱动晶体管DRT,但像素电路PICA所具有的输出晶体管BCT、初始化晶体管IST、像素选择晶体管SST以及复位晶体管RST(参照图3)也利用与驱动晶体管DRT同样的层叠构造来形成。
半导体层61设在底涂膜91之上。半导体层61具有沟道区域61a、源极区域61b、漏极区域61c以及低浓度杂质区域61d。低浓度杂质区域61d设在沟道区域61a与源极区域61b之间,另外,设在沟道区域61a与漏极区域61c之间。
栅极绝缘膜92覆盖半导体层61地设在底涂膜91之上。栅极绝缘膜92例如为氧化硅膜。栅极电极64设在栅极绝缘膜92之上。另外,在与栅极电极64同一层设有第1布线66。栅极电极64以及第1布线66例如使用钼钨(MoW)。
在图4示出的例子中,驱动晶体管DRT为栅极电极64设在半导体层61的上侧的顶栅构造。但不限于此,驱动晶体管DRT可以为在半导体层61的下侧设有栅极电极64的底栅构造,也可以为在半导体层61的上侧以及下侧这两方设有栅极电极64的双栅构造。
层间绝缘膜93覆盖栅极电极64地设在栅极绝缘膜92之上。层间绝缘膜93例如具有氮化硅膜和氧化硅膜的层叠构造。源极电极62以及漏极电极63设在层间绝缘膜93之上。源极电极62经由设在栅极绝缘膜92以及层间绝缘膜93的接触孔与源极区域61b连接,漏极电极63经由设在栅极绝缘膜92以及层间绝缘膜93的接触孔与漏极区域61c连接,在源极电极62连接有成为引绕布线的第2布线67。源极电极62、漏极电极63以及第2布线67例如能够采用钛(Ti)、铝(Al)、钛(Ti)的3层层叠构造。
第2布线67的一部分形成在与第1布线66重叠的区域。利用隔着层间绝缘膜93相对置的第1布线66和第2布线67来形成第1电容Cs1。另外,第1布线66形成在与半导体层61的一部分重叠的区域。第1电容Cs1也包括利用隔着栅极绝缘膜92相对置的半导体层61和第1布线66形成的电容。
第1有机绝缘膜94覆盖驱动晶体管DRT以及第2布线67地设在层间绝缘膜93之上。作为第1有机绝缘膜94,使用感光性丙烯酸等有机材料。感光性丙烯酸等有机材料与通过CVD等形成的无机绝缘材料相比,布线层差的覆盖性或表面的平坦性更优越。
在第1有机绝缘膜94之上,按照对置电极25、电容绝缘膜95、阳极连接电极23的顺序层叠。对置电极25由例如ITO(Indium Tin Oxide:氧化铟锡)等具有透光性的导电性材料来构成。虽省略图示,但对置电极25在设于第1有机绝缘膜94的接触孔的底部与阳极电源线L1(参照图3)连接。在与对置电极25同一层设有连接电极26a。连接电极26a覆盖设于第1有机绝缘膜94的接触孔H1的内部来设置,在接触孔H1的底部与第2布线67连接。
电容绝缘膜95覆盖对置电极25以及连接电极26a而设置,在与接触孔H1重叠的区域具有开口。电容绝缘膜95例如为氮化硅膜。阳极连接电极23隔着电容绝缘膜95与对置电极25相对置。阳极连接电极23经由接触孔H1与连接电极26a以及第2布线67电连接,由此,阳极连接电极23与驱动晶体管DRT电连接。
阳极连接电极23例如成为钛(Ti)、铝(Al)的层叠构造。但不限于此,阳极连接电极23可以为包括钼、钛的金属的某一个以上的材料。或者,阳极连接电极23可以为包括钼、钛的某一个以上在内的合金、或者透光性导电材料。另外,在隔着电容绝缘膜95相对置的阳极连接电极23与对置电极25之间形成有第2电容Cs2。
第2有机绝缘膜97设在阳极连接电极23之上。第2有机绝缘膜97使用与第1有机绝缘膜94相同的有机材料。安装电极24设在第2有机绝缘膜97之上,经由接触孔H2与阳极连接电极23电连接,安装电极24与阳极连接电极23同样地成为钛、铝的层叠构造。但安装电极24可以使用与阳极连接电极23不同的导电材料。另外,第2有机绝缘膜97可以使用与第1有机绝缘膜94不同的有机材料。
发光元件3R、3G、3B安装于与各自对应的安装电极24。各发光元件3以使阳极电极33与安装电极24相接的方式来安装。各发光元件3的阳极电极33与安装电极24之间的接合构件28只要能够在两者之间确保良好的导通,且不损坏阵列基板2上的形成物即可,没有特别的限定。接合构件28例如为焊料或导电膏。作为阳极电极33与安装电极24的接合方法,例如举出有使用了低温溶融的焊锡材料的回流工序、在借助导电膏将发光元件3载置在阵列基板2上之后烧结的手法。
发光元件3具备半导体层31、阴极电极32以及阳极电极33。半导体层31能够采用层叠有n型包覆层、活性层以及p型包覆层的构成。半导体层31例如使用氮化镓(GaN)、磷化铟铝(AlInP)、氮化铟镓(InGaN)等的化合物半导体。半导体层31可以针对各发光元件3R、3G、3B使用不同的材料。另外,作为活性层,也可以采用为了高效化而使由多个原子层构成的阱层和阻挡层周期性层叠的多重量子阱构造(MQW构造)。
在多个发光元件3之间设有元件绝缘膜98。元件绝缘膜98由树脂材料形成。元件绝缘膜98至少覆盖发光元件3的侧面,发光元件3的阴极电极32从元件绝缘膜98露出。以使元件绝缘膜98的上表面与阴极电极32的上表面形成同一面的方式,平坦地形成元件绝缘膜98。但元件绝缘膜98的上表面的位置也可以与阴极电极32的上表面的位置不同。
对置阴极电极22覆盖多个发光元件3以及元件绝缘膜98,与多个发光元件3电连接,对置阴极电极22使用例如ITO等具有透光性的导电性材料。由此,能够高效地将来自发光元件3的射出光射向外部。对置阴极电极22与安装于显示区域AA的多个发光元件3的阴极电极32电连接,对置阴极电极22利用设于显示区域AA的外侧的接触部与设于阵列基板2侧的阴极布线60(参照图1)连接。
在多个发光元件3的每一个之上重叠地设有第1透镜71。第1透镜71以及第2透镜72(参照图5)为用于对从多个发光元件3射出的光的照度分布进行调整的光学构件,也被称为微型透镜。此外,多个发光元件3、第1透镜71以及第2透镜72的构成在图5之后进行说明。
如上述那样,作为显示元件而构成为使用了发光元件3的显示装置1。此外,显示装置1可以根据需要在对置阴极电极22、第1透镜71以及第2透镜72的上侧层叠有外涂层或盖板。而且,显示装置1也可以在对置阴极电极22的上侧设置圆偏振片或触摸面板等。
另外,在图4中示出了在发光元件3的上部与对置阴极电极22连接的面朝上构造。但不限于此,发光元件3可以为阳极电极33(p型电极)以及阴极电极32(n型电极)与阵列基板2相对置地设于同一面侧的倒装芯片型的发光元件。
图5是示意性示出第1发光元件、第1透镜、第2发光元件以及第2透镜的平面图。图6是示意性示出第1发光元件、第1透镜、第2发光元件以及第2透镜的剖视图。图5以及图6是分别放大示出在衬底21的显示区域AA中在第1方向Dx上排列配置的第2区域AAs2、第1区域AAs1以及第2区域AAs2的一部分的示意图。图5以及图6放大示出像素PX所具有的发光元件3R、3G、3B中的发光元件3R,但关于发光元件3R的说明也能够适用于发光元件3G、3B。另外,在图6中,省略示出阵列基板2的详细构成。
如图5以及图6所示,在第1区域AAs1设有第1发光元件3-1(第1发光元件3R-1)以及第1透镜71。在第2区域AAs2设有第2发光元件3-2(第2发光元件3R-2)以及第2透镜72。此外,在以下的说明中,将多个发光元件3中的、安装于第1区域AAs1的发光元件标记为第1发光元件3-1,将安装于第2区域AAs2的发光元件标记为第2发光元件3-2。在此,第1发光元件3-1以及第2发光元件3-2为利用相同材料、相同层叠构成形成的元件。
第1透镜71与第1发光元件3-1重叠设置。第2透镜72与第2发光元件3-2重叠设置。第1透镜71以及第2透镜72设在覆盖第1发光元件3-1以及第2发光元件3-2的元件绝缘膜98以及对置阴极电极22之上。第1透镜71以及第2透镜72设在同一层。在此,也可以在第1透镜71以及第2透镜72与对置阴极电极22之间设置用绝缘材料形成的保护膜等。
如图5所示,在第1区域AAs1中,在俯视下,第1透镜71具有第1直径D1。第1透镜71的第1直径D1比第1发光元件3-1的在第1方向Dx上的第1宽度W1大。与一个第1发光元件3-1重叠地设有一个第1透镜71。第1透镜71的中心(光轴)与第1发光元件3-1的俯视下的几何中心重叠。
在第2区域AAs2中,在俯视下,第2透镜72具有第2直径D2。第2透镜72的第2直径D2比第2发光元件3-2的在第1方向Dx上的第2宽度W2小。另外,第2透镜72的第2直径D2比第1透镜71的第1直径D1小。与一个第2发光元件3-2重叠地设有四个第2透镜72。四个第2透镜72的中心(光轴)配置为包围第2发光元件3-2的俯视下的几何中心。
此外,第1发光元件3-1的第1宽度W1以及第2发光元件3-2的第2宽度W2例如被设为各自的半导体层31的上表面(与第1透镜71以及第2透镜72相对置的面)在第1方向Dx上的宽度。
如图6所示,在第1区域AAs1中,从第1发光元件3-1射出的光由第1透镜71集光,在第3方向Dz上行进的光Lz的强度变得比在第3方向Dz以外的方向上行进的光Lxy的强度大。在第1区域AAs1中,与多个第1发光元件3-1分别重叠地设有第1透镜71。由此,在第1区域AAs1中,作为整体而提高在第3方向Dz、即显示装置1的正面方向上的亮度。
在第2区域AAs2中,从第2发光元件3-2射出的光被多个第2透镜72分别集光。从多个第2透镜72向第3方向Dz行进的光Lz的强度比在第1区域AAs1中从第1透镜71向第3方向Dz行进的光Lz的强度小。另一方面,从第2透镜72向第3方向Dz以外的方向行进的光Lxy的强度变得比第1透镜71大。由此,在第2区域AAs2中,整体上而提高相对于第3方向Dz倾斜的方向上的亮度,能够确保视角。
如以上说明的那样,本实施方式的显示装置1具备:衬底21;设于衬底21的显示区域AA的多个第1发光元件3-1以及多个第2发光元件3-2;在从垂直于衬底21的方向观察的俯视下具有第1直径D1的第1透镜71,其与多个第1发光元件3-1分别重叠设置;以及在从垂直于衬底21的方向观察的俯视下具有比第1直径D1小的第2直径D2的第2透镜72,其与多个第2发光元件3-2分别重叠设置。
像这样,在第1实施方式的显示装置1中,在第1区域AAs1以及第2区域AAs2中,第1透镜71的第1直径D1(曲率半径)与第2透镜72的第2直径D2(曲率半径)不同,另外,与第1发光元件3-1重叠的第1透镜71的数量、和与第2发光元件3-2重叠的第2透镜72的数量不同。由此,在显示区域AA内,能够针对每个区域使从发光元件3射出的光的分布不同。具体来说,显示装置1能够确保在第1区域AAs1中在正面方向上的亮度,并且能够在第2区域AAs2中确保视角。
此外,如图5所示,发光元件3的半导体层31在俯视下为四边形状。但不限于此,半导体层31可以在俯视下为长方形状、多边形状、圆形状等其他形状。另外,与一个第2发光元件3-2重叠的第2透镜72的数量不限于四个,可以为两个、三个或者五个以上。
(第1实施方式的第1变形例)
图7是示意性示出第1实施方式的第1变形例的第1发光元件、第1透镜、第2发光元件以及第2透镜的剖视图。此外,在以下的说明中,对与在上述实施方式中说明的构成要素相同的构成要素标注相同的附图标记,省略重复的说明。
如图7所示,在第1实施方式的第1变形例的显示装置1A中,发光元件3为倒装芯片型的发光元件。阳极电极33(p型电极)以及阴极电极32(n型电极)在与半导体层31的阵列基板2相对置的面上排列设置。
阳极电极33借助接合构件28A与设在阵列基板2上的第1安装电极24A连接。另外,阴极电极32借助接合构件28A与设在阵列基板2上的第1安装电极24A连接。
在第1区域AAs1中,覆盖第1发光元件3-1的上表面以及侧面地设有第1透镜71A。第1透镜71A也覆盖接合构件28A、28B地设置。换言之,第1透镜71A也兼具元件绝缘膜98的功能。
在第2区域AAs2中,元件绝缘膜98覆盖第2发光元件3-2地设置。多个第2透镜72与第2发光元件3-2重叠地设在元件绝缘膜98之上。在本变形例中,在俯视下第1透镜71A的第1直径D1(参照图5)也比第2透镜72的第2直径D2(参照图5)大。另外,在剖视时,第1透镜71A的曲率半径(高度)比第2透镜72的曲率半径(高度)大、且比第1发光元件3-1的高度大。
像这样,第1透镜71A和第2透镜72可以设在不同的层。通过将具有很大曲率半径的第1透镜71A设在阵列基板2之上(更详细来说,设在第1安装电极24A以及第2安装电极24B之上),与第1实施方式相比,能够实现显示装置1A的薄型化。
(第1实施方式的第2变形例)
图8是示意性示出第1实施方式的第2变形例的显示装置所具有的阵列基板的立体图。在上述的第1实施方式以及第1变形例中,示出了衬底21为平板状的例子,但不限于此。如图8所示,第1实施方式的第2变形例的显示装置1B为曲面显示器。
显示装置1B所具有的阵列基板2A具有沿第1方向Dx弯曲的形状,在从第2方向Dy观察时,具有呈S字状弯曲的形状。阵列基板2A包括第1曲面区域TA、第2曲面区域CA和低曲率区域FA。
第1曲面区域TA具有朝向显示面侧呈凸状弯曲的曲面。第2曲面区域CA在与第1曲面区域TA相反侧具有呈凹状弯曲的曲面。第1曲面区域TA以及第2曲面区域CA分别具有一定的曲率来弯曲。第1曲面区域TA以及第2曲面区域CA可以为相同的曲率,也可以为不同的曲率。另外,第1曲面区域TA以及第2曲面区域CA各自不限于曲率为一定的情况,也可以沿着第1方向Dx使曲率不同。
低曲率区域FA在第1方向Dx上配置在第1曲面区域TA与第2曲面区域CA之间。低曲率区域FA为具有比第1曲面区域TA以及第2曲面区域CA小的曲率的区域。换言之,低曲率区域FA为不具有折曲部、且将第1曲面区域TA和第2曲面区域CA平滑地连接在一起的区域。
显示区域AA具有第1显示区域AA-1和第2显示区域AA-2。第1显示区域AA-1与第2显示区域AA-2在第1方向Dx上相邻配置。具体来说,第1显示区域AA-1为重叠于第1曲面区域TA以及与第1曲面区域TA相邻的低曲率区域FA的一部分的区域。第2显示区域AA-2为重叠于第2曲面区域CA以及与第2曲面区域CA相邻的低曲率区域FA的一部分的区域。
显示区域AA在从第3方向Dz观察时形成为大致四边形状,但显示区域AA的外形的形状没有特别限定。例如,可以在显示区域AA具有切缺部,或者显示区域AA可以形成为其他多边形状,显示区域AA也可以形成为圆形状或者椭圆形状等其他形状。另外,第1显示区域AA-1与第2显示区域AA-2连续设置,不限于显示一个图像的情况,也可以分开设置,分别显示不同的图像。
第1显示区域AA-1包括第1区域AAc1和第2区域AAc2。第1区域AAc1在第1方向Dx上位于第1显示区域AA-1的中央部。第1区域AAc1在第1方向Dx上设在多个第2区域AAc2之间。第1显示区域AA-1在第1方向Dx上按照第2区域AAc2、第1区域AAc1、第2区域AAc2的顺序排列配置。
第2显示区域AA-2包括第3区域AAc3和第4区域AAc4。第3区域AAc3在第1方向Dx上位于第2显示区域AA-2的中央部。第3区域AAc3在第1方向Dx上设在多个第4区域AAc4之间。第2显示区域AA-2在第1方向Dx上按照第4区域AAc4、第3区域AAc3、第4区域AAc4的顺序排列配置。在低曲率区域FA中第4区域AAc4与第2区域AAc2相邻配置。
第1区域AAc1以及第3区域AAc3为阵列基板2A(衬底21A)的法线方向朝向正面方向的区域,设有上述多个第1发光元件3-1以及第1透镜71(或者第1透镜71A)。第2区域AAc2以及第4区域AAc4为阵列基板2A(衬底21A)的法线方向朝向相对于正面方向倾斜的方向的区域,设有上述多个第2发光元件3-2以及第2透镜72。
由此,在第1区域AAc1以及第3区域AAc3中,从多个第1发光元件3-1射出的光被第1透镜71(或者第1透镜71A)集光,提高正面方向的亮度。另外,在第2区域AAc2以及第4区域AAc4中,从多个第2发光元件3-2射出的光的一部分从第2透镜72向正面方向行进。由此,与没有设置第2透镜72的情况相比,提高在第2区域AAc2以及第4区域AAc4中正面方向上的亮度。
阵列基板2A具有第1栅极线GLA、第2栅极线GLB、第1信号线SLA、第2信号线SLB、第1栅极线驱动电路12A、第2栅极线驱动电路12B、第1信号线驱动电路14A、第2信号线驱动电路14B、第1驱动IC210A以及第2驱动IC210B。
第1栅极线GLA以及第1信号线SLA设在第1显示区域AA-1。第1栅极线GLA根据第1曲面区域TA以及低曲率区域FA的形状而呈凸状弯曲。第1栅极线GLA与第1栅极线驱动电路12A连接,第1信号线SLA在第2方向Dy上延伸,与第1信号线驱动电路14A连接,第1驱动IC210A安装在第1信号线驱动电路14A与阵列基板2A的端部之间的区域。
第2栅极线GLB以及第2信号线SLB设于第2显示区域AA-2。第2栅极线GLB根据第2曲面区域CA以及低曲率区域FA的形状而呈凹状弯曲。第2栅极线GLB与第2栅极线驱动电路12B连接,第2信号线SLB在第2方向Dy上延伸,与第2信号线驱动电路14B连接,第2驱动IC210B安装在第2信号线驱动电路14B与阵列基板2A的端部之间的区域。
此外,第1栅极线GLA、第2栅极线GLB、第1信号线SLA、第2信号线SLB以及各种周边电路的构成只不过为一例,能够适当变更。例如,第1栅极线GLA以及第2栅极线GLB可以遍及第1显示区域AA-1以及第2显示区域AA-2地连续形成。另外,阵列基板2A(衬底21A)不限于呈S字状弯曲的形状,也可以为仅呈凸状或者呈凹状弯曲的形状。
(第2实施方式)
图9是示意性示出第2实施方式的显示装置的、一个像素所具有的第1发光元件、第1透镜、第2发光元件以及第2透镜的平面图。图10是示意性示出第2实施方式的显示装置的、一个像素所具有的第1发光元件、第1透镜、第2发光元件以及第2透镜的剖视图。此外,在图10中,示意性地并排示出在第2方向Dy上排列的第1发光元件3R-1以及第2发光元件3R-2。
在上述第1实施方式中,示出了在显示区域AA内第1发光元件3-1以及第1透镜71(或者第1透镜71A)在第1区域AAs1中排列,第2发光元件3-2以及第2透镜72在第2区域AAs2中排列的构成,但不限于此。
如图9以及图10所示,在第2实施方式的显示装置1C中,一个像素PXA包括第1发光元件3R-1、3G-1、3B-1以及第2发光元件3R-2、3G-2、3B-2。第1发光元件3R-1、3G-1、3B-1在第1方向Dx上排列。另外,第2发光元件3R-2、3G-2、3B-2在第1方向Dx上排列,与第1发光元件3R-1、3G-1、3B-1在第2方向Dy上相邻配置。在图9中,射出同色的光的第1发光元件3-1(例如第1发光元件3R-1)与第2发光元件3-2(例如第2发光元件3R-2)在第2方向Dy上相邻配置。
在俯视下,与第1发光元件3R-1、3G-1、3B-1分别重叠地设有第1透镜71。另外,与第2发光元件3R-2、3G-2、3B-2分别重叠地设有多个第2透镜72。即,一个第1透镜71与多个第2透镜72在第2方向Dy上相邻配置。
换言之,在本实施方式中,在一个像素PXA内,具有第1发光元件3-1以及第1透镜71的第1副像素49-1与具有第2发光元件3-2以及第2透镜72的第2副像素49-2在第2方向Dy上相邻配置。将合计有6个的第1副像素49-1以及第2副像素49-2作为一组,在显示区域AA上呈矩阵状配置像素PXA。
第1发光元件3R-1、第1透镜71、第2发光元件3R-2以及第2透镜72的层叠构造与上述第1实施方式相同,省略重复的说明。另外,第1透镜71的第1直径D1、第2透镜72的第2直径D2以及各发光元件3的宽度的关系也与第1实施方式相同。
图11是示出第2实施方式的像素电路的电路图。如图11所示,与第1发光元件3R-1对应地设有第1像素电路PICA-1。与第2发光元件3R-2对应地设有第2像素电路PICA-2。第1像素电路PICA-1和第2像素电路PICA-2相邻设置,共用一部分布线。此外,在图11中,示出了第1发光元件3R-1以及第2发光元件3R-2的像素电路PICA,但在其他第1发光元件3G-1、3B-1以及第2发光元件3G-2、3B-2也设有分别像素电路PICA。
具体来说,复位电源线L3、复位控制信号线L5、输出控制信号线L6、像素控制信号线L7、初始化控制信号线L8、阴极电源线L10与第1像素电路PICA-1和第2像素电路PICA-2分别连接,此外,第1像素电路PICA-1以及第2像素电路PICA-2的构成与在图3中示出的像素电路PICA相同。但在第1像素电路PICA-1以及第2像素电路PICA-2中,复位晶体管RST连接在输出晶体管BCT与驱动晶体管DRT之间的构成不同。
根据这种构成,在第2实施方式的显示装置1C中,在一个像素PXA中,能够利用第1副像素49-1的第1发光元件3-1以及第1透镜71提高正面方向上的亮度,并且能够利用第2副像素49-2的第2发光元件3-2以及第2透镜72确保广视角。另外,显示装置1C可以针对在显示区域AA呈矩阵状排列的像素PXA,按每个区域控制第1发光元件3-1以及第2发光元件3-2的点亮、熄灭。
(第2实施方式的第3变形例)
图12是示意性示出第2实施方式的第3变形例的像素的平面图。如图12所示,在第2实施方式的第3变形例的显示装置1D中,像素PXA还包括第1驱动IC211和第2驱动IC212。第1驱动IC211以及第2驱动IC212也被称为微型IC。
第1驱动IC211为驱动第1发光元件3R-1、3G-1、3B-1的电路。第2驱动IC212为驱动第2发光元件3R-2、3G-2、3B-2的电路。第1驱动IC211以及第2驱动IC212安装在多个像素PXA的每一个。即,第1驱动IC211以及第2驱动IC212分别具有图11示出的第1像素电路PICA-1以及第2像素电路PICA-2的功能。此外,第1驱动IC211以及第2驱动IC212可以为具有图11示出的第1像素电路PICA-1以及第2像素电路PICA-2的功能的一部分,其他功能也可以用阵列基板2上的各晶体管来实现。
根据第2实施方式的第3变形例,能够减少阵列基板2的晶体管的数量。
(第3实施方式)
图13是示意性示出的第3实施方式的显示装置的立体图。如图13所示,在第3实施方式的显示装置1E中,衬底21的、供发光元件3安装的主面具有凸状弯曲的弯曲形状。更详细来说,显示装置1E的阵列基板2(衬底21)在在第1方向Dx上的剖面构造具有成为凸状的弯曲形状、且在与第1方向Dx交叉的第2方向Dy上的剖面构造上也具有成为凸状的弯曲形状。
在本实施方式中,也能够采用上述各实施方式以及变形例的构成。例如,衬底21的显示区域AA包括设于显示区域AA的中央部的第1区域AAd1、以及设于显示区域AA的外缘部的第2区域AAd2。在第1区域AAd1设有多个第1发光元件3-1以及多个第1透镜71。在第2区域AAd2设有多个第2发光元件3-2以及多个第2透镜72。
或者,能够组合第3实施方式的阵列基板2(衬底21)和第2实施方式的像素PXA的构成。
以上说明本发明的适当的实施方式,但本发明不限于这种实施方式。在实施方式中公开的内容只不过为一例,能够在不脱离本发明的主旨的范围内进行各种各样的变更。在不脱离本发明的主旨的范围内进行的适当变更当然也属于本发明的技术范围内。在不脱离上述的各实施方式以及各变形例的主旨的范围内,能够进行构成要素的各种各样省略、替换以及变更中的至少一种。

Claims (10)

1.一种显示装置,其具备:
基板;
在所述基板的显示区域设置的多个第1发光元件以及多个第2发光元件;
在从垂直于所述基板的方向观察的俯视下具有第1直径的第1透镜,其与多个所述第1发光元件分别重叠设置;以及
在从垂直于所述基板的方向观察的俯视下具有比所述第1直径小的第2直径的第2透镜,其与多个所述第2发光元件分别重叠设置。
2.根据权利要求1所述的显示装置,其中,
与一个所述第1发光元件重叠地设有一个所述第1透镜,
与一个所述第2发光元件重叠地设有多个所述第2透镜。
3.根据权利要求1或者2所述的显示装置,其中,
所述第1透镜的所述第1直径比所述第1发光元件的第1宽度大,
所述第2透镜的所述第2直径比所述第2发光元件的第2宽度小。
4.根据权利要求1~3中任一项所述的显示装置,其中,
所述基板的所述显示区域包括设有多个所述第1发光元件以及多个所述第1透镜的第1区域、以及设有多个所述第2发光元件以及多个所述第2透镜的第2区域,
在第1方向上,所述第1区域设在所述显示区域的中央部,所述第2区域设在所述显示区域的外缘部。
5.根据权利要求1~4中任一项所述的显示装置,其中,
具有在所述基板上排列的多个像素,
一个所述像素包括多个所述第1发光元件以及多个所述第2发光元件,
在从垂直于所述基板的方向观察的俯视下,相邻配置有所述第1发光元件以及所述第1透镜、和所述第2发光元件以及多个所述第2透镜。
6.根据权利要求5所述的显示装置,其中,
在一个所述像素中,相邻的所述第1发光元件和所述第2发光元件射出同色的光。
7.根据权利要求5或者6所述的显示装置,其中,
一个所述像素具有驱动所述第1发光元件的第1驱动IC、以及驱动所述第2发光元件的第2驱动IC。
8.根据权利要求1~7中任一项所述的显示装置,其中,
具有覆盖多个所述第1发光元件以及多个所述第2发光元件的侧面的元件绝缘膜,
所述第1透镜以及所述第2透镜设在所述元件绝缘膜之上。
9.根据权利要求1~7中任一项所述的显示装置,其中,
具有覆盖多个所述第2发光元件的侧面的元件绝缘膜,
所述第1透镜覆盖所述第1发光元件的上表面以及侧面地设于所述基板,
所述第2透镜设在所述元件绝缘膜之上。
10.根据权利要求1~9中任一项所述的显示装置,其中,
所述基板的供多个所述第1发光元件以及多个所述第2发光元件安装的主面具有弯曲成凸状的弯曲形状,
所述基板的所述显示区域包括设有多个所述第1发光元件以及多个所述第1透镜的第1区域、以及设有多个所述第2发光元件以及多个所述第2透镜的第2区域,
所述第1区域设于所述基板的所述显示区域的中央部,
所述第2区域设于所述基板的所述显示区域的外缘部。
CN202210746807.4A 2021-07-13 2022-06-28 显示装置 Pending CN115621398A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-115819 2021-07-13
JP2021115819A JP2023012280A (ja) 2021-07-13 2021-07-13 表示装置

Publications (1)

Publication Number Publication Date
CN115621398A true CN115621398A (zh) 2023-01-17

Family

ID=84857062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210746807.4A Pending CN115621398A (zh) 2021-07-13 2022-06-28 显示装置

Country Status (3)

Country Link
US (1) US20230014363A1 (zh)
JP (1) JP2023012280A (zh)
CN (1) CN115621398A (zh)

Also Published As

Publication number Publication date
JP2023012280A (ja) 2023-01-25
US20230014363A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
US11990480B2 (en) Display device and array substrate
WO2020189047A1 (ja) 表示装置
CN113614818B (zh) 显示装置
KR102541880B1 (ko) 표시 패널
CN114746928B (zh) 显示装置
US12015021B2 (en) Display device and array substrate
KR102456615B1 (ko) 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
US11437428B2 (en) Display device
US20220302096A1 (en) Display device
US11798976B2 (en) Light emitting element array
US12087883B2 (en) Display device
US11456329B2 (en) Display device
US20230014363A1 (en) Display device
US20220399320A1 (en) Display device
JP7333226B2 (ja) 表示装置の製造方法及び表示装置
KR20240061967A (ko) 발광 다이오드 표시 장치
CN118156282A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination