KR20240027660A - 표시 장치 및 그 제조 방법, 및 전자 기기 - Google Patents

표시 장치 및 그 제조 방법, 및 전자 기기 Download PDF

Info

Publication number
KR20240027660A
KR20240027660A KR1020240024851A KR20240024851A KR20240027660A KR 20240027660 A KR20240027660 A KR 20240027660A KR 1020240024851 A KR1020240024851 A KR 1020240024851A KR 20240024851 A KR20240024851 A KR 20240024851A KR 20240027660 A KR20240027660 A KR 20240027660A
Authority
KR
South Korea
Prior art keywords
transistor
pixel
sub
subpixel
voltage
Prior art date
Application number
KR1020240024851A
Other languages
English (en)
Inventor
세이이치로 진타
Original Assignee
소니그룹주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니그룹주식회사 filed Critical 소니그룹주식회사
Publication of KR20240027660A publication Critical patent/KR20240027660A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

본 발명에 따른 표시 장치의 제조 방법은, 기판상에 트랜지스터를 형성하는 트랜지스터 형성 공정과, 표시 소자 형성 공정을 포함하고, 상기 트랜지스터 형성 공정에서, 이온 주입 장치에 의해 주사되는 제1의 방향은, ELA 장치에 의해 주사되는 제2의 방향과 서로 교차하는 것을 특징으로 한다.

Description

표시 장치 및 그 제조 방법, 및 전자 기기{DISPLAY UNIT, METHOD OF MANUFACTURING THE SAME, AND ELECTRONIC APPARATUS}
본 출원은 2012년 11월 19일에 출원된 JP-2012-253065호를 기초로 하여 우선권을 주장하는 것이고, 이들의 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
본 개시는, 전류 구동형의 표시 소자를 갖는 표시 장치 및 그 제조 방법, 및 그러한 표시 장치를 구비한 전자 기기에 관한 것이다.
근래, 화상 표시를 행하는 표시 장치의 분야에서는, 발광 소자로서, 흐르는 전류치에 응하여 발광휘도가 변화하는 전류 구동형의 광학 소자, 예를 들면 유기 EL(Electro Luminescence) 소자를 이용한 표시 장치(유기 EL 표시 장치)가 개발되고, 상품화가 진행되고 있다. 발광 소자는, 액정 소자 등과 달리 자발광 소자이고, 광원(백라이트)이 필요없다. 그 때문에, 유기 EL 표시 장치는, 광원을 필요로 하는 액정 표시 장치에 비하여 화상의 시인성이 높고, 소비 전력이 낮고, 또한 소자의 응답 속도가 빠른 등의 특징을 갖는다.
표시 장치는, 거치형의 텔레비전 수상기뿐만 아니라, 스마트 폰 등의 휴대형 단말 등에서도, 고정밀 화상 표시가 요망되고 있다. 그에 응하여, 표시 장치의 해상도를 높이기 위한 다양한 기술이 개발되어 있다. 예를 들면, 일본국 특허출원 2008-83084호 공보에는, 이른바 5Tr1C구성의 서브화소를 갖는 유기 EL 표시 장치에서, 수평 방향으로 이웃하는 적색(R), 녹색(G), 청색(B)의 3개의 서브화소가 스위칭 트랜지스터(전원 트랜지스터)를 공유하는 표시 장치가 개시되어 있다. 이 표시 장치는, 이와 같이 3개의 서브화소가 전원 트랜지스터를 공유함에 의해, 소자수를 생략하고, 해상도의 향상을 도모하는 것이다.
이와 같이, 표시 장치에서는, 고정밀 화상 표시가 요망되고 있고, 해상도를 높이는 것이 기대되고 있다.
본 개시는 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 해상도를 높일 수 있는 표시 장치, 표시 장치의 제조 방법, 및 전자 기기를 제공하는 것에 있다.
본 개시된 표시 장치는, 복수의 단위화소와, 전원선을 구비하고 있다. 복수의 단위화소는, 각각이, 표시 소자와, 표시 소자에 구동 전류를 공급하는 구동 트랜지스터를 가지며, 제1의 방향으로 주사 구동되는 것이다. 전원선은, 제1의 방향과 교차하는 제2의 방향으로 연신하고, 복수의 단위화소 중의 제1의 방향으로 이웃하는 2개의 단위화소로 이루어지는 화소 페어에 대해 1개 마련되어 있다.
본 개시된 표시 장치의 제조 방법은, 기판상에 트랜지스터를 형성하는 트랜지스터 형성 공정과, 표시 소자 형성 공정을 포함하고 있다. 트랜지스터 형성 공정에서, 이온 주입 장치에 의해 주사되는 제1의 방향은, ELA 장치에 의해 주사되는 제2의 방향과 서로 교차하고 있다.
본 개시된 전자 기기는, 표시 장치 및 상기 표시 장치의 동작 제어를 실행하는 제어부를 구비한다. 상기 표시 장치는, 복수의 단위화소와, 전원선을 구비하고 있다. 복수의 단위화소는, 각각이, 표시 소자와, 표시 소자에 구동 전류를 공급하는 구동 트랜지스터를 가지며, 제1의 방향으로 주사 구동되는 것이다. 전원선은, 제1의 방향과 교차하는 제2의 방향으로 연신하고, 복수의 단위화소 중의 제1의 방향으로 이웃하는 2개의 단위화소로 이루어지는 화소 페어에 대해 1개 마련되어 있다.
본 개시된 전자 기기는, 상기 표시 장치를 구비한 것이고, 예를 들면, 텔레비전 장치, 디지털 카메라, 퍼스널 컴퓨터, 비디오 카메라 또는 휴대 전화 등의 휴대 단말 장치 등이 해당한다.
본 개시된 표시 장치, 표시 장치의 제조 방법, 및 전자 기기에서는, 복수의 단위화소가 제1의 방향으로 주사 구동된다. 이 복수의 단위화소 중의, 제1의 방향으로 이웃하는 2개의 단위화소로 이루어지는 화소 페어에 대해 하나의 전원선이 마련되어 있다.
본 개시된 표시 장치, 표시 장치의 제조 방법, 및 전자 기기에 의하면, 제1의 방향으로 이웃하는 2개의 단위화소로 이루어지는 화소 페어에 대해 하나의 전원선을 마련하도록 하였기 때문에, 해상도를 높일 수 있다.
도 1은 참고례에 관한 표시 장치의 한 구성례를 도시하는 블록도.
도 2는 도 1에 도시한 표시부의 회로 구성례를 도시하는 회로도.
도 3은 도 1에 도시한 표시부에서의 서브화소의 회로 구성례를 도시하는 회로도.
도 4는 도 1에 도시한 표시부에서의 트랜지스터의 한 구성례를 도시하는 설명도.
도 5는 도 3에 도시한 발광 소자의 배치를 도시하는 설명도.
도 6은 도 3에 도시한 발광 소자의 구성을 도시하는 모식도.
도 7은 도 3에 도시한 발광 소자의 주요부 단면 구조를 도시하는 단면도.
도 8은 변형례에 관한 발광 소자의 주요부 단면 구조를 도시하는 단면도.
도 9는 도 1에 도시한 구동부의 한 동작례를 도시하는 타이밍 파형도.
도 10은 도 1에 도시한 표시 장치의 한 동작례를 도시하는 타이밍 파형도.
도 11은 도 1에 도시한 표시 장치의 기록 기간에서의 한 동작례를 도시하는 타이밍 파형도.
도 12는 ELA 장치에 의한 처리에 기인한 임계치 전압(Vth)의 편차를 설명하기 위한 모식도.
도 13은 이온 주입 장치에 의한 처리에 기인한 임계치 전압(Vth)의 편차를 설명하기 위한 모식도.
도 14는 도 2에 도시한 서브화소의 배치를 도시하는 설명도.
도 15는 도 2에 도시한 서브화소에서의 구동 트랜지스터의 배치를 도시하는 설명도.
도 16은 비교례에 관한 표시부의 회로 구성례를 도시하는 회로도.
도 17은 다른 참고례에 관한 표시 장치의 한 구성례를 도시하는 블록도.
도 18은 도 17에 도시한 표시부의 회로 구성례를 도시하는 회로도.
도 19는 도 18에 도시한 발광 소자의 배치를 도시하는 설명도.
도 20은 도 18에 도시한 발광 소자의 구성을 도시하는 모식도.
도 21은 도 18에 도시한 발광 소자의 주요부 단면 구조를 도시하는 단면도.
도 22는 도 18에 도시한 발광 소자의 구성을 도시하는 모식도.
도 23은 도 18에 도시한 발광 소자의 주요부 단면 구조를 도시하는 단면도.
도 24는 도 18에 도시한 구동부의 한 동작례를 도시하는 타이밍 파형도.
도 25는 다른 참고례에 관한 화소의 배치의 한 예를 도시하는 설명도.
도 26은 다른 참고례에 관한 화소의 배치의 한 예를 도시하는 설명도.
도 27은 다른 참고례에 관한 화소의 배치의 한 예를 도시하는 설명도.
도 28은 다른 참고례에 관한 화소의 배치의 한 예를 도시하는 설명도.
도 29는 다른 참고례에 관한 표시부의 회로 구성례를 도시하는 회로도.
도 30은 도 29에 도시한 표시부에서의 서브화소의 회로 구성례를 도시하는 회로도.
도 31은 다른 참고례에 관한 트랜지스터의 한 구성례를 도시하는 설명도.
도 32는 다른 참고례에 관한 서브화소에서의 구동 트랜지스터의 배치를 도시하는 설명도.
도 33은 실시의 형태에 관한 표시 장치의 한 구성례를 도시하는 블록도.
도 34는 도 33에 도시한 표시부의 회로 구성례를 도시하는 회로도.
도 35는 도 33에 도시한 표시부에서의 서브화소의 회로 구성례를 도시하는 회로도.
도 36은 도 33에 도시한 구동부의 한 동작례를 도시하는 타이밍 파형도.
도 37은 도 33에 도시한 표시 장치의 한 동작례를 도시하는 타이밍 파형도.
도 38은 도 34에 도시한 서브화소의 배치를 도시하는 설명도.
도 39는 도 34에 도시한 서브화소에서의 구동 트랜지스터의 배치를 도시하는 설명도.
도 40은 실시의 형태의 변형례에 관한 표시 장치의 한 구성례를 도시하는 블록도.
도 41은 도 40에 도시한 표시부의 회로 구성례를 도시하는 회로도.
도 42는 도 40에 도시한 구동부의 한 동작례를 도시하는 타이밍 파형도.
도 43은 실시의 형태의 다른 변형례에 관한 표시 장치의 한 구성례를 도시하는 블록도.
도 44는 도 43에 도시한 표시부의 회로 구성례를 도시하는 회로도.
도 45는 도 43에 도시한 표시 장치의 한 동작례를 도시하는 타이밍 파형도.
도 46은 실시의 형태에 관한 표시 장치가 적용된 텔레비전 장치의 외관 구성을 도시하는 사시도.
도 47은 변형례에 관한 표시부의 회로 구성례를 도시하는 회로도.
도 48은 다른 변형례에 관한 발광 소자의 구성을 도시하는 모식도.
도 49는 도 48에 도시한 발광 소자의 주요부 단면 구조를 도시하는 단면도.
도 50은 다른 변형례에 관한 발광 소자의 구성을 도시하는 모식도.
도 51은 도 50에 도시한 발광 소자의 주요부 단면 구조를 도시하는 단면도.
이하, 본 개시된 실시의 형태에 관해, 도면을 참조하여 상세히 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 참고례
2. 실시의 형태
3. 적용례
<1. 참고례>
[구성례]
우선, 실시의 형태에 관한 표시 장치에 관한 설명에 앞서서, 참고례에 관해 설명한다. 도 1은, 참고례에 관한 표시 장치의 한 구성례를 도시하는 것이다. 표시 장치(1)는, 발광 소자를 이용한, 액티브 매트릭스 방식의 표시 장치이다. 이 표시 장치(1)는, 표시부(10) 및 구동부(20)를 구비하고 있다.
표시부(10)는, 복수의 화소(Pix)가 매트릭스형상으로 배치된 것이다. 각 화소(Pix)는, 적색(R), 녹색(G), 청색(B), 백색(W)의 4개의 서브화소(11)를 갖고 있다. 또한, 표시부(10)는, 행방향으로 연신하는 복수의 주사선(WSL), 복수의 전원선(PL), 및 복수의 전원 제어선(DSL)과, 열방향으로 연신하는 복수의 데이터선(DTL)을 갖고 있다. 이들의 주사선(WSL), 전원선(PL), 전원 제어선(DSL), 및 데이터선(DTL)의 일단은, 구동부(20)에 접속되어 있다. 상기한 각 서브화소(11)는, 주사선(WSL)과 데이터선(DTL)과의 교차부에 배치되어 있다.
도 2는, 표시부(10)의 회로 구성의 한 예를 도시하는 것이다. 이 도 2는, 표시부(10)에서의 k행째의 화소(Pix)를 나타내고 있다. 화소(Pix)는, 적색(R), 녹색(G), 청색(B), 백색(W)의 4개의 서브화소(11)(11R, 11G, 11B, 11W)를 갖고 있다. 이 예에서는, 이들의 4개의 서브화소(11R, 11G, 11B, 11W)는, 화소(Pix)에서 2행2열로 배치되어 있다. 구체적으로는, 화소(Pix)에서, 좌상에 적색(R)의 서브화소(11R)를 배치하고, 우상에 녹색(G)의 서브화소(11G)를 배치하고, 좌하에 백색(W)의 서브화소(11W)를 배치하고, 우하에 청색(B)의 서브화소(11B)를 배치하고 있다. 이 4개의 서브화소(11R, 11G, 11B, 11W) 중, 서브화소(11R, 11W)는, 주사선(WSL), 전원선(PL), 전원 제어선(DSL), 및 데이터선(DTL)에 접속되어 있고, 서브화소(11G, 11B)는, 주사선(WSL) 및 데이터선(DTL)에 접속되어 있다. 서브화소(11R, 11G)는, 같은 주사선(WSL)에 접속되어 있고, 서브화소(11W, 11B)는, 같은 주사선(WSL)에 접속되어 있다. 또한, 서브화소(11R, 11W)는 같은 데이터선(DTL)에 접속되어 있고, 서브화소(11G, 11B)는, 같은 데이터선(DTL)에 접속되어 있다. 또한, 상세는 후술하지만, 서브화소(11R)는, 서브화소(11G)와 접속되어 있고, 서브화소(11W)는, 서브화소(11B)와 접속되어 있다.
도 3은, 서브화소(11R, 11G)의 회로 구성의 한 예를 도시하는 것이다. 또한, 서브화소(11W, 11B)에 대해서도 마찬가지이다. 서브화소(11R)는, 기록 트랜지스터(WSTr)와, 구동 트랜지스터(DRTr)와, 전원 트랜지스터(DSTr)와, 용량 소자(Cs)와, 발광 소자(30)를 구비하고 있다. 서브화소(11G)는, 기록 트랜지스터(WSTr)와, 구동 트랜지스터(DRTr)와, 용량 소자(Cs), 발광 소자(30)를 구비하고 있다. 이들의 서브화소(11R, 11G)는, 전원 트랜지스터(DSTr)를 공유하고 있다. 즉, 서브화소(11R, 11G)는, 3개의 트랜지스터(기록 트랜지스터(WSTr), 구동 트랜지스터(DRTr), 전원 트랜지스터(DSTr)) 및 하나의 용량 소자(Cs)를 이용하여 구성되는, 이른바 「3Tr1C」의 구성에서, 전원 트랜지스터(DSTr)를 공유하도록 구성한 것이다. 또한, 이 예에서는, 서브화소(11R, 11G) 중, 서브화소(11R)가 전원 트랜지스터(DSTr)를 갖도록 하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 서브화소(11G)가 전원 트랜지스터(DSTr)를 갖도록 하여도 좋다.
기록 트랜지스터(WSTr) 및 구동 트랜지스터(DRTr)는, 예를 들면, N채널 MOS(Metal Oxide Semiconductor)형의 TFT(Thin Film Transistor ; 박막 트랜지스터)에 의해 구성되는 것이다. 또한, 전원 트랜지스터(DSTr)는, 예를 들면, P채널 MOS형의 TFT에 의해 구성되는 것이다. 또한, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 기록 트랜지스터(WSTr)를 P채널 MOS형의 TFT에 의해 구성하여도 좋고, 또한, 전원 트랜지스터(DSTr)를 N채널 MOS형의 TFT에 의해 구성하여도 좋다. 이들의 트랜지스터는, 예를 들면, 저온 폴리실리콘(LTPS ; Low Temperature PolySilicon) 프로세스에 의해 형성되는 것이다. 이 저온 폴리실리콘 프로세스는, 예를 들면 높은 이동도(μ)를 실현할 수 있기 때문에, 트랜지스터를 작게 할 수 있고, 높은 해상도를 실현할 수 있다. 또한, 저온 폴리실리콘 프로세스로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 어모퍼스 실리콘(a-Si) TFT 프로세스나, 산화물 TFT 프로세스에 의해 형성하여도 좋다.
서브화소(11R, 11G)의 각각에서, 기록 트랜지스터(WSTr)는, 게이트가 주사선(WSL)에 접속되고, 소스가 데이터선(DTL)에 접속되고, 드레인이 구동 트랜지스터(DRTr)의 게이트 및 용량 소자(Cs)의 일단에 접속되어 있다. 구동 트랜지스터(DRTr)는, 게이트가 기록 트랜지스터(WSTr)의 드레인 및 용량 소자(Cs)의 일단에 접속되고, 드레인이, 서브화소(11R)의 전원 트랜지스터(DSTr)의 드레인 등에 접속되고, 소스가 용량 소자(Cs)의 타단 및 발광 소자(30)의 애노드에 접속되어 있다. 서브화소(11R)에서, 전원 트랜지스터(DSTr)는, 게이트가 전원 제어선(DSL)에 접속되고, 소스가 전원선(PL)에 접속되고, 드레인이 서브화소(11R)의 구동 트랜지스터(DRTr)의 드레인 및 서브화소(11G)의 구동 트랜지스터(DRTr)의 드레인에 접속되어 있다.
도 4는, TFT의 한 구성례를 도시하는 것으로, (A)는 단면도를 도시하고, (B)는 주요부 평면도를 도시한다. TFT는, 게이트 전극(110)과, 폴리실리콘층(140)을 갖고 있다. 게이트 전극(110)은, 유리 등에 의해 구성된 기판(100)상에 형성되어 있다. 게이트 전극(110)은, 예를 들면 몰리브덴(Mo) 등에 의해 구성되는 것이다. 게이트 전극(110) 및 기판(100)의 위에는, 절연층(120, 130)이 이 순서로 형성되어 있다. 절연층(120)은, 예를 들면 질화실리콘(SiNx)에 의해 구성되고, 절연층(130)은, 예를 들면 산화실리콘(SiO2)에 의해 구성되는 것이다. 폴리실리콘층(140)은, 절연층(130)상에 형성되어 있다. 폴리실리콘층(140)은, 후술하는 바와 같이, 절연층(130)상에 어모퍼스 실리콘층을 형성하고, 그 어모퍼스 실리콘층에 대해 ELA(Excimer Laser Anneal) 장치에 의해 어닐 처리함에 의해 형성되는 것이다. 폴리실리콘층(140)은, 채널 영역(141), LDD(Lightly Doped Drain1)(142), 및 콘택트 영역(143)으로 구성된다. 이들은, 후술하는 바와 같이, 이온 주입 장치나 이온 도핑 장치에 의해 이온을 주입함에 의해 형성되는 것이다. 이와 같이, 이 예에서는, 게이트 전극(110)이, 폴리실리콘층(140)의 하부에 형성되어 있다. 즉, 이 TFT는, 이른바 보텀 게이트 구조를 갖는 것이다. 폴리실리콘층(140) 및 절연층(130)의 위에는, 절연층(150, 160)이, 이 순서로 형성되어 있다. 절연층(150)은, 절연층(130)과 마찬가지로, 예를 들면 산화실리콘(SiO2)에 의해 구성되는 것이다. 절연층(160)은, 절연층(120)과 마찬가지로, 예를 들면 질화실리콘(SiNx)에 의해 구성되는 것이다. 절연층(160)상에는, 배선(170)이 형성되어 있다. 절연층(150, 160)에는, 폴리실리콘층(140)의 콘택트 영역(143)에 대응하는 영역에 개구부가 형성되고, 배선(170)은, 이 개구부를 통하여, 그 콘택트 영역(143)에 접속되도록 형성되어 있다.
후술하는 바와 같이, 표시부(20)에서는 전원 트랜지스터(DSTr)가 공유된 서브화소(11)의 조(pair)에서의 구동 트랜지스터(DRTr)가, 이온 주입 장치에 의한 주사 방향으로서, ELA 장치에 의한 주사 방향과 교차하는 방향으로 병설되도록 형성된다. 구체적으로는, 후술하는 바와 같이, 이 예에서는, 같은 화소(Pix)에 속하는 서브화소(11R, 11G)에서의 구동 트랜지스터(DRTr)가, 상기한 바와 같이 병설되고, 같은 화소(Pix)에 속하는 서브화소(11W, 11B)에서의 구동 트랜지스터(DRTr)가, 상기한 바와 같이 병설되어 있다. 이에 의해, 후술하는 바와 같이, 이들의 구동 트랜지스터(DRTr)의 특성(특히 임계치 전압(Vth))을, 서로 같은 정도로 할 수 있다. 즉, 표시부(20)에 형성되는 각 트랜지스터의 특성은 면 내에서 흐트러져 버리지만, 이와 같이 배치함에 의해, 같은 화소(Pix)에 속하는 서브화소(11R, 11G)에서의 구동 트랜지스터(DRTr)의 특성을 거의 같게 할 수 있음과 함께, 같은 화소(Pix)에 속하는 서브화소(11W, 11B)에서의 구동 트랜지스터(DRTr)의 특성을 거의 같게 할 수 있다.
용량 소자(Cs)는, 도 3에 도시하는 바와 같이 서브화소(11R, 11G)의 각각에서, 일단이 구동 트랜지스터(DRTr)의 게이트 및 기록 트랜지스터(WSTr)의 드레인에 접속되고, 타단이 구동 트랜지스터(DRTr)의 소스 및 발광 소자(30)의 애노드에 접속되어 있다.
발광 소자(30)는, 유기 EL 소자를 이용하여 구성된, 각 서브화소(11R, 11G, 11B, 11W)에 대응하는 색(적색, 녹색, 청색, 백색)의 광을 사출하는 발광 소자이고, 애노드가 구동 트랜지스터(DRTr)의 소스 및 용량 소자(Cs)의 타단에 접속되고, 캐소드에는, 구동부(20)에 의해 캐소드 전압(Vcath)이 공급되어 있다.
도 5는, 표시부(10)에서의 발광 소자(30)의 배치를 도시하는 것이다. 도 6은, 화소(Pix)에서의 발광 소자(30)의 구성을 모식적으로 도시하는 것이다. 도 7은, 발광 소자(30)의 주요부 단면 구조를 도시하는 것이다.
발광 소자(30)는, 도 6, 7에 도시한 바와 같이, 발광층(32) 및 컬러 필터(31)에 의해 구성되어 있다. 발광층(32)은, 애노드 전극층(34)과 캐소드 전극층(37)의 사이에 형성되어 있다. 발광층(32)은, 이 예에서는, 황색(Y)의 광을 사출하는 황색 발광층(35)과, 청색(B)의 광을 사출하는 청색 발광층(36)을 적층하여 형성되고, 이에 의해 백색(W)의 광을 사출하도록 되어 있다. 발광층(32)으로부터 사출한 광은, 컬러 필터(31)를 통과하여 표시부(10)의 표시면에서 출력된다. 또한, 각 서브화소(11R, 11G, 11B, 11W)에는 개구부(33)가 마련되고, 개구부(33)를 통과한 광이 표시면에서 출력되도록 되어 있다. 이와 같이 발광층을 적층하는 경우에는, 그 발광층의 순번을 변경하여도 좋다. 구체적으로는, 이 예에서는, 발광층(32) 중의 청색 발광층(36)을 캐소드 전극층(37)측에 배치하고, 황색 발광층(35)을 애노드 전극층(34)측에 배치하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 황색 발광층(35)을 캐소드 전극층(37)측에 배치하고, 청색 발광층(36)을 애노드 전극층(34)측에 배치하여도 좋다. 또한, 발광 소자(30)의 종류는 특히 한정되는 것이 아니고, 예를 들면, 발광층(32)으로부터, 소자나 배선 등이 형성된 기판과 반대의 방향으로 광을 사출하는, 이른바 톱 이미션형이라도 좋고, 기판의 방향으로 광을 사출하는, 이른바 보텀 이미션형이라도 좋다.
이 예에서는, 황색 발광층(35)은, 황색(Y)의 광을 발광하는 재료로 구성되어 있다. 또한, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 8에 도시한 바와 같이, 적색(R)의 광을 발광하는 재료에 녹색(G)의 광을 발광하는 재료를 도프 함에 의해, 황색 발광층(35A)을 구성하여도 좋다. 이 예에서도, 적층한 발광층의 순번을 변경하여도 좋다.
구동부(20)는, 도 1에 도시한 바와 같이, 외부로부터 공급되는 영상 신호(Sdisp) 및 동기 신호(Ssync)에 의거하여, 표시부(10)를 구동하는 것이다. 이 구동부(20)는, 영상신호 처리부(21)와, 타이밍 생성부(22)와, 주사선 구동부(23)와, 전원 제어선 구동부(25)와, 전원선 구동부(26)와, 데이터선 구동부(27)를 구비하고 있다.
영상신호 처리부(21)는, 외부로부터 공급되는 영상 신호(Sdisp)에 대해 소정의 신호 처리를 행하고, 영상 신호(Sdisp2)를 생성하는 것이다. 이 소정의 신호 처리로서는, 예를 들면, 감마 보정이나, 오버드라이브 보정 등을 들 수 있다.
타이밍 생성부(22)는, 외부로부터 공급되는 동기 신호(Ssync)에 의거하여, 주사선 구동부(23), 전원 제어선 구동부(25), 전원선 구동부(26) 및 데이터선 구동부(27)에 대해 각각 제어 신호를 공급하고, 이들이 서로 동기하여 동작하도록 제어하는 회로이다.
주사선 구동부(23)는, 타이밍 생성부(22)로부터 공급된 제어 신호에 따라, 복수의 주사선(WSL)에 대해 주사 신호(WS)를 순차적으로 인가함에 의해, 서브화소(11)를 순차적으로 선택하는 것이다. 구체적으로는, 주사선 구동부(23)는, 도 2에 도시한 바와 같이, 서브화소(11R, 11G)에 대해서는, 주사 신호(WSA)를 공급하고, 서브화소(11W, 11B)에 대해서는 주사 신호(WSB)를 공급함에 의해, 서브화소(11)를 순차적으로 선택하도록 되어 있다.
전원 제어선 구동부(25)는, 타이밍 생성부(22)로부터 공급된 제어 신호에 따라, 복수의 전원 제어선(DSL)에 대해 전원 제어 신호(DS1)를 순차적으로 인가함에 의해, 서브화소(11)의 발광 동작 및 소광 동작의 제어를 행하는 것이다. 구체적으로는, 전원 제어선 구동부(25)는, 도 2에 도시한 바와 같이, 서브화소(11R, 11G)에 대해서는, 전원 제어 신호(DS1A)를 공급하고, 서브화소(11W, 11B)에 대해서는 전원 제어 신호(DS1B)를 공급함에 의해, 서브화소(11)를 제어하도록 되어 있다.
전원선 구동부(26)는, 타이밍 생성부(22)로부터 공급된 제어 신호에 따라, 복수의 전원선(PL)에 대해 전원 신호(DS2)를 순차적으로 인가함에 의해, 서브화소(11)의 발광 동작 및 소광 동작의 제어를 행하는 것이다. 구체적으로는, 전원선 구동부(26)는, 도 2에 도시한 바와 같이, 서브화소(11R, 11G)에 대해서는, 전원 신호(DS2A)를 공급하고, 서브화소(11W, 11B)에 대해서는 전원 신호(DS2B)를 공급함에 의해, 서브화소(11)를 제어하도록 되어 있다. 전원 신호(DS2)는, 전압(Vccp)과 전압(Vini)과의 사이에서 천이하는 것이다. 후술하는 바와 같이, 전압(Vini)은, 서브화소(11)를 초기화하기 위한 전압이고, 전압(Vccp)은, 구동 트랜지스터(DRTr)에 전류(IdS)를 흘려서 발광 소자(30)를 발광시키기 위한 전압이다.
데이터선 구동부(27)는, 영상신호 처리부(21)로부터 공급된 영상 신호(Sdisp2) 및 타이밍 생성부(22)로부터 공급된 제어 신호에 따라, 각 서브화소(11)의 발광휘도를 지시하는 화소 전압(Vsig), 및 후술하는 Vth 보정을 행하기 위한 전압(VofS)을 포함하는 신호(Sig)를 생성하고, 각 데이터선(DTL)에 인가하는 것이다.
이 구성에 의해, 구동부(20)는, 후술하는 바와 같이, 1수평 기간 내에서, 화소(Pix)를 구성하는 4개의 서브화소(11)(11R, 11G, 11B, 11W)에 대해, 구동 트랜지스터(DRTr)의 소자 편차가 화질에 주는 영향을 억제하기 위한 보정(Vth 보정)을 행한다. 그리고, 그 후에, 서브화소(11)에 대해 화소 전압(Vsig)의 기록을 행하여, 발광 소자(30)가, 기록된 화소 전압(Vsig)에 응한 휘도로 발광하도록 되어 있다.
[동작 및 작용]
계속해서, 본 참고례에 관한 표시 장치(1)의 동작 및 작용에 관해 설명한다.
(전체 동작 개요)
우선, 도 1을 참조하여, 표시 장치(1)의 전체 동작 개요를 설명한다. 영상신호 처리부(21)는, 외부로부터 공급되는 영상 신호(Sdisp)에 대해 소정의 신호 처리를 행하고, 영상 신호(Sdisp2)를 생성한다. 타이밍 생성부(22)는, 외부로부터 공급되는 동기 신호(Ssync)에 의거하여, 주사선 구동부(23), 전원 제어선 구동부(25), 전원선 구동부(26) 및 데이터선 구동부(27)에 대해 각각 제어 신호를 공급하고, 이들이 서로 동기하여 동작하도록 제어한다. 주사선 구동부(23)는, 타이밍 생성부(22)로부터 공급된 제어 신호에 따라, 복수의 주사선(WSL)에 대해 주사 신호(WS)(WSA, WSB)를 순차적으로 인가함에 의해, 서브화소(11)를 순차적으로 선택한다. 전원 제어선 구동부(25)는, 타이밍 생성부(22)로부터 공급된 제어 신호에 따라, 복수의 전원 제어선(DSL)에 대해 전원 제어 신호(DS1)(DS1A, DS1B)를 순차적으로 인가함에 의해, 서브화소(11)의 발광 동작 및 소광 동작의 제어를 행한다. 전원선 구동부(26)는, 타이밍 생성부(22)로부터 공급된 제어 신호에 따라, 복수의 전원선(PL)에 대해 전원 신호(DS2)(DS2A, DS2B)를 순차적으로 인가함에 의해, 서브화소(11)의 발광 동작 및 소광 동작의 제어를 행한다. 데이터선 구동부(27)는, 영상신호 처리부(21)로부터 공급된 영상 신호(Sdisp2) 및 타이밍 생성부(22)로부터 공급된 제어 신호에 따라, 각 서브화소(11)의 휘도에 대응하는 화소 전압(Vsig), 및 Vth 보정을 행하기 위한 전압(VofS)을 포함하는 신호(Sig)를 생성하고, 각 데이터선(DTL)에 인가한다. 표시부(10)는, 구동부(20)로부터 공급된 주사 신호(WS), 전원 제어 신호(DS1), 전원 신호(DS2), 및 신호(Sig)에 의거하여, 표시를 행한다.
(상세 동작)
다음에, 표시 장치(1)의 상세 동작을 설명한다.
도 9는, 구동부(20)의 동작의 타이밍도를 도시하는 것으로, (A)는 주사 신호(WS)(WSA, WSB)의 파형을 나타내고, (B)는 전원 제어 신호(DS1)(DS1A, DS1B)의 파형을 나타내고, (C)는 전원 신호(DS2)(DS2A, DS2B)의 파형을 나타내고, (D)는 신호(Sig)의 파형을 나타낸다. 도 9(A)에서, 주사 신호(WSA(k, WSB)(k))는, k행째의 화소(Pix)를 구동하는 주사 신호(WS)이고, 주사 신호(WSA(k+1, WSB)(k+1))는, (k+1)행째의 화소(Pix)를 구동하는 주사 신호(WS)이다. 전원 제어 신호(DS1)(도 9(B)) 및 전원 신호(DS2)(도 9(C))에 대해서도 마찬가지이다.
구동부(20)의 주사선 구동부(23)는, 주사선(WSL)에 대해, 펄스 형상을 갖는 주사 신호(WS)를 순차적으로 인가한다(도 9(A)). 그 때, 주사선 구동부(23)는, 1수평 기간(1H)에서, 2개의 주사선(WSL)에 대해, 펄스를 순차적으로 인가한다. 전원선 구동부(26)는, 전원선(PL)에 대해, 주사 신호(WS)의 펄스의 시작 타이밍부터 소정 기간(타이밍(t1 내지 t2) 등)만큼 전압(Vini)이 되고, 기타의 기간은 전압(Vccp)이 되는 전원 신호(DS2)를 인가한다(도 9(C)). 전원 제어선 구동부(25)는, 전원 제어선(DSL)에 대해, 주사 신호(WS)의 펄스의 종단 타이밍을 포함하는 소정 기간(타이밍(t3 내지 t5) 등)만큼 고레벨이 되고, 기타의 기간은 저레벨이 되는 전원 제어 신호(DS1)를 인가한다(도 9(B)). 데이터선 구동부(27)는, 데이터선(DTL)에 대해, 전원 제어 신호(DS1)가 고레벨로 되어 있는 기간(타이밍(t3 내지 t5) 등)에 화소 전압(Vsig)을 인가하고, 기타의 기간에 전압(VofS)을 인가한다(도 9(D)).
이와 같이 하여, 구동부(20)는, 1수평 기간(타이밍(t1 내지 t6)) 중의 전반(前半)의 기간(타이밍(t1 내지 t5))에서, k행째의 화소(Pix)에서의 서브화소(11R, 11G)를 구동하고, 후반의 기간(타이밍(t5 내지 t6))에서, k행째의 화소(Pix)에서의 서브화소(11W, 11B)를 구동한다. 마찬가지로, 구동부(20)는, 다음의 1수평 기간(타이밍 t6 내지 t8) 중의 전반의 기간(타이밍(t6 내지 t7))에서, (k+1)행째의 화소(Pix)에서의 서브화소(11R, 11G)를 구동하고, 후반의 기간(타이밍(t7 내지 t8))에서, (k+1)행째의 화소(Pix)에서의 서브화소(11W, 11B)를 구동한다.
도 10은, 타이밍(t1 내지 t5)의 기간에서의 서브화소(11R, 11G)의 동작의 타이밍도를 도시하는 것으로, (A)는 주사 신호(WSA)의 파형을 나타내고, (B)는 전원 신호(DS2A)의 파형을 나타내고, (C)는 전원 신호(DS2A)의 파형을 나타내고, (D)는 서브화소(11R)에 공급되는 신호(Sig)의 파형을 나타내고, (E)는 서브화소(11R)에서의 구동 트랜지스터(DRTr)의 게이트 전압(Vg)의 파형을 나타내고, (F)는 서브화소(11R)에서의 구동 트랜지스터(DRTr)의 소스 전압(Vs)의 파형을 나타내고, (G)는 서브화소(11G)에 공급되는 신호(Sig)의 파형을 나타내고, (H)는 서브화소(11G)에서의 구동 트랜지스터(DRTr)의 게이트 전압(Vg)의 파형을 나타내고, (I)는 서브화소(11G)에서의 구동 트랜지스터(DRTr)의 소스 전압(Vs)의 파형을 나타낸다. 도 10(C) 내지 (F)에서는, 같은 전압축을 이용하여 각 파형을 나타내고, 마찬가지로, 도 10(G) 내지 (I)에서는, 같은 전압축을 이용하여 각 파형을 나타내고 있다. 또한, 설명의 편의상, 도 10(G) 내지 (I)와 같은 전압축에, 전원 신호(DS2A)(도 10(C))의 파형과 같은 것을 나타내고 있다.
구동부(20)는, 1수평 기간(1H)의 전반의 기간 내에서, 서브화소(11R, 11G)의 초기화를 행하고(초기화 기간(P1)), 구동 트랜지스터(DRTr)의 소자 편차가 화질에 주는 영향을 억제하기 위한 Vth 보정을 행하고(Vth 보정 기간(P2)), 서브화소(11R, 11G)에 대해 화소 전압(Vsig)의 기록을 행한다(기록 기간(P3)). 그리고, 그 후에, 서브화소(11R, 11G)의 발광 소자(30)가, 기록된 화소 전압(Vsig)에 응한 휘도로 발광한다(발광 기간(P4)). 마찬가지로, 구동부(20)는, 1수평 기간(1H)의 후반의 기간 내에서, 서브화소(11W, 11B)에 대해, 초기화, Vth 보정, 및 화소 전압(Vsig)의 기록을 행하고, 그 후, 서브화소(11W, 11B)의 발광 소자(30)가 발광한다. 이하에, 서브화소(11R, 11G)에 대한 구동 동작의 상세를 설명한다.
우선, 구동부(20)는, 타이밍(t1 내지 t2)의 기간(초기화 기간(P1))에서, 서브화소(11R, 11G)를 각각 초기화한다. 구체적으로는, 우선, 타이밍(t1)에서, 데이터선 구동부(27)가, 서브화소(11R, 11G)에 공급하는 신호(Sig)를, 전압(VofS)으로 각각 설정하고(도 10(D), (G)), 주사선 구동부(23)가, 주사 신호(WSA)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 10(A)). 이에 의해, 서브화소(11R, 11G)에서의 기록 트랜지스터(WSTr)가 각각 온 상태가 되고, 서브화소(11R, 11G)에서의 구동 트랜지스터(DRTr)의 게이트 전압(Vg)이, 전압(VofS)으로 각각 설정된다(도 10(E), (H)). 또한, 이와 함께, 전원선 구동부(26)가, 전원 신호(DS2A)를 전압(Vccp)으로부터 전압(Vini)으로 변화시킨다(도 10(C)). 이에 의해, 구동 트랜지스터(DRTr)가 각각 온 상태가 되고, 구동 트랜지스터(DRTr)의 소스 전압(Vs)이 전압(Vini)으로 각각 설정된다(도 10(F), (I)). 그 결과, 서브화소(11R, 11G)에서, 구동 트랜지스터(DRTr)의 게이트·소스 사이 전압(Vgs)(=VofS-Vini)은, 구동 트랜지스터(DRTr)의 임계치 전압(Vth)보다도 큰 전압으로 각각 설정되고, 서브화소(11R, 11G)가 각각 초기화된다.
다음에, 구동부(20)는, 타이밍(t2 내지 t3)의 기간(Vth 보정 기간(P2))에서, Vth 보정을 행한다. 구체적으로는, 전원선 구동부(26)가, 타이밍(t2)에서, 전원 신호(DS2A)를 전압(Vini)으로부터 전압(Vccp)으로 변화시킨다(도 10(C)). 이에 의해, 서브화소(11R, 11G)에서의 구동 트랜지스터(DRTr)는, 각각 포화 영역에서 동작하도록 되고, 드레인으로부터 소스에 전류(IdS)가 흐르고, 소스 전압(Vs)이 각각 상승한다(도 10(F), (I)). 그 때, 소스 전압(Vs)은 발광 소자(30)의 캐소드의 전압(Vcath)보다도 낮기 때문에, 발광 소자(30)는 역(逆)바이어스 상태를 유지하고, 발광 소자(30)에는 전류는 흐르지 않는다. 이와 같이 소스 전압(Vs)이 상승함에 의해, 게이트·소스 사이 전압(Vgs)이 저하되기 때문에, 전류(IdS)는 저하된다. 이 부귀환 동작에 의해, 전류(IdS)는 "0"(제로)를 향하여 수속하여 간다. 환언하면, 서브화소(11R, 11G)에서의 구동 트랜지스터(DRTr)의 게이트·소스 사이 전압(Vgs)은, 그 구동 트랜지스터(DRTr)의 임계치 전압(Vth)과 각각 동등하게 되도록(Vgs=Vth) 수속하여 간다.
이 Vth 보정의 동작을, 이하에 상세히 설명한다. 구동 트랜지스터(DRTr)의 드레인으로부터 소스에 흐르는 전류(IdS)는, 다음 식으로 표시할 수 있다.
[수식 1]
여기서, t는, Vth 보정이 시작한 타이밍(t2)(도 10)을 기준으로 한 시간을 나타낸다. 또한, W는 구동 트랜지스터(DRTr)의 게이트 폭을 나타내고, L은 게이트 길이를 나타내고, Cox는 산화막 용량을 나타내고, μ는 이동도를 도시한다.
이 전류(IdS)는, 용량 소자(Cs)의 타단에 공급되고, 용량 소자(Cs)의 양단 사이의 전압(=Vgs)이 변화한다. 이 행동은, 다음 식으로 표시할 수 있다.
[수식 2]
식(1), (2)를 이용하여, 게이트·소스 사이 전압(Vgs)의 시간 변화에 관한 다음 식을 얻는다.
[수식 3]
여기서, Vgs(0)는, 타이밍(t2)에서의 게이트·소스 사이 전압(Vgs)(=VofS-Vini)이다.
이와 같이 하여, Vth 보정 기간(P2)에서는, 게이트·소스 사이 전압(Vgs)은, 식(3)에 표시한 바와 같이, 시간이 경과함과 함께 서서히 저하된다. 그리고, 충분히 긴 시간이 경과함에 의해, 식(3)의 우변은 거의 "0"(제로)로 되기 때문에, 게이트·소스 사이 전압(Vgs)은, 임계치 전압(Vth)과 같은 정도가 된다.
다음에, 구동부(20)는, 타이밍(t3 내지 t4)의 기간(기록 기간(P3))에서, 서브화소(11R, 11G)에 대해, 화소 전압(Vsig)의 기록을 각각 행한다. 구체적으로는, 우선, 전원 제어선 구동부(25)가, 타이밍(t3)에서, 전원 제어 신호(DS1A)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 10(B)). 이에 의해, 전원 트랜지스터(DSTr)는 오프 상태가 된다. 그리고, 이와 동시에, 데이터선 구동부(27)는, 서브화소(11R, 11G)에 공급하는 신호(Sig)를 화소 전압(Vsig)(VsigR, VsigG)으로 각각 설정한다(도 10(D), (G)). 이에 의해, 서브화소(11R, 11G)의 구동 트랜지스터(DRTr)의 게이트 전압(Vg)이, 전압(VofS)으로부터 화소 전압(Vsig) (VsigR, VsigG)으로 각각 상승한다(도 10(D), (G)). 이에 응하여, 서브화소(11R, 11G)의 구동 트랜지스터(DRTr)의 소스 전압(Vs)도 또한 약간 상승한다(도 10(F), (I)). 그 결과, 서브화소(11R, 11G)의 구동 트랜지스터(DRTr)의 게이트·소스 사이 전압(Vgs)은, 각각, 화소 전압(Vsig)에 응한 전압으로 설정된다. 그 때, 화소 전압(Vsig)이 흑표시에 대응하는 전압 이외인 경우에는, 이 게이트·소스 사이 전압(Vgs)은, 임계치 전압(Vth)보다 커지기 때문에(Vgs>Vth), 구동 트랜지스터(DRTr)는 각각 온 상태가 되고, 이들의 구동 트랜지스터(DRTr)의 소스 전압(Vs)은 서로 거의 동등한 전압이 된다.
도 11은 서브화소(11R, 11G)에 대한 화소 전압(Vsig)의 기록 동작의 타이밍도를 도시하는 것으로, (A)는 서브화소(11R)에 대한 동작을 나타내고, (B)는 서브화소(11G)에 대한 동작을 나타낸다. 이 예에서는, 서브화소(11R)에 기록하는 화소 전압(VsigR)은, 서브화소(11G)에 기록하는 화소 전압(VsigG)보다도 낮다. 이와 같은 경우에도, 기록 기간(P3)에서, 서브화소(11R)에서의 구동 트랜지스터(DRTr)의 소스 전압과, 서브화소(11G)에서의 구동 트랜지스터(DRTr)의 소스 전압은, 서로 거의 동등한 전압이 된다. 즉, 기령, 전원 트랜지스터(DSTr)를 공유하지 않고서, 서브화소(11R, 11G)가 각각 전원 트랜지스터(DSTr)를 갖고 있는 경우에는, 구동 트랜지스터(DRTr)의 소스 전압(Vs)은, 각각, 화소 전압(Vsig)에 응한 레벨이 된다. 이 경우에는, 구동 트랜지스터(DRTr)의 소스 전압(Vs)은, 화소 전압(Vsig)이 낮은 경우에는 낮은둣한 전압(Vs1)이 되고(도 11(A)), 화소 전압(Vsig)이 높은 경우에는 높은듯한 전압(Vs2)이 된다(도 11(B)). 한편, 표시부(10)에서는, 서브화소(11R, 11G)에서의 2개의 구동 트랜지스터(DRTr)의 소스가, 2개의 구동 트랜지스터(DRTr)를 통하여 접속되기 때문에, 소스 전압(Vs)은, 서로와 거의 동등한 전압이 된다. 이것은, 서브화소(11R, 11G) 중, 화소 전압(Vsig)이 낮은 쪽(이 예에서는 서브화소(11R))가 보다 어둡게 발광하고, 화소 전압(Vsig)의 높은 쪽(이 예에서는 서브화소(11G))가 보다 밝게 발광하는 것을 의미하고 있다. 따라서, 데이터선 구동부(27)는, 이 행동을 고려하여, 소망하는 휘도로 발광하도록 화소 전압(Vsig)을 보정하는 것이 바람직하다.
다음에, 주사선 구동부(23)는, 타이밍(t4)에서, 주사 신호(WSA)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 10(A)). 이에 의해, 서브화소(11R, 11G)에서의 기록 트랜지스터(WSTr)가 각각 오프 상태가 되고, 구동 트랜지스터(DRTr)의 게이트가 각각 플로팅으로 되기 때문에, 이 이후, 용량 소자(Cs)의 단자 사이 전압, 즉, 구동 트랜지스터(DRTr)의 게이트·소스 사이 전압(Vgs)은 각각 유지된다.
다음에, 구동부(20)는, 타이밍(t5) 이후의 기간(발광 기간(P4))에서, 서브화소(11R, 11G)를 발광시킨다. 구체적으로는, 타이밍(t5)에서, 전원 제어선 구동부(25)가, 전원 제어 신호(DS1A)를 고레벨로부터 저레벨로 변화시킨다(도 10(B)). 이에 의해, 전원 트랜지스터(DSTr)가 온 상태가 되고, 서브화소(11R, 11G)에서의 구동 트랜지스터(DRTr)에 전류(IdS)가 각각 흐른다. 그리고, 구동 트랜지스터(DRTr)에 전류(IdS)가 각각 흐름에 따라, 구동 트랜지스터(DRTr)의 소스 전압(Vs)이 각각 상승하고(도 10(F), (I)), 이에 수반하여 구동 트랜지스터(DRTr)의 게이트 전압(Vg)도 각각 상승한다(도 10(E), (H)). 그리고, 이와 같은 부트스트랩 동작에 의해, 구동 트랜지스터(DRTr)의 소스 전압(Vs)이, 발광 소자(30)의 임계치 전압(Vel)과 전압(Vcath)의 합(Vel+Vcath)보다도 커지면, 발광 소자(30)의 애노드·캐소드 사이에 전류가 흐르고, 발광 소자(30)가 발광한다. 즉, 발광 소자(30)의 소자 편차에 응하여 소스 전압(Vs)이 상승하고, 발광 소자(30)가 발광한다.
이상에서는, 1수평 기간(타이밍(t1 내지 t6)) 중의 전반의 기간(타이밍(t1 내지 t5))에서의 서브화소(11R, 11G)의 초기화 동작, Vth 보정 동작, 및 화소 전압(Vsig)의 기록 동작을 설명하였지만, 마찬가지로, 계속된 후반의 기간(도 9의 타이밍(t5 내지 t6))에서, 서브화소(11W, 11B)가, 초기화 동작, Vth 보정 동작, 및 화소 전압(Vsig)의 기록 동작을 행한다.
그 후, 표시 장치(1)에서는, 소정의 기간(1프레임 기간)이 경과한 후, 발광 기간(P3)으로부터 기록 기간(P1)으로 이행한다. 구동부(20)는, 이 일련의 동작을 반복하도록 구동한다.
(구동 트랜지스터(DRTr)의 배치에 관해)
표시 장치(1)에서는, 도 2, 3에 도시한 바와 같이, 복수(이 예에서는 2개)의 서브화소(11)가 전원 트랜지스터(DSTr)를 공유하고 있다. 이 전원 트랜지스터(DSTr)의 공유에 관한 복수의 서브화소(11)에서는, 구동 트랜지스터(DRTr)의 임계치 전압(Vth)이 거의 동등한 것이 바람직하다. 구체적으로는, 이 예에서는, 같은 화소(Pix)에 속하는 서브화소(11R, 11G)에서의 구동 트랜지스터(DRTr)의 임계치 전압(Vth)을 거의 동등하게 함과 함께, 같은 화소(Pix)에 속하는 서브화소(11W, 11B)에서의 구동 트랜지스터(DRTr)의 임계치 전압(Vth)을 거의 동등하게 하는 것이 바람직하다. 그렇지 않으면, 예를 들면, 타이밍(t3 내지 t4)의 기간에서, 서브화소(11R, 11G)의 구동 트랜지스터(DRTr)의 소스 전압(Vs)이 서로와 거의 동등하게 됨에 의해, 그 전에 행한 Vth 보정의 결과가 혼란하게 되어, 화질이 저하될 우려가 있기 때문이다.
구동 트랜지스터(DRTr)의 임계치 전압(Vth)의 편차는, 예를 들면, 트랜지스터의 형성 공정중의, 폴리실리콘층(140)의 형성 공정에 의해 큰 영향을 받는다. 이 공정에서는, 우선, 절연층(130)(도 4)상에 어모퍼스 실리콘층을 형성한다. 그리고, 그 어모퍼스 실리콘층에 대해 ELA 장치에 의해 어닐 처리를 행함에 의해 폴리실리콘층(140)을 형성한다. 그리고, 이 폴리실리콘층(140)의 채널 영역(141) 및 LDD(142)에 대해서는, 이온 주입 장치에 의해 이온을 주입한다. 또한, 콘택트 영역(143)에 대해서는, 이온 도핑 장치에 의해 이온을 주입한다. 이 ELA 장치에 의한 처리, 및 이온 주입 장치에 의한 처리는, 트랜지스터의 임계치 전압(Vth)의 편차에 대해 영향을 미친다.
도 12는, ELA 장치에 의한 처리에 기인한 임계치 전압(Vth)의 편차를 모식적으로 도시하는 것이다. 도 13은, 이온 주입 장치에 의한 처리에 기인한 임계치 전압(Vth)의 편차를 모식적으로 도시하는 것이다. 도 12, 13은, 큰 유리 기판(99)에 복수의 표시부(10)를 형성하는 경우를 나타내고 있다.
ELA 장치는, 도 12에 도시한 바와 같이, 단책형상(短冊狀)의 레이저 빔(빔(LB1))을, 예를 들면 수백Hz 정도로 온 오프하면서, 유리 기판(99)을 주사 방향(D1)으로 주사함에 의해, 유리 기판(99) 전면(全面)에 대해 처리를 행하도록 되어 있다. 이 때, 레이저의 에너지가, 1숏마다 흐트러질 우려가 있고, 이에 응하여, 주사 방향(D1)에 인접하는 트랜지스터의 특성이 흐트러질 우려가 있다. 이 경우에는, 주사 방향(D1)(도 12의 종방향)에서는, 트랜지스터의 임계치 전압(Vth)은, 주사 방향(D1)과 직교하는 방향(도 12의 횡방향)에 비하여, 크게 흐트러져 버린다.
또한, 이온 주입 장치는, 도 13에 도시한 바와 같이, 단책형상의 레이저 빔(빔(LB2))을 온 상태로 하면서, 유리 기판(99)을 주사 방향(D2)으로 주사함에 의해, 유리 기판(99) 전면에 대해 처리를 행하도록 되어 있다. 이와 같이, 이온 주입 장치는, 레이저 빔을 항상 출력하기 때문에, 상술한 ELA 장치의 경우와 달리, 주사 방향(D2)에 인접하는 트랜지스터의 편차는 생기기 어렵다. 한편, 단책(短冊)의 장축 방향(주사 방향(D2)과 직교하는 방향)에서, 레이저의 에너지가 균일지 않을 우려가 있고, 이에 의해, 이 장축 방향에 인접하는 트랜지스터의 특성이 흐트러질 우려가 있다. 이 경우에는, 주사 방향(D2)과 직교하는 방향(도 13의 종방향)에서는, 트랜지스터의 임계치 전압(Vth)은, 주사 방향(D2)(도 13의 횡방향)에 비하여, 크게 흐트러져 버린다.
그래서, 도 12, 13에 도시한 바와 같이, ELA 장치에 의한 주사 방향(D1)과, 이온 주입 장치에 의한 주사 방향(D2)을 직교하도록 설정함에 의해, 도 12, 13의 횡방향에서의 트랜지스터의 임계치 전압(Vth)의 편차를 억제할 수 있다.
도 14는, 표시부(10)에서의 서브화소(11)의 배치와, 주사 방향(D1, D2)과의 관계를 도시하는 것이다. 도 15는, 각 서브화소(11)의 구동 트랜지스터(DRTr)의 배치와, 주사 방향(D1, D2)과의 관계를 도시하는 것이다.
도 14에 도시한 바와 같이, 표시부(10)에서는, 같은 화소(Pix)에 속하는 서브화소(11R, 11G)를, 주사 방향(D1)과 직교하는 방향으로서, 주사 방향(D2)과 같은 방향(도 14의 횡방향)으로 병설하고, 마찬가지로, 같은 화소(Pix)에 속하는 서브화소(11W, 11B)를, 주사 방향(D1)과 직교하는 방향으로서, 주사 방향(D2)과 같은 방향(도 14의 횡방향)으로 병설한다.
보다 구체적으로는, 도 15에 도시한 바와 같이, 같은 화소(Pix)에 속하는 서브화소(11R, 11G)에서의 구동 트랜지스터(DRTr)를, 주사 방향(D1)과 직교하는 방향으로서, 주사 방향(D2)과 같은 방향(도 15의 횡방향)으로 병설하고, 마찬가지로, 같은 화소(Pix)에 속하는 서브화소(11W, 11B)에서의 구동 트랜지스터(DRTr)를, 주사 방향(D1)과 직교하는 방향으로서, 주사 방향(D2)과 같은 방향(도 15의 횡방향)으로 병설한다. 각 구동 트랜지스터(DRTr)는, 길이(L)방향이 주사 방향(D2)이 되도록 배치한다.
이에 의해, 같은 화소(Pix)에 속하는 서브화소(11R, 11G)에서의 구동 트랜지스터(DRTr)의 임계치 전압(Vth)을 거의 같게 할 수 있음과 함께, 같은 화소(Pix)에 속하는 서브화소(11W, 11B)에서의 구동 트랜지스터(DRTr)의 임계치 전압(Vth)을 거의 같게 할 수 있다.
(비교례)
다음에, 비교례에 관한 표시 장치(1R)에 관해 설명한다. 본 비교례는, 전원 트랜지스터(DSTr)의 공유를 행하지 않고, 각 서브화소(11)가 전원 트랜지스터(DSTr)를 각각 갖도록 구성한 것이다. 그 밖의 구성은, 본 참고례(도 1)와 마찬가지이다.
도 16은, 표시 장치(1R)에 관한 표시부(10R)의 회로 구성의 한 예를 도시하는 것이다. 표시부(10R)에서는, 화소(Pix)를 구성하는 4개의 서브화소(19R, 19G, 19B, 19W)는, 각각, 이른바 「3Tr1C」의 구성을 갖는다. 즉, 본 참고례에 관한 표시부(10)(도 2)에서는, 서브화소(11G, 11B)는, 전원 트랜지스터(DSTr)를 생략하고, 서브화소(11R, 11W)의 전원 트랜지스터(DSTr)를 각각 공용하도록 하였지만, 본 비교례에 관한 표시부(10R)에서는, 서브화소(19G, 19B)도, 서브화소(19R, 19W)와 마찬가지로, 전원 트랜지스터(DSTr)를 각각 갖고 있다.
이와 같이, 비교례에 관한 표시부(10R)에서는, 모든 서브화소(19)가, 이른바 「3Tr1C」의 구성을 갖기 때문에, 트랜지스터 수가 많아져 버린다. 이에 의해, 화소(Pix)의 면적이 커져 버리기 때문에, 해상도를 높이기 어려워진다.
한편, 본 참고례에 관한 표시부(10)에서는, 화소(Pix)를 구성하는 4개의 서브화소(11) 중, 2개의 서브화소(11G, 11B)에서의 전원 트랜지스터(DSTr)를 생략하고, 서브화소(11R, 11W)의 전원 트랜지스터를 공용하도록 하였기 때문에, 트랜지스터 수를 줄일 수 있다. 이에 의해, 화소(Pix)의 면적을 작게 할 수 있고, 표시 장치(1)의 해상도를 높일 수 있다.
[효과]
이상과 같이 본 참고례에서는, 전원 트랜지스터를 복수의 서브화소에서 공유하도록 하였기 때문에, 표시 장치의 해상도를 높일 수 있다.
또한, 본 참고례에서는, 수평 방향으로 이웃하는 복수의 서브화소가 전원 트랜지스터를 공유하도록 하였기 때문에, 동작을 심플하게 할 수 있다.
또한, 본 참고례에서는, ELA 장치에 의한 주사 방향과, 이온 주입 장치에 의한 주사 방향을 서로 교차하도록 하였기 때문에, ELA 장치에 의한 주사 방향과 교차하는 방향으로서, 이온 주입 장치에 의한 주사 방향과 같은 방향에서의 트랜지스터의 특성 편차를 억제할 수 있다.
또한, 본 참고례에서는, ELA 장치에 의한 주사 방향과 교차하는 방향으로서, 이온 주입 장치에 의한 주사 방향과 같은 방향으로, 전원 트랜지스터의 공유에 관한 복수의 서브화소에서의 구동 트랜지스터를 병설하였기 때문에, 그들의 구동 트랜지스터의 임계치 전압을 거의 같게 할 수 있고, 화질의 저하를 억제할 수 있다.
[다른 참고례 1-1]
상기 참고례에서는, 화소(Pix)를, 적색(R), 녹색(G), 청색(B), 백색(W)의 4개의 서브화소(11)로 구성하였지만, 이것으로 한정되는 것이 아니다. 이하에, 본 참고례에 관해 상세히 설명한다.
도 17은, 본 참고례에 관한 표시 장치(1A)의 한 구성례를 도시하는 것이다. 표시 장치(1A)는, 표시부(10A) 및 구동부(20A)를 구비하고 있다. 표시부(10A)의 각 화소(Pix)는, 적색(R), 녹색(G), 청색(B)의 3색의 서브화소(12)를 갖고 있다. 구동부(20A)는, 주사선 구동부(23A)와, 전원 제어선 구동부(25A)와, 전원선 구동부(26A)와, 데이터선 구동부(27A)를 구비하고 있다.
도 18은, 표시부(10A)에서, k행째 및 (k+1)행째의 화소(Pix)의 회로 구성의 한 예를 도시하는 것이다. 표시부(10A)에는, 전원 트랜지스터(DSTr)를 갖는, 적색(R), 녹색(G), 청색(B)의 3개의 서브화소(12R, 12G, 12B)와, 전원 트랜지스터(DSTr)를 갖지 않는, 적색(R), 녹색(G), 청색(B)의 3개의 서브화소(12R1, 12G1, 12B1)가 병설되어 있다. 구체적으로는, 수평 방향으로, 서브화소(12R, 12G1, 12B, 12R1, 12G, 12B1)가, 이 순서로 반복 배치되어 있다. 이 표시부(10A)에서는, 상기 참고례에 관한 표시부(10)와 마찬가지로, 수평 방향으로 이웃하는 2개의 서브화소(12)가, 전원 트랜지스터(DSTr)를 공유하도록 구성되어 있다. 그리고, 3개의 서브화소(12R, 12G1, 12B), 또는 3개의 서브화소(12R1, 12G, 12B1)가, 화소(Pix)를 구성하고 있다.
도 19는, 표시부(10A)에서의 발광 소자(40)의 배치를 도시하는 것이다. 도 20은, 발광 소자(40)의 구성을 모식적으로 도시하는 것이다. 도 21은, 발광 소자(40)의 주요부 단면 구조를 도시하는 것이다. 컬러 필터(41) 및 개구부(43)는, 적색(R), 녹색(G), 청색(B)의 3개의 발광 소자(40)에 대응하여 형성되어 있다. 발광층(42)은, 발광층(32)과 마찬가지로, 황색 발광층(45)과 청색 발광층(46)을 적층함에 의해, 백색(W)의 광을 사출하는 것이다. 이와 같이 발광층을 적층하는 경우에는, 그 발광층의 순번을 변경하여도 좋다. 또한, 발광층(42)의 구성은, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 22, 23에 도시한 발광층(42A)과 같이, 적색(R), 녹색(G), 청색(B)의 컬러 필터(41)에 대응하는 영역에, 각각, 적색 발광층, 녹색 발광층, 청색 발광층을 형성하여도 좋다.
도 24는, 구동부(20A)의 동작의 타이밍도를 도시하는 것으로, (A)는 주사 신호(WS)의 파형을 나타내고, (B)는 전원 제어 신호(DS1)의 파형을 나타내고, (C)는 전원 신호(DS2)의 파형을 나타내고, (D)는 신호(Sig)의 파형을 나타낸다. 도 24(A)에서, 주사 신호(WS(k))는 k행째의 화소(Pix)를 구동하는 주사 신호(WS)이고, 주사 신호(WS(k+1))는, (k+1)행째의 화소(Pix)를 구동하는 주사 신호(WS)이고, 주사 신호(WS(k+2))는 (k+2)행째의 화소(Pix)를 구동하는 주사 신호(WS)이고, 주사 신호(WS(k+3))는, (k+3)행째의 화소(Pix)를 구동하는 주사 신호(WS)이다. 전원 제어 신호(DS1)(도 24(B)) 및 전원 신호(DS2)(도 24(C))에 대해서도 마찬가지이다.
구동부(20A)의 주사선 구동부(23A)는, 주사선(WSL)에 대해, 펄스 형상을 갖는 주사 신호(WS)를 순차적으로 인가한다(도 24(A)). 그 때, 주사선 구동부(23)는, 1수평 기간(1H)에서, 1개의 주사선(WSL)에 대해 펄스를 인가한다. 전원 제어선 구동부(25A), 전원선 구동부(26A), 및 데이터선 구동부(27A)는, 상기 참고례의 경우(도 9)와 마찬가지로, 주사 신호(WS)에 동기하여, 표시부(10A)에 각 신호를 공급한다.
이와 같이 하여, 구동부(20A)는, 타이밍(t1 내지 t5)의 기간에서, k행째의 화소(Pix)에서의 서브화소(13)를 구동하고, 타이밍(t5 내지 t6)의 기간에서, (k+1)행째의 화소(Pix)에서의 서브화소(13)를 구동한다. 마찬가지로, 타이밍(t6 내지 t7)의 기간에서, (k+2)행째의 화소(Pix)에서의 서브화소(13)를 구동하고, 타이밍(t7 내지 t8)의 기간에서, (k+3)행째의 화소(Pix)에서의 서브화소(13)를 구동한다.
상기 표시 장치(1A)에서는, 같은 화소(Pix)에 속하는 3개의 서브화소(12)를 수평 방향으로 병설하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 25 내지 27에 도시한 바와 같이, 2개의 행에 걸치도록 배치하여도 좋다. 이들의 예에서는, 예를 들면, 3개의 서브화소(12) 중의 2개를 수평 방향으로 이웃하게 하여 배치하고, 3개의 서브화소(12) 중의 나머지 1개를, 그 2개의 서브화소(12) 중의 한쪽과 수직 방향으로 이웃하도록 배치하고 있다. 또한, 도 26, 27은, 시감도가 낮은 청색(B)의 서브화소(12)가 수직 방향으로 나열하도록 배치한 것이다. 이 경우에도, 상기 표시부(10A)와 마찬가지로, 수평 방향으로 이웃하는 2개의 서브화소(12)가, 전원 트랜지스터(DSTr)를 공유하도록 구성할 수 있다.
또한, 상기 참고례에서는, 화소(Pix)를, 적색(R), 녹색(G), 청색(B), 백색(W)의 4개의 서브화소(11)로 구성하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 28에 도시한 바와 같이, 적색(R), 녹색(G), 청색(B), 황색(Y)의 4개의 서브화소(12)로 구성하여도 좋다.
[다른 참고례 1-2]
상기 참고례에서는, 수평 방향으로 이웃하는 2개의 서브화소(11)가 전원 트랜지스터(DSTr)를 공유하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 3개 이상의 서브화소가 전원 트랜지스터(DSTr)를 공유하여도 좋다. 3개의 서브화소(13)가 전원 트랜지스터(DSTr)를 공유하는 경우의 예를 도 29에 도시한다.
[다른 참고례 1-3]
상기 참고례에서는, 구동 트랜지스터(DRTr)의 소스 단자에 발광 소자(30)를 접속하였지만, 이것으로 한정되는 것이 아니고, 예를 들면, 도 30에 도시한 바와 같이, 구동 트랜지스터(DRTr)의 소스 단자에, 또한 용량 소자(Csub)를 접속하여도 좋다. 이 예에서는, 이 용량 소자(Csub)를, 발광 소자(30)와 병렬로 접속하고 있다. 또한, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 용량 소자(Csub)의 일단을 발광 소자(30)의 애노드에 접속하고, 용량 소자(Csub)의 타단에 직류 전압을 인가하여도 좋다.
[다른 참고례 1-4]
상기 참고례에서는, TFT의 구성에서, 게이트 전극(110)을 폴리실리콘층(140)의 하부에 형성하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 게이트 전극을 폴리실리콘층의 상부에 형성하여도 좋다. 이하에, 본 참고례에 관해 상세히 설명한다.
도 31은, TFT의 한 구성례를 도시하는 것으로, (A)는 단면도를 도시하고, (B)는 주요부 평면도를 도시한다. TFT는, 게이트 전극(250)과, 폴리실리콘층(230)을 갖고 있다. 폴리실리콘층(230)은, 기판(100)상에 형성된 절연층(210, 220)의 위에 형성되어 있다. 절연층(210)은, 예를 들면 질화실리콘(SiNx)에 의해 구성되고, 절연층(220)은, 예를 들면 산화실리콘(SiO2)에 의해 구성되는 것이다. 폴리실리콘층(230)은, 상기 참고례의 경우와 마찬가지로, 채널 영역(231), LDD(232), 및 콘택트 영역(233)으로 구성되어 있다. 이 폴리실리콘층(230)의 위에는 절연층(240)이 형성되어 있다. 이 절연층(240)은, 예를 들면 산화실리콘(SiO2)에 의해 구성되는 것이다. 절연층(240)상에는, 게이트 전극(250)이 형성되어 있다. 게이트 전극(250)은, 예를 들면 몰리브덴(Mo) 등에 의해 구성되는 것이다. 이와 같이, 이 예에서는, 게이트 전극(250)이, 폴리실리콘층(230)의 상부에 형성되어 있다. 즉, 이 TFT는, 이른바 톱 게이트 구조를 갖는 것이다. 게이트 전극(250) 및 절연층(240)의 위에는, 절연층(260, 270)이, 이 순서로 형성되어 있다. 절연층(260)은, 예를 들면 산화실리콘(SiO2)에 의해 구성되는 것이고, 절연층(270)은, 예를 들면 질화실리콘(SiNx)에 의해 구성되는 것이다. 절연층(270)상에는, 배선(280)이 형성되어 있다. 절연층(240, 260, 270)에는, 폴리실리콘층(230)의 콘택트 영역(233)에 대응하는 영역에 개구부가 형성되고, 배선(280)은, 이 개구부를 통하여, 그 콘택트 영역(233)에 접속되도록 형성되어 있다.
[다른 참고례 1-5]
상기 참고례에서는, 구동 트랜지스터(DRTr)를, 길이(L)방향이 주사 방향(D2)이 되도록 배치하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 32에 도시한 바와 같이, 폭(W)방향이 주사 방향(D2)이 되도록 배치하여도 좋다.
<2. 실시의 형태>
다음에, 실시의 형태에 관한 표시 장치(2)에 관해 설명한다. 본 실시의 형태는, 수직 방향으로 이웃하는 2개의 서브화소가, 전원 트랜지스터(DSTr)를 공유하도록 구성한 것이다. 또한, 본 개시된 실시의 형태에 관한 표시 장치의 제조 방법은, 본 실시의 형태에 의해 구현화되기 때문에, 아울러서 설명한다. 또한, 상기 참고례에 관한 표시 장치(1)와 실질적으로 동일한 구성 부분에는 동일한 부호를 붙이고, 적절히 설명을 생략한다.
도 33은, 본 실시의 형태의 표시 장치(2)의 한 구성례를 도시하는 것이다. 표시 장치(2)는, 표시부(50) 및 구동부(60)를 구비하고 있다. 표시부(50)의 각 화소(Pix)는, 적색(R), 녹색(G), 청색(B), 백색(W)의 4개의 서브화소(15)를 갖고 있다. 구동부(60)는, 주사선 구동부(63)와, 전원 제어선 구동부(65)와, 전원선 구동부(66)와, 데이터선 구동부(67)를 구비하고 있다.
도 34는, 표시부(50)에서의, k행째의 화소(Pix)의 회로 구성의 한 예를 도시하는 것이다. 화소(Pix)는, 적색(R), 녹색(G), 청색(B), 백색(W)의 4개의 서브화소(15)(15R, 15G, 15B, 15W)를 갖고 있다. 이들의 4개의 서브화소(15R, 15G, 15B, 15W)는, 상기 참고례에 관한 표시부(10)와 마찬가지로, 화소(Pix)에서의 2행2열로 배치되어 있다. 이 4개의 서브화소(15R, 15G, 15B, 15W) 중, 서브화소(15R, 15G)는, 주사선(WSL), 전원선(PL), 전원 제어선(DSL), 및 데이터선(DTL)에 접속되어 있고, 서브화소(15W, 15B)는, 주사선(WSL) 및 데이터선(DTL)에 접속되어 있다. 서브화소(15R)를 포함하는 행과, 서브화소(15W)를 포함하는 행은, 전원선(PL) 및 전원 제어선(DSL)을 공유하고 있다. 또한, 상세는 후술하지만, 서브화소(15R)는, 서브화소(15W)와 접속되어 있고, 서브화소(15G)는, 서브화소(15B)와 접속되어 있다.
도 35는, 서브화소(15R, 15W)의 회로 구성의 한 예를 도시하는 것이다. 또한, 서브화소(15G, 15B)에 대해서도 마찬가지이다. 서브화소(15R)는, 기록 트랜지스터(WSTr)와, 구동 트랜지스터(DRTr)와, 전원 트랜지스터(DSTr)와, 용량 소자(Cs)와, 발광 소자(30)를 구비하고 있다. 서브화소(15W)는, 기록 트랜지스터(WSTr)와, 구동 트랜지스터(DRTr)와, 용량 소자(Cs), 발광 소자(30)를 구비하고 있다. 이들의 서브화소(15R, 15W)는, 전원 트랜지스터(DSTr)를 공유하고 있다. 즉, 상기 참고례에 관한 표시부(10)는, 수평 방향으로 이웃하는 2개의 서브화소(11)가, 전원 트랜지스터(DSTr)를 공유하도록 구성하였지만, 본 실시의 형태에 관한 표시부(50)는, 수직 방향으로 이웃하는 2개의 서브화소(15)가, 전원 트랜지스터(DSTr)를 공유하도록 구성하고 있다. 이 구성에 의해, 전원 트랜지스터(DSTr), 전원선(PL), 및 전원 제어선(DSL)의 수를 줄일 수 있기 때문에, 표시 장치(2)의 해상도를 높일 수 있다. 또한, 이 예에서는, 서브화소(15R, 15W) 중, 서브화소(15R)가 전원 트랜지스터(DSTr)를 갖도록 하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 서브화소(15W)가 전원 트랜지스터(DSTr)를 갖도록 하여도 좋다.
서브화소(15R, 15W)의 각각에서, 기록 트랜지스터(WSTr)는, 게이트가 주사선(WSL)에 접속되고, 소스가 데이터선(DTL)에 접속되고, 드레인이 구동 트랜지스터(DRTr)의 게이트 및 용량 소자(Cs)의 일단에 접속되어 있다. 구동 트랜지스터(DRTr)는, 게이트가 기록 트랜지스터(WSTr)의 드레인 및 용량 소자(Cs)의 일단에 접속되고, 드레인이, 서브화소(15R)의 전원 트랜지스터(DSTr)의 드레인 등에 접속되고, 소스가 용량 소자(Cs)의 타단 및 발광 소자(30)의 애노드에 접속되어 있다. 서브화소(15R)에서, 전원 트랜지스터(DSTr)는, 게이트가 전원 제어선(DSL)에 접속되고, 소스가 전원선(PL)에 접속되고, 드레인이 서브화소(15R)의 구동 트랜지스터(DRTr)의 드레인 및 서브화소(15W)의 구동 트랜지스터(DRTr)의 드레인에 접속되어 있다.
주사선 구동부(63)는, 도 34에 도시한 바와 같이, 서브화소(15R, 15G)에 대해서는, 주사 신호(WSA)를 공급하고, 서브화소(15W, 15B)에 대해서는 주사 신호(WSB)를 공급함에 의해, 서브화소(15)를 순차적으로 선택하는 것이다. 전원 제어선 구동부(65)는, 도 34에 도시한 바와 같이, 서브화소(15)에 대해 전원 제어 신호(DS1)를 공급함에 의해, 서브화소(15)의 발광 동작 및 소광 동작을 제어하는 것이다. 전원선 구동부(66)는, 도 34에 도시한 바와 같이, 서브화소(15)에 대해 전원 신호(DS2)를 공급함에 의해, 서브화소(15)의 발광 동작 및 소광 동작을 제어하는 것이다. 데이터선 구동부(67)는, 각 서브화소(15)의 발광휘도를 지시하는 화소 전압(Vsig), 및 Vth 보정을 행하기 위한 전압(VofS)을 포함하는 신호(Sig)를 생성하는 것이다.
여기서, 발광 소자(30)는, 본 개시에서의 「표시 소자」의 한 구체례에 대응한다. 서브화소(15R, 15G, 15B, 15W)는, 본 개시에서의 「단위화소」의 한 구체례에 대응한다. 서브화소(15R, 15W), 및 서브화소(15G, 15B)는, 각각, 본 개시에서의 「화소 페어」의 한 구체례에 대응한다.
도 36은, 구동부(60)의 동작의 타이밍도를 도시하는 것으로, (A)는 주사 신호(WS)(WSA, WSB)의 파형을 나타내고, (B)는 전원 제어 신호(DS1)의 파형을 나타내고, (C)는 전원 신호(DS2)의 파형을 나타내고, (D)는 신호(Sig)의 파형을 나타낸다.
구동부(60)의 주사선 구동부(63)는, 1수평 기간(1H)에서, 2개의 주사선(WSL)에 대해, 펄스를 각각 인가한다(도 36(A)). 그 2개의 펄스는, 시작 타이밍(타이밍(t21) 등)은 거의 같지만, 종료 타이밍이 어긋나 있다(타이밍(t24, t26) 등). 전원선 구동부(66)는, 전원선(PL)에 대해, 주사 신호(WS)의 펄스의 시작 타이밍부터 소정 기간(타이밍(t21 내지 t22) 등)만큼 전압(Vini)이 되고, 기타의 기간은 전압(Vccp)이 되는 전원 신호(DS2)를 인가한다(도 36(C)). 전원 제어선 구동부(65)는, 전원 제어선(DSL)에 대해, 주사 신호(WS)의 2개의 펄스의 종단 타이밍(타이밍(t24, 26) 등)을 포함하는 소정 기간(타이밍(t23 내지 t27) 등)만큼 고레벨이 되고, 기타의 기간은 저레벨이 되는 전원 제어 신호(DS1)를 인가한다(도 36(B)). 데이터선 구동부(67)는, 데이터선(DTL)에 대해, 전원 제어 신호(DS1)가 고레벨로 되어 있는 기간(타이밍(t23 내지 t27) 등)에 화소 전압(Vsig)을 인가하고, 기타의 기간에 전압(VofS)을 인가한다(도 36(D)). 그 때, 데이터선 구동부(67)는, 화소(Pix)에서의 4개의 서브화소(15) 중, 같은 데이터선(DTL)에 접속된 2개의 서브화소(15)의 화소 전압(Vsig)을, 전원 제어 신호(DS1)가 고레벨로 되어 있는 기간에서 순차적으로 출력한다. 구체적으로는, 데이터선 구동부(67)는, 서브화소(15R, 15W)가 접속되어 있는 데이터선(DTL)에 대해서는, 서브화소(15R)에 기록하는 화소 전압(VsigR)과, 서브화소(15W)에 기록하는 화소 전압(VsigW)을 이 순서로 출력하고, 서브화소(15G, 15B)가 접속되어 있는 데이터선(DTL)에 대해서는, 서브화소(15G)에 기록하는 화소 전압(VsigG)과, 서브화소(15B)에 기록하는 화소 전압(VsigB)을 이 순서로 출력한다.
이와 같이 하여, 구동부(60)는, 타이밍(t21 내지 t27)의 기간에서, k행째의 화소(Pix)에서의 서브화소(15R, 15G, 15B, 15W)를 구동한다. 마찬가지로, 구동부(60)는, 타이밍(t27 내지 t28)의 기간에서, (k+1)행째의 화소(Pix)에서의 서브화소(15R, 15G, 15B, 15W)를 구동한다.
도 37은, 타이밍(t21 내지 t27)의 기간에서의 서브화소(15R, 15W)의 동작의 타이밍도를 도시하는 것으로, (A)는 주사 신호(WSA)의 파형을 나타내고, (B)는 주사 신호(WSB)의 파형을 나타내고, (C)는 전원 제어 신호(DS1)의 파형을 나타내고, (D)는 전원 신호(DS2)의 파형을 나타내고, (E)는 신호(Sig)의 파형을 나타내고, (F)는 서브화소(15R)에서의 구동 트랜지스터(DRTr)의 게이트 전압(Vg)의 파형을 나타내고, (G)는 서브화소(15R)에서의 구동 트랜지스터(DRTr)의 소스 전압(Vs)의 파형을 나타내고, (H)는 서브화소(15W)에서의 구동 트랜지스터(DRTr)의 게이트 전압(Vg)의 파형을 나타내고, (I)는 서브화소(15W)에서의 구동 트랜지스터(DRTr)의 소스 전압(Vs)의 파형을 나타낸다. 도 37(D) 내지 (G)에서는, 같은 전압축을 이용하여 각 파형을 나타내고, 마찬가지로, 도 37(H), (I)에서는, 같은 전압축을 이용하여 각 파형을 나타내고 있다. 또한, 설명의 편의상, 도 37(H), (I)와 같은 전압축에, 전원 신호(DS2)(도 37(D)) 및 신호(Sig)(도 37(E))의 파형과 같은 것을 나타내고 있다.
구동부(60)는, 1수평 기간(1H)에서, 서브화소(15R, 15W)의 초기화를 행하여(초기화 기간(P1)), 구동 트랜지스터(DRTr)의 소자 편차가 화질에 주는 영향을 억제하기 위한 Vth 보정을 행하고(Vth 보정 기간(P2)), 서브화소(15R, 15W)에 대해 화소 전압(Vsig)의 기록을 행한다(기록 기간(P3)). 그리고, 그 후에, 서브화소(15R, 15W)의 발광 소자(30)가, 기록된 화소 전압(Vsig)에 응한 휘도로 발광한다(발광 기간(P4)). 이들의 동작과 병행하여, 서브화소(15G, 15B)에 대해, 초기화, Vth 보정, 및 화소 전압(Vsig)의 기록을 행하고, 그 후, 서브화소(15G, 15B)의 발광 소자(30)가 발광한다. 이하에, 그 상세를 설명한다.
우선, 구동부(60)는, 타이밍(t21 내지 t22)의 기간(초기화 기간(P1))에서, 서브화소(15R, 15W)를 각각 초기화한다. 구체적으로는, 우선, 타이밍(t21)에서, 데이터선 구동부(67)가, 서브화소(15R, 15W)에 공급하는 신호(Sig)를, 전압(VofS)으로 설정하고(도 37(E)), 주사선 구동부(63)가, 주사 신호(WSA, WSB)의 전압을 저레벨로부터 고레벨로 각각 변화시킨다(도 37(A), (B)). 이에 의해, 서브화소(15R, 15W)에서의 기록 트랜지스터(WSTr)가 각각 온 상태가 되고, 서브화소(15R, 15W)에서의 구동 트랜지스터(DRTr)의 게이트 전압(Vg)이, 전압(VofS)으로 각각 설정된다(도 37(F), (H)). 또한, 이와 함께, 전원선 구동부(66)가, 전원 신호(DS2)를 전압(Vccp)으로부터 전압(Vini)으로 변화시킨다(도 37(D)). 이에 의해, 구동 트랜지스터(DRTr)가 각각 온 상태가 되고, 구동 트랜지스터(DRTr)의 소스 전압(Vs)이 전압(Vini)으로 각각 설정된다(도 37(G), (I)). 그 결과, 서브화소(15R, 15W)에서, 구동 트랜지스터(DRTr)의 게이트·소스 사이 전압(Vgs)(=VofS-Vini)은, 구동 트랜지스터(DRTr)의 임계치 전압(Vth)보다도 큰 전압으로 각각 설정되고, 서브화소(15R, 15W)가 각각 초기화된다.
다음에, 구동부(60)는, 타이밍(t22 내지 t23)의 기간(Vth 보정 기간(P2))에서, Vth 보정을 행한다. 구체적으로는, 전원선 구동부(66)가, 타이밍(t22)에서, 전원 신호(DS2)를 전압(Vini)으로부터 전압(Vccp)으로 변화시킨다(도 37(D)). 이에 의해, 서브화소(15R, 15W)에서의 구동 트랜지스터(DRTr)는, 각각 포화 영역에서 동작하도록 되고, 드레인으로부터 소스에 전류(IdS)가 흐르고, 소스 전압(Vs)이 각각 상승한다(도 37(G), (I)). 이와 같이 하여, 서브화소(15R, 15W)에서의 구동 트랜지스터(DRTr)의 게이트·소스 사이 전압(Vgs)은, 그 구동 트랜지스터(DRTr)의 임계치 전압(Vth)과 각각 동등하게(Vgs=Vth) 되도록 수속하여 간다.
다음에, 구동부(60)는, 타이밍(t23 내지 t26)의 기간(기록 기간(P3))에서, 서브화소(15R, 15W)에 대해, 화소 전압(Vsig)의 기록을 각각 행한다. 구체적으로는, 우선, 전원 제어선 구동부(65)가, 타이밍(t23)에서, 전원 제어 신호(DS1)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 37(C)). 이에 의해, 전원 트랜지스터(DSTr)는 오프 상태가 된다. 그리고, 이와 동시에, 데이터선 구동부(67)는, 신호(Sig)를 화소 전압(VsigR)으로 설정한다(도 37(E)). 이에 의해, 서브화소(15R, 15W)의 구동 트랜지스터(DRTr)의 게이트 전압(Vg)이, 전압(VofS)으로부터 화소 전압(VsigR)으로 각각 상승한다(도 37(F), (H)). 이에 응하여, 서브화소(15R, 15W)의 구동 트랜지스터(DRTr)의 소스 전압(Vs)도 또한 약간 상승한다(도 37(G), (I)). 다음에, 주사선 구동부(63)가, 타이밍(t24)에서, 주사 신호(WSA)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 37(A)). 이에 의해, 서브화소(15R)의 기록 트랜지스터(WSTr)가 오프 상태가 되고, 이 이후, 서브화소(15R)의 용량 소자(Cs)의 단자 사이 전압, 즉, 서브화소(15R)의 구동 트랜지스터(DRTr)의 게이트·소스 사이 전압(Vgs)은 유지된다. 다음에, 데이터선 구동부(67)는, 타이밍(t25)에서, 신호(Sig)를 화소 전압(VsigW)으로 설정한다(도 37(E)). 이에 의해, 서브화소(15W)의 구동 트랜지스터(DRTr)의 게이트 전압(Vg)이, 전압(VsigR)으로부터 화소 전압(VsigW)으로 변화한다(도 37(H)). 이에 응하여, 서브화소(15W)의 구동 트랜지스터(DRTr)의 소스 전압(Vs)도 또한 약간 상승한다(도 37(I)).
다음에, 주사선 구동부(63)는, 타이밍(t26)에서, 주사 신호(WSB)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 37(B)). 이에 의해, 서브화소(15W)의 기록 트랜지스터(WSTr)가 오프 상태가 되고, 이 이후, 서브화소(15W)의 용량 소자(Cs)의 단자 사이 전압, 즉, 서브화소(15W)의 구동 트랜지스터(DRTr)의 게이트·소스 사이 전압(Vgs)은 유지된다.
다음에, 구동부(60)는, 타이밍(t27) 이후의 기간(발광 기간(P4))에서, 서브화소(15R, 15W)를 발광시킨다. 구체적으로는, 타이밍(t27)에서, 전원 제어선 구동부(65)가, 전원 제어 신호(DS1)를 고레벨로부터 저레벨로 변화시킨다(도 37(C)). 이에 의해, 전원 트랜지스터(DSTr)가 온 상태가 되고, 서브화소(15R, 15W)에서의 구동 트랜지스터(DRTr)에 전류(IdS)가 각각 흐른다. 그리고, 구동 트랜지스터(DRTr)에 전류(IdS)가 각각 흐름에 따라, 구동 트랜지스터(DRTr)의 소스 전압(Vs)이 각각 상승하고(도 37(G), (I)), 이에 수반하여 구동 트랜지스터(DRTr)의 게이트 전압(Vg)도 각각 상승한다(도 37(F), (H)). 그리고, 이와 같은 부트스트랩 동작에 의해, 구동 트랜지스터(DRTr)의 소스 전압(Vs)이, 발광 소자(30)의 임계치 전압(Vel)과 전압(Vcath)의 합(Vel +Vcath)보다도 커지면, 발광 소자(30)의 애노드·캐소드 사이에 전류가 흐르고, 발광 소자(30)가 발광한다.
그 후, 표시 장치(1)에서는, 소정의 기간(1프레임 기간)이 경과한 후, 발광 기간(P3)으로부터 기록 기간(P1)으로 이행한다. 구동부(60)는, 이 일련의 동작을 반복하도록 구동한다.
여기서, 초기화 기간(P1)은, 본 개시에서의 「제1의 서브 기간」의 한 구체례에 대응한다. Vth 보정 기간(P2)은, 본 개시에서의 「제2의 서브 기간」의 한 구체례에 대응한다. 타이밍(t23 내지 25)의 기간은, 본 개시에서의 「제1의 기록 기간」의 한 구체례에 대응한다. 타이밍(t25 내지 t27)의 기간은, 본 개시에서의 「제2의 기록 기간」의 한 구체례에 대응한다. 전압(VofS)은, 본 개시에서의 「제1의 전압」의 한 구체례에 대응한다. 전압(Vini)은, 본 개시에서의 「제2의 전압」의 한 구체례에 대응한다. 전압(Vccp)은, 본 개시에서의 「제3의 전압」의 한 구체례에 대응한다.
도 38은, 표시부(50)에서의 서브화소(15)의 배치와, ELA 장치에 의한 주사 방향(D1)과, 이온 주입 장치에 의한 주사 방향(D2)과의 관계를 도시하는 것이다. 도 39는, 각 서브화소(15)의 구동 트랜지스터(DRTr)의 배치와, 주사 방향(D1, D2)과의 관계를 도시하는 것이다.
표시부(50)에서는, 같은 화소(Pix)에 속하는 서브화소(15R, 15W)를, 주사 방향(D1)과 직교하는 방향으로서, 주사 방향(D2)과 같은 방향으로 병설하고, 마찬가지로, 같은 화소(Pix)에 속하는 서브화소(15G, 15B)를, 주사 방향(D1)과 직교하는 방향으로서, 주사 방향(D2)과 같은 방향으로 병설한다.
보다 구체적으로는, 도 39에 도시한 바와 같이, 같은 화소(Pix)에 속하는 서브화소(15R, 15W)에서의 구동 트랜지스터(DRTr)를, 주사 방향(D1)과 직교하는 방향으로서, 주사 방향(D2)과 같은 방향(도 39의 종방향)으로 병설하고, 마찬가지로, 같은 화소(Pix)에 속하는 서브화소(15G, 15B)에서의 구동 트랜지스터(DRTr)를, 주사 방향(D1)과 직교하는 방향으로서, 주사 방향(D2)과 같은 방향(도 39의 종방향)으로 병설한다. 각 구동 트랜지스터(DRTr)는, 길이(L)방향이 주사 방향(D2)이 되도록 배치한다.
이에 의해, 같은 화소(Pix)에 속하는 서브화소(15R, 15W)에서의 구동 트랜지스터(DRTr)의 임계치 전압(Vth)을 거의 같게 할 수 있음과 함께, 같은 화소(Pix)에 속하는 서브화소(15G, 15B)에서의 구동 트랜지스터(DRTr)의 임계치 전압(Vth)을 거의 같게 할 수 있다.
이상과 같이 본 실시의 형태에서는, 수직 방향으로 이웃하는 서브화소가, 전원 트랜지스터를 공유하도록 하였기 때문에, 트랜지스터, 전원선 및 전원 제어선의 수를 줄일 수 있기 때문에, 표시 장치의 해상도를 높일 수 있다. 그 밖의 효과는, 상기 참고례의 경우와 마찬가지이다.
[변형례 2-1]
상기 실시의 형태에서는, 화소(Pix)를, 적색(R), 녹색(G), 청색(B), 백색(W)의 4개의 서브화소(15)로 구성하였지만, 이것으로 한정되는 것이 아니다. 이하에, 본 변형례에 관해 상세히 설명한다.
도 40은, 본 변형례에 관한 표시 장치(2A)의 한 구성례를 도시하는 것이다. 표시 장치(2A)는, 표시부(50A) 및 구동부(60A)를 구비하고 있다. 표시부(50A)의 각 화소(Pix)는, 적색(R), 녹색(G), 청색(B)의 3색의 서브화소(16)를 갖고 있다. 구동부(60A)는, 주사선 구동부(63A)와, 전원 제어선 구동부(65A)와, 전원선 구동부(66A)와, 데이터선 구동부(67A)를 구비하고 있다.
도 41은, 표시부(50A)에서, k행째 및 (k+1)행째의 화소(Pix)의 회로 구성의 한 예를 도시하는 것이다. 표시부(50A)에는, 전원 트랜지스터(DSTr)를 갖는, 적색(R), 녹색(G), 청색(B)의 3개의 서브화소(16R, 16G, 16B)와, 전원 트랜지스터(DSTr)를 갖지 않는, 적색(R), 녹색(G), 청색(B)의 3개의 서브화소(16R1, 16G1, 16B1)가 병설되어 있다. 구체적으로는, 수평 방향으로, 서브화소(16R, 16G, 16B)가, 이 순서로 반복 배치되고, 그 행과 이웃하는 행에서, 수평 방향으로, 서브화소(16R1, 16G1, 16B1)가, 이 순서로 반복 배치되어 있다. 이 표시부(50A)에서는, 상기 실시의 형태에 관한 표시부(50)와 마찬가지로, 수직 방향으로 이웃하는 2개의 서브화소(16)가, 전원 트랜지스터(DSTr)를 공유하도록 구성되어 있다. 그리고, 3개의 서브화소(16R, 16G, 16B), 또는 3개의 서브화소(16R1, 16G1, 16B1)가, 화소(Pix)를 구성하고 있다.
도 42는, 구동부(60A)의 동작의 타이밍도를 도시하는 것으로, (A)는 주사 신호(WS)의 파형을 나타내고, (B)는 전원 제어 신호(DS1)의 파형을 나타내고, (C)는 전원 신호(DS2)의 파형을 나타내고, (D)는 신호(Sig)의 파형을 나타낸다. 도 42(A)에서, 주사 신호(WS(k))는 k행째의 화소(Pix)를 구동하는 주사 신호(WS)이고, 주사 신호(WS(k+1))는, (k+1)행째의 화소(Pix)를 구동하는 주사 신호(WS)이고, 주사 신호(WS(k+2))는 (k+2)행째의 화소(Pix)를 구동하는 주사 신호(WS)이고, 주사 신호(WS(k+3))는, (k+3)행째의 화소(Pix)를 구동하는 주사 신호(WS)이다. 도 42(B)에서, 전원 제어 신호(DS1(k))는, k행째 및 (k+1)행째의 화소(Pix)를 구동하는 전원 제어 신호(DS1)이고, 전원 제어 신호(DS1(k+2))는, (k+2)행째 및 (k+3)행째의 화소(Pix)를 구동하는 전원 제어 신호(DS1)이다. 전원 신호(DS2)(도 42(C))에 대해서도 마찬가지이다.
구동부(60A)의 주사선 구동부(63A)는, 1수평 기간(1H) 2개분의 기간에서, 2개의 주사선(WSL)에 대해, 펄스를 각각 인가한다. 전원 제어선 구동부(65A), 전원선 구동부(66A), 및 데이터선 구동부(67A)는, 상기 실시의 형태의 경우(도 36)와 마찬가지로, 주사 신호(WS)에 동기하여, 표시부(50A)에 각 신호를 공급한다.
이와 같이 하여, 구동부(60A)는, 타이밍(t31 내지 t37)의 기간에서, k행째 및 (k+1)행째의 화소(Pix)에서의 서브화소(16)를 구동하고, 타이밍(t37 내지 t38)의 기간에서, (k+2)행째 및 (k+3)행째의 화소(Pix)에서의 서브화소(16)를 구동한다.
[변형례 2-2]
상기 실시의 형태에서는, 수직 방향으로 이웃하는 서브화소(15)가, 전원 트랜지스터(DSTr)를 공유하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 전원 트랜지스터(DSTr)를 공유하지 않아도 된다. 본 변형례에 관한 표시 장치(2B)에 관해, 이하에 상세히 설명한다.
도 43은, 표시 장치(2B)의 한 구성례를 도시하는 것이다. 표시 장치(2B)는, 표시부(50B)를 구비하고 있다.
도 44는, 표시부(50B)의 회로 구성의 한 예를 도시하는 것이다. 각 화소(Pix)는, 적색(R), 녹색(G), 청색(B), 백색(W)의 4개의 서브화소(17)(17R, 17G, 17B, 17W)를 갖고 있다. 이들의 4개의 서브화소(17R, 17G, 17B, 17W)는, 전원 트랜지스터(DSTr)를 각각 갖고 있다. 그리고, 같은 화소(Pix)에 속하는 4개의 서브화소(17)의 전원 트랜지스터(DSTr)는, 게이트가 같은 전원 제어선(DSL)에 접속되고, 소스가 같은 전원선(PL)에 접속되어 있다.
이와 같이 구성하여도, 전원선 및 전원 제어선의 수를 줄일 수 있기 때문에, 표시 장치의 해상도를 높일 수 있다.
[변형례 2-3]
상기 실시의 형태에서는, 1수평 기간(1H)에서, 2개의 주사선(WSL)에 대해, 시작 타이밍이 같고, 종료 타이밍이 어긋나 있는 2개의 펄스를 인가하였지만, 이것으로 한정되는 것이 아니다. 이에 대신하여, 예를 들면, 도 45에 도시한 바와 같이, 주사 신호(WSB)의 펄스를 일단 종료시키고(도 45(B)), 주사 신호(WSA)의 펄스가 종료된 후에(도 45(A)), 주사 신호(WSB)의 펄스를 재차 인가하여도 좋다(도 45(B)). 이에 의해, 서브화소(15W)에 대해, 화소 전압(VsigR)을 기록하는 일 없이, 화소 전압(VsigW)을 기록할 수 있다.
[변형례 2-4]
그 밖에, 상기 다른 참고례 1-3 내지 1-5를, 본 실시의 형태에 적용하여도 좋다.
<3. 적용례>
다음에, 상기 실시의 형태 및 변형례에서 설명한 표시 장치의 적용례에 관해 설명한다.
도 46은, 상기 실시의 형태 등의 표시 장치가 적용된 텔레비전 장치의 외관을 도시하는 것이다. 이 텔레비전 장치는, 예를 들면, 프런트 패널(511) 및 필터 유리(512)를 포함하는 영상 표시 화면부(510)를 갖고 있다. 이 텔레비전 장치는, 상기 실시의 형태 등에 관한 표시 장치에 의해 구성되어 있다.
상기 실시의 형태 등의 표시 장치는, 이와 같은 텔레비전 장치 외에, 디지털 카메라, 노트형 퍼스널 컴퓨터, 휴대 전화 등의 휴대 단말 장치, 휴대형 게임기, 또는 비디오 카메라 등의 모든 분야의 전자 기기에 적용하는 것이 가능하다. 환언하면, 상기 실시의 형태 등의 표시 장치는, 영상을 표시하는 모든 분야의 전자 기기에 적용하는 것이 가능하다.
이상, 실시의 형태 및 변형례, 및 전자 기기에의 적용례를 들어서 본 기술을 설명하였지만, 본 기술은 이들의 실시의 형태 등으로는 한정되지 않고, 여러가지의 변형이 가능하다.
예를 들면, 상기한 실시의 형태에서는, 수평 방향 또는 수직 방향으로 이웃하는 복수의 서브화소가, 전원 트랜지스터(DSTr)를 공유하도록 구성하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 47에 도시한 바와 같이, 수평 방향 및 수직 방향으로 이웃하는 복수의 서브화소가, 전원 트랜지스터(DSTr)를 공유하도록 구성하여도 좋다. 이 예에서는, 화소(Pix)에서의 2행2열로 배치된 4개의 서브화소(18R, 18G, 18B, 18W)가, 전원 트랜지스터(DSTr)를 공유하고 있다.
또한, 예를 들면, 상기한 실시의 형태에서는, 화소(Pix) 내에서, 서브화소를 2행2열 또는 1행3열로 배치하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 48에 도시한 바와 같이, 적색(R), 녹색(G), 청색(B)의 3개의 서브화소 중의 하나(이 예에서는 청색의 화소)를 수평 방향으로 연신하도록 형성하여도 좋다. 이 경우, 예를 들면, 도 48, 49에 도시한 발광층(92A)와 같이, 적색(R) 및 녹색(G)의 컬러 필터(91A)에 대응하는 영역에, 황색(Y)의 광을 발광하는 황색 발광층을 형성하여도 좋다. 이에 의해, 황색(Y)의 광을 적색(R)의 컬러 필터(91A)를 통과시킴에 의해 적색(R)의 광을 사출하고, 황색(Y)의 광을 녹색(G)의 컬러 필터(91A)를 통과시킴에 의해 녹색(G)의 광을 사출할 수 있다. 또한, 예를 들면, 도 50에 도시한 바와 같이, 적색(R), 녹색(G), 청색(B), 황색(Y)의 4개의 서브화소 중의 하나(이 예에서는 청색의 화소)를 수평 방향으로 연신하도록 형성하여도 좋다. 이 경우, 예를 들면, 도 50, 51에 도시한 발광층(92B)과 같이, 적색(R), 녹색(G) 및 황색(Y)의 컬러 필터(91B)에 대응하는 영역에, 황색(Y)의 광을 발광하는 황색 발광층을 형성하여도 좋다. 이에 의해, 황색(Y)의 광을 적색(R)의 컬러 필터(91B)를 통과시킴에 의해 적색(R)의 광을 사출하고, 황색(Y)의 광을 녹색(G)의 컬러 필터(91B)를 통과시킴에 의해 녹색(G)의 광을 사출하고, 황색(Y)의 광을 황색(Y)의 컬러 필터(91B)를 통과시킴에 의해 황색(Y)의 광을 사출하도록 하여도 좋다. 또한, 이 황색(Y)의 컬러 필터(91B)를 마련하지 않아도 좋다.
또한, 본 기술은 이하와 같은 구성으로 할 수 있다.
(1) 각각이, 표시 소자와, 상기 표시 소자에 구동 전류를 공급하는 구동 트랜지스터를 가지며, 제1의 방향으로 주사 구동되는 복수의 단위화소와,
상기 제1의 방향과 교차하는 제2의 방향으로 연신하고, 상기 복수의 단위화소 중의 상기 제1의 방향으로 이웃하는 2개의 단위화소로 이루어지는 화소 페어에 대해 마련된 하나의 전원선을 구비한 표시 장치.
(2) 상기 화소 페어에서의 2개의 단위화소 중의 한쪽은, 온 상태가 됨에 의해, 상기 전원선과, 상기 화소 페어에서의 각 구동 트랜지스터를 접속하는 전원 트랜지스터를 갖는 상기 (1)에 기재된 표시 장치.
(3) 상기 화소 페어에서의 각 단위화소는, 온 상태가 됨에 의해 상기 전원선과 상기 구동 트랜지스터를 접속하는 전원 트랜지스터를 갖는 상기 (1)에 기재된 표시 장치.
(4) 상기 화소 페어의 각 단위화소에서, 상기 구동 트랜지스터는, 게이트와, 상기 표시 소자에 접속된 소스와, 상기 전원 트랜지스터에 접속된 드레인을 갖는 상기 (2) 또는 (3)에 기재된 표시 장치.
(5) 신호선을 또한 구비하고,
상기 화소 페어에서의 각 단위화소는, 온 상태가 됨에 의해, 상기 신호선과 상기 구동 트랜지스터의 게이트를 접속하는 기록 트랜지스터를 갖는 상기 (4)에 기재된 표시 장치.
(6) 상기 복수의 단위화소를 구동하는 구동부를 또한 구비하고,
상기 구동부는, 제1의 기간에서, 상기 화소 페어에서의 각 기록 트랜지스터를 온 상태로 하고, 그 후에, 상기 화소 페어에서의 기록 트랜지스터의 한쪽을 제1의 타이밍에서 오프 상태로 하고 다른쪽을 상기 제1의 타이밍의 후의 제2의 타이밍에서 오프 상태로 하는 상기 (5)에 기재된 표시 장치.
(7) 상기 구동부는, 상기 신호선에 대해, 상기 제1의 타이밍을 포함하는 제1의 기록 기간에서 제1의 화소 전압을 인가함과 함께, 상기 제2의 타이밍을 포함하는 제2의 기록 기간에서 제2의 화소 전압을 인가하는 상기 (6)에 기재된 표시 장치.
(8) 각 단위화소는, 상기 구동 트랜지스터의 게이트와 소스와의 사이에 삽설된 용량 소자를 또한 가지며,
상기 구동부는,
상기 제1의 기간 중의 제1의 서브 기간에서, 상기 화소 페어에서의 각 구동 트랜지스터의 게이트 전압을 제1의 전압으로 설정함과 함께, 각 구동 트랜지스터의 소스 전압을 제2의 전압으로 설정하고,
상기 제1의 기간 중의 상기 제1의 서브 기간의 후의 제2의 서브 기간에서, 상기 화소 페어에서의 각 구동 트랜지스터의 게이트 전압을 제1의 전압으로 설정함과 함께, 상기 화소 페어에서의 각 구동 트랜지스터에 전류를 흘림에 의해, 각 구동 트랜지스터의 소스 전압을 변화시키는 상기 (6) 또는 (7)에 기재된 표시 장치.
(9) 상기 구동부는, 상기 제1의 서브 기간 및 상기 제2의 서브 기간에서, 상기 신호선에 대해 상기 제1의 전압을 인가함과 함께, 상기 화소 페어에서의 각 기록 트랜지스터를 온 상태로 하는 상기 (8)에 기재된 표시 장치.
(10) 상기 구동부는,
상기 제1의 서브 기간에서, 상기 전원선에 대해 상기 제2의 전압을 인가함과 함께, 상기 화소 페어에서의 1 또는 2의 전원 트랜지스터를 온 상태에 함에 의해, 각 구동 트랜지스터를 통하여 그 구동 트랜지스터의 소스 전압을 상기 제2의 전압으로 설정하고,
상기 제2의 서브 기간에서, 상기 전원선에 대해 제3의 전압을 인가함과 함께, 상기 전원 트랜지스터를 온 상태로 함에 의해, 상기 화소 페어에서의 각 구동 트랜지스터에 전류를 흘리는 상기 (8) 또는 (9)에 기재된 표시 장치.
(11) 상기 화소 페어에서의 구동 트랜지스터는, 상기 제1의 방향으로 병설되어 있는 상기 (1)부터 (10)의 어느 하나에 기재된 표시 장치.
(12) 상기 제1의 방향은, 상기 화소 페어에서의 각 구동 트랜지스터의 길이 방향인 상기 (1)부터 (11)의 어느 하나에 기재된 표시 장치.
(13) 상기 제2의 방향은, 제조시에 있어서, ELA 장치에 의해 주사되는 방향인 상기 (1)부터 (12)의 어느 하나에 기재된 표시 장치.
(14) 상기 제1의 방향은, 제조시에 있어서, 이온 주입 장치에 의해 주사되는 방향인 상기 (1)부터 (13)의 어느 하나에 기재된 표시 장치.
(15) 상기 복수의 단위화소 중의 4개의 단위화소가, 하나의 표시 화소를 구성하는 상기 (1)부터 (14)의 어느 하나에 기재된 표시 장치.
(16) 상기 4개의 단위화소는, 상기 표시 화소에서, 2행2열로 배치되어 있는 상기 (15)에 기재된 표시 장치.
(17) 상기 복수의 단위화소 중의 3개의 단위화소가, 하나의 표시 화소를 구성하는 상기 (1)부터 (14)의 어느 하나에 기재된 표시 장치.
(18) 기판상에 트랜지스터를 형성하는 트랜지스터 형성 공정과,
표시 소자 형성 공정을 포함하고,
상기 트랜지스터 형성 공정에서, 이온 주입 장치에 의해 주사되는 제1의 방향은, ELA 장치에 의해 주사되는 제2의 방향과 서로 교차하는 표시 장치의 제조 방법.
(19) 상기 트랜지스터 형성 공정에서, 각각이, 표시 소자와, 상기 표시 소자에 구동 전류를 공급하는 구동 트랜지스터를 가지며, 상기 제1의 방향으로 주사 구동되는 복수의 단위화소 중의, 상기 제1의 방향으로 이웃하는 2개의 단위화소로 이루어지는 화소 페어에서의 각 구동 트랜지스터를, 상기 제1의 방향으로 병설하여 형성하는 상기 (18)에 기재된 표시 장치의 제조 방법.
(20) 표시 장치와
상기 표시 장치에 대해 동작 제어를 행하는 제어부를 구비하고,
상기 표시 장치는,
각각이, 표시 소자와, 상기 표시 소자에 구동 전류를 공급하는 구동 트랜지스터를 가지며, 제1의 방향으로 주사 구동되는 복수의 단위화소와,
상기 제1의 방향과 교차하는 제2의 방향으로 연신하고, 상기 복수의 단위화소 중의 상기 제1의 방향으로 이웃하는 2개의 단위화소로 이루어지는 화소 페어에 대해 마련된 하나의 전원선을 갖는 전자 기기.

Claims (12)

  1. 매트릭스 내의 복수의 화소 및
    복수의 전력선을 구비하고,
    상기 복수의 화소는 적색의 서브화소, 녹색의 서브화소, 청색의 서브화소 및 백색의 서브화소를 구비하고,
    상기 적색의 서브화소, 상기 녹색의 서브화소, 상기 청색의 서브화소 및 상기 백색의 서브화소 각각은,
    발광 소자 및
    데이터 신호선으로부터 공급된 데이터 신호에 근거하여, 상기 복수의 전력선 중 하나로부터 상기 발광 소자에 구동 전류를 공급하도록 구성되는 구동 트랜지스터를 구비하고,
    상기 적색의 서브화소에서의 상기 구동 트랜지스터의 제1의 단자 및 상기 녹색의 서브화소에서의 상기 구동 트랜지스터의 제1의 단자는 상기 복수의 전력선의 제1의 지점에 접속되고,
    상기 청색의 서브화소에서의 상기 구동 트랜지스터의 제1의 단자 및 상기 백색의 서브화소에서의 상기 구동 트랜지스터의 제1의 단자는 상기 복수의 전력선의 제2의 지점에 접속되고,
    상기 제2의 지점은 상기 제1의 지점과 다르고,
    상기 구동 트랜지스터는 상기 구동 트랜지스터의 길이 방향이 상기 복수의 전력선이 연장되는 방향과 일치하도록 배열되는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 적색의 서브화소에서의 제1의 트랜지스터의 제1의 단자 및 상기 녹색의 트랜지스터에서의 제1의 트랜지스터의 제1의 단자는 상기 제1의 지점에 접속되고,
    상기 청색의 서브화소에서의 제1의 트랜지스터의 제1의 단자 및 상기 백색의 서브화소에서의 제1의 트랜지스터의 제1의 단자는 제2의 지점에 접속되는 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서,
    상기 구동 트랜지스터는 상기 데이터 신호에 대응하는 전압을 저장하도록 구성되는 커패시터를 더 구비하고,
    상기 커패시터의 제1의 전극은 상기 제1의 트랜지스터의 제어 단자에 접속되고,
    상기 커패시터의 제2의 전극은 상기 제1의 트랜지스터의 제2의 단자에 접속되는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서,
    상기 적색의 서브화소에서의 상기 제1의 트랜지스터 및 상기 녹색의 서브화소에서의 상기 제1의 트랜지스터 각각은 제1의 보상 전류를 상기 제1의 지점으로부터 상기 커패시터의 상기 제2의 전극으로 공급하도록 구성되고,
    상기 청색의 서브화소에서의 상기 제1의 트랜지스터 및 상기 백색의 서브화소에서의 상기 제1의 트랜지스터 각각은 제2의 보상 전류를 상기 제2의 지점으로부터 상기 커패시터의 상기 제2의 전극으로 공급하도록 구성되는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서,
    상기 구동 트랜지스터는,
    상기 데이터 신호에 대응하는 전압을 저장하도록 구성되는 커패시터 및
    상기 데이터 신호선으로부터 상기 커패시터에 상기 데이터 신호를 공급하도록 구성되는 제2의 트랜지스터를 더 구비하는 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서,
    상기 복수의 화소의 제1의 화소는 제1의 적색의 서브화소, 제1의 녹색의 서브화소, 제1의 청색의 서브화소 및 제1의 백색의 서브화소를 구비하고,
    상기 제1의 적색의 서브화소에서의 상기 구동 트랜지스터의 상기 제1의 단자 및 상기 제1의 녹색의 서브화소에서의 상기 구동 트랜지스터의 상기 제1의 단자는 상기 제1의 지점에 접속되고,
    상기 제1의 청색의 서브화소에서의 상기 구동 트랜지스터의 상기 제1의 단자 및 상기 제1의 백색의 서브화소에서의 상기 구동 트랜지스터의 상기 제1의 단자는 상기 제2의 지점에 접속되는 것을 특징으로 하는 표시 장치.
  7. 제1항에 있어서,
    상기 적색의 서브화소는 상기 녹색의 서브화소에 인접하고,
    상기 청색의 서브화소는 상기 백색의 서브화소에 인접하는 것을 특징으로 하는 표시 장치.
  8. 제1항에 있어서,
    상기 발광 소자는 백색광을 방출하도록 구성되는 것을 특징으로 하는 표시 장치.
  9. 제1항에 있어서,
    상기 적색의 서브화소에서의 제1의 트랜지스터 및 상기 녹색의 서브화소에서의 제1의 트랜지스터는 특정 방향으로 나란히 배열되고,
    상기 청색의 서브화소에서의 제1의 트랜지스터 및 상기 백색의 서브화소에서의 제1의 트랜지스터는 상기 특정 방향으로 나란히 배열되고,
    상기 특정 방향은 상기 복수의 전력선을 따르는 방향인 것을 특징으로 하는 표시 장치.
  10. 제1항에 있어서,
    상기 적색의 서브화소는 제3의 트랜지스터를 더 구비하고,
    상기 제3의 트랜지스터는 상기 적색의 서브화소 및 상기 녹색의 서브화소 사이에서 공유되고,
    상기 백색의 서브화소는 제4의 트랜지스터를 더 구비하고,
    상기 제4의 트랜지스터는 상기 백색의 서브화소 및 상기 청색의 서브화소 사이에서 공유되는 것을 특징으로 하는 표시 장치.
  11. 제10항에 있어서,
    상기 제3의 트랜지스터는 상기 제1의 지점과, 상기 적색의 서브화소에서의 제1의 트랜지스터 및 상기 녹색의 서브화소에서의 제1의 트랜지스터 사이에 배치되고,
    상기 제4의 트랜지스터는 상기 제2의 지점과, 상기 청색의 서브화소에서의 제1의 트랜지스터 및 상기 백색의 서브화소에서의 제1의 트랜지스터 사이에 배치되는 것을 특징으로 하는 표시 장치.
  12. 제1항에 있어서,
    N채널 MOS형 트랜지스터를 더 구비하는 것을 특징으로 하는 표시 장치.
KR1020240024851A 2012-11-19 2024-02-21 표시 장치 및 그 제조 방법, 및 전자 기기 KR20240027660A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-253065 2012-11-19
JP2012253065A JP6020079B2 (ja) 2012-11-19 2012-11-19 表示装置およびその製造方法、ならびに電子機器
KR1020220051232A KR20220061065A (ko) 2012-11-19 2022-04-26 표시 장치 및 그 제조 방법, 및 전자 기기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020220051232A Division KR20220061065A (ko) 2012-11-19 2022-04-26 표시 장치 및 그 제조 방법, 및 전자 기기

Publications (1)

Publication Number Publication Date
KR20240027660A true KR20240027660A (ko) 2024-03-04

Family

ID=50677030

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020130129116A KR20140064624A (ko) 2012-11-19 2013-10-29 표시 장치 및 그 제조 방법, 및 전자 기기
KR1020220051232A KR20220061065A (ko) 2012-11-19 2022-04-26 표시 장치 및 그 제조 방법, 및 전자 기기
KR1020240024851A KR20240027660A (ko) 2012-11-19 2024-02-21 표시 장치 및 그 제조 방법, 및 전자 기기

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020130129116A KR20140064624A (ko) 2012-11-19 2013-10-29 표시 장치 및 그 제조 방법, 및 전자 기기
KR1020220051232A KR20220061065A (ko) 2012-11-19 2022-04-26 표시 장치 및 그 제조 방법, 및 전자 기기

Country Status (5)

Country Link
US (6) US9576528B2 (ko)
JP (1) JP6020079B2 (ko)
KR (3) KR20140064624A (ko)
CN (3) CN110060636A (ko)
TW (1) TWI607428B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6020079B2 (ja) * 2012-11-19 2016-11-02 ソニー株式会社 表示装置およびその製造方法、ならびに電子機器
CN103854570B (zh) * 2014-02-20 2016-08-17 北京京东方光电科技有限公司 显示基板及其驱动方法和显示装置
KR102199033B1 (ko) * 2014-07-31 2021-01-07 엘지디스플레이 주식회사 유기발광다이오드 표시장치의 구동방법
JP2016138923A (ja) * 2015-01-26 2016-08-04 株式会社ジャパンディスプレイ 表示装置及びその駆動方法
CN104575387B (zh) * 2015-01-26 2017-02-22 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
JP6518471B2 (ja) 2015-03-19 2019-05-22 株式会社ジャパンディスプレイ 発光素子表示装置
KR102559083B1 (ko) * 2015-05-28 2023-07-25 엘지디스플레이 주식회사 유기발광 표시장치
CN106023893B (zh) * 2016-08-08 2018-09-14 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置和电流测量方法
KR102356992B1 (ko) * 2017-08-03 2022-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109427279B (zh) * 2017-08-31 2021-11-12 昆山国显光电有限公司 显示面板及显示装置
CN109427278B (zh) 2017-08-31 2020-07-03 昆山国显光电有限公司 显示面板及显示装置
KR102527216B1 (ko) * 2017-09-21 2023-04-28 삼성디스플레이 주식회사 표시 장치
KR102458249B1 (ko) 2017-11-14 2022-10-26 삼성디스플레이 주식회사 표시 장치
CN108288455A (zh) * 2018-03-05 2018-07-17 昆山国显光电有限公司 有机发光显示面板和显示装置
JP2020012934A (ja) * 2018-07-17 2020-01-23 株式会社Ｊｏｌｅｄ 表示パネルの駆動方法、駆動回路および表示装置
KR20200069698A (ko) * 2018-12-07 2020-06-17 엘지디스플레이 주식회사 전계발광 표시장치
CN111445857B (zh) * 2020-04-17 2021-05-14 上海天马有机发光显示技术有限公司 像素驱动电路及其驱动方法和显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10325961A (ja) * 1994-03-17 1998-12-08 Hitachi Ltd アクティブマトリクス型液晶表示装置
TW418539B (en) * 1998-05-29 2001-01-11 Samsung Electronics Co Ltd A method for forming TFT in liquid crystal display
JP2001217423A (ja) * 2000-02-01 2001-08-10 Sony Corp 薄膜半導体装置及び表示装置とその製造方法
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
KR100560445B1 (ko) * 2004-03-15 2006-03-13 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
JP4248506B2 (ja) * 2004-09-14 2009-04-02 東芝松下ディスプレイテクノロジー株式会社 表示装置の製造方法
WO2006030544A1 (en) * 2004-09-14 2006-03-23 Toshiba Matsushita Display Technology Co., Ltd. Display, array substrate, and display manufacturing method
US8836621B2 (en) * 2004-12-15 2014-09-16 Nlt Technologies, Ltd. Liquid crystal display apparatus, driving method for same, and driving circuit for same
JP4939045B2 (ja) * 2005-11-30 2012-05-23 セイコーエプソン株式会社 発光装置および電子機器
US7764252B2 (en) * 2005-12-22 2010-07-27 Global Oled Technology Llc Electroluminescent display brightness level adjustment
TWI282531B (en) * 2006-05-09 2007-06-11 Dynascan Technology Corp A net structure for a large electronic screen
JP4240097B2 (ja) 2006-09-25 2009-03-18 ソニー株式会社 画素回路及び表示装置
JP4428436B2 (ja) * 2007-10-23 2010-03-10 ソニー株式会社 表示装置および電子機器
JP2009157305A (ja) 2007-12-28 2009-07-16 Seiko Epson Corp 電気光学装置および電子機器
JP2009204664A (ja) * 2008-02-26 2009-09-10 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP4623138B2 (ja) * 2008-05-21 2011-02-02 ソニー株式会社 表示装置および電子機器
JP2010008523A (ja) * 2008-06-25 2010-01-14 Sony Corp 表示装置
US8184112B2 (en) * 2008-09-24 2012-05-22 Global Oled Technology Llc Increasing dynamic range of display output
JP2011164133A (ja) * 2010-02-04 2011-08-25 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
WO2013001575A1 (ja) * 2011-06-29 2013-01-03 パナソニック株式会社 表示装置及びその駆動方法
JP5141812B2 (ja) * 2011-11-09 2013-02-13 セイコーエプソン株式会社 発光装置および電子機器
JP6020079B2 (ja) * 2012-11-19 2016-11-02 ソニー株式会社 表示装置およびその製造方法、ならびに電子機器

Also Published As

Publication number Publication date
US11244613B2 (en) 2022-02-08
US10319299B2 (en) 2019-06-11
US10643534B2 (en) 2020-05-05
US10019945B2 (en) 2018-07-10
JP2014102321A (ja) 2014-06-05
US20140139411A1 (en) 2014-05-22
US20200219444A1 (en) 2020-07-09
CN110060636A (zh) 2019-07-26
US20180301087A1 (en) 2018-10-18
TWI607428B (zh) 2017-12-01
TW201421443A (zh) 2014-06-01
KR20140064624A (ko) 2014-05-28
US20190259333A1 (en) 2019-08-22
CN203596164U (zh) 2014-05-14
KR20220061065A (ko) 2022-05-12
US20170124951A1 (en) 2017-05-04
US9697773B2 (en) 2017-07-04
JP6020079B2 (ja) 2016-11-02
CN103824542A (zh) 2014-05-28
US9576528B2 (en) 2017-02-21
US20170263181A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
KR20240027660A (ko) 표시 장치 및 그 제조 방법, 및 전자 기기
KR102636350B1 (ko) 표시 장치, 그 제조 방법, 및 전자 기기
TWI633529B (zh) 顯示器、顯示器驅動電路、顯示器驅動方法及電子設備
JP6201465B2 (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP2011112724A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2011112722A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2016177049A (ja) 発光素子表示装置
JP2011209434A (ja) 表示装置および電子機器
JP2015014764A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP2017062374A (ja) 表示パネルおよび表示装置
JP2015094773A (ja) 表示装置および電子機器
JP2018018088A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP2015090478A (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination