KR20240002911A - 칩의 제조 방법 - Google Patents
칩의 제조 방법 Download PDFInfo
- Publication number
- KR20240002911A KR20240002911A KR1020230068111A KR20230068111A KR20240002911A KR 20240002911 A KR20240002911 A KR 20240002911A KR 1020230068111 A KR1020230068111 A KR 1020230068111A KR 20230068111 A KR20230068111 A KR 20230068111A KR 20240002911 A KR20240002911 A KR 20240002911A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- laser beam
- film
- beam irradiation
- irradiation step
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims description 9
- 238000002679 ablation Methods 0.000 claims abstract description 51
- 230000001678 irradiating effect Effects 0.000 claims abstract description 12
- 239000011148 porous material Substances 0.000 claims description 7
- 238000010521 absorption reaction Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 230000002745 absorbent Effects 0.000 claims description 2
- 239000002250 absorbent Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 abstract description 133
- 239000000758 substrate Substances 0.000 description 45
- 230000004075 alteration Effects 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 8
- 238000010897 surface acoustic wave method Methods 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010128 melt processing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/362—Laser etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/362—Laser etching
- B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/40—Removing material taking account of the properties of the material involved
- B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/50—Working by transmitting the laser beam through or within the workpiece
- B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mechanical Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Oil, Petroleum & Natural Gas (AREA)
- Chemical & Material Sciences (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
Abstract
(과제) 막이 형성된 웨이퍼를 확실하게 분할하면서 생산성의 향상이 가능한 칩의 제조 방법을 제공하는 것.
(해결 수단) 이면에 막이 형성되어 있는 웨이퍼를 분할 예정 라인을 따라 분할하여 칩을 제조하는 방법으로서, 웨이퍼에 설정된 분할 예정 라인을 따라 레이저 빔을 조사하여, 이면에 형성된 막에 대해 어블레이션흔을 형성함과 함께, 웨이퍼의 내부에 개질 영역을 형성하는 레이저 빔 조사 스텝과, 레이저 빔 조사 스텝을 실시한 후, 웨이퍼에 대해 외력을 부여하여, 레이저 빔 조사 스텝에서 형성된 어블레이션흔을 따라 웨이퍼를 분할하는 분할 스텝을 포함한다.
(해결 수단) 이면에 막이 형성되어 있는 웨이퍼를 분할 예정 라인을 따라 분할하여 칩을 제조하는 방법으로서, 웨이퍼에 설정된 분할 예정 라인을 따라 레이저 빔을 조사하여, 이면에 형성된 막에 대해 어블레이션흔을 형성함과 함께, 웨이퍼의 내부에 개질 영역을 형성하는 레이저 빔 조사 스텝과, 레이저 빔 조사 스텝을 실시한 후, 웨이퍼에 대해 외력을 부여하여, 레이저 빔 조사 스텝에서 형성된 어블레이션흔을 따라 웨이퍼를 분할하는 분할 스텝을 포함한다.
Description
본 발명은 칩의 제조 방법에 관한 것이다.
사파이어 (Al2O3) 기판, 탄화규소 (SiC) 기판, 질화갈륨 (GaN) 기판의 표면에 광 디바이스층이 적층된 광 디바이스 웨이퍼나, 리튬탄탈레이트 (LiTaO3) 기판, 리튬니오베이트 (LiNbO3) 기판, 탄화규소 (SiC) 기판, 다이아몬드 기판, 석영 기판의 표면에 SAW 디바이스가 형성된 SAW 웨이퍼 등은, 교차하는 복수의 분할 예정 라인을 따라 절단됨으로써 개개의 디바이스로 분할되어 칩이 제조된다.
상기 서술한 웨이퍼를 분할하는 방법으로서, 웨이퍼에 대해 투과성을 갖는 파장의 펄스 레이저 빔을 사용하여, 분할해야 할 영역의 내부에 집광점을 위치시켜 펄스 레이저 빔을 조사하여 분할 기점이 되는 개질층을 형성하고, 외력을 부여함으로써 분할하는 레이저 가공 방법이 알려져 있다 (예를 들어, 특허문헌 1 참조).
상기 서술한 특허문헌 1 에 나타낸 방법은, 웨이퍼의 이면에 금속막이나 DBR (Distributed Bragg Reflector) 막이 적층되어 있는 웨이퍼에 대해서도 사용하는 것이 가능하고, 웨이퍼로 가공했을 때에 개질층으로부터 발생하는 균열에 의해 적층된 막도 분할되어 있었다.
그런데, 최근에는, 휘도 향상 등의 목적을 위해 막두께가 두꺼워지는 경향이 있고, 이것에 수반하여 균열이 신전되기 어려워져 분할 불량이나 치핑이 발생한다는 문제가 일어나고 있다.
그래서, 적층된 막을 절삭 블레이드나 에칭으로 제거한 후에 레이저 가공하는 방법이 제안되어 있다 (예를 들어, 특허문헌 2 참조).
특허문헌 2 에 나타낸 가공 방법을 사용하면 상기 서술한 과제를 해소할 수 있지만, 추가적인 생산성의 향상이 요구되고 있다.
따라서, 본 발명의 목적은, 막이 형성된 웨이퍼를 확실하게 분할하면서 생산성의 향상이 가능한 칩의 제조 방법을 제공하는 것이다.
본 발명에 의하면, 표면 또는 이면에 막이 형성되어 있는 웨이퍼를 교차하는 복수의 분할 예정 라인을 따라 분할하여 칩을 제조하는 칩의 제조 방법으로서, 웨이퍼에 설정된 분할 예정 라인을 따라 레이저 빔을 조사하여, 표면 또는 이면에 형성된 막에 대해 어블레이션흔 (痕) 을 형성함과 함께, 웨이퍼의 내부에 개질 영역을 형성하는 레이저 빔 조사 스텝과, 그 레이저 빔 조사 스텝을 실시한 후, 그 웨이퍼에 대해 외력을 부여하여, 그 레이저 빔 조사 스텝에서 형성된 어블레이션흔을 따라 웨이퍼를 분할하는 분할 스텝을 구비한 칩의 제조 방법이 제공된다.
바람직하게는, 그 레이저 빔 조사 스텝은, 그 웨이퍼에 대해 투과성을 가짐과 함께 그 막에 대해 흡수성을 갖는 파장의 레이저 빔의 집광 영역을, 그 웨이퍼의 내부로부터 그 막의 표면 혹은 그 표면보다 외측에 위치시키고, 그 웨이퍼에 설정된 분할 예정 라인을 따라 그 레이저 빔을 조사함으로써, 그 웨이퍼의 내부에 개질 영역을 형성함과 동시에, 그 막에 대해 어블레이션흔을 형성한다.
바람직하게는, 그 레이저 빔 조사 스텝은, 그 웨이퍼에 대해 투과성을 갖는 파장의 레이저 빔의 집광 영역을 그 웨이퍼의 내부에 위치시켜 개질 영역을 형성하는 개질 영역 형성 스텝과, 그 개질 영역 형성 스텝을 실시한 후, 그 막에 대해 흡수성을 갖는 파장의 레이저 빔의 집광 영역을 그 막의 근방에 위치시켜 어블레이션흔을 형성하는 어블레이션흔 형성 스텝을 포함한다.
바람직하게는, 그 레이저 빔 조사 스텝에 있어서, 그 웨이퍼의 내부에 형성되는 개질 영역은, 세공과 그 세공을 둘러싸는 비정질을 포함한다.
본 발명은, 막이 형성된 웨이퍼를 확실하게 분할하면서 생산성의 향상이 가능해진다는 효과를 발휘한다.
도 1 은, 제 1 실시형태에 관련된 칩의 제조 방법의 가공 대상의 웨이퍼를 모식적으로 나타내는 사시도이다.
도 2 는, 도 1 에 나타낸 웨이퍼를 모식적으로 나타내는 단면도이다.
도 3 은, 제 1 실시형태에 관련된 칩의 제조 방법의 흐름을 나타내는 플로 차트이다.
도 4 는, 도 3 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝을 모식적으로 나타내는 사시도이다.
도 5 는, 도 3 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝에 있어서 레이저 빔이 조사되는 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다.
도 6 은, 도 5 에 나타낸 웨이퍼의 주요부의 다른 예를 모식적으로 나타내는 단면도이다.
도 7 은, 도 3 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝 후의 웨이퍼의 주요부를 모식적으로 나타내는 사시도이다.
도 8 은, 도 3 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝 후의 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다.
도 9 는, 도 8 에 나타낸 웨이퍼에 형성된 개질 영역을 모식적으로 나타내는 사시도이다.
도 10 은, 도 3 에 나타낸 칩의 제조 방법의 분할 스텝에 있어서 분할 장치가 웨이퍼를 유지한 상태를 모식적으로 일부 단면으로 나타내는 측면도이다.
도 11 은, 도 3 에 나타낸 칩의 제조 방법의 분할 스텝에 있어서 분할 장치가 웨이퍼를 칩으로 분할한 상태를 모식적으로 일부 단면으로 나타내는 측면도이다.
도 12 는, 도 3 에 나타낸 칩의 제조 방법의 분할 스텝에 있어서 분할된 칩을 모식적으로 나타내는 평면도이다.
도 13 은, 제 2 실시형태에 관련된 칩의 제조 방법의 흐름을 나타내는 플로 차트이다.
도 14 는, 도 13 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝의 개질 영역 형성 스텝에 있어서 레이저 빔이 조사되는 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다.
도 15 는, 도 13 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝의 개질 영역 형성 스텝 후의 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다.
도 16 은, 도 13 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝의 어블레이션흔 형성 스텝에 있어서 레이저 빔이 조사되는 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다.
도 17 은, 도 13 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝의 어블레이션흔 형성 스텝 후의 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다.
도 2 는, 도 1 에 나타낸 웨이퍼를 모식적으로 나타내는 단면도이다.
도 3 은, 제 1 실시형태에 관련된 칩의 제조 방법의 흐름을 나타내는 플로 차트이다.
도 4 는, 도 3 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝을 모식적으로 나타내는 사시도이다.
도 5 는, 도 3 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝에 있어서 레이저 빔이 조사되는 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다.
도 6 은, 도 5 에 나타낸 웨이퍼의 주요부의 다른 예를 모식적으로 나타내는 단면도이다.
도 7 은, 도 3 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝 후의 웨이퍼의 주요부를 모식적으로 나타내는 사시도이다.
도 8 은, 도 3 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝 후의 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다.
도 9 는, 도 8 에 나타낸 웨이퍼에 형성된 개질 영역을 모식적으로 나타내는 사시도이다.
도 10 은, 도 3 에 나타낸 칩의 제조 방법의 분할 스텝에 있어서 분할 장치가 웨이퍼를 유지한 상태를 모식적으로 일부 단면으로 나타내는 측면도이다.
도 11 은, 도 3 에 나타낸 칩의 제조 방법의 분할 스텝에 있어서 분할 장치가 웨이퍼를 칩으로 분할한 상태를 모식적으로 일부 단면으로 나타내는 측면도이다.
도 12 는, 도 3 에 나타낸 칩의 제조 방법의 분할 스텝에 있어서 분할된 칩을 모식적으로 나타내는 평면도이다.
도 13 은, 제 2 실시형태에 관련된 칩의 제조 방법의 흐름을 나타내는 플로 차트이다.
도 14 는, 도 13 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝의 개질 영역 형성 스텝에 있어서 레이저 빔이 조사되는 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다.
도 15 는, 도 13 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝의 개질 영역 형성 스텝 후의 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다.
도 16 은, 도 13 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝의 어블레이션흔 형성 스텝에 있어서 레이저 빔이 조사되는 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다.
도 17 은, 도 13 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝의 어블레이션흔 형성 스텝 후의 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다.
이하, 본 발명의 실시형태에 대해, 도면을 참조하면서 상세하게 설명한다. 이하의 실시형태에 기재한 내용에 의해 본 발명이 한정되는 것은 아니다. 또, 이하에 기재한 구성 요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성은 적절히 조합하는 것이 가능하다. 또, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 여러 가지의 생략, 치환 또는 변경을 실시할 수 있다.
〔제 1 실시형태〕
본 발명의 제 1 실시형태에 관련된 칩의 제조 방법을 도면에 기초하여 설명한다. 도 1 은, 제 1 실시형태에 관련된 칩의 제조 방법의 가공 대상의 웨이퍼를 모식적으로 나타내는 사시도이다. 도 2 는, 도 1 에 나타낸 웨이퍼를 모식적으로 나타내는 단면도이다. 도 3 은, 제 1 실시형태에 관련된 칩의 제조 방법의 흐름을 나타내는 플로 차트이다.
제 1 실시형태에 관련된 칩의 제조 방법은, 도 1 에 나타낸 웨이퍼 (1) 의 가공 방법이다. 제 1 실시형태에 관련된 칩의 제조 방법의 가공 대상의 웨이퍼 (1) 는, 도 1 및 도 2 에 나타내는 바와 같이, 기판 (2) 의 이면 (3) 에 두께가 일정한 금속막 또는 DBR (Distributed Bragg Reflector) 막 등의 막 (4) 이 형성된 원판상의 광 디바이스 웨이퍼나 SAW (Surface Acoustic Wave) 웨이퍼 등의 웨이퍼이다.
광 디바이스 웨이퍼는, 사파이어 (Al2O3) 기판, 탄화규소 (SiC) 기판, 질화갈륨 (GaN) 기판의 표면에 광 디바이스층이 적층된 것이고, SAW 웨이퍼는, 리튬탄탈레이트 (LiTaO3) 기판, 리튬니오베이트 (LiNbO3) 기판, 탄화규소 (SiC) 기판, 다이아몬드 기판, 석영 기판의 표면에 SAW 디바이스가 형성된 것이다.
웨이퍼 (1) 는, 기판 (2) 의 표면 (5) 의 서로 평행한 제 1 분할 예정 라인 (6) 과 서로 평행한 제 2 분할 예정 라인 (7) 에 의해 구획된 영역에 디바이스 (8) 가 형성되고, 기판 (2) 의 이면 (3) 에 막 (4) 이 형성되어 있다. 또한, 제 1 실시형태에서는, 제 1 분할 예정 라인 (6) 과, 제 2 분할 예정 라인 (7) 은, 서로 직교하고 있다.
제 1 실시형태에서는, 웨이퍼 (1) 는, 기판 (2) 이 C 면 사파이어에 의해 구성되고, 기판 (2) 의 표면 (5) 에 형성된 디바이스 (8) 가, GaN 계의 에피택셜 성막에 의해 형성된 에피막을 포함하는 LED (Light-Emitting Diode) 이다. 또한, 제 1 실시형태에서는, 웨이퍼 (1) 는, LED 인 디바이스 (8) 와 기판 (2) 의 계면에 휘도 향상을 위해 PSS (Patterned Sapphire Substrate) 구조를 형성하고 있다.
또, 제 1 실시형태에서는, 웨이퍼 (1) 는, 기판 (2) 의 이면 (3) 에 형성된 막 (4) 이 DBR 막 (유전체 다층막) 이다. 또, 제 1 실시형태에서는, 웨이퍼 (1) 는, 외경이 6 인치, 두께가 150 ㎛, 디바이스 (8) 가 200 ㎛ × 200 ㎛ 의 크기이다. 전술한 구성의 웨이퍼 (1) 는, 분할 예정 라인 (6, 7) 을 따라 칩 (10) 으로 분할된다. 또한, 칩 (10) 은, 기판 (2) 의 일부분과 디바이스 (8) 와 막 (4) 의 일부분을 구비하고 있다.
제 1 실시형태에 관련된 칩의 제조 방법은, 기판 (2) 의 이면 (3) 에 막 (4) 이 형성된 웨이퍼 (1) 를 분할 예정 라인 (6, 7) 을 따라 분할하여, 칩 (10) 을 제조하는 방법이다. 제 1 실시형태에 관련된 칩의 제조 방법은, 도 3 에 나타내는 바와 같이, 레이저 빔 조사 스텝 (101) 과, 분할 스텝 (102) 을 포함한다.
(레이저 빔 조사 스텝)
도 4 는, 도 3 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝을 모식적으로 나타내는 사시도이다. 도 5 는, 도 3 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝에 있어서 레이저 빔이 조사되는 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다. 도 6 은, 도 5 에 나타낸 웨이퍼의 주요부의 다른 예를 모식적으로 나타내는 단면도이다. 도 7 은, 도 3 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝 후의 웨이퍼의 주요부를 모식적으로 나타내는 사시도이다. 도 8 은, 도 3 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝 후의 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다. 도 9 는, 도 8 에 나타낸 웨이퍼에 형성된 개질 영역을 모식적으로 나타내는 사시도이다.
레이저 빔 조사 스텝 (101) 은, 웨이퍼 (1) 에 설정된 분할 예정 라인 (6, 7) 을 따라 레이저 빔 (21) (도 4, 도 5 및 도 6 에 나타낸다) 을 조사하여, 이면 (3) 에 형성된 막 (4) 에 대해 어블레이션흔 (11) (도 7 및 도 8 에 나타낸다) 을 형성함과 함께, 웨이퍼 (1) 의 기판 (2) 의 내부에 개질 영역 (12) (도 7, 도 8 및 도 9 에 나타낸다) 을 형성하는 스텝이다. 또한, 웨이퍼 (1) 는, LED 인 디바이스 (8) 와 기판 (2) 의 계면에 휘도 향상을 위해 PSS 구조를 형성하고 있기 때문에, 레이저 빔 (21) 이 산란하기 때문에, 표면 (5) 측으로부터의 레이저 빔 (21) 의 조사가 곤란하다.
레이저 빔 조사 스텝 (101) 에서는, 레이저 가공 장치 (20) 가, 도 4 에 나타내는 바와 같이, 웨이퍼 (1) 의 표면 (5) 측을 유지 테이블 (22) 의 유지면 (23)에 흡인 유지한다. 또한, 제 1 실시형태에서는, 웨이퍼 (1) 는, 표면 (5) 측에 웨이퍼 (1) 보다 대경인 원판상의 테이프 (13) (도 10 에 나타낸다) 가 첩착 (貼着) 되고, 테이프 (13) 의 외측 가장자리부에 환상 프레임 (14) (도 10 에 나타낸다) 이 첩착되고, 유지면 (23) 상에 테이프 (13) 를 통하여 표면 (5) 측이 흡인 유지된다. 또한, 도 4 는, 테이프 (13) 및 환상 프레임 (14) 을 생략하고 있다.
제 1 실시형태에 있어서, 레이저 빔 조사 스텝 (101) 에서는, 레이저 가공 장치 (20) 가, 유지 테이블 (22) 에 흡인 유지한 웨이퍼 (1) 의 이면 (3) 측을 적외선 카메라 (24) 등으로 촬상하여, 분할 예정 라인 (6, 7) 을 검출하는 등을 하여, 레이저 빔 조사 유닛 (25) 과 분할 예정 라인 (6, 7) 을 위치 맞춤하는 얼라인먼트를 수행한다. 제 1 실시형태에 있어서, 레이저 빔 조사 스텝 (101) 에서는, 레이저 가공 장치 (20) 가, 가공 조건에 기초하여, 도 4 에 나타내는 바와 같이, 레이저 빔 조사 유닛 (25) 과 웨이퍼 (1) 를 분할 예정 라인 (6, 7) 을 따라 상대적으로 이동시키면서 레이저 빔 (21) 으로부터 웨이퍼 (1) 의 기판 (2) 에 대해 투과성을 가짐과 함께 막 (4) 에 대해 흡수성을 갖는 파장의 레이저 빔 (21) 을 웨이퍼 (1) 를 향하여 조사한다.
제 1 실시형태에 있어서, 레이저 빔 조사 스텝 (101) 에서는, 레이저 가공 장치 (20) 가, 도 5 에 나타내는 바와 같이, 레이저 빔 조사 유닛 (25) 의 광학계에 의해 수차 (특히, 종수차) 를 부여한 레이저 빔 (21) 을 웨이퍼 (1) 의 내부에 집광시켜 조사한다. 제 1 실시형태에 있어서, 레이저 빔 조사 스텝 (101) 에서는, 레이저 가공 장치 (20) 는, 레이저 빔 (21) 의 집광 영역 (211) (수차, 특히 종수차가 부여된 레이저 빔 (21) 이 집광하는 영역) 을, 도 5 에 나타내는 바와 같이, 웨이퍼 (1) 의 기판 (2) 의 내부로부터 막 (4) 의 표면 (9) 에 이르는 동안에 위치시키고, 웨이퍼 (1) 에 설정된 분할 예정 라인 (6, 7) 을 따라 레이저 빔 (21) 을 조사한다. 또한, 본 발명에 있어서, 레이저 빔 조사 스텝 (101) 에서는, 레이저 가공 장치 (20) 는, 레이저 빔 (21) 의 집광 영역 (211) 을, 도 6 에 나타내는 바와 같이, 웨이퍼 (1) 의 기판 (2) 의 내부로부터 막 (4) 의 표면 (9) 보다 레이저 빔 조사 유닛 (25) 부근의 외측에 이르는 동안에 위치시키고, 웨이퍼 (1) 에 설정된 분할 예정 라인 (6, 7) 을 따라 레이저 빔 (21) 을 조사해도 된다.
제 1 실시형태에 있어서, 레이저 빔 조사 스텝 (101) 에서는, 레이저 가공 장치 (20) 는, 레이저 빔 (21) 이 웨이퍼 (1) 에 대해 투과성을 갖고 또한 막 (4) 에 대해 흡수성을 갖는 파장을 갖고, 수차 (특히, 종수차) 가 부여되어 있기 때문에, 도 7 및 도 8 에 나타내는 바와 같이, 분할 예정 라인 (6, 7) 을 따라, 웨이퍼 (1) 의 기판 (2) 의 내부에 개질 영역 (12) 을 간격을 두고 형성함과 동시에, 막 (4) 의 표면 (9) 에 어블레이션흔 (11) 을 간격을 두고 형성한다. 또한, 제 1 실시형태에 있어서, 개질 영역 (12) 은, 레이저 빔 (21) 에 수차가 부여되어 있기 때문에, 도 7 및 도 8 에 나타내는 바와 같이, 웨이퍼 (1) 의 두께 방향을 따라 직선상으로 형성되어 있다.
제 1 실시형태에 있어서, 개질 영역 (12) 은, 도 9 에 나타내는 바와 같이, 평면 형상이 원형의 세공 (121) 과 세공 (121) 을 둘러싸는 원통상의 비정질 (122) 을 포함한다. 세공 (121) 은, 기판 (2) 내에 형성된 구멍 (공간) 이고, 제 1 실시형태에서는, 직경이 1 ㎛ 정도이다. 비정질 (122) 은, 밀도, 굴절률, 기계적 강도나 그 밖의 물리적 특성이 주위의 그것과는 상이한 상태가 된 영역을 의미하고, 용융 처리 영역, 크랙 영역, 절연 파괴 영역, 굴절률 변화 영역, 및 이들 영역이 혼재된 영역 등을 예시할 수 있고, 제 1 실시형태에서는, 외경이 5 ㎛ 정도이다. 개질 영역 (12) 은, 기판 (2) 의 다른 지점보다 기계적인 강도가 낮다.
어블레이션흔 (11) 은, 막 (4) 에 어블레이션 가공이 실시되어 형성된 자국이고, 제 1 실시형태에서는, 막 (4) 의 표면 (9) 으로부터 오목한 오목부이다. 또, 제 1 실시형태에 있어서, 어블레이션흔 (11) 의 평면 형상은 원형이다.
제 1 실시형태에 있어서, 레이저 빔 조사 스텝 (101) 에서는, 파장이 1064 ㎚ 이고 또한 에너지가 40 μJ 임과 함께 반복 주파수 40 kHz 의 레이저 빔 (21) 을, 유지 테이블 (22) 을 800 m/s 로 이동시키면서 웨이퍼 (1) 에 조사한다. 또한, 레이저 빔 (21) 의 에너지, 반복 주파수 및 유지 테이블 (22) 의 이동 속도는, 레이저 빔 조사 스텝 (101) 의 가공 조건이다. 즉, 제 1 실시형태에 있어서, 레이저 빔 조사 스텝 (101) 에서는, 레이저 가공 장치 (20) 는, 제 1 분할 예정 라인 (6) 에 레이저 빔 (21) 을 조사할 때의 가공 조건과, 제 2 분할 예정 라인 (7) 에 레이저 빔 (21) 을 조사할 때의 가공 조건이 동등하다. 제 1 실시형태에 있어서, 레이저 빔 조사 스텝 (101) 에서는, 웨이퍼 (1) 의 모든 분할 예정 라인 (6, 7) 을 따라 레이저 빔 (21) 을 조사하여, 웨이퍼 (1) 의 모든 분할 예정 라인 (6, 7) 을 따라 개질 영역 (12) 및 어블레이션흔 (11) 을 형성한다.
(분할 스텝)
도 10 은, 도 3 에 나타낸 칩의 제조 방법의 분할 스텝에 있어서 분할 장치가 웨이퍼를 유지한 상태를 모식적으로 일부 단면으로 나타내는 측면도이다. 도 11 은, 도 3 에 나타낸 칩의 제조 방법의 분할 스텝에 있어서 분할 장치가 웨이퍼를 칩으로 분할한 상태를 모식적으로 일부 단면으로 나타내는 측면도이다. 도 12 는, 도 3 에 나타낸 칩의 제조 방법의 분할 스텝에 있어서 분할된 칩을 모식적으로 나타내는 평면도이다. 또한, 도 10 및 도 11 은, 디바이스 (8) 를 생략하고 있다.
분할 스텝 (102) 은, 레이저 빔 조사 스텝 (101) 을 실시한 후, 웨이퍼 (1) 에 대해 외력을 부여하여, 레이저 빔 조사 스텝 (101) 에서 형성된 개질 영역 (12) 및 어블레이션흔 (11) 을 따라 웨이퍼 (1) 를 개개의 칩 (10) 으로 분할하는 스텝이다. 분할 스텝 (102) 에서는, 도 10 에 나타내는 바와 같이, 분할 장치 (30) 가 프레임 협지부 (31) 에 웨이퍼 (1) 를 내측에 지지한 환상 프레임 (14) 과 테이프 (13) 의 외측 가장자리부를 사이에 두고 유지함과 함께, 원통상의 확장 드럼 (32) 의 상단에 형성된 롤러 부재 (33) 를 테이프 (13) 에 맞닿게 한다.
이렇게 하여, 분할 스텝 (102) 에서는, 도 10 에 나타내는 바와 같이, 분할 장치 (30) 는, 테이프 (13) 가 외측 가장자리부와 중앙부에 걸쳐 평탄한 상태에서, 웨이퍼 (1) 를 지지한 환상 프레임 (14) 등을 프레임 협지부 (31) 로 유지한다. 분할 스텝 (102) 에서는, 분할 장치 (30) 는, 환상 프레임 (14) 과 웨이퍼 (1) 를 웨이퍼 (1) 의 표면 (5) 에 대해 교차 (제 1 실시형태에서는, 직교) 하는 방향을 따라 상대적으로 이동시킨다. 제 1 실시형태에 있어서, 분할 스텝 (102) 에서는, 분할 장치 (30) 는, 확장 드럼 (32) 을 상승시켜, 환상 프레임 (14) 과 웨이퍼 (1) 를, 도 11 에 나타내는 바와 같이, 웨이퍼 (1) 의 표면 (5) 에 대해 교차 (제 1 실시형태에서는, 직교) 하는 방향을 따라 상대적으로 이동시킨다.
그러면, 테이프 (13) 의 웨이퍼 (1) 의 외측 가장자리와 환상 프레임 (14) 의 내측 가장자리 사이를 롤러 부재 (33) 가 하방으로부터 상방을 향하여 가압하여, 테이프 (13) 가 면 방향으로 확장된다. 테이프 (13) 의 확장의 결과, 테이프 (13) 에 방사상으로 인장력이 작용한다. 웨이퍼 (1) 의 표면 (5) 측에 첩착된 테이프 (13) 에 방사상으로 인장력이 작용하면, 웨이퍼 (1) 는, 분할 예정 라인 (6, 7) 을 따라 개질 영역 (12) 및 어블레이션흔 (11) 이 형성되어 있으므로, 기판 (2) 이 개질 영역 (12) 을 기점으로 분할됨과 함께 막 (4) 이 어블레이션흔 (11) 을 기점으로 분할되고, 분할 예정 라인 (6, 7) 을 따라 개개의 도 12 에 나타내는 칩 (10) 으로 분할된다. 개개로 분할된 도 12 에 나타내는 칩 (10) 은, 테이프 (13) 로부터 픽업된다. 또한, 제 1 실시형태에 있어서, 개개로 분할된 칩 (10) 은, 도 12 에 나타내는 바와 같이, 웨이퍼 (1) 에 어블레이션흔 (11) 및 개질 영역 (12) 이 형성되기 때문에, 외측 가장자리에 반원형의 오목부 (15) 가 복수 형성된다.
이상, 설명한 제 1 실시형태에 관련된 칩의 제조 방법은, 레이저 빔 조사 스텝 (101) 에 있어서, 웨이퍼 (1) 의 분할 예정 라인 (6, 7) 을 따라 레이저 빔 (21) 을 조사하여, 적층된 막 (4) 에 대해서는 어블레이션 가공을 실시하여 어블레이션흔 (11) 을 형성하면서 웨이퍼 (1) 의 기판 (2) 의 내부에는 개질 영역 (12) 을 형성한다. 이 때문에, 제 1 실시형태에 관련된 칩의 제조 방법은, 웨이퍼 (1) 의 기판 (2) 에 적층된 막 (4) 에는 어블레이션흔 (11) 이 형성되기 때문에, 분할 스텝 (102) 에 있어서, 개질 영역 (12) 으로부터의 균열이 막 (4) 까지 잘 신전되지 않아도, 어블레이션흔 (11) 이 분할의 기점이 되어 사행이나 치핑을 억제하면서 확실하게 웨이퍼 (1) 를 개개의 칩 (10) 으로 분할하는 것이 가능해진다.
또, 제 1 실시형태에 관련된 칩의 제조 방법은, 레이저 빔 조사 스텝 (101) 에 있어서, 웨이퍼 (1) 의 분할 예정 라인 (6, 7) 을 따라 레이저 빔 (21) 을 조사하고, 적층된 막 (4) 에 대해서는 어블레이션 가공을 실시하여 어블레이션흔 (11) 을 형성하면서 웨이퍼 (1) 의 기판 (2) 의 내부에는 개질 영역 (12) 을 형성하므로, 미리 분할 예정 라인 (6, 7) 상의 막 (4) 을 제거하는 공정수를 삭감할 수 있기 때문에, 생산성의 향상에 공헌한다.
그 결과, 제 1 실시형태에 관련된 칩의 제조 방법은, 막 (4) 이 형성된 웨이퍼 (1) 를 확실하게 개개의 칩 (10) 으로 분할하면서 생산성의 향상이 가능해진다는 효과를 발휘한다.
〔제 2 실시형태〕
제 2 실시형태에 관련된 칩의 제조 방법을 도면에 기초하여 설명한다. 도 13 은, 제 2 실시형태에 관련된 칩의 제조 방법의 흐름을 나타내는 플로 차트이다. 도 14 는, 도 13 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝의 개질 영역 형성 스텝에 있어서 레이저 빔이 조사되는 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다. 도 15 는, 도 13 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝의 개질 영역 형성 스텝 후의 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다. 도 16 은, 도 13 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝의 어블레이션흔 형성 스텝에 있어서 레이저 빔이 조사되는 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다. 도 17 은, 도 13 에 나타낸 칩의 제조 방법의 레이저 빔 조사 스텝의 어블레이션흔 형성 스텝 후의 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다. 또한, 도 13, 도 14, 도 15, 도 16 및 도 17 은, 제 1 실시형태와 동일 부분에 동일 부호를 부여하여 설명을 생략한다.
제 2 실시형태에 관련된 칩의 제조 방법은, 레이저 빔 조사 스텝 (101) 이, 개질 영역 형성 스텝 (101-1) 과, 어블레이션흔 형성 스텝 (101-2) 을 포함하는 것 이외에, 제 1 실시형태와 동일하다.
제 2 실시형태에 있어서, 개질 영역 형성 스텝 (101-1) 은, 웨이퍼 (1) 에 대해 투과성을 갖는 파장의 레이저 빔 (21) 의 집광 영역인 집광점 (211-2) (도 14 에 나타낸다) 을 웨이퍼 (1) 의 기판 (2) 의 내부에 위치시켜 개질 영역인 개질층 (12-2) (도 14 에 나타낸다) 을 형성하는 스텝이다. 제 2 실시형태에 있어서, 개질 영역 형성 스텝 (101-1) 에서는, 레이저 가공 장치 (20) 는, 제 1 실시형태와 동일하게, 웨이퍼 (1) 의 표면 (5) 측을 유지 테이블 (22) 의 유지면 (23) 에 흡인 유지하여, 얼라인먼트를 수행하고, 가공 조건에 기초하여, 레이저 빔 조사 유닛 (25) 과 웨이퍼 (1) 를 분할 예정 라인 (6, 7) 을 따라 상대적으로 이동시키면서 레이저 빔 (21) 으로부터 웨이퍼 (1) 에 대해 투과성을 가짐과 함께 막 (4) 에 대해 흡수성을 갖는 파장의 레이저 빔 (21) 을 웨이퍼 (1) 를 향하여 조사한다.
제 2 실시형태에 있어서, 개질 영역 형성 스텝 (101-1) 에서는, 레이저 가공 장치 (20) 가, 도 14 에 나타내는 바와 같이, 레이저 빔 조사 유닛 (25) 의 광학계에 의해 수차 (특히, 종수차) 를 부여하지 않고 레이저 빔 (21) 의 집광점 (211-2) 을 웨이퍼 (1) 의 기판 (2) 의 내부에 설정하여 조사한다. 제 2 실시형태에 있어서, 개질 영역 형성 스텝 (101-1) 에서는, 레이저 가공 장치 (20) 는, 레이저 빔 (21) 이 웨이퍼 (1) 에 대해 투과성을 갖는 파장을 갖고 있기 때문에, 도 15 에 나타내는 바와 같이, 분할 예정 라인 (6, 7) 을 따라, 웨이퍼 (1) 의 기판 (2) 의 내부에 개질층 (12-2) 을 간격을 두고 형성한다.
제 2 실시형태에 있어서, 개질층 (12-2) 은, 밀도, 굴절률, 기계적 강도나 그 밖의 물리적 특성이 주위의 그것과는 상이한 상태로 된 영역을 의미하고, 용융 처리 영역, 크랙 영역, 절연 파괴 영역, 굴절률 변화 영역, 및 이들 영역이 혼재된 영역 등을 예시할 수 있다. 개질층 (12-2) 은, 기판 (2) 의 다른 지점보다 기계적인 강도가 낮다. 개질 영역 형성 스텝 (101-1) 에서는, 웨이퍼 (1) 의 모든 분할 예정 라인 (6, 7) 을 따라 레이저 빔 (21) 을 조사하여, 웨이퍼 (1) 의 모든 분할 예정 라인 (6, 7) 을 따라 개질층 (12-2) 을 형성한다.
제 2 실시형태에 있어서, 어블레이션흔 형성 스텝 (101-2) 은, 개질 영역 형성 스텝 (101-1) 을 실시한 후, 막 (4) 에 대해 흡수성을 갖는 파장의 레이저 빔 (21) 의 집광 영역인 집광점 (211-2) 을 막 (4) 의 표면 (9) 근방에 위치시켜 어블레이션흔 (11) 을 형성하는 스텝이다. 제 2 실시형태에 있어서, 어블레이션흔 형성 스텝 (101-2) 에서는, 가공 조건에 기초하여, 레이저 빔 조사 유닛 (25) 과 웨이퍼 (1) 를 분할 예정 라인 (6, 7) 을 따라 상대적으로 이동시키면서 레이저 빔 (21) 으로부터 웨이퍼 (1) 에 대해 투과성을 가짐과 함께 막 (4) 에 대해 흡수성을 갖는 파장의 레이저 빔 (21) 을 웨이퍼 (1) 를 향하여 조사한다.
제 2 실시형태에 있어서, 어블레이션흔 형성 스텝 (101-2) 에서는, 레이저 가공 장치 (20) 가, 도 16 에 나타내는 바와 같이, 레이저 빔 조사 유닛 (25) 의 광학계에 의해 수차 (특히, 종수차) 를 부여하지 않고 레이저 빔 (21) 의 집광점 (211-2) 을 막 (4) 의 표면 (9) 에 설정하여 조사한다. 제 2 실시형태에 있어서, 어블레이션흔 형성 스텝 (101-2) 에서는, 레이저 가공 장치 (20) 는, 레이저 빔 (21) 이 막 (4) 에 대해 흡수성을 갖는 파장을 갖고 있기 때문에, 도 17 에 나타내는 바와 같이, 분할 예정 라인 (6, 7) 을 따라, 웨이퍼 (1) 의 막 (4) 의 표면 (9) 에 어블레이션흔 (11) 을 간격을 두고 형성한다. 어블레이션흔 형성 스텝 (101-2) 에서는, 웨이퍼 (1) 의 모든 분할 예정 라인 (6, 7) 을 따라 레이저 빔 (21) 을 조사하여, 웨이퍼 (1) 의 모든 분할 예정 라인 (6, 7) 을 따라 어블레이션흔 (11) 을 형성한다.
또한, 제 2 실시형태에서는, 개질 영역 형성 스텝 (101-1) 및 어블레이션흔 형성 스텝 (101-2) 에 있어서, 동일한 파장 (제 2 실시형태에서는, 1064 ㎚) 의 레이저 빔 (21) 을 조사하여, 개질층 (12-2) 및 어블레이션흔 (11) 을 형성했지만, 본 발명에서는, 개질 영역 형성 스텝 (101-1) 및 어블레이션흔 형성 스텝 (101-2) 에 있어서, 상이한 파장의 레이저 빔 (21) 을 조사하여, 개질층 (12-2) 및 어블레이션흔 (11) 을 형성해도 된다. 이 경우, 개질 영역 형성 스텝 (101-1) 에서는, 파장이 1064 ㎚ 인 레이저 빔 (21) 을 조사하고, 어블레이션흔 형성 스텝 (101-2) 에서는, 파장이 355 ㎚ 인 레이저 빔 (21) 을 조사하는 것이 바람직하다.
또, 본 발명에서는, 특히, 개질 영역 형성 스텝 (101-1) 에 있어서, 제 1 실시형태와 동일한, 수차 (특히, 종수차) 를 부여한 레이저 빔 (21) 을 조사하여, 웨이퍼 (1) 의 기판 (2) 의 내부에 개질 영역 (12) 을 형성해도 된다. 또, 본 발명에서는, 개질 영역 형성 스텝 (101-1) 에 있어서, 레이저 빔 (21) 의 집광점 (211-2) 을 막 (4) 의 표면 (9) 보다 기판 (2) 의 내부 또는 막 (4) 의 표면 (9) 의 레이저 빔 조사 유닛 (25) 측에 위치시키고, 집광점 (211-2) 을 막 (4) 의 표면 (9) 의 근방에 위치시켜도 된다. 또한, 집광점 (211-2) 을 막 (4) 의 표면 (9) 근방에 위치시키는 것은, 레이저 빔 (21) 의 조사에 의해 막 (4) 의 표면 (9) 에 어블레이션흔 (11) 을 형성하는 것이 가능할 정도로 막 (4) 의 표면 (9) 으로부터 떨어져 있는 것을 나타내고 있다.
제 2 실시형태에 관련된 칩의 제조 방법은, 레이저 빔 조사 스텝 (101) 에 있어서, 웨이퍼 (1) 의 분할 예정 라인 (6, 7) 을 따라 레이저 빔 (21) 을 조사하고, 적층된 막 (4) 에 대해서는 어블레이션 가공을 실시하여 어블레이션흔 (11) 을 형성하면서 웨이퍼 (1) 의 기판 (2) 의 내부에는 개질층 (12-2) 을 형성한다. 그 결과, 제 2 실시형태에 관련된 칩의 제조 방법은, 제 1 실시형태와 동일하게, 막 (4) 이 형성된 웨이퍼 (1) 를 확실하게 개개의 칩 (10) 으로 분할하면서 생산성의 향상이 가능해진다는 효과를 발휘한다.
또한, 본 발명은, 상기 실시형태 등에 한정되는 것은 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 여러 가지 변형하여 실시할 수 있다. 예를 들어, 본 발명에서는, 제 1 분할 예정 라인 (6) 에 레이저 빔 (21) 을 조사할 때의 가공 조건과, 제 2 분할 예정 라인 (7) 에 레이저 빔 (21) 을 조사할 때의 가공 조건을 동일하게 해도 되고, 상이하게 해도 된다. 또, 실시형태에서는, 웨이퍼 (1) 는, 이면 (3) 에 막 (4) 이 형성되어 있었지만, 본 발명에서는, 표면 (5) 에 막 (4) 이 형성되어도 된다.
1 : 웨이퍼
3 : 이면
4 : 막
5 : 표면
6 : 제 1 분할 예정 라인 (분할 예정 라인)
7 : 제 2 분할 예정 라인 (분할 예정 라인)
9 : 표면
10 : 칩
11 : 어블레이션흔
12 : 개질 영역
12-2 : 개질층 (개질 영역)
21 : 레이저 빔
101 : 레이저 빔 조사 스텝
101-1 : 개질 영역 형성 스텝
101-2 : 어블레이션흔 형성 스텝
102 : 분할 스텝
121 : 세공
122 : 비정질
211 : 집광 영역
211-2 : 집광점 (집광 영역)
3 : 이면
4 : 막
5 : 표면
6 : 제 1 분할 예정 라인 (분할 예정 라인)
7 : 제 2 분할 예정 라인 (분할 예정 라인)
9 : 표면
10 : 칩
11 : 어블레이션흔
12 : 개질 영역
12-2 : 개질층 (개질 영역)
21 : 레이저 빔
101 : 레이저 빔 조사 스텝
101-1 : 개질 영역 형성 스텝
101-2 : 어블레이션흔 형성 스텝
102 : 분할 스텝
121 : 세공
122 : 비정질
211 : 집광 영역
211-2 : 집광점 (집광 영역)
Claims (4)
- 표면 또는 이면에 막이 형성되어 있는 웨이퍼를 교차하는 복수의 분할 예정 라인을 따라 분할하여 칩을 제조하는 칩의 제조 방법으로서,
그 웨이퍼에 설정된 그 분할 예정 라인을 따라 레이저 빔을 조사하여, 그 표면 또는 그 이면에 형성된 그 막에 대해 어블레이션흔을 형성함과 함께, 그 웨이퍼의 내부에 개질 영역을 형성하는 레이저 빔 조사 스텝과,
그 레이저 빔 조사 스텝을 실시한 후, 그 웨이퍼에 대해 외력을 부여하여, 그 레이저 빔 조사 스텝에서 형성된 어블레이션흔을 따라 웨이퍼를 분할하는 분할 스텝을 구비한 칩의 제조 방법. - 제 1 항에 있어서,
그 레이저 빔 조사 스텝은,
그 웨이퍼에 대해 투과성을 가짐과 함께 그 막에 대해 흡수성을 갖는 파장의 레이저 빔의 집광 영역을, 그 웨이퍼의 내부로부터 그 막의 표면 혹은 그 표면보다 외측에 위치시키고, 그 웨이퍼에 설정된 분할 예정 라인을 따라 그 레이저 빔을 조사함으로써, 그 웨이퍼의 내부에 개질 영역을 형성함과 동시에, 그 막에 대해 어블레이션흔을 형성하는 칩의 제조 방법. - 제 1 항에 있어서,
그 레이저 빔 조사 스텝은,
그 웨이퍼에 대해 투과성을 갖는 파장의 레이저 빔의 집광 영역을 그 웨이퍼의 내부에 위치시켜 개질 영역을 형성하는 개질 영역 형성 스텝과,
그 개질 영역 형성 스텝을 실시한 후, 그 막에 대해 흡수성을 갖는 파장의 레이저 빔의 집광 영역을 그 막의 근방에 위치시켜 어블레이션흔을 형성하는 어블레이션흔 형성 스텝을 포함하는 칩의 제조 방법. - 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
그 레이저 빔 조사 스텝에 있어서,
그 웨이퍼의 내부에 형성되는 개질 영역은, 세공과 그 세공을 둘러싸는 비정질을 포함하는 칩의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2022-106350 | 2022-06-30 | ||
| JP2022106350A JP2024005902A (ja) | 2022-06-30 | 2022-06-30 | チップの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240002911A true KR20240002911A (ko) | 2024-01-08 |
Family
ID=89274320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020230068111A KR20240002911A (ko) | 2022-06-30 | 2023-05-26 | 칩의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2024005902A (ko) |
| KR (1) | KR20240002911A (ko) |
| CN (1) | CN117334569A (ko) |
| TW (1) | TW202403858A (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3408805B2 (ja) | 2000-09-13 | 2003-05-19 | 浜松ホトニクス株式会社 | 切断起点領域形成方法及び加工対象物切断方法 |
| JP2016164924A (ja) | 2015-03-06 | 2016-09-08 | 株式会社ディスコ | 単結晶基板の加工方法 |
-
2022
- 2022-06-30 JP JP2022106350A patent/JP2024005902A/ja active Pending
-
2023
- 2023-05-26 KR KR1020230068111A patent/KR20240002911A/ko unknown
- 2023-06-25 CN CN202310749828.6A patent/CN117334569A/zh active Pending
- 2023-06-27 TW TW112123947A patent/TW202403858A/zh unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3408805B2 (ja) | 2000-09-13 | 2003-05-19 | 浜松ホトニクス株式会社 | 切断起点領域形成方法及び加工対象物切断方法 |
| JP2016164924A (ja) | 2015-03-06 | 2016-09-08 | 株式会社ディスコ | 単結晶基板の加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202403858A (zh) | 2024-01-16 |
| CN117334569A (zh) | 2024-01-02 |
| JP2024005902A (ja) | 2024-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI344403B (en) | Method for laser and the object to be worked | |
| JP4781661B2 (ja) | レーザ加工方法 | |
| TWI631665B (zh) | 光裝置之加工方法 | |
| KR102065829B1 (ko) | 기판 프로세싱 방법 | |
| TWI527649B (zh) | The cutting method of the object to be processed | |
| JP4907984B2 (ja) | レーザ加工方法及び半導体チップ | |
| JP4776994B2 (ja) | 加工対象物切断方法 | |
| TWI542432B (zh) | The cutting method of the object to be processed | |
| TW201235144A (en) | Dividing method | |
| JP6345742B2 (ja) | 基板処理方法 | |
| JP2006140355A (ja) | レーザ加工方法及び半導体チップ | |
| KR20110138225A (ko) | 유리 기판 위에 칩 스케일 패키지를 레이저 싱귤레이션하는 방법 | |
| JP2006021315A (ja) | 積層体の切断方法、製造装置、製造方法及び積層体 | |
| TW200936314A (en) | Working object grinding method | |
| JP6255192B2 (ja) | 光デバイス及び光デバイスの加工方法 | |
| JP2005109432A (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| KR20160108183A (ko) | 디바이스 칩의 제조 방법 | |
| JP2020178123A (ja) | 基板を処理する方法 | |
| JP2005012203A (ja) | レーザ加工方法 | |
| KR20120068693A (ko) | 기판 분할 방법 | |
| JP5775266B2 (ja) | ウェハ状基板の分割方法 | |
| TWI591702B (zh) | A method of dividing a patterned substrate | |
| TW202211313A (zh) | 晶圓的加工方法 | |
| KR20240002911A (ko) | 칩의 제조 방법 | |
| JP2014096526A (ja) | ウエーハの加工方法 |