KR20230173646A - 플라스마 처리 방법 - Google Patents

플라스마 처리 방법 Download PDF

Info

Publication number
KR20230173646A
KR20230173646A KR1020237019483A KR20237019483A KR20230173646A KR 20230173646 A KR20230173646 A KR 20230173646A KR 1020237019483 A KR1020237019483 A KR 1020237019483A KR 20237019483 A KR20237019483 A KR 20237019483A KR 20230173646 A KR20230173646 A KR 20230173646A
Authority
KR
South Korea
Prior art keywords
ruthenium
etching
gas
plasma
pattern
Prior art date
Application number
KR1020237019483A
Other languages
English (en)
Inventor
마사야 이마이
미야코 마츠이
다카시 시오타
고이치 다카사키
겐이치 구와하라
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20230173646A publication Critical patent/KR20230173646A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Abstract

본 발명의 과제는, 단순한 프로세스로, 또한 패턴 표면의 불순물 오염을 억제하면서 측벽 보호막의 형성과 제거 공정을 실시하고, 보잉 형성 등을 억제하여 원하는 단면 형상으로 루테늄 패턴을 가공하는 것이 가능한 기술을 제공하는 것이다. 이러한 과제를 해결하기 위한 수단으로서, 플라스마에 의해 루테늄막을 에칭하는 플라스마 처리 방법에 있어서, 산소 가스와 할로겐 가스의 혼합 가스를 사용해서 생성된 플라스마에 의해 상기 루테늄막을 에칭하는 제1 공정과, 상기 제1 공정 후, 할로겐 가스를 사용해서 생성된 플라스마에 의해 생성된 라디칼에 의해, 에칭된 루테늄막의 측벽에 루테늄 화합물을 형성하는 제2 공정과, 상기 제2 공정 후, 산소 가스와 할로겐 가스의 혼합 가스를 사용해서 생성된 플라스마에 의해 루테늄막을 에칭하는 제3 공정과, 상기 제3 공정 후, 산소 가스와 할로겐 가스의 혼합 가스를 사용해서 생성된 플라스마에 의해 생성된 산소 라디칼 및 할로겐 라디칼에 의해, 에칭된 루테늄막의 측벽을 에칭하는 제4 공정을 갖는다. 에칭된 루테늄막의 깊이가 소정의 깊이가 될 때까지 상기 제2 공정 내지 상기 제4 공정을 반복하는, 플라스마 처리 방법의 기술이 제공된다.

Description

플라스마 처리 방법
본 개시는 플라스마 에칭 처리 방법에 관한 것이고, 특히 루테늄 패턴막의 패턴 형상을 정밀하게 제어하는 공정을 포함하는 플라스마 처리 방법에 관한 것이다.
반도체 디바이스 구조의 미세화와 3차원화에 따라, 배선 금속으로서 루테늄의 응용이 검토되고 있다. 루테늄 패턴막은, 산소 가스와 할로겐 가스를 포함하는 혼합 가스를 사용한 플라스마 에칭에 의해 제작할 수 있다. 이 때, 수직 방향으로의 에칭 공정에 있어서, 도 1의 (a)와 같은 사이드 에칭에 의한 보잉(bowing)이 발생하고, 도 1의 (b)과 같이 측벽이 수직인 이상적인 패턴을 형성할 수 없다는 문제가 있다. 여기에서, 도 1에 있어서, 도 1의 (a)는 패턴 에칭에 의해 형성되는 보잉의 설명도이고, 도 1의 (b)는 이상적인 수직 패턴의 설명도이다. 또한, 도 1의 (a) 및 도 1의 (b)에 있어서, (30)은 패턴 마스크, (31)은 루테늄 패턴막, (32)는 하지막(下地膜), (33)은 이온을 나타내고 있다.
특개2019-169627호 공보(특허문헌 1)에서는, 루테늄의 에칭 속도의 면내 편차를 억제하는 것을 목적으로 하고, 산소 함유 가스를 사용한 플라스마 처리와 염소 함유 가스를 사용한 플라스마 처리를 교대로 반복하는 에칭법에 대해서, 개시하고 있다.
또한, 특개2019-186322호 공보(특허문헌 2)에서는, 도 2에 나타내는 바와 같이, 루테늄 패턴막(31)에 대해서 텅스텐 등의 루테늄과는 상이한 금속, 혹은 산화물이나 질화물에 유래하는 전구체 가스를 조사함으로써 측벽 보호막(41)을 형성한다. 그리고, 산소와 염소의 혼합 가스로 플라스마 에칭을 실시함으로써, 사이드 에칭을 억제하면서 루테늄 패턴막(31)을 형성하는 기술을 개시하고 있다.
일본국 특개2019-169627호 공보 일본국 특개2019-186322호 공보
상술한 바와 같이, 사이드 에칭을 억제하기 위해서, 루테늄 패턴의 측벽을 보호하면서 에칭하는 기술이 중요해지고 있다.
특허문헌 1에서는, 산소 함유 가스를 사용한 플라스마 처리와 염소 함유 가스를 사용한 플라스마 처리를 교대로 반복함으로써, 루테늄 평탄막의 에칭 속도의 면내 편차를 억제하는 에칭법에 대해서, 개시되어 있다. 이 방법에서는, 산소 함유 가스를 사용한 플라스마를 루테늄 표면과 반응시켜서 비휘발성의 이산화루테늄(RuO2)을 형성시킴에 의해, 웨이퍼 면내에 균일한 산화막을 형성하고, 다음으로, 염소 함유 가스를 이산화루테늄 표면과 반응시켜서 휘발성의 루테늄산 염화물을 생성해서 에칭을 행하고 있다. 따라서, 이 수법을 사용해서 루테늄의 패턴을 가공하는 경우에는, 측벽에 있어서도, 산화된 이산화루테늄에 염소 함유 가스를 사용한 플라스마가 반응함에 의해 에칭이 진행되기 때문에, 루테늄 패턴막의 사이드 에칭은 억제할 수 없고, 패턴 형성 공정에는 적용할 수 없다.
특허문헌 2에서는, 특허문헌 1에 기재된 방법과 전구체 가스에 의한 보호막 형성 공정을 병용함으로써, 패턴 에칭을 실현하는 방법에 대해서, 개시하고 있다. 특허문헌 2에 기재된 방법에서는, 전구체 가스에 의한 보호막 형성, 및, 측벽 보호막의 제거 공정을 도입하기 위해서, 루테늄의 에칭에 사용하는 산소나 할로겐 가스 이외의 가스를 루테늄 패턴막에 조사할 필요가 있다. 또한, 측벽 보호막 형성 후에 실시하는 산소 함유 가스에 의한 플라스마 처리 공정에서는, 루테늄 표면에 포화 흡착한 염소와 플라스마로부터 조사된 산소를 루테늄과 반응시켜서 루테늄을 에칭한다. 그리고, 염소 함유 가스에 의한 플라스마 처리 공정에서는, 루테늄 표면에 포화 흡착한 산소와 플라스마로부터 조사한 염소를 루테늄과 반응시켜서 루테늄을 에칭한다. 이 때문에, 측벽을 보호하는 보호막으로서, 루테늄 이외의 원소를 포함하는 물질을 패턴 측벽에 형성할 필요가 있었다.
그러나, 상기 보호막 제거 공정에서 제거할 수 없었던 측벽 보호막은, 루테늄 패턴의 표면을 오염시키는 요인이 된다. 루테늄은 미세화된 반도체 디바이스의 배선 금속으로서 응용되고, 그 도전성이 중요하다는 것을 고려하면, 루테늄 패턴 표면의 불순물 오염은 피할 필요가 있다.
본 개시에서는, 종래법보다 단순한 프로세스로, 또한 패턴 표면의 불순물 오염을 억제하면서 측벽 보호막의 형성과 제거 공정을 실시하고, 보잉 형성 등을 억제하여 원하는 단면 형상으로 루테늄 패턴을 가공하는 것이 가능한 기술을 제공하는 것에 있다. 그 밖의 과제와 신규한 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백해질 것이다.
본 개시 중 대표적인 것의 개요를 간단히 설명하면 하기와 같다.
본 발명에 따른 일 태양에 따르면,
플라스마에 의해 루테늄막을 에칭하는 플라스마 처리 방법에 있어서,
산소 가스와 할로겐 가스의 혼합 가스를 사용해서 생성된 플라스마에 의해 상기 루테늄막을 에칭하는 제1 공정과,
상기 제1 공정 후, 할로겐 가스를 사용해서 생성된 플라스마에 의해 생성된 라디칼에 의해, 에칭된 루테늄막의 측벽에 루테늄 화합물을 형성하는 제2 공정과,
상기 제2 공정 후, 산소 가스와 할로겐 가스의 혼합 가스를 사용해서 생성된 플라스마에 의해 루테늄막을 에칭하는 제3 공정과,
상기 제3 공정 후, 산소 가스와 할로겐 가스의 혼합 가스를 사용해서 생성된 플라스마에 의해 생성된 산소 라디칼 및 할로겐 라디칼에 의해, 에칭된 루테늄막의 측벽을 에칭하는 제4 공정을 갖고,
에칭된 루테늄막의 깊이가 소정의 깊이가 될 때까지 상기 제2 공정 내지 상기 제4 공정을 반복하는, 플라스마 처리 방법의 기술이 제공된다.
본 개시의 플라스마 처리 방법에 따르면, 단순한 프로세스로, 또한 패턴 표면의 불순물 오염을 억제하면서 측벽 보호막의 형성과 제거 공정을 실시하고, 보잉 형성 등을 억제하여 원하는 단면 형상으로 루테늄 패턴을 가공하는 것이 가능하다. 구체적으로는, 할로겐 가스를 사용해서 비휘발성 루테늄 화합물 유래의 측벽 보호막의 형성(제2 공정), 수직 가공(제3 공정)과 패턴 형상의 제어(제4 공정)를 사이클 스텝으로 실시한다. 그 결과, 패턴 치수를 정밀하게 제어한 수직 루테늄 패턴을, 표면의 불순물 오염을 억제하면서, 고스루풋으로 생산할 수 있다.
도 1은 패턴 에칭으로 형성되는 보잉과 이상적인 수직 패턴의 설명도이고, 도 1의 (a)는 패턴 에칭에 의해 형성되는 보잉의 설명도, 도 1의 (b)는 이상적인 수직 패턴의 설명도.
도 2는 종래 방법으로 형성되는 보호막의 과제의 설명도.
도 3은 본 실시예의 루테늄 패턴의 에칭 방법의 프로세스 플로우 도면.
도 4는 본 실시예의 루테늄 에칭하는 방법의 프로세스 플로우의 일례를 설명하는 패턴 단면도.
도 5는 본 실시예의 플라스마 처리 장치의 내부 구조의 일례의 설명도.
도 6은 본 실시예의 플라스마 처리 장치의 내부 구조의 다른 일례의 설명도이고, 도 6의 (a)는 ECR면이 이온 쉴딩 플레이트(ion shielding plate)에 대해서 하측에 위치하는 경우를 나타내는 설명도, 도 6의 (b)는 ECR면이 이온 쉴딩 플레이트에 대해서 상측에 위치하는 경우를 나타내는 설명도.
도 7은 산소와 염소의 혼합 가스를 사용한 플라스마로 에칭한 경우의 루테늄막의 에칭 속도의 가스 혼합비 의존성의 설명도.
도 8은 산소 90%과 염소 10%를 포함하는 혼합 가스를 사용한 플라스마에 포함되는 라디칼을 루테늄막에 조사한 경우의 에칭 속도의 온도 의존성의 설명도.
도 9는 본 실시예의 루테늄 패턴을 에칭하는 다른 일례의 프로세스 플로우 도면.
도 10은 루테늄 에칭으로 생성될 것으로 예상되는 루테늄 화합물의 일례와, 그 융점과 비점을 명기한 표를 나타내는 도면.
이하, 본 발명의 실시의 형태를, 도면을 사용해서 상세하게 설명한다. 또, 모든 도면에 있어서, 동일한 기능을 가지는 것은 동일한 부호를 붙이고, 그 반복되는 설명은 생략하는 경우가 있다. 또, 도면은 설명을 보다 명확하게 하기 위해서, 실제의 태양에 비해, 모식적으로 나타나는 경우가 있지만, 어디 까지나 일례이고, 본 개시의 해석을 한정하는 것은 아니다.
실시예
도 3은, 본 실시예의 루테늄 패턴의 에칭 방법의 프로세스 플로우 도면이다. 도 4는, 본 실시예의 루테늄 에칭하는 방법의 프로세스 플로우의 일례를 설명하는 패턴 단면도이다. 도 3은 일 실시형태에 따른 처리 방법을 나타내는 플로우 차트이고, 각 공정에 있어서의 패턴의 구조를 도 4에 나타낸다.
이하의 예에서는, 할로겐 가스로서 염소를 사용한 경우의 에칭법에 대해서 기재한다. 루테늄(31)은 실리콘 등의 하지막(32) 상에 제막(製膜)되어 있고, 패턴 홈 형성부 이외의 영역은 마스크(30)로 덮여있다. 마스크(30)의 재료로서는, 예를 들면, 루테늄(31)에 대한 에칭 선택비가 낮은 산화 실리콘이나 질화 실리콘, 질화 티타늄 등을 적용할 수 있다.
도 5는, 본 실시예의 플라스마 처리 장치의 내부 구조의 일례의 설명도이다. 본 실시예의 에칭은, 예를 들면, 플라스마 처리 장치로서의 마이크로파 전자 사이클로트론 공명(M-ECR: Microwave-Electron Cyclotron Resonance Plasma Etcher) 장치에 의해 실시할 수 있다. 도 5에는, M-ECR 장치(이후, 장치 I이라고 함)의 구성도가 나타나 있다. 장치 I의 케이싱(105)의 내부에는, 플라스마를 생성하기 위한 전자(電磁) 코일(101), 마이크로파원(microwave源)(103)과 원형 도파관(導波管)(102)이 설치되어 있다. 에칭 가스(etchant gas)로부터 생성된 플라스마(104)에는 라디칼(111) 및 이온(112)이 포함되어, 시료대인 온도 조절 스테이지(114)에 재치(載置)된 시료(100)로서의 반도체 웨이퍼(기판이라고도 함)의 주면(표면) 상에 형성된 루테늄막(113)에 조사된다. 스테이지(114)에는 바이어스 전원(115)이 접속되어 있어, 인가 바이어스를 제어함으로써 에칭에 사용하는 이온(112)의 입사 에너지를 조정할 수 있다.
도 6은, 본 실시예의 플라스마 처리 장치의 내부 구조의 다른 일례의 설명도이고, 도 6의 (a)는 ECR면이 이온 쉴딩 플레이트에 대해서 하측에 위치하는 경우를 나타내는 도면이고, 도 6의 (b)는, ECR면이 이온 쉴딩 플레이트에 대해서 상측에 위치하는 경우를 나타내는 도면이다. 도 6에는 다른 플라스마 처리 장치(이후, 장치 II라고 함)의 구성도를 나타낸다. 장치 II에서는, 일례로서, 도 5의 M-ECR 장치 I에 더해, 케이싱(105)의 내부에 이온 쉴딩 플레이트(106)가 설치되어 있다. 이온 쉴딩 플레이트(106)는, 플라스마(ECR면)(104) 중의 라디칼(111)을 통과시키고, 이온(112)을 통과시키지 않는다는 특성을 가진다. 따라서, ECR면(104)이 이온 쉴딩 플레이트(106)에 대해서 하측에 위치하는 경우(도 6의 (a)), 장치 I과 마찬가지로, 기판(100)의 주면(표면) 상에 형성된 루테늄막(113)에는 라디칼(111)과 이온(112)을 포함하는 플라스마 가스가 조사된다. 한편, ECR면(104)이 이온 쉴딩 플레이트(106)에 대해서 상측에 위치하는 경우(도 6의 (b)), 이온 쉴딩 플레이트(106)를 통과한 라디칼(111)을 많이 포함하는 플라스마가 기판(100)의 주면(표면) 상에 형성된 루테늄막(113)에 조사된다. 즉, 플라스마(104)의 생성 영역의 높이를 제어함으로써, 플라스마(104) 중에 포함되는 라디칼(111)과 이온(112)을 이방성으로 조사하는 모드(제1에칭 모드: 플라스마 조사)와, 라디칼(111)을 등방(等方)적으로 조사하는 모드(제2 에칭 모드: 라디칼 조사)를, 동일한 챔버 내에서 용이하게 전환할 수 있다.
본 실시예의 공정에는, 이방성 에칭에 의한 패턴 형성 공정(S1, S3), 패턴 표면에 대해서 보호막을 등방적으로 형성하는 공정(S2)과, 패턴 치수를 제어하는 공정(S4)이 포함되어 있기 때문에, 장치 II를 사용하면, 이들 공정을 동일한 챔버 내에서 실행할 수 있다.
도 7은, 산소와 염소의 혼합 가스를 사용한 플라스마로 에칭한 경우의 루테늄막의 에칭 속도의 가스 혼합비 의존성의 설명도이다. 세로축은 에칭 속도(nm/min)이고, 가로축은 산소와 염소의 혼합 가스의 가스 혼합비(O2/(Cl2+O2))%이다. 또한, 도 7에 있어서, 검은 원은 플라스마 조사(제1 에칭 모드)를 나타내고, 검은 사각형은 라디칼 조사(제2 에칭 모드)를 나타내고 있다.
상술한 장치 II를 사용해서, 각 에칭 모드(제1 에칭 모드, 제2 에칭 모드)에서 루테늄막(31)을 에칭한 경우, 산소 및 염소의 유량비와 에칭 속도의 관계는 도 7과 같이 되는 것을 발견했다. 어느 에칭 모드에 있어서도, 염소를 미량(10-20%) 첨가함으로써 루테늄막(31)의 에칭 속도가 최대가 되는 것을 확인할 수 있다. 일반적으로 건식 에칭은, 화학 반응에 의해 피(被)에칭재가 저비점의 휘발성 화합물로 변화함으로써 진행된다.
도 10에 나타내는 표 1(TAB1)에, 산소와 염소를 포함하는 플라스마 가스와 루테늄의 화학 반응으로 생성되는 루테늄 화합물의 일례와, 그 융점(℃) 및 비점(℃)을 나타낸다.
이산화루테늄(RuO2)은 1300℃ 이상의 융점을 갖는 비휘발성이고, 에칭 반응의 중간체로서 형성될 것으로 예상된다. 또한 산화가 진행되어 형성되는 RuO4는, 저비점에서 휘발성을 갖는다. 즉, 미량으로 첨가한 염소에 의해 루테늄의 산화 반응 속도가 상승하고, RuO4 및 루테늄산 염화물(RuClxOy)라고 하는 휘발성 루테늄 화합물이 형성된 결과, 에칭이 진행될 것으로 예상된다. 또한 Graves 등의 연구 그룹의 논문(J. Vac. Sci. Technol. A, 2006년, 24권, 1-8페이지.)에 따르면, 10-20%의 염소를 포함하는 혼합 가스로부터 생성되는 플라스마 가스에는, ClO 라디칼이나 Cl2 +, ClO2 + 이온이 많이 포함되기 때문에, 이들 화학종이 루테늄의 산화 반응을 촉진한다고 생각된다.
한편, 도 7로부터, 염소의 유량비가 20%보다 증가하면 루테늄의 에칭 속도가 감소하고, 염소 가스의 유량비가 100%인 경우에는 거의 에칭이 진행되지 않는 것을 확인할 수 있다. 루테늄 표면에 염소 플라스마를 조사한 경우, 500℃ 이상의 융점을 갖는 비휘발성의 염화 루테늄(RuCl3)이 생성될 것으로 예상된다. 즉, 염소를 많이 포함하는 플라스마 가스를 루테늄 표면에 조사한 경우, 루테늄 표면에 비휘발성 퇴적막이 형성되어, 루테늄의 에칭 반응이 저해된다고 생각된다. 본 실시예에서는, 이 비휘발성 루테늄막을 패턴 에칭의 측벽 보호막으로서 이용한다.
우선, 장치 II를 사용한 루테늄의 패턴 에칭 방법의 일례를 기재한다(도 3, 및 도 4를 참조). 도 4에 있어서, S0, S1, S2, S3, S4, S11, S5, S6은, 도 3의 각 공정(S0, S1, S2, S3, S4, S11, S5, S6)에 있어서의 단면도에 대응하고 있다.
최초의 공정(S0)에서는, 패턴 마스크(30)가 형성된다. 즉, 루테늄(31)은 실리콘 등의 하지막(32) 상에 제막되어 있고, 패턴 홈 형성부 이외의 영역은 마스크(30)로 덮여있다.
제1 공정(S1: 초기 패턴 제작)으로 패턴을 형성하는 프로세서에서는, 루테늄 패턴(31)을 수직 방향으로 에칭하기 위해서, 시료대(114)에 공급되는 고주파 전력(115)의 전력값으로서 고바이어스를 인가한 후에 플라스마 가스를 시료(100)의 기판에 조사하는 것이 바람직하다. 또한, 도 5에 의해, 라디칼과 이온을 모두 포함하는 플라스마를 조사하는 모드에서는, 혼합 가스 중의 산소와 염소(할로겐)의 유량비가 80%, 20%인 경우에 에칭 속도가 최대가 되기 때문에, 이 유량비 근방의 혼합 가스를 사용하면 루테늄막(31)의 수직 에칭이 가능해진다. 여기에서, 제1 공정(S1)에 의한 에칭은, 보잉이 형성되기 전에 정지할 필요가 있다. 제1 공정(S1)에 있어서의 에칭 시간이나 인가 바이어스, 시료(100)의 기판 온도는, 계통적인 실험에 의해 미리 도출한 최적값을 사용하는 것이 바람직하다. 즉, 제1 공정(S1)은, 산소 가스와 할로겐 가스의 혼합 가스를 사용해서 생성된 플라스마에 의해 루테늄막(31)을 에칭하는 공정이다. 여기에서, 할로겐 가스는, 염소 가스, 브롬화수소 가스 또는 염소 가스와 브롬화수소 가스의 혼합 가스이다.
제2 공정(S2: 보호막 형성)에서는, 루테늄 패턴(31)의 측벽 및 저부에 염소를 주성분으로 하는 가스로부터 생성된 플라스마 가스에 포함되는 라디칼을 등방적으로 조사하는 모드를 적용하여, 루테늄 패턴(31)의 표면을 비휘발성의 염화 루테늄(RuCl3)(51)을 포함하는 막(보호막)으로 보호한다. 여기에서, 루테늄 화합물인 염화루테늄(51)의 보호막은, 측벽이 에칭되지 않을 정도로 두껍게 형성할 필요가 있다. 염화루테늄(51)의 막 두께를 제어하기 위해서, 염소 유량이나 압력, 기판 온도를 조정해도 된다. 즉, 제2 공정(S2)은, 제1 공정(S1) 후, 할로겐 가스를 사용해서 생성된 플라스마에 의해 생성된 라디칼에 의해, 에칭된 루테늄막(31)의 측벽에 루테늄 화합물(51)을 형성하는 공정이다.
제3 공정(S3: 수직 에칭)에서는 루테늄 패턴(31)에 대해서 라디칼과 이온을 모두 포함하는 플라스마를 이방적으로 조사하는 모드를 적용하여, 수직 방향으로 에칭한다. 이 때, 시료대(114)로부터 시료(100)의 기판에 인가하는 고주파 전력(115)의 바이어스는, 루테늄 패턴(31)의 저부에 퇴적하는 염화루테늄(51)을 통과할 수 있을 정도로 크게 설정하고, 산소, 염소의 유량비가 80%, 20% 근방의 혼합 가스를 사용한다. 즉, 시료대(114)로부터 시료(100)의 기판에 인가하는 고주파 전력(115)의 전력값은, 에칭된 루테늄(31)의 저면에 형성된 루테늄 화합물(51)을 에칭하는데 필요한 전력값으로 설정되어 있다. 그 결과, 루테늄 패턴(31)의 저부에 퇴적한 염화루테늄(51)의 보호막을 효율적으로 제거할 수 있기 때문에, 저부의 루테늄이 표면에 노출된다. 즉, 제3 공정(S3)은, 제2 공정(S2) 후, 산소 가스와 할로겐 가스의 혼합 가스를 사용해서 생성된 플라스마에 의해 루테늄막(31)을 에칭하는 공정이다.
여기에서, 제3 공정(S3)에 있어서의, 루테늄막(31)이 성막(成膜)된 시료(100)가 재치되는 시료대(114)에 공급되는 고주파 전력(115)은, 에칭된 루테늄(31)의 저면에 형성된 루테늄 화합물(51)을 에칭하는데 필요한 전력값의 고주파 전력(115)이다. 제3 공정(S3)은, 제2 공정에서 측벽에 형성된 보호막이 제거되지 않는 시간, 및, 고주파 전력(115)의 범위 내에서 실시된다.
제4 공정(S4: 패턴 치수 제어)에서는, 산소와 염소를 포함하는 혼합 가스로부터 생성된 플라스마 가스에 포함되는 라디칼을 등방적으로 조사하는 모드를 적용하여, 염화루테늄(51)으로 보호되지 않는 패턴 측벽의 루테늄(52)(도 4의 S3 참조)이 수직이 되도록 에칭함으로써, 패턴 치수를 조정한다. 도 7에 의하면, 라디칼에 의한 에칭시는, 혼합 가스 중의 산소와 염소의 유량비가 90%, 10%인 경우에 에칭 속도가 최대가 되기 때문에, 이 조건 근방에서 에칭하는 것이 바람직하다. 또한, 이 유량비에 있어서의 에칭 속도의 온도 의존성을 도 8에 나타낸다. 도 8에는, 산소 90%와 염소 10%를 포함하는 혼합 가스를 사용한 플라스마에 포함되는 라디칼을 루테늄막에 조사한 경우의 에칭 속도의 온도 의존성이 나타나 있다. 세로축은 에칭 속도(nm/min)이고, 가로축은 기판 온도(℃)이다. 도 8로부터 알 수 있듯이, 라디칼에 의한 루테늄 에칭에서는, 시료(100)의 기판 온도가 높을수록 에칭 속도가 상승한다. 따라서, 스테이지(114)의 면내의 온도 분포를 제어함에 의해, 시료(100)인 웨이퍼 면내의 패턴의 치수의 편차를 없애서 균일한 치수의 패턴을 가공할 수 있다. 즉, 제4 공정(S4)은, 제3 공정(S3) 후, 산소 가스와 할로겐 가스의 혼합 가스를 사용해서 생성된 플라스마에 의해 생성된 산소 라디칼 및 할로겐 라디칼에 의해, 에칭된 루테늄막(31)의 측벽을 에칭하는 공정이다. 제4 공정(S4)에 의해, 에칭 형상의 치수가 원하는 치수가 되도록 에칭 조건이 조정된다. 또한, 제4 공정(S4)에 있어서는, 루테늄막(31)이 성막된 시료(100)의 면내에 있어서의 에칭 속도 및, 시료(100)의 면내에 있어서의 에칭 형상의 치수가, 균일하게 되도록, 시료(100)의 면내에 있어서의 온도 분포가 조정된다.
제4 공정(S4) 후에 형성되는 루테늄 패턴(31)의 일부에는, 염화루테늄(51)으로 보호되지 않는 영역이 존재한다. 그래서, 다시 제2 공정(S2)을 실시함에 의해, 루테늄 패턴(31)의 표면을 모두 염화루테늄(51)으로 보호한다. 이와 같이 제2(S2) 공정, 제3 공정(S3) 및 제4(S4) 공정을 반복해서 소정의 깊이에 도달했는지 판단한다(S11: 소정의 깊이까지 처리를 실시했는지를 판단한다). 소정의 깊이에 도달하지 않은 경우(No), 제2 공정(S2)으로 이행한다. 소정의 깊이에 도달한 경우(Yes), 에칭을 종료하고, 제5 공정(S5: 보호막의 환원 제거)으로 이행한다.
여기에서, 패턴 측벽을 덮는 염화루테늄(51)은, 루테늄 패턴(31)의 도전성을 저하시킬 가능성이 있다. 그래서 제5 공정(S5)에서는, 루테늄 패턴(31) 표면의 염화루테늄(51)을 금속 루테늄으로 환원하는 것을 목적으로 하여, 환원성 라디칼을 조사한다. 예를 들면, 수소 가스를 포함하는 가스로부터 생성된 플라스마에 포함되는 수소 라디칼(H*)을 염화루테늄에 조사하면,
RuCl3+3H*→Ru+3HCl
의 반응이 일어나기 때문에, 패턴 표면의 염화루테늄(51)을 금속 루테늄으로 환원할 수 있다. 즉, 제5 공정(S5)은, 제4 공정(S4) 후, 루테늄 화합물(51)을 금속 루테늄으로 환원 처리하는 공정이다. 제5 공정(S5)이 완료되면, 루테늄의 패턴 에칭이 종료(S6)가 된다.
본 실시예의 우위한 특징은, 보호막(51)을 형성하는 제2 공정(S2)에 있다. 도 2에 나타내는 종래 기술에서는, 루테늄이 아닌 원소(텅스텐, 실리콘, 티타늄 등)에 유래하는 보호막(41)을 형성한다. 그러나, 도 2에 나타내는 종래 기술에서는, 측벽 보호막을 형성하기 위한 전구체 가스 조사, 및 보호막의 제거 공정을 통합하기 위해, 프로세스는 복잡화된다. 또한, 보호막(41)의 잔사(殘渣)는 패턴 표면을 오염시킬 가능성이 있다.
본 실시예에서는, 루테늄 패턴(31)의 표면을 비휘발성의 루테늄 화합물(51)로 변질함으로써 측벽을 보호할 수 있다. 또한, 보호막(51)에 수소 플라스마 등의 환원성 가스를 조사함으로써, 용이하게 금속 루테늄으로 환원할 수 있다. 본 실시예의 공정을 적용함으로써, 종래 기술보다 단순한 에칭 프로세스로, 또한 루테늄 표면의 불순물 오염을 방지하면서, 단면 형상, 및, 치수를 정밀하게 제어한 루테늄 패턴을 제작할 수 있다.
계속해서, 장치 I을 적용한 경우의 에칭법의 일례를 기재한다(도 3, 및 도 4를 참조).
초기 패턴을 형성하는 제1 공정(S1)에서는, 수직 방향으로 에칭하기 위해 루테늄 패턴(31)에 대해서 고주파 전력(115)의 전력값으로서 고바이어스를 인가한다.
측벽을 보호하는 제2 공정(S2)에서는, 루테늄 패턴(31)의 저부뿐만 아니라 측벽에도 염화루테늄(51)을 형성하기 위해서, 시료(100)의 기판에 대한 고주파 전력(115)의 전력값인 인가 전압을 0 혹은 저바이어스로 설정한다.
패턴을 수직으로 에칭하는 제3 공정(S3)에서는, 루테늄 패턴(31) 하부의 염화루테늄(51)을 통과할 수 있도록, 기판에 대해서 고바이어스를 인가한다.
패턴 치수를 조정하는 제4 공정(S4)에서는, 염화루테늄으로 보호되지 않는 패턴 측벽의 루테늄(52)을 에칭할 필요가 있기 때문에, 기판에 대한 인가 전압을 0 혹은 저바이어스로 설정한다.
염화루테늄(51)을 금속 루테늄으로 환원하는 제5 공정(S5)은, 환원성 라디칼을, 측벽을 포함하는 전면에 대해서 등방적으로 조사하기 위해, 고주파 전력(115)의 전력 값인 인가 전압을 0 혹은 저바이어스로 설정한다.
또한, 상기 에칭법의 예에 있어서, 루테늄 패턴(31)의 패턴 치수를 측정하기 위해서 광학식의 패턴 형상 측정 장치를 설치하여, 패턴의 치수, 막 두께, 및, 그 밖의 패턴 형상이 적정값인지 아닌지를 적의 판단하는 공정(S31: 도 9를 참조)을 도입해도 된다. 도 9는, 본 실시예의 루테늄 패턴을 에칭하는 다른 일례의 프로세스 플로우 도면이다. 도 9에는, 이 측정법(S31)을 적용한 프로세스 플로우의 일례가 나타난다. 도 9에 있어서, 도 7과 동일하게 공정은 동일한 부호를 붙이고 있으므로, 중복되는 설명은 생략한다.
도 7과 마찬가지로, 최초의 공정(S0), 제1 공정(S1), 제2 공정(S2), 제3 공정(S3)을 적용한 후, 인라인 분광 장치를 사용해서 루테늄 패턴(31)의 패턴 치수를 측정한다(S31). 패턴 치수가 적정값에 이르지 않은 경우(No), 산소와 염소를 포함하는 혼합 가스를 사용한 에칭에 의해 패턴 치수를 제어한다(S4). 인라인 분광 측정(S31)과 패턴 치수의 제어 공정(S4)을 반복하여, 패턴 치수가 적정 범위에 이르렀을 경우(Yes), 다음 공정(S11)으로 진행한다. 이 후는, 도 7에서 설명한 것과 마찬가지로, 제5 공정(S5), 종료 공정(S6)이 실시된다.
이상의 프로세스 플로우를 적용함으로써, 패턴 치수를 각 사이클 에칭 공정에서 적의 수정할 수 있기 때문에, 표면 평탄성이 높은 패턴 측벽을 제공할 수 있다.
본 실시예에서는, 할로겐 가스로서, 염소 가스를 사용한 경우에 대해서 설명했지만, 본 발명에 있어서의 할로겐 가스로서, 브롬화수소 가스(HBr), 삼불화질소 가스(NF3), 육불화황 가스(SF6), 및, 사불화메탄(CF4), 삼불화메탄(CHF3) 등의 플로로카본 가스, 하이드로플로로카본 가스를 사용할 수도 있다.
또한, 본 실시예에서는 주로, 패턴 형상으로서 시료(100)의 기판에 대해서 수직인 형상을 가공하는 경우에 대해서 기재했지만, 역 테이퍼(taper) 형상의 패턴을 형성하는 것도 가능하다. 이 경우, 제2 공정(S2)에 있어서, 패턴 상부에 보호막을 형성하고, 패턴을 에칭하는 제3 공정(S3)을 실시한 후, 패턴 치수를 조정하는 제4 공정(S4)에 있어서, 패턴의 가로 방향으로의 에칭을 실시함에 의해, 패턴의 상부를 에칭하지 않고, 패턴 하부를 가로 방향으로 에칭한다.
또, 본 실시예는 일례로서, 루테늄 패턴을 에칭하는 경우에 대해서 설명했지만, 몰리브덴 등의 메탈 재료에 대해서도, 마찬가지의 수법을 사용해서, 패턴의 측벽 보호를 실시하여 패턴을 가공하는 것이 가능하다.
이상, 본 개시자에 의해 이루어진 개시는 실시예에 기초해서 구체적으로 설명했지만, 본 개시는 상기 실시예에 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다는 것은 말할 필요도 없다. 예를 들면, 상기 실시예는 본 발명을 알기 쉽게 설명하기 위해 상세하게 설명한 것이고, 반드시 설명한 모든 구성을 구비하는 것에 한정되는 것이 아니다. 또한, 각 실시예의 구성의 일부에 대해서, 다른 구성의 추가·삭제·치환을 하는 것이 가능하다.
30…패턴 마스크,
31…루테늄 패턴막,
32…하지막,
33…이온,
41…전구체 가스로 형성한 보호막,
51…비휘발성 루테늄 화합물로 형성한 보호막,
52…비휘발성 루테늄 화합물로 보호되지 않는 패턴 측벽의 루테늄,
101…전자 코일,
102…원형 도파관,
103…마이크로파원,
104…ECR면,
105…내통,
106…이온 쉴딩 플레이트,
111…라디칼,
112…이온,
113…기판,
114…온도 조절 스테이지,
115…바이어스 전원.

Claims (6)

  1. 플라스마에 의해 루테늄막을 에칭하는 플라스마 처리 방법에 있어서,
    산소 가스와 할로겐 가스의 혼합 가스를 사용해서 생성된 플라스마에 의해 상기 루테늄막을 에칭하는 제1 공정과,
    상기 제1 공정 후, 할로겐 가스를 사용해서 생성된 플라스마에 의해 생성된 라디칼에 의해, 에칭된 루테늄막의 측벽에 루테늄 화합물을 형성하는 제2 공정과,
    상기 제2 공정 후, 산소 가스와 할로겐 가스의 혼합 가스를 사용해서 생성된 플라스마에 의해 루테늄막을 에칭하는 제3 공정과,
    상기 제3 공정 후, 산소 가스와 할로겐 가스의 혼합 가스를 사용해서 생성된 플라스마에 의해 생성된 산소 라디칼 및 할로겐 라디칼에 의해, 에칭된 루테늄막의 측벽을 에칭하는 제4 공정을 갖고,
    에칭된 루테늄막의 깊이가 소정의 깊이가 될 때까지 상기 제2 공정 내지 상기 제4 공정을 반복하는 것을 특징으로 하는 플라스마 처리 방법.
  2. 제1항에 있어서,
    상기 제4 공정 후, 상기 루테늄 화합물을 금속 루테늄으로 환원 처리하는 제5 공정을 더 갖는 것을 특징으로 하는 플라스마 처리 방법.
  3. 제1항에 있어서,
    상기 할로겐 가스는, 염소 가스, 브롬화수소 가스 또는 염소 가스와 브롬화수소 가스의 혼합 가스인 것을 특징으로 하는 플라스마 처리 방법.
  4. 제1항에 있어서,
    상기 제3 공정에 있어서의, 상기 루테늄막이 성막(成膜)된 시료가 재치(載置)되는 시료대에 공급되는 고주파 전력은, 에칭된 루테늄의 저면에 형성된 루테늄 화합물을 에칭하는데 필요한 전력값의 고주파 전력인 것을 특징으로 하는 플라스마 처리 방법.
  5. 제1항에 있어서,
    상기 제4 공정에 의해, 에칭 형상의 치수가 원하는 치수가 되도록 에칭 조건이 조정되는 것을 특징으로 하는 플라스마 처리 방법.
  6. 제1항에 있어서,
    상기 제4 공정에 의해, 상기 루테늄막이 성막된 시료의 면내에 있어서의 에칭 속도 및 상기 시료의 면내에 있어서의 에칭 형상의 치수가 균일하게 되도록 상기 시료의 면내에 있어서의 온도 분포가 조정되는 것을 특징으로 하는 플라스마 처리 방법.
KR1020237019483A 2022-06-15 2022-06-15 플라스마 처리 방법 KR20230173646A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/023881 WO2023242977A1 (ja) 2022-06-15 2022-06-15 プラズマ処理方法

Publications (1)

Publication Number Publication Date
KR20230173646A true KR20230173646A (ko) 2023-12-27

Family

ID=89192459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237019483A KR20230173646A (ko) 2022-06-15 2022-06-15 플라스마 처리 방법

Country Status (4)

Country Link
KR (1) KR20230173646A (ko)
CN (1) CN117597766A (ko)
TW (1) TW202401564A (ko)
WO (1) WO2023242977A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169627A (ja) 2018-03-23 2019-10-03 東京エレクトロン株式会社 エッチング方法
JP2019186322A (ja) 2018-04-05 2019-10-24 東京エレクトロン株式会社 被加工物の処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259927A (ja) * 2003-02-26 2004-09-16 Hitachi High-Technologies Corp ドライエッチング方法
JP2005314713A (ja) * 2004-04-27 2005-11-10 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude ルテニウム膜またはルテニウム酸化物膜の製造方法
CN116034456A (zh) * 2020-09-03 2023-04-28 应用材料公司 选择性各向异性金属蚀刻

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169627A (ja) 2018-03-23 2019-10-03 東京エレクトロン株式会社 エッチング方法
JP2019186322A (ja) 2018-04-05 2019-10-24 東京エレクトロン株式会社 被加工物の処理方法

Also Published As

Publication number Publication date
CN117597766A (zh) 2024-02-23
TW202401564A (zh) 2024-01-01
WO2023242977A1 (ja) 2023-12-21

Similar Documents

Publication Publication Date Title
US9287124B2 (en) Method of etching a boron doped carbon hardmask
JP4791956B2 (ja) プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法
US11664236B2 (en) Method of etching film and plasma processing apparatus
EP3038142A1 (en) Selective nitride etch
KR102245901B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR20020027520A (ko) 에칭 공정용 측벽 폴리머 형성 가스 첨가제
JP2016157940A (ja) 窒化シリコンのエッチング時における超高選択比を達成するための方法
JP2016051900A (ja) 高アスペクト比構造におけるコンタクト洗浄
US11183393B2 (en) Atomic layer etching using acid halide
IL180025A (en) Method of engraving in plasma on two-layer material
KR101147964B1 (ko) 플라즈마 에칭 처리 방법 및 플라즈마 에칭 처리 장치
KR102280572B1 (ko) 플라즈마 처리 방법
KR20170058282A (ko) 고 쓰루풋을 갖는 초고 선택성 폴리실리콘 에칭
US6784110B2 (en) Method of etching shaped features on a substrate
US7667281B2 (en) Method for hard mask CD trim
KR20230173646A (ko) 플라스마 처리 방법
JP2007505366A (ja) リソグラフィマスク上にエッチングされている特徴部の寸法の維持
KR102424479B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP4098225B2 (ja) プラズマエッチング方法
KR100271763B1 (ko) 폴리실리콘식각방법및그식각장치
KR102580124B1 (ko) 플라스마 처리 방법
JP7085608B2 (ja) 半導体装置の製造方法
JP7308876B2 (ja) 基板処理方法および基板処理装置
JP2018074006A (ja) プラズマエッチング方法
CN113053744A (zh) 半导体装置的制造方法