JP7085608B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7085608B2
JP7085608B2 JP2020206510A JP2020206510A JP7085608B2 JP 7085608 B2 JP7085608 B2 JP 7085608B2 JP 2020206510 A JP2020206510 A JP 2020206510A JP 2020206510 A JP2020206510 A JP 2020206510A JP 7085608 B2 JP7085608 B2 JP 7085608B2
Authority
JP
Japan
Prior art keywords
etching
plasma
gas
processing
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020206510A
Other languages
English (en)
Other versions
JP2021108368A (ja
Inventor
洋平 石井
メイヤ キャサリン
クハリル メドハット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of JP2021108368A publication Critical patent/JP2021108368A/ja
Application granted granted Critical
Publication of JP7085608B2 publication Critical patent/JP7085608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/0136—Controlling etch progression by doping limited material regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、化合物半導体材料などを用いた半導体装置の製造方法に関する。
半導体デバイスの集積度が上がり、基板上に形成するパターンの微細化が進むにつれて、チャンネル材として用いる材料として、電子移動度が高移動度の材料が望まれている。
この高移動度のチャンネル材として、III－Ｖ族材料等の化合物半導体が知られている。特許文献１（特開２０１０－４０７８０号公報）には、インジウム（Ｉｎ）を含む化合物半導体をプラズマエッチング加工することが記載されている。
特開２０１０－４０７８０号公報
III－Ｖ族材料等の化合物半導体は揮発性が低く（難揮発性）、異方性加工が困難であるという課題を有している。
この課題を解決する手段として、特許文献１（特開２０１０－４０７８０号公報）には、インジウム（Ｉｎ）を含む化合物半導体を加工する際に、被加工物を高温に加熱した状態でプラズマ中で処理するプラズマエッチング処理を行うことが記載されている。
しかし、化合物半導体材料は、揮発性が低いために、異方性加工が困難であるという課題を有している。また、揮発性が低いために、形成されるパターンの上部（プラズマに近い側）のエッチング加工速度に対してパターンの下部(基板に近い側)のエッチング加工速度が遅くなり、断面が本来垂直形状に加工されるのが望ましいのに対して、パターンの上部に対して下部の寸法が大きいテーパ形状に加工されてしまい、断面が垂直な形状を有するパターンを形成するのが困難であるという課題を有している。
また、被加工物を高温に加熱して処理するためには、マスク材料として、高温に耐えられるような比較的高価な材料を用いなければならない。
本発明は、上記した従来技術の課題を解決して、化合物半導体材料などを用いて微細なパターンを加工するときに、比較的低温プロセスで、断面が垂直な形状のパターンを形成することを可能にする半導体装置の製造方法を提供する。
上記した課題を解決するために、本発明では、半導体材料を加工して基板上に半導体材
料のパターンを形成する方法において、プラズマを用いて半導体材料をエッチングする工程と、軽元素により生成されたプラズマを用いてエッチングされた半導体材料の側壁にダメージ層を形成する工程と、ダメージ層を除去する工程とにより半導体材料を加工するようにした。
本発明によれば、半導体材料を加工して、加工断面が垂直な微細なパターンを形成することができる。
本発明の実施例１に係るプラズマエッチング装置の概略の構成を示すブロック図である。 本発明の実施例１に係るウェットエッチング装置の概略の構成を示すブロック図である。 本発明の実施例１に係る化合物半導体材料の加工方法の処理の流れを示すフローチャートである。 本発明の実施例１に係る化合物半導体材料の加工方法の処理のうち、プラズマエッチングによる異方性加工の処理の流れを示すフローチャートである。 本発明の実施例１に係る化合物半導体材料の加工方法の処理のうち、プラズマエッチングによるダメージ層形成の処理の流れを示すフローチャートである。 本発明の実施例１に係る化合物半導体材料の加工方法の処理のうち、ウェットエッチングによるダメージ層の選択的除去の処理の流れを示すフローチャートである。 本発明の実施例１に係る化合物半導体材料の加工の処理の各工程における試料の断面形状を示す図である。 ダメージ層を形成する材料（InGaAs）に水素イオンを照射した時のイオンエネルギとイオンの侵入深さとの関係を示すグラフである。 本発明の実施例１に係るプラズマエッチング装置を用いて実測した基板試料台への印加電力と基板に入射するイオンエネルギとの関係を示すグラフである。 本発明の実施例２に係るプラズマ処理装置の概略の構成を示すブロック図である。 本発明の実施例２に係る化合物半導体材料の加工方法の処理の流れを示すフローチャートである。 本発明の実施例２に係る化合物半導体材料の加工方法の処理のうち、プラズマ処理装置を用いたダメージ層の選択的除去の処理の流れを示すフローチャートである。
本発明は、半導体材料を加工して半導体材料のパターンを形成する半導体装置の製造方法であって、半導体材料をプラズマエッチングする工程と、半導体材料にダメージ層を形成する工程と、この形成したダメージ層をウェットエッチング又はプラズマ処理により除去する工程とを有する半導体装置の製造方法である。
本発明では、プラズマエッチングによる異方性加工ステップとこの異方性加工ステップでテーパ状に残った部分にダメージ層を形成するダメージ層形成ステップを有するプラズマ処理工程と、形成したダメージ層を除去するウェットエッチング処理する工程又はプラズマ処理する工程とを組み合わせることを特徴とする。
また、ダメージ層形成ステップにおいては、軽元素（水素、ヘリウム）を用いたプロセスで基板に入射する入射イオンエネルギを制御することにより、異方性加工ステップによるテーパ状の部分に所望のダメージ層を形成するようにした。
さらに、本発明では、プロセス条件としては、半導体材料をプラズマエッチングして除去する工程の後にテーパ状に残った部分にダメージ層を形成するため、イオン入射深さがテーパ部全体となるようにイオンエネルギ（基板バイアス電力)を決定する。
また、ダメージ層形成ステップにおける圧力は、イオンの垂直入射を必要とするため（マスク下へのダメージ層形成を防ぐため）、シース内でのイオン衝突がない圧力領域を使用する。
さらに、半導体材料が化合物半導体材料の場合、本発明は、異方性加工ステップにおいて、塩素（Ｃｌ２）と水素（Ｈ２）を混合したガス、または塩素（Ｃｌ２）と水素（Ｈ２）とメタン（ＣＨ４）を混合したガスを用いる。
以下、図面を用いて本発明の実施例を説明する。
図１は、本実施例でプラズマエッチング工程とダメージ層形成工程で用いるプラズマエッチング装置１００の構成を示すブロック図である。
図１に示した本実施例に係るプラズマエッチング装置１００は、エッチング処理室１０４、マイクロ波電源１０１、マイクロ波電源１０１とエッチング処理室１０４とを接続する導波管１０３、エッチング処理室１０４の上部でエッチング処理室１０４に導入されたエッチングガスをエッチング処理室１０４に供給するとともに、導波管１０３から伝搬された、周波数が例えば２.４５ＧＨｚのマイクロ波電力をエッチング処理室１０４に導入するための誘電体窓１０５、エッチング処理室１０４の外周部に配置されてエッチング処理室１０４の内部に磁場を形成させるための電磁コイル１０６を備えて、エッチング処理室１０４の内部にマイクロ波ＥＣＲプラズマを生成させる。
エッチング処理室１０４の内部には試料１０７を載置する試料台１０８を備え、試料台１０８に載置した試料１０７にプラズマ中のイオンを引き込むための高周波電力を試料台１０８に印加する高周波電源１１０、高周波電源１１０に対する試料台１０８の高周波インピーダンスを調整するマッチング回路１１２を備えている。試料台１０８は、エッチング処理室１０４の内部に設置されている。
また、プラズマエッチング装置１００は、エッチング処理室１０４の内部に処理ガスを供給するガス供給部１１４、ガス供給部１１４からエッチング処理室１０４の内部に供給する処理ガスの流量を制御するガス流量制御部１１５、エッチング処理室１０４の内部を真空に排気する真空排気部１１６を備えている。
１２０は制御部で、マイクロ波電源１０１、電磁コイル１０６、高周波電源１１０、ガス流量制御部１１５、真空排気部１１６等を制御する。
また、制御部１２０は、記憶部１２１と演算部１２２及びＣＰＵ１２３を備えている。記憶部１２１には、プラズマエッチング装置１００で試料１０７を処理するためのプログラム、及びマイクロ波電源１０１、電磁コイル１０６、高周波電源１１０、ガス流量制御部１１５、真空排気部１１６等を制御する製品処理条件が登録され記憶される。
演算部１２２は種々の演算処理を行うが、その一例として、記憶部１２１に記憶された製品処理条件に基づいて、マイクロ波電源１０１から投入するプラズマ生成のための平均高周波電力を演算する。
ＣＰＵ１２３は、記憶部１２１に記憶されたプラズマエッチング装置１００で試料１０７を処理するためのプロクラム及び製品処理条件に基づいて、マイクロ波電源１０１、電磁コイル１０６、高周波電源１１０、ガス流量制御部１１５、真空排気部１１６等を制御する。
制御部１２０は、演算部１２２で演算して求めた平均高周波電力に基づいて、マイクロ波電源１０１、電磁コイル１０６、高周波電源１１０等を制御する。
このように構成を備えたプラズマエッチング装置１００において、まずマイクロ波電源１０１からマイクロ波電力を発振し、この発振されたマイクロ波電力は導波管１０３を通ってエッチング処理室１０４まで伝送される。
エッチング処理室１０４上部にはエッチングガスをエッチング処理室１０４の下部に封入するための誘電体窓１０５があり、これを境界として、誘電体窓１０５より下部のエッチング処理室１０４の内部は、真空排気部１１６により排気されて、真空状態に保持されている。
この真空状態に保持されたエッチング処理室１０４の内部に、ガス供給部１１４からガス流量制御部１１５で流量が制御されたエッチング処理ガスが所定の流量で供給された状態で、導波管１０３を伝播したマイクロ波電力が、誘電体窓１０５を透過して、エッチング処理室１０４に導入される。
エッチング処理室１０４の周囲には電磁コイル１０６が配置されている。この電磁コイル１０６によりエッチング処理室１０４の内部に形成される磁場と、誘電体窓１０５を透過してエッチング処理室１０４の内部に導入されマイクロ波電力とにより電子サイクロトロン共鳴が発生する。
このエッチング処理室１０４の内部で発生した電子サイクロトロン共鳴により、図示していないガス導入手段によりエッチング処理室１０４内に導入されたエッチングガスを効率よくプラズマ化することが可能である。
図２は、本実施例で、ウェットエッチング処理に用いるウェットエッチング装置２００の概略の構成を示す断面図である。
図２に示したウェットエッチング装置２００は、エッチング処理液２０６をため込む処理液槽２０１、処理液槽２０１に処理液を供給する供給パイプ２０２、処理液槽２０１から処理液を排出する排出パイプ２０３、供給パイプ２０２を通して処理液槽２０１に供給する処理液の流量を調整する供給液流量調整部２０４、排出パイプ２０３を通して処理液槽２０１から排出する処理液の流量を調整する排出液流量調整部２０５、供給液流量調整部２０４と排出液流量調整部２０５とを制御する制御部２１０、試料２２１を積載する基板積載具２２０、制御部２１０で制御されて基板積載具２２０を処理液槽２０１に溜め込まれたエッチング処理液２０６中に出し入れする基板積載具駆動部２２２を備えている。
図１に示したプラズマエッチング装置１００と図２に示したウェットエッチング装置２００を用いて、化合物半導体などの難揮発性材料を加工して基板上に化合物半導体などの難揮発性材料のパターンを形成する方法について、図３乃至図９を用いて説明する。
なお、本実施例では、III-Ｖ族化合物半導体、II-VI族化合物半導体、III-VI族化合物半導体、酸化物半導体、窒化物半導体などを含めて、化合物半導体と記載する。
図３には、処理の全体の流れを示す。本実施例においては、図７（a）にその断面形状を示したような、基板(例えば単結晶シリコン基板)４１０上に化合物半導体材料の層４２０を形成し、その上にマスクパターン４３０を形成した状態のものを加工対象の試料として用いる。なお、基板(例えば単結晶シリコン基板)４１０の表面には、エッチングストッパ層が形成されている。
まず、Ｓ３１０において、表面にマスクパターン４３０が形成された試料１０７を、図１で説明したプラズマエッチング装置１００を用いて処理し、化合物半導体材料の層をプラズマエッチングして異方性加工を行う。異方性加工を行った状態の試料の断面形状を図７（ｂ）に示す。この状態では、マスクパターン４３０に近い側の幅寸法に対して基板４１０に近い方の側の幅寸法が大きく、断面形状が台形形状になり、エッチング残りが発生する。
次に、Ｓ３２０において、プラズマエッチング装置１００を用いてこのエッチング残りの部分に軽元素(水素又はヘリウム)のイオンを打ち込んで、図７の（ｃ）に示すように、ダメージ層４２３を形成する。
最後に、Ｓ３３０において、ウェットエッチング装置２００を用いて試料に対してウェットエッチング処理を施して、Ｓ３２０で形成したダメージ層４２３を除去し、図７の（ｄ）に示すような形状にする。
次に、Ｓ３１０の工程の詳細について、図４のフロー図を用いて説明する。
まず、図１に示したプラズマエッチング装置１００の内部に試料１０７を搬入して試料台１０８上に載置する（Ｓ３１１）。この時の試料１０７のマスクパターンが形成されている部分の断面は、図７（ａ）に示すような形状をしている。
次に、ガス供給部１１４からエッチング処理室１０４の内部に処理ガス（エッチングガス）を供給する（Ｓ３１２）。供給する処理ガス（エッチングガス）としては、塩素（Ｃｌ２）と水素（Ｈ２）を混合したガス、又は、塩素（Ｃｌ２）と水素（Ｈ２）とメタン（ＣＨ４）を混合したガスを用い、ガス流量制御部１１５で流量を調整して供給する。
次に、真空排気部１１６でエッチング処理室１０４の内部を真空に排気して、エッチング処理室１０４の内部が所定の圧力となるように設定する（Ｓ３１３）。
この状態で、エッチング処理室１０４の外周部に配置された電磁コイル１０６によりエッチング処理室１０４の内部に磁場を発生させ、マイクロ波電源１０１から導波管１０３を通してエッチング処理室１０４の内部にマイクロ波電力を供給して、エッチング処理室１０４の内部にプラズマを発生させ、放電を開始する（Ｓ３１４）。
この放電の状態を図示していないエッチングモニタでエッチング処理室１０４の内部のプラズマの発光状態(発光スペクトル信号強度)をモニタして、エッチング処理の終点の検出(Ｓ３１５)を、終点が検出されるまで継続する（Ｓ３１５でＮＯの場合）。
図示していないエッチングモニタの検出信号からエッチング処理の終点が検出された場合（Ｓ３１５でＹＥＳの場合）、電磁コイル１０６による磁場の発生を停止し、マイクロ波電源１０１からのマイクロ波電力の供給を停止して、エッチング処理室１０４の内部における放電を終了する（Ｓ３１６）。次に、エッチング処理室１０４の内部への処理ガス（エッチングガス）の供給を停止し（Ｓ３１７）、処理を終了する。
この状態における試料１０７のマスクパターンが掲載されている部分に断面は、図７（ｂ）に示すような形状に加工される。すなわち、マスクパターン４３０がマスクとなって、化合物半導体材料の層４２０のうちマスクパターン４３０の下側の部分が残り、マスクパターン４３０で覆われていない部分はプラズマエッチング処理により削除されている。
ここで、隣り合うマスクパターン４３０のピッチｐに対して、化合物半導体材料のパターン４２１の厚み(高さ)ｈが大きい(アスペクト比が大きい)ために、マスクパターン４３０に近い側と遠い側（基板４１０に近い側）とでエッチング量に差が生じてしまい、化合物半導体材料の層４２０がパターン４２１のように、マスクパターン４３０に近い側の幅寸法に対して基板４１０に近い方の側の幅寸法が大きくなり、断面形状が側面がテーパ状の台形形状になり、エッチング残りが発生している。
次に、プラズマエッチングによるダメージ層形成工程(Ｓ３２０)について、図５に示したフロー図を用いて説明する。
図４の処理フロー図で説明したプラズマエッチングによる異方性加工工程(Ｓ３１０)を終了した試料１０７は、エッチング処理室１０４の内部で試料台１０８に載置された状態で、
ガス供給部１１４からエッチング処理室１０４の内部にダメージ層形成用のガスを供給する（Ｓ３２１）。
ここで、ダメージを与えるガスとしてアルゴン（Ar）を用いた場合、水素（Ｈ２）と比べて原子が大きいためイオン侵入深さが浅く、イオン侵入によるダメージ層が最表面付近にのみ形成されるために、エッチング残りにより発生するテーパ角（図７（ｂ）で、パターン４２１の傾斜した側面と基板４１０の表面とのなす角）の改善が困難である。そのために、原子半径が小さくイオン侵入深さが比較的大きい水素（Ｈ２）、ヘリウム（Ｈｅ）などの軽元素を含んだガス系を選択するのが望ましい。
本実施例では供給する処理ガスとしては、軽元素(水素又はヘリウム)を含む混合ガスを用いる。
次に、真空排気部１１６でエッチング処理室１０４の内部を真空に排気して、エッチング処理室１０４の内部が所定の圧力となるように設定する（Ｓ３２２）。ここで設定する圧力は、エッチング残り部分にプラズマ中で発生したイオンが試料１０７の表面近傍に形成されるシース領域内で他のイオンとの衝突が発生しないような圧力とする。すなわち、イオンの平均自由行程が、シース領域の厚さよりも大きくなるような圧力に設定する。
具体的には、平均自由行程Ｌは、(数１)のように表される。
Figure 0007085608000001
また、シース長ｄisは、（数２）のように表される。
Figure 0007085608000002
上記した式において、
ε０：真空誘電率 ｎｐ：プラズマ密度 Ｔ：ガス温度、 e：電気素量
Ｖ：試料に係る電圧 ｄ：原子半径 Ｔｅ：電子温度 ｋＢ：ボルツマン定数
ｐ：エッチング処理室内の圧力
である。
これらの値を、それぞれ
ε０＝８.８５×１０－１２（Ｆ/ｍ） ｎｐ＝５.０×１０１６（/ｍ３） Ｔ＝３６３（Ｋ）
ｅ＝１.６０×１０－１９（Ｃ） Ｖ＝４００（Ｖ） Ｔｅ＝３.０（ｅＶ）
ｋＢ＝１.３８×１０－２３（ｍ２・ｋｇ/ｓ２・Ｋ）
として、平均自由行程Ｌとシース長ｄｉｓを求めてみる。
ここで、本実施例においては、プラズマエッチング装置１００を用いてこのエッチング残りの部分に軽元素(水素又はヘリウム等)のイオンを打ち込むので、ｄとして水素の原子半径１.０６×１０－１０（ｍ）を用いると、(数1)から、水素の場合の平均自由行程Ｌは、エッチング処理室内の圧力ｐが４４Ｐａのとき、２．２８ｍｍとなる。一方、上記した値を(数２)に入れてシース長disを求めると、２.２４ｍｍとなる。
プラズマエッチング装置１００のエッチング処理室１０４の内部の圧力ｐを４４Ｐａ又はそれよりも小さく設定した場合、水素の場合の平均自由行程Ｌはシース長disよりも大きく、シース領域においてイオン衝突が起こらないので、試料１０７の表面への水素イオンの垂直入射が期待できる。
次に、エッチング処理室１０４の外周部に配置された電磁コイル１０６によりエッチング処理室１０４の内部に磁場を発生させ、マイクロ波電源１０１から導波管１０３を通してエッチング処理室１０４の内部にマイクロ波電力を供給して、エッチング処理室１０４の内部にプラズマを発生させ、放電を開始する（Ｓ３２３）。同時に、試料１０７にプラズマ中のイオンを引き込むために高周波電源１１０から試料台１０８に高周波電力を印加する（Ｓ３２４）。
ここで、シミュレーションで求めたイオンエネルギとイオン侵入深さの関係を、図８及び図９を用いて説明する。
図８は、Ｉｎ０.５３Ｇａ０.４７Ａｓの材料に水素（Ｈ２）イオンを照射した時のイオンエネルギとイオン侵入深さの関係を示すグラフである。イオンのエネルギを上げていくと、イオン侵入深さが深くなっていく。このグラフより、例えば、イオン侵入深さとして２０ｎｍを確保するためには、イオンエネルギが２００ｅＶ以上になるような条件にしなければならないことがわかる。
一方、図９は、試料１０７にプラズマ中のイオンを引き込むために高周波電源１１０から試料台１０８に印加する高周波電力：Ｗ－ＲＦと、試料台１０８に載置した試料１０７の表面に入射する水素イオンのイオンエネルギとの関係を示すグラフである。
図９に示したグラフは、ガス供給部１１４からエッチング処理室１０４の内部に供給する水素（Ｈ２）の流量を５５０ｃｃｍ、エッチング処理室１０４の内部の圧力を３.０Ｐａ、マイクロ波電源１０１から供給するマイクロ波電力：ＭＷを６００Ｗとした場合に、図1に示したプラズマエッチング装置１００を用いて実測した結果である。
この図から、試料１０７に入射する水素（Ｈ２）のイオンエネルギが２００eＶ以上となるようにするためには、高周波電源１１０から試料台１０８に印加する高周波電力：Ｗ－ＲＦを１６０Ｗ以上にしなければならないことがわかる。
ここで、マイクロ波電源１０１から２.４５ＧＨｚのマイクロ波電力をエッチング処理室１０４の内部に供給する。このとき、電磁コイル１０６によりエッチング処理室１０４の内部にこのマイクロ波電力に対してＥＣＲ条件を成り立たせるように磁場を形成する。このような磁場にマイクロ波電力を供給する事により、エッチング処理室１０４の内部には高密度のプラズマが発生する。
このように、マイクロ波電力を供給して高密度プラズマを発生させた状態において、高周波電源１１０から試料台１０８に印加する高周波電力の周波数が４００ＫＨｚであった場合、この高周波電力によるエッチング処理室１０４の内部に発生させた高密度のプラズマへの影響は少ないために、試料１０７に入射するイオンのエネルギを、高周波電源１１０から試料台１０８に印加する高周波電力で独立にコントロールすることができる。
このような条件で試料１０７にイオン照射を行うと、イオンは試料１０７の表面に対してほぼ垂直に入射するので、図７の（ｃ）に示すように、パターン４２２の両側のテーパ部分に試料１０７の表面に対してほぼ垂直に入射したイオンが侵入して、ダメージ層４２３が形成される。
所定の時間イオン照射を行った後、ダメージ層の形成を終了し（Ｓ３２５でＹＥＳ）、電磁コイル１０６による磁場の発生を停止し、マイクロ波電源１０１からのマイクロ波電力の供給を停止し、高周波電源１１０から試料台１０８への高周波電力の印加を停止してエッチング処理室１０４内部の放電を停止する（Ｓ３２６）。
さらに、ガス供給部１１４からエッチング処理室１０４の内部へのガスの供給を停止して（Ｓ３２７）、処理した試料１０７をエッチング処理室１０４から搬出して（Ｓ３２８），プラズマエッチング装置を用いたダメージ層の形成工程（Ｓ３２０）を終了する。
次に、Ｓ３２０で形成したダメージ層を、ウェットエッチングにより選択的に除去するウェットエッチング装置を用いたダメージ層の選択的除去工程（Ｓ３３０）の詳細について、図６を用いて説明する。
まず、プラズマエッチング装置を用いたダメージ層の形成工程（Ｓ３２０）で処理した複数枚の試料１０７（図２では試料２２１と表示している）を、図２に示すウェットエッチング装置２００の基板積載具２２０に搭載してセットする（Ｓ３３１）。
次に、制御部２１０で基板積載具駆動部２２２の駆動を制御して、基板積載具２２０を処理液槽２０１に溜め込まれたエッチング処理液２０６中に下降させて、複数枚の試料２２１全てをエッチング処理液２０６に浸漬して（Ｓ３３２）、ウェットエッチングを開始する。
試料２２１をエッチング処理液２０６に浸漬すると、エッチング処理液２０６によりダメージ層４２３が除去される。この時、ダメージ層４２３以外の部分もエッチングされるが、ダメージ層４２３のエッチングレートが他の部分と比べて大きい (エッチング選択比が大きい) ので、ダメージ層４２３が選択的にエッチングされる。
所定の時間、試料２２１をエッチング処理液２０６に浸漬した後（Ｓ３３３でＹＥＳ）、制御部２１０で基板積載具駆動部２２２を制御して基板積載具２２０を上昇させて、試料２２１を処理液槽２０１から引き上げる（Ｓ３３４）。
最後に、試料積載具２２０からウェットエッチング処理を施した試料２２１を取り出して（Ｓ３３５）、ウェットエッチング装置を用いたダメージ層の選択的除去工程（Ｓ３３０）を終了する。
本実施例によれば、プラズマエッチングによる異方性加工とウェットエッチングによるダメージ層の選択除去プロセスにより試料上のパターンに対して垂直加工を実現することができる。また、プラズマエッチング後にウェットエッチング工程を行うことにより、不必要なダメージ層も同時に除去することができる。
上記した例では、図３に示したように、まずＳ３１０でプラズマエッチング装置１００を用いて異方性加工を行った後に、Ｓ３２０で、同じプラズマエッチング装置１００を用いてダメージ層を形成する例を示したが、Ｓ３２０を先に実施して図７（ａ）のマスクパターン４３０で覆われていない部分についてダメージ層を形成し、次に、このダメージ層が形成された部分についてＳ３１０の異方性エッチングを行うようにしてもよい。
本実施例によれば、揮発性が低く、異方性加工が困難であった化合物半導体で形成された高移動度のチャンネル材を、垂直に加工することができるようになった。
また、本実施例によれば、軽元素を所望の圧力の雰囲気中でプラズマ化し、シース領域内でのイオン衝突が発生しないような条件でプラズマ中のイオンを垂直入射させてダメージ層を形成することができるので、マスクに覆われていない箇所だけにダメージ層を生成することができるので、垂直加工を実現することができるようになった。
また、形成したダメージ層を、ウェットエッチングプロセスで除去するために、高温プロセスを必要とせず、マスク材料として、高温に対する耐性が必要でなくなり、従来と比べてマスク材料の選択範囲を拡大することができ、例えば、フォトレジストを用いることも可能になる。
さらに本実施例は、マイクロ波ＥＣＲプラズマエッチング装置を一実施例として説明したが、容量結合型プラズマや誘導結合型プラズマ等の他のプラズマ生成方式におけるプラズマ処理装置においても本実施例と同様の効果が得られる。
また、本実施例では、化合物半導体材料の下方に基板が配置され、化合物半導体材料の上方にマスクパターンが形成されている例で説明したが、本発明は、化合物半導体材料の上方が必ずしもマスクパターンである必要はなく、また、化合物半導体材料の下方が必ずしも基板である必要はない。
実施例１においては、プラズマエッチング装置１００を用いて異方性加工とダメージ層の形成を行い、ウェットエッチング装置２００を用いてウェットエッチ処理によりダメージ層を選択的に除去する方法について説明したが、本実施例においては、ダメージ層をラジカルとの反応により除去する方法について説明する。
本実施例におけるプラズマエッチング装置１００を用いた異方性加工とダメージ層の形成工程は、実施例１で説明したものと同じであるので、説明を省略する。
本実施例で用いるラジカルとの反応によりダメージ層を除去するプラズマ処理装置１０００の構成を、図１０に示す。
本実施例に係るプラズマ処理装置１０００は、プラズマ発生室１１１０とラジカル照射室１１２０とで構成されるプラズマ処理室１１００を備え、ラジカル照射室１１２０の内部には、試料１０７を載置する基板試料台１１２１と、基板試料台１１２１とラジカル照射室１１２０との間を絶縁する絶縁ブロック１１２２が配置されている。基板試料台１１２１には、高周波電源１１６０が接続されている。
プラズマ発生室１１１０の外周部にはコイル(ヘリカルコイル)１１３０が配置されており、コイル電源１１３１からコイル１１３０に高周波電力(例えば、周波数１３．５６ＭＨｚの高周波電力)を印加することにより、プラズマ発生室１１１０の内部にプラズマを発生させる。
また、プラズマ発生室１１１０には、内部にプラズマ発生用のガス(例えばアルゴンガス：Ａｒ)を供給するガス供給ノズル１１４０が装着されている。ガス供給ノズル１１４０からプラズマ発生室１１１０の内部に供給するガスの流量は、ガス流量制御部１１４１により制御される。
プラズマ処理室１１００の内部には、金属などの導体で構成されて多数の小孔１１３３が形成された多孔板１１３２が配置されて、プラズマ発生室１１１０とラジカル照射室１１２０とを分離している。多孔板１１３２とプラズマ発生室１１１０とは、電気的に接続された状態になっている。
また、ラジカル照射室１１２０の側には真空排気ポンプ１１５０が接続されており、ラジカル照射室１１２０の内部及びプラズマ発生室１１１０の内部が真空に排気される。
コイル電源１１３１とガス流量制御部１１４１、真空排気ポンプ１１５０、高周波電源１１６０は、それぞれ制御部１１７０によって制御される。
このような構成のプラズマ処理装置１０００において、真空排気ポンプ１１５０を作動させてラジカル照射室１１２０の内部及びプラズマ発生室１１１０の内部を真空に排気した状態で、ガス流量制御部１１４１で流量が制御されたガスをガス供給ノズル１１４０からプラズマ発生室１１１０の内部に供給する。
ガス供給ノズル１１４０からガスが供給されたプラズマ発生室１１１０の内部の圧力が所定の圧力になった状態で、コイル電源１１３１からコイル１１３０に高周波電力を印加すると、プラズマ発生室１１１０の内部に、誘導結合プラズマが発生する。
ここで、多孔板１１３２に形成された多数の小孔１１３３は、プラズマ発生室１１１０の内部に発生した誘導結合プラズマ中のイオンが通過することができない程度の大きさで形成されている。一方、プラズマ発生室１１１０の内部に発生した誘導結合プラズマから、電気的に中性であるラジカルは、多孔板１１３２に形成された多数の小孔１１３３を通過することができ、ラジカル照射室１１２０の側に供給される。
基板試料台１１２１に載置する試料１０７として、実施例１で図７（ｃ）に示したような、ダメージ層４２３が形成されたものであれば、プラズマ発生室１１１０の誘導結合プラズマ領域から多数の小孔１１３３を通過してラジカル照射室１１２０の側に供給されたラジカルにより、ダメージ層４２３が選択的にエッチングされて、図７（ｄ）に示したような形状に加工される。
実施例１におけるフロー図３に対応する本実施例の処理フローを、図１１に示す。プラズマ処理装置を用いた異方性加工ステップ(Ｓ５１０)と、プラズマ処理装置を用いたダメージ層形成ステップ(Ｓ５２０)は、それぞれ実施例１で説明したステップＳ３１０及びＳ３２０と同じである。
一方、プラズマ処理装置を用いたダメージ層の選択除去ステップ(Ｓ５３０)は、上記に説明したような処理を行う。すなわち、プラズマ処理装置１０００を用いて、プラズマ発生室１１１０の内部に発生させた誘導結合プラズマから多孔板１１３２の小孔１１３３を通過してラジカル照射室１１２０の側に供給されたラジカルにより、試料１０７に形成されたダメージ層４２３を選択的にエッチングして除去する。
図１２に、ステップＳ５３０の詳細な動作を説明する。
まず、図１０に示したプラズマ処理装置１０００のラジカル照射室１１２０の内部に試料１０７を搬入して基板試料台１１２１上に載置する（Ｓ５３１）。この時の試料１０７のマスクパターンが形成されている部分の断面は、図７（ｃ）に示すような、ダメージ層４２３が形成された形状をしている。
次に、真空排気部１１５０でラジカル照射室１１２０とプラズマ発生室１１１０の内部を真空に排気しながら、ガス供給ノズル１１４０からプラズマ発生室１１１０の内部にプラズマ放電用のガスを供給する（Ｓ５３２）。供給するプラズマ放電用のガスとしては、ラジカルとの反応によりダメージ層を選択的に除去することが可能なガスを用い、ガス流量制御部１１４１で流量を調整して供給する。
次に、プラズマ発生室１１１０の内部にプラズマ放電用のガスを供給した状態で真空排気部１１５０でラジカル照射室１１２０とプラズマ発生室１１１０の内部を真空に排気することにより、ラジカル照射室１１２０とプラズマ発生室１１１０の内部が所定の圧力となるように設定する（Ｓ５３３）。
この状態で、プラズマ発生室１１１０の外周部に配置されたコイル１１３０にコイル電源１１３１から高周波電力を印加することより、プラズマ発生室１１１０の内部に誘導結合によるプラズマを発生させ、放電を開始する（Ｓ５３４）。
この放電を所定の時間継続させたのち（Ｓ５３５でＹＥＳの場合）、コイル電源１１３１からコイル１１３０への高周波電力の印加を停止し、プラズマ発生室１１１０の内部での放電を終了する（Ｓ５３６）。次に、プラズマ発生室１１１０内部への処理ガス（エッチングガス）の供給を停止する（Ｓ５３７）。
この状態における試料１０７のマスクパターンが掲載されている部分の断面は、ダメージ層４２３が除去されて、図７（ｄ）に示すような形状に加工される。
最後に、ダメージ層４２３が除去された試料１０７を基板試料台１１２１から取り出して、プラズマ処理装置１０００の外部に搬出して（Ｓ５３８）、一連の処理を終了する。
本実施例によれば、実施例１の場合と同様に、揮発性が低く、異方性加工が困難であった化合物半導体で形成された高移動度のチャンネル材を、垂直に加工することができるようになった。
また、本実施例においても、実施例１の場合と同様に、軽元素を所望の圧力の雰囲気中でプラズマ化し、シース領域内でのイオン衝突が発生しないような条件でプラズマ中のイオンを垂直入射させてダメージ層を形成することができるので、マスクに覆われていない箇所だけにダメージ層を生成することができるので、垂直加工を実現することができるようになった。
また、形成したダメージ層を、プラズマプロセスでラジカルとの反応により除去するために、高温プロセスを必要とせず、マスク材料として、高温に対する耐性が必要でなくなり、従来と比べてマスク材料の選択範囲を拡大することができ、例えば、フォトレジストを用いることも可能になる。
さらにマイクロ波ＥＣＲプラズマ、容量結合型プラズマまたは誘導結合型プラズマ等のプラズマ生成方式におけるプラズマ処理装置においても本実施例と同様の効果が得られる。また、リモートプラズマ処理装置においても本実施例と同様の効果が得られる。
以上、実施例１及び２において、被エッチング材料として化合物半導体材料を一例として説明したが、本発明は、必ずしも難揮発性材料のエッチングによるテーパ形状改善に限られるものではなく、半導体製造工程において一般に用いられる材料のテーパ形状改善にも本発明は適用可能である。
例えば、フロントエンド工程において用いられる、Ｓｉ、ＳｉＧｅ、Ｇｅ、ＳｉＮ、ＳｉＯ２等または、バックエンド工程の層間膜として用いられる、ＳｉＯＣ、ＳｉＯＮ、ＳｉＯＣＮ等のＬｏｗ－ｋ材料にも本発明は適用可能である。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、実施例１の構成の一部について、他の構成の追加・削除・置換をすることも可能である。
１００ プラズマエッチング装置
１０１ マイクロ波電源
１０３ 導波管
１０４ エッチング処理室
１０５ 誘電体窓
１０６ 電磁コイル
１０７ 試料
１０８ 試料台
１１０ 高周波電源
１１２ マッチング回路
１１４ ガス供給部
１１５ ガス流量制御部
１１６ 真空排気部
１２０ 制御部
２００ ウェットエッチング装置
２０１ 処理液槽
２０２ 供給パイプ
２０３ 排出パイプ
２０４ 供給液流量調整部
２０５ 排出液流量調整部
２０６ エッチング処理液
２１０ 制御部
２２０ 基板積載具
２２２ 基板積載具駆動部
１０００ プラズマ処理装置
１１００ プラズマ処理室
１１１０ プラズマ発生室
１１２０ ラジカル照射室
１１２１ 基板試料台
１１２２ 絶縁ブロック
１１４０ ガス供給ノズル
１１５０ 真空排気ポンプ
１１６０ 高周波電源
１１７０ 制御部

Claims (6)

  1. プラズマを用いて半導体材料をエッチングする工程と、
    軽元素により生成されたプラズマを用いて前記エッチングされた前記半導体材料の側壁にダメージ層を形成する工程と、
    前記ダメージ層を除去する工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記ダメージ層を除去する工程は、ウェットエッチングにより行われることを特徴とする半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    前記半導体材料は、化合物半導体材料であることを特徴とする半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記エッチングする工程は、塩素ガスと水素ガスの混合ガス、または塩素ガスと水素ガスとメタンガスの混合ガスを用いて行われることを特徴とする半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法において、
    前記軽元素は、水素ガスまたはヘリウムガスであることを特徴とする半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記ダメージ層を除去する工程は、プラズマを用いて行われることを特徴とする半導体装置の製造方法。
JP2020206510A 2019-12-27 2020-12-14 半導体装置の製造方法 Active JP7085608B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962954101P 2019-12-27 2019-12-27
US62/954,101 2019-12-27
US16/906,206 US11756793B2 (en) 2019-12-27 2020-06-19 Semiconductor device manufacturing method
US16/906,206 2020-06-19

Publications (2)

Publication Number Publication Date
JP2021108368A JP2021108368A (ja) 2021-07-29
JP7085608B2 true JP7085608B2 (ja) 2022-06-16

Family

ID=76546504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020206510A Active JP7085608B2 (ja) 2019-12-27 2020-12-14 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11756793B2 (ja)
JP (1) JP7085608B2 (ja)
KR (1) KR102521815B1 (ja)
TW (1) TWI797525B (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077204A (ja) 1999-07-01 2001-03-23 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路とその製造方法
JP2001148543A (ja) 1999-11-19 2001-05-29 Sony Corp Ｉｉｉ族窒化物半導体の製造方法および半導体装置の製造方法
JP2001345310A (ja) 2000-03-30 2001-12-14 Toshiba Corp パターンの形成方法および修正方法、窒化物パターン並びに半導体装置
JP2005129632A (ja) 2003-10-22 2005-05-19 National Institute Of Advanced Industrial & Technology Ｍｏｓｆｅｔ型半導体装置の製造方法
JP2005210089A (ja) 2003-12-24 2005-08-04 Matsushita Electric Ind Co Ltd 窒化物系化合物半導体素子の製造方法
JP2010040780A (ja) 2008-08-05 2010-02-18 Nec Corp 半導体装置およびその製造方法、並びにプラズマエッチング装置
US20120276658A1 (en) 2011-04-12 2012-11-01 Varian Semiconductor Equipment Associates, Inc. Method of etching a workpiece

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2633451B1 (fr) 1988-06-24 1990-10-05 Labo Electronique Physique Procede de realisation de dispositifs semiconducteurs incluant au moins une etape de gravure ionique reactive
JPH10209166A (ja) * 1997-01-23 1998-08-07 Matsushita Electric Works Ltd 半導体装置の製造方法
CA2246084A1 (en) * 1998-08-28 2000-02-28 Todd William Simpson Method of patterning semiconductor materials and other brittle materials
JP4032058B2 (ja) * 2004-07-06 2008-01-16 富士通株式会社 半導体装置および半導体装置の製造方法
FR3000600B1 (fr) * 2012-12-28 2018-04-20 Commissariat Energie Atomique Procede microelectronique de gravure d'une couche
FR3030876B1 (fr) * 2014-12-22 2017-12-15 Commissariat Energie Atomique Procede de realisation de motifs
US9754993B2 (en) 2015-08-31 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolations and methods of forming the same
TWI692799B (zh) 2015-12-18 2020-05-01 美商應用材料股份有限公司 清潔方法
US9799702B2 (en) 2016-03-24 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolation structure and method of forming same
US9799519B1 (en) * 2016-06-24 2017-10-24 International Business Machines Corporation Selective sputtering with light mass ions to sharpen sidewall of subtractively patterned conductive metal layer
WO2018052477A2 (en) * 2016-09-15 2018-03-22 Applied Materials, Inc. An integrated method for wafer outgassing reduction

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077204A (ja) 1999-07-01 2001-03-23 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路とその製造方法
JP2001148543A (ja) 1999-11-19 2001-05-29 Sony Corp Ｉｉｉ族窒化物半導体の製造方法および半導体装置の製造方法
JP2001345310A (ja) 2000-03-30 2001-12-14 Toshiba Corp パターンの形成方法および修正方法、窒化物パターン並びに半導体装置
JP2005129632A (ja) 2003-10-22 2005-05-19 National Institute Of Advanced Industrial & Technology Ｍｏｓｆｅｔ型半導体装置の製造方法
JP2005210089A (ja) 2003-12-24 2005-08-04 Matsushita Electric Ind Co Ltd 窒化物系化合物半導体素子の製造方法
JP2010040780A (ja) 2008-08-05 2010-02-18 Nec Corp 半導体装置およびその製造方法、並びにプラズマエッチング装置
US20120276658A1 (en) 2011-04-12 2012-11-01 Varian Semiconductor Equipment Associates, Inc. Method of etching a workpiece

Also Published As

Publication number Publication date
KR20210084256A (ko) 2021-07-07
JP2021108368A (ja) 2021-07-29
US20210202259A1 (en) 2021-07-01
US11756793B2 (en) 2023-09-12
TW202125633A (zh) 2021-07-01
KR102521815B1 (ko) 2023-04-14
TWI797525B (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
KR101021665B1 (ko) 드라이에칭방법 및 그 장치
TW567555B (en) Etching system and etching method
KR101028625B1 (ko) 기판의 질화 처리 방법 및 절연막의 형성 방법
US7396481B2 (en) Etching method of organic insulating film
KR101249611B1 (ko) 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치
KR101102690B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
KR101147964B1 (ko) 플라즈마 에칭 처리 방법 및 플라즈마 에칭 처리 장치
US7354525B2 (en) Specimen surface processing apparatus and surface processing method
KR101063102B1 (ko) 실리콘 산화막의 형성 방법 및 형성 장치
KR102280572B1 (ko) 플라즈마 처리 방법
JP7085608B2 (ja) 半導体装置の製造方法
JP2021034515A (ja) クリーニング方法及びマイクロ波プラズマ処理装置
CN113053744B (zh) 半导体装置的制造方法
JP2008166335A (ja) 半導体装置の製造方法およびプラズマ処理装置
TWI459468B (zh) Plasma oxidation treatment method
JP6757162B2 (ja) プラズマ処理方法、およびプラズマ処理装置
JP3563214B2 (ja) プラズマエッチング方法
JP4484110B2 (ja) プラズマ処理方法、およびプラズマ処理装置
JP4381694B2 (ja) 試料の表面処理方法
JP7030915B2 (ja) プラズマ処理方法、およびプラズマ処理装置
US11201063B2 (en) Substrate processing method and substrate processing apparatus
JP3373466B2 (ja) プラズマ処理装置及びプラズマ処理方法
JPH0896990A (ja) プラズマ処理装置およびプラズマ処理方法
JP2016127119A (ja) 多層レジストの除去方法、およびプラズマ処理装置
KR20230173646A (ko) 플라스마 처리 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220606

R150 Certificate of patent or registration of utility model

Ref document number: 7085608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150