KR20230161520A - 실리콘 단결정 잉곳의 평가 방법, 실리콘 에피택셜 웨이퍼의 평가 방법, 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 경면 웨이퍼의 평가 방법 - Google Patents
실리콘 단결정 잉곳의 평가 방법, 실리콘 에피택셜 웨이퍼의 평가 방법, 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 경면 웨이퍼의 평가 방법 Download PDFInfo
- Publication number
- KR20230161520A KR20230161520A KR1020237037808A KR20237037808A KR20230161520A KR 20230161520 A KR20230161520 A KR 20230161520A KR 1020237037808 A KR1020237037808 A KR 1020237037808A KR 20237037808 A KR20237037808 A KR 20237037808A KR 20230161520 A KR20230161520 A KR 20230161520A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- wafers
- bright
- single crystal
- wafer
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 377
- 239000010703 silicon Substances 0.000 title claims abstract description 377
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 375
- 239000013078 crystal Substances 0.000 title claims abstract description 136
- 238000011156 evaluation Methods 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 235000012431 wafers Nutrition 0.000 claims abstract description 268
- 238000007689 inspection Methods 0.000 claims abstract description 31
- 238000005520 cutting process Methods 0.000 claims abstract description 15
- 230000007547 defect Effects 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000004630 atomic force microscopy Methods 0.000 claims 1
- 238000005070 sampling Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000000089 atomic force micrograph Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000004323 axial length Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
Abstract
평가 대상의 실리콘 단결정 잉곳으로부터 3매 이상의 복수의 실리콘 웨이퍼를 잘라내는 것, 상기 복수의 실리콘 웨이퍼를, 경면 가공을 실시함으로써 실리콘 경면 웨이퍼로 가공하는 것, 상기 복수의 실리콘 경면 웨이퍼를, 경면 가공된 표면 상에 에피택셜층을 형성함으로써 실리콘 에피택셜 웨이퍼로 가공하는 것, 레이저 표면 검사 장치에 의해 상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 휘점 맵을 취득하는 것 및, 상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 취득된 휘점 맵을 서로 겹친 중첩 맵을 작성하는 것을 포함하는 실리콘 단결정 잉곳의 평가 방법이 제공된다. 상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인되지 않는 경우, 평가 대상의 실리콘 단결정 잉곳에 있어서의 상기 복수의 실리콘 웨이퍼가 잘라내어진 영역은 쌍정(雙晶) 발생 영역이 아니라고 추정하고, 상기 중첩 맵에 있어서 상기 라인 형상으로 분포한 휘점군이 확인된 경우, 평가 대상의 실리콘 단결정 잉곳에 있어서 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 웨이퍼가 잘라내어진 영역을 쌍정 발생 영역이라고 추정한다.
Description
(관련 출원의 상호 참조)
본 출원은, 2021년 5월 21일 출원의 일본특허출원 2021-085883호의 우선권을 주장하고, 그의 전체 기재는, 여기에 특별히 개시로서 원용된다.
본 발명은, 실리콘 단결정 잉곳의 평가 방법, 실리콘 에피택셜 웨이퍼의 평가 방법, 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 경면 웨이퍼의 평가 방법에 관한 것이다.
반도체 기판으로서 널리 이용되고 있는 실리콘 웨이퍼는, 실리콘 단결정 잉곳으로부터 잘라낸 웨이퍼를 연마, 성막 등의 각종 공정에 부침으로써 제조된다. 실리콘 웨이퍼에 결정 결함이 포함되는 것은, 반도체 디바이스의 디바이스 특성을 저하시키는 원인이 된다. 그러한 결정 결함으로서는 쌍정(雙晶)이 알려져 있다(일본공개특허공보 2017-105653호(그의 전체 기재는, 여기에 특별히 개시로서 원용된다) 참조).
일본공개특허공보 2017-105653호의 단락 0002에 기재되어 있는 바와 같이, 쌍정은, 실리콘 단결정의 육성 중에 어느 일정 방향으로 응력이 가해져, 인접하는 부분의 한쪽이 다른 한쪽의 경상(鏡像)이 되는 바와 같은 규칙적 원자 배열의 소성 변형이 생긴 경우에 발생하는 면 결함이다. 실리콘 단결정 잉곳에 있어서 쌍정의 발생이 추정되는 영역을 특정하고, 이러한 영역을 웨이퍼 절출 영역으로부터 제외하는 것은, 우수한 디바이스 특성을 나타내는 반도체 디바이스의 제공을 가능하게 하는 것에 연결되기 때문에 바람직하다.
본 발명의 일 태양(態樣)은, 쌍정 발생 영역에 관한 평가를 행하는 것이 가능한 실리콘 단결정 잉곳의 새로운 평가 방법을 제공한다.
본 발명의 일 태양은,
평가 대상의 실리콘 단결정 잉곳으로부터 3매 이상의 복수의 실리콘 웨이퍼를 잘라내는 것,
상기 복수의 실리콘 웨이퍼를, 경면 가공을 실시함으로써 실리콘 경면 웨이퍼로 가공하는 것,
상기 복수의 실리콘 경면 웨이퍼를, 경면 가공된 표면 상에 에피택셜층을 형성함으로써 실리콘 에피택셜 웨이퍼로 가공하는 것,
레이저 표면 검사 장치에 의해, 상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 휘점 맵을 취득하는 것 및,
상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 취득된 휘점 맵을 서로 겹친 중첩 맵을 작성하는 것,
을 포함하고,
상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인되지 않는 경우, 평가 대상의 실리콘 단결정 잉곳에 있어서의 상기 복수의 실리콘 웨이퍼가 잘라내어진 영역은 쌍정 발생 영역이 아니라고 추정하고,
상기 중첩 맵에 있어서 상기 라인 형상으로 분포한 휘점군이 확인된 경우, 평가 대상의 실리콘 단결정 잉곳에 있어서 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 웨이퍼가 잘라내어진 영역을 쌍정 발생 영역이라고 추정하는,
실리콘 단결정 잉곳의 평가 방법,
에 관한 것이다.
일 형태에서는, 상기 실리콘 단결정 잉곳의 평가 방법에 있어서, 상기 라인 형상으로 분포한 휘점군은, 길이 2㎜ 이상의 라인 형상으로 분포한 휘점군일 수 있다.
일 형태에서는, 상기 실리콘 단결정 잉곳의 평가 방법에 있어서 형성되는 상기 에피택셜층은, 0.5㎛ 이상의 막두께인 에피택셜층일 수 있다.
일 형태에서는, 상기 실리콘 단결정 잉곳의 평가 방법에 있어서, 상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 웨이퍼에 대해서, 휘점의 위치 좌표와 상기 실리콘 단결정 잉곳의 축방향에 있어서의 절출 위치의 사이에 비례 관계가 성립되는 것을, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 웨이퍼가 잘라내어진 영역을 쌍정 발생 영역이라고 추정하는 추정 기준으로서 추가로 채용할 수 있다.
일 형태에서는, 평가 대상의 실리콘 단결정 잉곳의 면 방위는 <100>일 수 있고, 이 실리콘 단결정 잉곳에 있어서 {111}면이 존재하는 2개의 영역을 쌍정 발생 영역이라고 추가로 추정할 수 있다.
일 형태에서는, 평가 대상의 실리콘 단결정 잉곳의 면 방위는 <100>일 수 있고, 상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 상기 복수의 휘점의 적어도 1개에 대해서, 휘점이 확인된 위치에 존재하는 결함을 원자간력 현미경에 의해 관찰하고, 관찰된 결함의 형상에 기초하여, 평가 대상의 실리콘 단결정 잉곳에 있어서 {111}면이 존재하는 2개의 영역의 어느 한쪽을 쌍정 발생 영역이라고 추가로 추정할 수 있다.
본 발명의 일 태양은,
실리콘 에피택셜 웨이퍼의 평가 방법으로서,
평가 대상의 실리콘 에피택셜 웨이퍼는, 동일한 실리콘 단결정 잉곳으로부터 잘라내어져 경면 가공이 실시된 실리콘 경면 웨이퍼의 경면 가공된 표면 상에 에피택셜층이 형성된 3매 이상의 실리콘 에피택셜 웨이퍼로서,
레이저 표면 검사 장치에 의해, 상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 휘점 맵을 취득하는 것 및,
상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 취득된 휘점 맵을 서로 겹친 중첩 맵을 작성하는 것,
을 포함하고,
상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인되지 않는 경우, 평가 대상의 실리콘 에피택셜 웨이퍼에는 쌍정 기인 결함은 존재하지 않는다고 추정하고,
상기 라인 형상으로 분포한 휘점군이 확인된 경우, 이 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에는 쌍정 기인 결함이 존재한다고 추정하는, 실리콘 에피택셜 웨이퍼의 평가 방법,
에 관한 것이다.
일 형태에서는, 상기 실리콘 에피택셜 웨이퍼의 평가 방법에 있어서, 상기 라인 형상으로 분포한 휘점군은, 길이 2㎜ 이상의 라인 형상으로 분포한 휘점군일 수 있다.
일 형태에서는, 상기 실리콘 에피택셜 웨이퍼의 평가 방법에 있어서, 상기 에피택셜층은, 0.5㎛ 이상의 막두께인 에피택셜층일 수 있다.
일 형태에서는, 상기 실리콘 에피택셜 웨이퍼의 평가 방법에 있어서, 상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에 대해서, 휘점의 위치 좌표와 상기 실리콘 단결정 잉곳의 축방향에 있어서의 절출 위치의 사이에 비례 관계가 성립되는 것을, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에 쌍정 기인 결함이 존재한다고 추정하는 추정 기준으로서 추가로 채용할 수 있다.
본 발명의 일 태양은,
실리콘 에피택셜 웨이퍼의 제조 방법으로서,
동일한 실리콘 단결정 잉곳으로부터 3매 이상의 복수의 실리콘 웨이퍼를 잘라내는 것,
상기 복수의 실리콘 웨이퍼를, 경면 가공을 실시함으로써 실리콘 경면 웨이퍼로 가공하는 것,
상기 복수의 실리콘 경면 웨이퍼를, 경면 가공된 표면 상에 에피택셜층을 형성함으로써 실리콘 에피택셜 웨이퍼로 가공하는 것,
상기 복수의 실리콘 에피택셜 웨이퍼를 상기 실리콘 에피택셜 웨이퍼의 평가 방법에 따라 평가하는 것 및,
상기 평가의 결과, 쌍정 기인 결함이 존재하지 않는다고 추정된 실리콘 에피택셜 웨이퍼를 제품 실리콘 에피택셜 웨이퍼로서 출하하기 위한 1개 이상의 공정에 부치는 것,
을 포함하는, 실리콘 에피택셜 웨이퍼의 제조 방법,
에 관한 것이다.
본 발명의 일 태양은,
실리콘 경면 웨이퍼의 평가 방법으로서,
평가 대상의 실리콘 경면 웨이퍼는, 동일한 실리콘 단결정 잉곳으로부터 잘라내어져, 경면 가공이 실시된 실리콘 경면 웨이퍼로서,
상기 복수의 실리콘 경면 웨이퍼를, 경면 가공이 실시된 표면 상에 에피택셜층을 형성함으로써 실리콘 에피택셜 웨이퍼로 가공하는 것,
레이저 표면 검사 장치에 의해, 상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 휘점 맵을 취득하는 것 및,
상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 취득된 휘점 맵을 서로 겹친 중첩 맵을 작성하는 것,
을 포함하고,
상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인되지 않는 경우, 평가 대상의 실리콘 경면 웨이퍼에는 쌍정은 존재하지 않는다고 추정하고,
상기 라인 형상으로 분포한 휘점군이 확인된 경우, 이 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에 포함되는 실리콘 경면 웨이퍼에는 쌍정이 존재한다고 추정하는, 실리콘 경면 웨이퍼의 평가 방법,
에 관한 것이다.
일 형태에서는, 상기 실리콘 경면 웨이퍼의 평가 방법에 있어서, 상기 라인 형상으로 분포한 휘점군은, 길이 2㎜ 이상의 라인 형상으로 분포한 휘점군일 수 있다.
일 형태에서는, 상기 실리콘 경면 웨이퍼의 평가 방법에 있어서, 상기 에피택셜층은, 0.5㎛ 이상의 막두께인 에피택셜층일 수 있다.
일 형태에서는, 상기 실리콘 경면 웨이퍼의 평가 방법에 있어서, 상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에 대해서, 휘점의 위치 좌표와 상기 실리콘 단결정 잉곳의 축방향에 있어서의 절출 위치의 사이에 비례 관계가 성립되는 것을, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에 포함되는 실리콘 경면 웨이퍼에 쌍정이 존재한다고 추정하는 추정 기준으로서 추가로 채용할 수 있다.
본 발명의 일 태양에 의하면, 쌍정 발생 영역에 관한 평가를 행하는 것이 가능한 실리콘 단결정 잉곳의 새로운 평가 방법을 제공할 수 있다.
도 1은 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 취득된 휘점 맵을 서로 겹친 중첩 맵의 구체예를 나타낸다.
도 2는 도 1에 나타내는 중첩 맵에 있어서 라인 형상으로 분포한 휘점군에 포함되는 휘점이 확인된 실리콘 웨이퍼에 대해서, 각 휘점의 위치 좌표(X좌표 또는 Y좌표)를, 평가 대상의 실리콘 단결정 잉곳의 축방향에 있어서의 각 실리콘 웨이퍼의 절출 위치에 대하여 플롯한 그래프이다.
도 3은 면 방위가 <100>인 실리콘 단결정의 결정 격자의 설명도이다.
도 4는 도 1에 나타내는 중첩 맵에 있어서 라인 형상으로 분포한 휘점군에 포함되는 휘점의 1개를 원자간력 현미경(AFM)에 의해 관찰하여 취득한 AFM상이다.
도 2는 도 1에 나타내는 중첩 맵에 있어서 라인 형상으로 분포한 휘점군에 포함되는 휘점이 확인된 실리콘 웨이퍼에 대해서, 각 휘점의 위치 좌표(X좌표 또는 Y좌표)를, 평가 대상의 실리콘 단결정 잉곳의 축방향에 있어서의 각 실리콘 웨이퍼의 절출 위치에 대하여 플롯한 그래프이다.
도 3은 면 방위가 <100>인 실리콘 단결정의 결정 격자의 설명도이다.
도 4는 도 1에 나타내는 중첩 맵에 있어서 라인 형상으로 분포한 휘점군에 포함되는 휘점의 1개를 원자간력 현미경(AFM)에 의해 관찰하여 취득한 AFM상이다.
(발명을 실시하기 위한 형태)
[실리콘 단결정 잉곳의 평가 방법]
본 발명의 일 태양에 따른 실리콘 단결정 잉곳의 평가 방법은, 평가 대상의 실리콘 단결정 잉곳으로부터 3매 이상의 복수의 실리콘 웨이퍼를 잘라내는 것, 상기 복수의 실리콘 웨이퍼를, 경면 가공을 실시함으로써 실리콘 경면 웨이퍼로 가공하는 것, 상기 복수의 실리콘 경면 웨이퍼를, 경면 가공된 표면 상에 에피택셜층을 형성함으로써 실리콘 에피택셜 웨이퍼로 가공하는 것, 레이저 표면 검사 장치에 의해, 상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 휘점 맵을 취득하는 것 및, 상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 취득된 휘점 맵을 서로 겹친 중첩 맵을 작성하는 것을 포함한다. 상기 실리콘 단결정 잉곳의 평가 방법에서는, 상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인되지 않는 경우, 평가 대상의 실리콘 단결정 잉곳에 있어서의 상기 복수의 실리콘 웨이퍼가 잘라내어진 영역은 쌍정 발생 영역이 아니라고 추정하고, 상기 중첩 맵에 있어서 상기 라인 형상으로 분포한 휘점군이 확인된 경우, 평가 대상의 실리콘 단결정 잉곳에 있어서 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 웨이퍼가 잘라내어진 영역을 쌍정 발생 영역이라고 추정한다.
본 발명자는, 쌍정 발생 영역에 관한 평가를 행하는 것이 가능한 실리콘 단결정 잉곳의 새로운 평가 방법을 제공하기 위해 검토를 거듭하는 중, 이하의 새로운 인식을 얻었다.
(1) 쌍정을 포함하는 실리콘 웨이퍼에 경면 가공을 실시하고, 경면 가공된 표면 상에 에피택셜층을 성막하면, 성막된 에피택셜층에 있어서 크레바스 형상으로 오목한 표면 결함이 형성된다. 이는, 쌍정의 바로 위의 부분과 그 이외의 부분에서 에피택셜 성장 레이트에 차이가 생기고, 성막된 에피택셜층에 있어서 쌍정의 바로 위의 부분에 크레바스 형상으로 오목한 표면 결함이 형성되기 때문이라고 추찰된다. 따라서, 이렇게 하여 형성된 표면 결함은, 쌍정 기인 결함이라고 추정할 수 있다.
(2) 상기 표면 결함은, 레이저 표면 검사 장치에 의해 휘점(LPD; Light Point Defects)으로서 검출할 수 있다.
(3) 쌍정은, 실리콘 단결정 잉곳에 있어서 일정 방향으로 발생한다. 따라서, 동일 실리콘 단결정 잉곳으로부터 잘라낸 3매 이상의 복수의 실리콘 웨이퍼를 실리콘 경면 웨이퍼로 가공하고, 경면 가공된 표면 상에 에피택셜층을 형성하여 에피택셜층 표면에 대해서 레이저 표면 검사 장치에 의해 휘점 맵을 취득하고, 그들 복수의 휘점 맵을 서로 겹친 맵을 작성하면, 이 중첩 맵에 있어서, 쌍정 기인 결함이라고 추정되는 표면 결함에 대응하는 휘점은, 라인 형상으로 분포한 휘점군으로서 확인할 수 있다.
그리고, 본 발명자는, 이러한 인식에 기초하여 예의 검토를 거듭한 결과, 상기의 새로운 실리콘 단결정 잉곳의 평가 방법을 완성시키기에 이르렀다.
이하, 상기 실리콘 단결정 잉곳의 평가 방법에 대해서, 더욱 상세하게 설명한다.
<평가 대상의 실리콘 단결정 잉곳>
상기 실리콘 단결정 잉곳의 평가 방법에 있어서의 평가 대상의 실리콘 단결정 잉곳은, 예를 들면 초크랄스키(CZ)법에 의해 육성된 실리콘 단결정 잉곳일 수 있다. 앞서 기재한 바와 같이, 쌍정은, 실리콘 단결정의 육성 중에 어느 일정 방향으로 응력이 가해져, 인접하는 부분의 한쪽이 다른 한쪽의 경상이 되는 바와 같은 규칙적 원자 배열의 소성 변형이 생긴 경우에 발생하는 면 결함이다. 쌍정은, 초크랄스키(CZ)법에 의해 육성된 실리콘 단결정 잉곳에 발생할 수 있는 면 결함으로서 알려져 있다. 실리콘 단결정 잉곳의 육성에 대해서는, CZ법에 관한 공지 기술을 적용할 수 있다.
<실리콘 웨이퍼의 잘라냄, 실리콘 경면 웨이퍼로의 가공>
상기 실리콘 단결정 잉곳의 평가 방법에서는, 실리콘 단결정 잉곳에 있어서의 쌍정 발생 영역에 관한 평가를 행하기 위해, 평가 대상의 실리콘 단결정 잉곳으로부터 3매 이상의 복수의 실리콘 웨이퍼를 잘라낸다. 이들 실리콘 웨이퍼의 잘라냄은, 예를 들면 이하와 같이 행할 수 있다. 평가 대상의 실리콘 단결정 잉곳을 컷하여 블록을 얻는다. 얻어진 블록을 슬라이스하여 웨이퍼로 한다. CZ법에 따라 육성된 실리콘 단결정 잉곳은, 축방향에 있어서 육성 시의 인상 방향을 상방이라고 칭하고, 다른 한쪽을 하방이라고 칭하면, 상방의 원추 형상부(「숄더부」라고 칭함)와 하방의 원추 형상부(「테일부」라고 칭함)의 사이에, 직동부라고 칭하는 원기둥 형상 부분이 존재한다. 상기 블록은, 예를 들면 직동부의 일부 영역을 잘라내어 얻어진 원기둥 형상의 블록일 수 있다. 또한, 상기의 3매 이상의 복수의 실리콘 웨이퍼는, 일 형태에서는, 평가 대상의 실리콘 단결정 잉곳에 있어서 연속하는 영역으로부터 잘라내어진 복수의 실리콘 웨이퍼, 즉, 소위 연속 샘플링에 의해 얻어진 실리콘 웨이퍼일 수 있다. 또한, 다른 일 형태에서는, 상기의 3매 이상의 복수의 실리콘 웨이퍼는, 평가 대상의 실리콘 단결정 잉곳에 있어서 이간한 영역으로부터 잘라내어진 복수의 실리콘 웨이퍼, 즉, 소위 발취 샘플링에 의해 얻어진 실리콘 웨이퍼일 수 있다. 발취 샘플링을 행하면, 발취 샘플링이 행해진 영역의 사이에 위치하는 영역에 포함되는 쌍정의 평가를 행할 수 없기 때문에, 평가 대상의 실리콘 단결정 잉곳에 있어서의 쌍정 발생 영역의 추정 결과의 신뢰성을 보다 높이는 관점에서는, 상기의 3매 이상의 복수의 실리콘 웨이퍼를 연속 샘플링에 의해 얻는 것이 바람직하다. 상기의 복수의 실리콘 웨이퍼의 1매당의 두께는, 예를 들면 750㎛∼1㎜일 수 있다. 또한, 연속 샘플링을 행하는 영역은, 실리콘 단결정 잉곳의 축방향의 80㎜ 이상에 걸친 영역일 수 있고, 또한, 이러한 영역의 길이는, 예를 들면 440㎜ 이하일 수 있지만, 보다 긴 경우도 있을 수 있다. 상기의 복수의 실리콘 웨이퍼의 합계 매수는, 예를 들면 10매 이상, 50매 이상, 70매 이상 혹은 100매 이상일 수 있고, 또한, 예를 들면 500매 이하, 300매 이하 혹은 200매 이하일 수 있고, 여기에 예시한 값을 초과하는 합계 매수일 수도 있다.
평가 대상의 실리콘 단결정 잉곳으로부터 잘라내어진 3매 이상의 복수의 실리콘 웨이퍼는, 2개의 주면 중 한쪽 또는 양쪽에 경면 가공이 실시되어 실리콘 경면 웨이퍼로 가공된다. 본 발명 및 본 명세서에 있어서, 「실리콘 경면 웨이퍼」란, 2개의 주면 중 한쪽 또는 양쪽에 경면 가공이 실시된 실리콘 단결정 웨이퍼를 말하는 것으로 한다. 경면 가공은 공지의 방법으로 행할 수 있다. 또한, 경면 가공 전의 실리콘 웨이퍼에는, 모따기, 랩, 연삭, 조(粗)연마 등의 실리콘 경면 웨이퍼를 얻기 위해 통상 행해지는 각종 가공을 공지의 방법에 따라 실시할 수 있다. 이렇게 하여, 3매 이상의 복수의 실리콘 경면 웨이퍼가 얻어진다.
<실리콘 에피택셜 웨이퍼로의 가공>
상기에서 얻어진 3매 이상의 복수의 실리콘 경면 웨이퍼는, 각각 실리콘 에피택셜 웨이퍼로 가공된다. 실리콘 에피택셜 웨이퍼란, 실리콘 단결정 웨이퍼를 기판으로 하고, 이 기판의 위에 에피택셜층을 갖는 웨이퍼이다. 본 발명 및 본 명세서에 있어서, 에피택셜층이란, 실리콘 단결정의 에피택셜층을 말하는 것으로 한다. 상기에서 얻어진 3매 이상의 복수의 실리콘 경면 웨이퍼로의 에피택셜층의 형성은, 각 실리콘 경면 웨이퍼를 기판으로 하고, 이 기판의 경면 가공된 표면 상에서 실리콘 단결정을 에피택셜 성장시킴으로써 행할 수 있다. 여기에서의 에피택셜층의 형성에 대해서는, 실리콘 에피택셜 웨이퍼에 관한 공지 기술을 적용할 수 있다. 실리콘 경면 웨이퍼가 쌍정 발생 영역으로부터 잘라내어진 실리콘 웨이퍼에 경면 가공이 실시된 웨이퍼인 경우, 앞서 기재한 바와 같이, 경면 가공된 표면 상에 에피택셜층을 성막하면, 성막된 에피택셜층에 있어서, 쌍정의 바로 위의 부분에 크레바스 형상으로 오목한 표면 결함이 형성된다고 본 발명자는 추찰하고 있다. 따라서, 이러한 표면 결함은, 쌍정 기인 결함이라고 추정할 수 있다. 상기 실리콘 단결정 잉곳의 평가 방법에서는, 이러한 표면 결함의 유무 및 존재 상태에 기초하여, 이하에 상술하는 바와 같이, 쌍정 발생 영역에 관한 추정을 행한다. 에피택셜층 표면에 쌍정에 기인하는 표면 결함을 더욱 현재화시켜 레이저 표면 검사 장치에 의한 검출을 보다 용이하게 하는 관점에서는, 각 실리콘 경면 웨이퍼 상에는, 막두께 0.5㎛ 이상의 에피택셜층을 형성하는 것이 바람직하다. 형성하는 에피택셜층의 막두께는, 예를 들면 1.0㎛ 이하로 할 수 있고, 또는 1.0㎛ 초과로 할 수도 있다.
<레이저 표면 검사 장치에 의한 휘점 맵의 취득>
상기 실리콘 단결정 잉곳의 평가 방법에서는, 상기에서 얻어진 3매 이상의 복수의 실리콘 에피택셜 웨이퍼에 있어서, 각각의 에피택셜층 표면에 대해서 레이저 표면 검사 장치에 의해 휘점 맵을 취득한다. 레이저 표면 검사 장치로서는, 광 산란식 표면 검사 장치, 면검기(面檢機) 등이라고도 칭하는 반도체 웨이퍼의 표면을 검사하기 위한 장치로서 공지의 구성의 레이저 표면 검사 장치를 어떤 제한 없이 이용할 수 있다. 레이저 표면 검사 장치는, 통상, 반도체 웨이퍼의 평가 대상의 표면을 레이저광에 의해 주사하고, 방사광(산란광 또는 반사광)에 의해 웨이퍼의 평가 대상 표면의 미소 오목부 또는 미소 볼록부(예를 들면 오목 형상의 표면 결함 또는 볼록 형상의 표면 부착 이물)를 휘점(LPD; Light Point Defects)으로서 검출한다. 또한, 휘점으로부터의 방사광을 측정함으로써, 반도체 웨이퍼의 평가 대상의 표면에 있어서의 미소 오목부 또는 미소 볼록부의 위치 및/또는 사이즈를 인식할 수 있다. 레이저광으로서는, 자외광, 가시광선 등을 이용할 수 있고, 그 파장은 특별히 한정되는 것은 아니다. 자외광이란, 400㎚ 미만의 파장역의 빛을 말하고, 가시광선이란, 400∼600㎚의 파장역의 빛을 말하는 것으로 한다. 레이저 표면 검사 장치의 해석부는, 통상, 검출된 복수의 휘점의 각각에 대해서, 평가 대상의 표면에 있어서의 2차원 위치 좌표(X좌표 및 Y좌표)의 정보를 취득하고, 취득된 2차원 위치 좌표의 정보로부터 평가 대상의 표면에 있어서의 면 내의 휘점 분포 상태를 나타내는 휘점 맵을 작성할 수 있다. 시판되어 있는 레이저 표면 검사 장치의 구체예로서는, KLA TENCOR사 제조 Surfscan 시리즈 SP1, SP2, SP3, SP5, SP7 등을 들 수 있다. 단 이들 장치는 예시로서, 그 외의 레이저 표면 검사 장치도 사용 가능하다.
<쌍정 발생 영역에 관한 추정>
앞서 기재한 바와 같이, 실리콘 경면 웨이퍼가 쌍정 발생 영역으로부터 잘라내어진 실리콘 웨이퍼에 경면 가공이 실시된 웨이퍼인 경우, 경면 가공된 표면 상에 에피택셜층을 성막하면, 성막된 에피택셜층에 있어서, 쌍정의 바로 위의 부분에 크레바스 형상으로 오목한 표면 결함이 형성된다고 본 발명자는 추찰하고 있다. 레이저 표면 검사 장치에 의하면, 평가 대상의 표면에 있어서의 미소 오목부를 휘점으로서 검출할 수 있기 때문에, 이러한 표면 결함은 레이저 표면 검사 장치에 의해 휘점으로서 검출할 수 있다. 단, 상기의 복수의 실리콘 에피택셜 웨이퍼의 각 에피택셜층 표면에 있어서 레이저 표면 검사 장치에 의해 휘점으로서 검출되는 미소 오목부 또는 미소 볼록부는, 쌍정에 기인하는 표면 결함만이 아닐 가능성이 있다. 그래서, 상기 실리콘 단결정 잉곳의 평가 방법에서는, 쌍정이 실리콘 단결정 잉곳에 있어서 일정 방향으로 발생하는 면 결함이라는 점을 이용하여, 평가 대상의 실리콘 단결정 잉곳에 대해서 쌍정 발생 영역에 관한 추정을 행한다. 상세하게는, 쌍정은 실리콘 단결정 잉곳에 있어서 일정 방향으로 발생하기 때문에, 앞서 기재한 바와 같이, 동일 실리콘 단결정 잉곳으로부터 잘라내어져 상기와 같이 가공된 실리콘 에피택셜 웨이퍼의 각 에피택셜층의 표면에 대해서 레이저 표면 검사 장치에 의해 휘점 맵을 취득하고, 그들 복수의 휘점 맵을 서로 겹친 맵을 작성하면, 이 중첩 맵에 있어서, 쌍정 기인 결함이라고 추정되는 표면 결함에 대응하는 휘점은, 라인 형상으로 분포한 휘점군으로서 확인할 수 있다. 그래서, 상기 실리콘 단결정 잉곳의 평가 방법에서는, 이하와 같이, 평가 대상의 실리콘 단결정 잉곳에 대해서 쌍정 발생 영역에 관한 평가를 행한다.
상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 취득된 휘점 맵을 서로 겹친 중첩 맵을 작성한다. 중첩 맵의 작성은, 레이저 표면 검사 장치의 해석부에 있어서 행할 수 있고, 또는 공지의 해석 소프트에 의해 행할 수 있다. 그리고, 이하의 추정 기준 A를 채용하여, 쌍정 발생 영역에 관한 추정을 행한다.
(추정 기준 A)
작성된 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인되지 않는 경우, 평가 대상의 실리콘 단결정 잉곳에 있어서, 상기 복수의 실리콘 웨이퍼가 잘라내어진 영역은 쌍정 발생 영역이 아니라고 추정한다. 다른 한편, 상기 중첩 맵에 있어서, 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 평가 대상의 실리콘 단결정 잉곳에 있어서, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 웨이퍼가 잘라내어진 영역을 쌍정 발생 영역이라고 추정한다.
일 예로서, 도 1에, 중첩 맵의 구체예를 나타낸다. 도 1에 나타내는 중첩 맵은, 이하의 방법에 따라 작성된 중첩 맵이다.
초크랄스키법에 따라, 면 방위가 <100>인 실리콘 단결정 잉곳을 육성했다.
육성된 실리콘 단결정 잉곳의 직동부로부터 축방향의 길이 약 110㎜에 걸친 영역을 컷하여 블록을 얻었다. 얻어진 블록으로부터 연속적으로 두께 1㎜의 웨이퍼를 슬라이스하고, 연속 샘플링에 의해 합계 78매의 실리콘 웨이퍼를 얻었다.
상기에서 얻어진 복수의 실리콘 웨이퍼를, 각각 공지의 방법에 따라 실리콘 경면 웨이퍼로 가공했다.
상기에서 얻어진 복수의 실리콘 경면 웨이퍼에 대해서, 각각 경면 가공된 표면 상에서 공지의 방법에 따라 실리콘 단결정을 에피택셜 성장시켜, 막두께 0.5㎛의 에피택셜층을 형성하여 실리콘 에피택셜 웨이퍼로의 가공을 행했다.
상기에서 얻어진 복수의 실리콘 에피택셜 웨이퍼(직경 300㎜)의 각 에피택셜층 표면에 대해서, 레이저 표면 검사 장치로서 KLA TENCOR사 제조 Surfscan 시리즈 SP5를 사용하여 에피택셜층 표면의 휘점 맵을 취득했다. 동일 레이저 표면 검사 장치의 해석부에 있어서 상기의 복수의 실리콘 에피택셜 웨이퍼에 대해서 얻어진 휘점 맵을 서로 겹쳐 얻어진 중첩 맵이, 도 1에 나타내는 중첩 맵이다.
도 1에 나타내는 중첩 맵에서는, 도 1 중에 점선으로 둘러싼 부분에 길이 약 60㎜의 라인 형상으로 분포한 휘점군을 확인할 수 있다. 본 발명 및 본 명세서에 있어서, 「라인 형상으로 분포한 휘점군」이란, 휘점군의 분포 형상이 직선 형상의 휘점군을 말하는 것으로 한다. 여기에 기재된 직선 형상은, 완전한 직선에 한정되지 않고, 대략 직선과 통상 인식될 수 있는 형상도 포함된다. 또한, 라인 형상으로 분포한 휘점군에 있어서, 서로 이웃하는 휘점끼리가 접하고 있는 것은 필수가 아니라, 서로 이웃하는 휘점끼리는 접하고 있어도 좋고 이간하고 있어도 좋다. 또한, 라인 형상으로 분포한 휘점군의 길이는, 실치수 사이즈, 즉 에피택셜층 표면에 있어서의 실제의 사이즈를 말하는 것으로 한다. 라인 형상으로 분포한 휘점군의 길이란, 라인 형상으로 분포한 휘점군의 중에서 한쪽의 가장자리의 휘점과 다른 한쪽의 가장자리의 휘점의 거리를 말하는 것으로 하고, 예를 들면 2㎜ 이상일 수 있고, 또한, 예를 들면 100㎜ 이하일 수 있지만, 보다 긴 경우도 있을 수 있다. 또한, 도 1에 나타내는 중첩 맵은, 레이저 표면 검사 장치로서 KLA TENCOR사 제조 Surfscan 시리즈 SP5를 사용하여 취득된 것이지만, 동일 시리즈의 SP1, SP2, SP3, SP5 및 SP7을 사용하여 마찬가지의 중첩 맵이 얻어지는 것을 확인했다.
일 형태에서는, 추정 기준 A에 더하여, 쌍정이 실리콘 단결정 잉곳에 있어서 일정 방향으로 발생하는 면 결함인 점을 이용하여, 이하의 추가 추정 기준 1A∼3A 중의 1개, 2개 또는 3개를 추가로 채용할 수 있다.
(추가 추정 기준 1A)
상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 이러한 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 웨이퍼에 대해서, 휘점의 위치 좌표와 상기 실리콘 단결정 잉곳의 축방향에 있어서의 절출 위치의 사이에 비례 관계가 성립되는 것을, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 웨이퍼가 잘라내어진 영역을 쌍정 발생 영역이라고 추정한다.
도 2는, 도 1에 나타내는 중첩 맵에 있어서 라인 형상으로 분포한 휘점군에 포함되는 휘점이 확인된 실리콘 웨이퍼에 대해서, 각 휘점의 위치 좌표(X좌표 또는 Y좌표)를, 평가 대상의 실리콘 단결정 잉곳의 축방향에 있어서의 각 실리콘 웨이퍼의 절출 위치에 대하여 플롯한 그래프이다. 도 2에 나타낸 그래프에 있어서, 가로축은 실리콘 단결정 잉곳의 숄더부측 정부(頂部)의 위치를 0㎜로 한 축방향 위치를 나타내고 있다. 추가 추정 기준 1A에 대해서, 「비례 관계가 성립된다」란, 세로축 y와 가로축 x에 대해서 최소 제곱법에 의한 피팅에 의해 상관 계수의 제곱 R2가 0.80 이상 1.00 이하의 직선을 작성할 수 있는 것을 의미하는 것으로 한다. 도 2에 나타나 있는 그래프에서는, X좌표 및 Y좌표의 어느 것에 대해서나, 세로축 y와 가로축 x에 대해서 최소 제곱법에 의한 피팅에 의해, R2＝0.80 이상 1.00 이하의 직선을 작성할 수 있었다. 추가 추정 기준 1A에 대해서 기재하는 비례 관계는, 휘점의 위치 좌표 중의 X좌표 및 Y좌표의 적어도 한쪽에 대해서 성립되는 것으로 하고, 양쪽에 대해서 성립되는 것이 바람직하다.
(추가 추정 기준 2A)
평가 대상의 실리콘 단결정 잉곳의 면 방위는 <100>이고, 이 실리콘 단결정 잉곳에 있어서 {111}면이 존재하는 2개의 영역을 쌍정 발생 영역이라고 추가로 추정한다.
(추가 추정 기준 3A)
평가 대상의 실리콘 단결정 잉곳의 면 방위는 <100>이고, 상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 이러한 복수의 휘점의 적어도 1개에 대해서, 휘점이 확인된 위치에 존재하는 결함을 원자간력 현미경에 의해 관찰하고, 관찰된 결함의 형상에 기초하여, 평가 대상의 실리콘 단결정 잉곳에 있어서 {111}면이 존재하는 2개의 영역의 어느 한쪽을 쌍정 발생 영역이라고 추가로 추정한다.
상기 추가 추정 기준 2A 및 3A는, 이하의 결정 학문적 인식에 기초하고 있다.
인식 1: 면 방위가 <100>인 실리콘 단결정에 있어서, 쌍정은 {111}면에 전파된다.
인식 2: 도 3은, 면 방위가 <100>인 실리콘 단결정의 결정 격자의 설명도이다. 면 방위가 <100>인 실리콘 단결정 잉곳에 대해서, 상기와 같이 작성된 중첩 맵에 있어서 라인 형상으로 분포한 휘점군의 분포 라인은, {111}면과 {110}면의 경계선상에 나타난다. 이러한 경계선은, 도 3 중의 실선으로 나타난 경계선 및 점선으로 나타난 경계선이다.
추가 추정 기준 2A에 의하면, 인식 1 및 인식 2에 기초하여, 결정 성장 방향(실리콘 단결정 잉곳의 축방향)에 대한 기울기로부터, 도 3 중의 ①, ②, ③ 및 ④의 {111}면이 존재하는 영역의 중에서, ③ 및 ④의 {111}면이 존재하는 2개의 영역을 쌍정 발생 영역이라고 추정할 수 있다.
추가 추정 기준 3A에서는, 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 이러한 복수의 휘점의 적어도 1개에 대해서, 휘점이 확인된 위치에 존재하는 결함을 원자간력 현미경에 의해 관찰한다. 도 4는, 도 1에 나타내는 중첩 맵에 있어서 라인 형상으로 분포한 휘점군에 포함되는 휘점의 1개를 원자간력 현미경(AFM)에 의해 관찰하여 취득한 AFM상이다. 도 4에 나타내는 AFM상에 있어서, 실선을 붙인 방향으로 쌍정이 생기고 있다고 추정할 수 있다. 또한, 도 4에 나타내는 AFM상에 있어서, 점선을 붙인 방향으로 부분 전위가 생기고 있다고 추정할 수 있다. 도 4 중에 점선을 붙인 방향은, 도 3에 나타내는 결정 격자에 있어서의 점선으로 나타낸 경계선의 방향과 일치한다. 상기와 같이, 추가 추정 기준 2A에서는, 도 3 중의 ③ 및 ④의 {111}면이 존재하는 2개의 영역을 쌍정 발생 영역이라고 추정할 수 있다. 이에 대하여, 추가 추정 기준 3A에 의하면, 결정 성장 방향(실리콘 단결정 잉곳의 축방향)에 대한 기울기 및 AFM상에 있어서의 쌍정이 생기고 있다고 추정된 방향(예를 들면 도 4 중에 실선을 붙인 방향)으로부터, 도 3 중의 ③의 {111}면이 존재하는 영역을 쌍정 발생 영역이라고 추정할 수 있다.
상기 실리콘 단결정 잉곳의 평가 방법에 의하면, 이상과 같이 실리콘 단결정 잉곳에 있어서의 쌍정 발생 영역에 관한 평가를 행할 수 있다.
[실리콘 에피택셜 웨이퍼의 평가 방법]
본 발명의 일 태양에 따른 실리콘 에피택셜 웨이퍼의 평가 방법은, 평가 대상의 실리콘 에피택셜 웨이퍼는 동일한 실리콘 단결정 잉곳으로부터 잘라내어져 경면 가공이 실시된 실리콘 경면 웨이퍼의 경면 가공된 표면 상에 에피택셜층이 형성된 3매 이상의 실리콘 에피택셜 웨이퍼로서, 레이저 표면 검사 장치에 의해 상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 휘점 맵을 취득하는 것 및, 상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 취득된 휘점 맵을 서로 겹친 중첩 맵을 작성하는 것을 포함한다. 그리고, 상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인되지 않는 경우, 평가 대상의 실리콘 에피택셜 웨이퍼에는 쌍정 기인 결함은 존재하지 않는다고 추정하고, 상기 라인 형상으로 분포한 휘점군이 확인된 경우, 이 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에는 쌍정 기인 결함이 존재한다고 추정한다.
상기 실리콘 에피택셜 웨이퍼의 평가 방법에 관하여, 실리콘 단결정 잉곳, 실리콘 경면 웨이퍼, 실리콘 에피택셜 웨이퍼, 휘점 맵의 취득, 중첩 맵의 작성에 대해서는, 상기 실리콘 단결정 잉곳의 평가 방법에 관한 앞의 기재를 참조할 수 있다. 그리고, 상기 실리콘 에피택셜 웨이퍼의 평가 방법에서는, 이하의 추정 기준 B를 채용하여, 쌍정 기인 결함에 관한 평가를 행한다. 쌍정 기인 결함이란, 실리콘 에피택셜 웨이퍼에 있어서 에피택셜층이 형성된 기판(즉 실리콘 경면 웨이퍼)에 포함되는 쌍정에 기인하여 실리콘 에피택셜 웨이퍼의 표면에 나타나는 표면 결함을 말하는 것으로 한다. 이러한 표면 결함은, 앞서 기재한 바와 같이, 크레바스 형상으로 오목한 표면 결함일 수 있다. 추정 기준 B에 대해서는, 추정 기준 A에 관한 앞의 기재를 참조할 수 있다.
(추정 기준 B)
작성된 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인되지 않는 경우, 평가 대상의 실리콘 에피택셜 웨이퍼에는 쌍정 기인 결함은 존재하지 않는다고 추정한다. 다른 한편, 상기 중첩 맵에 있어서, 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 이 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에는 쌍정 기인 결함이 존재한다고 추정한다.
또한, 상기 실리콘 에피택셜 웨이퍼의 평가 방법에서는, 추정 기준 B에 더하여, 쌍정이 실리콘 단결정 잉곳에 있어서 일정 방향으로 발생하는 면 결함인 점을 이용하여, 이하의 추가 추정 기준 1B를 추가로 채용할 수 있다. 추가 추정 기준 1B에 대해서는, 추가 추정 기준 1A에 관한 앞의 기재를 참조할 수 있다.
(추가 추정 기준 1B)
상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 이 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에 대해서, 휘점의 위치 좌표와 상기 실리콘 단결정 잉곳의 축방향에 있어서의 절출 위치의 사이에 비례 관계가 성립되는 것을, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에 쌍정 기인 결함이 존재한다고 추정한다.
[실리콘 에피택셜 웨이퍼의 제조 방법]
본 발명의 일 태양에 따른 실리콘 에피택셜 웨이퍼의 제조 방법은, 동일한 실리콘 단결정 잉곳으로부터 3매 이상의 복수의 실리콘 웨이퍼를 잘라내는 것, 상기 복수의 실리콘 웨이퍼를, 경면 가공을 실시함으로써 실리콘 경면 웨이퍼로 가공하는 것, 상기 복수의 실리콘 경면 웨이퍼를 경면 가공된 표면 상에 에피택셜층을 형성함으로써 실리콘 에피택셜 웨이퍼로 가공하는 것, 상기 복수의 실리콘 에피택셜 웨이퍼를 상기 실리콘 에피택셜 웨이퍼의 평가 방법에 따라 평가하는 것 및, 상기 평가의 결과, 쌍정 기인 결함이 존재하지 않는다고 추정된 실리콘 에피택셜 웨이퍼를 제품 실리콘 에피택셜 웨이퍼로서 출하하기 위한 1개 이상의 공정에 부치는 것을 포함한다. 제품 실리콘 에피택셜 웨이퍼로서 출하하기 위한 공정의 구체예로서는, 곤포 공정 등을 들 수 있다.
상기 실리콘 에피택셜 웨이퍼의 제조 방법에 의하면, 쌍정 기인 결함, 즉 실리콘 에피택셜 웨이퍼의 기판(실리콘 경면 웨이퍼)에 포함되는 쌍정에 기인하여 실리콘 에피택셜 웨이퍼의 표면에 나타나는 표면 결함이 존재하지 않는다고 추정된 실리콘 에피택셜 웨이퍼를 제품 실리콘 에피택셜 웨이퍼로서 출하할 수 있다. 이렇게 하여 출하된 제품 실리콘 에피택셜 웨이퍼를 이용하여 반도체 디바이스를 제작하는 것은, 우수한 디바이스 특성을 나타낼 수 있는 반도체 디바이스의 제공에 기여할 수 있다.
상기 실리콘 에피택셜 웨이퍼의 제조 방법의 상세에 대해서는, 상기 실리콘 단결정 잉곳의 평가 방법에 관한 앞의 기재 및 상기 실리콘 에피택셜 웨이퍼의 평가 방법에 관한 앞의 기재를 참조할 수 있다.
[실리콘 경면 웨이퍼의 평가 방법]
본 발명의 일 태양에 따른 실리콘 경면 웨이퍼의 평가 방법은, 평가 대상의 실리콘 경면 웨이퍼는 동일한 실리콘 단결정 잉곳으로부터 잘라내어져 경면 가공이 실시된 실리콘 경면 웨이퍼로서, 상기 복수의 실리콘 경면 웨이퍼를 경면 가공이 실시된 표면 상에 에피택셜층을 형성함으로써 실리콘 에피택셜 웨이퍼로 가공하는 것, 레이저 표면 검사 장치에 의해 상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 휘점 맵을 취득하는 것 및, 상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 취득된 휘점 맵을 서로 겹친 중첩 맵을 작성하는 것을 포함한다. 상기 실리콘 경면 웨이퍼의 평가 방법에 관하여, 실리콘 단결정 잉곳, 실리콘 경면 웨이퍼, 실리콘 에피택셜 웨이퍼, 휘점 맵의 취득, 중첩 맵의 작성에 대해서는, 상기 실리콘 단결정 잉곳의 평가 방법에 관한 앞의 기재를 참조할 수 있다. 그리고, 상기 실리콘 경면 웨이퍼의 평가 방법에서는, 이하의 추정 기준 C를 채용하여, 실리콘 경면 웨이퍼에 대해서 쌍정에 관한 평가를 행한다. 추정 기준 C에 대해서는, 추정 기준 A에 관한 앞의 기재를 참조할 수 있다.
(추정 기준 C)
상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인되지 않는 경우, 평가 대상의 실리콘 경면 웨이퍼에는 쌍정은 존재하지 않는다고 추정한다. 다른 한편, 상기 중첩 맵에 있어서, 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 이 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에 포함되는 실리콘 경면 웨이퍼에는 쌍정이 존재한다고 추정한다.
또한, 상기 실리콘 경면 웨이퍼의 평가 방법에서는, 추정 기준 C에 더하여, 쌍정이 실리콘 단결정 잉곳에 있어서 일정 방향으로 발생하는 면 결함인 점을 이용하여, 이하의 추가 추정 기준 1C를 추가로 채용할 수 있다. 추가 추정 기준 1C에 대해서는, 추가 추정 기준 1A에 관한 앞의 기재를 참조할 수 있다.
(추가 추정 기준 1C)
상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 이 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에 대해서, 휘점의 위치 좌표와 상기 실리콘 단결정 잉곳의 축방향에 있어서의 절출 위치의 사이에 비례 관계가 성립되는 것을, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에 포함되는 실리콘 경면 웨이퍼에 쌍정이 존재한다고 추정한다.
앞서 기재한 바와 같이, 쌍정은 실리콘 단결정 잉곳에 있어서 일정 방향으로 발생한다. 그 때문에, 예를 들면, 동일한 실리콘 단결정 잉곳으로부터 잘라내어져 실리콘 경면 웨이퍼로 가공된 복수의 실리콘 경면 웨이퍼의 일부에 대해서 상기 실리콘 경면 웨이퍼의 평가 방법에 따라 평가를 행함으로써, 상기 실리콘 단결정 잉곳에 대해서 쌍정 발생 영역의 유무의 추정 및 쌍정 발생 영역의 위치의 추정을 행할 수 있다. 이러한 추정의 결과, 상기 실리콘 단결정 잉곳에 대해서, 쌍정이 발생하고 있지 않다고 추정되는 영역을 특정할 수 있다. 또한, 이렇게 하여 특정된 영역으로부터 잘라내어진 웨이퍼를 가공하여 얻어진 실리콘 경면 웨이퍼를, 제품 웨이퍼로서 출하하기 위한 1개 이상의 공정에 부칠 수 있다. 예를 들면 상기와 같이 제품 웨이퍼로서 출하하는 실리콘 경면 웨이퍼를 결정하는 것은, 쌍정을 포함하지 않는 실리콘 경면 웨이퍼를 제품 웨이퍼로서 출하하는 것에 기여할 수 있다.
본 발명의 일 태양은, 실리콘 단결정 잉곳의 제조 분야, 실리콘 에피택셜 웨이퍼의 제조 분야 및 실리콘 경면 웨이퍼의 제조 분야에 있어서 유용하다.
Claims (15)
- 평가 대상의 실리콘 단결정 잉곳으로부터 3매 이상의 복수의 실리콘 웨이퍼를 잘라내는 것,
상기 복수의 실리콘 웨이퍼를, 경면 가공을 실시함으로써 실리콘 경면 웨이퍼로 가공하는 것,
상기 복수의 실리콘 경면 웨이퍼를, 경면 가공된 표면 상에 에피택셜층을 형성함으로써 실리콘 에피택셜 웨이퍼로 가공하는 것,
레이저 표면 검사 장치에 의해, 상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 휘점 맵을 취득하는 것 및,
상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 취득된 휘점 맵을 서로 겹친 중첩 맵을 작성하는 것,
을 포함하고,
상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인되지 않는 경우, 평가 대상의 실리콘 단결정 잉곳에 있어서의 상기 복수의 실리콘 웨이퍼가 잘라내어진 영역은 쌍정(雙晶) 발생 영역이 아니라고 추정하고,
상기 중첩 맵에 있어서 상기 라인 형상으로 분포한 휘점군이 확인된 경우, 평가 대상의 실리콘 단결정 잉곳에 있어서 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 웨이퍼가 잘라내어진 영역을 쌍정 발생 영역이라고 추정하는,
실리콘 단결정 잉곳의 평가 방법. - 제1항에 있어서,
상기 라인 형상으로 분포한 휘점군은, 길이 2㎜ 이상의 라인 형상으로 분포한 휘점군인, 실리콘 단결정 잉곳의 평가 방법. - 제1항 또는 제2항에 있어서,
상기 에피택셜층의 형성은, 0.5㎛ 이상의 막두께인 에피택셜층을 형성하는 것인, 실리콘 단결정 잉곳의 평가 방법. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 웨이퍼에 대해서, 휘점의 위치 좌표와 상기 실리콘 단결정 잉곳의 축방향에 있어서의 절출 위치의 사이에 비례 관계가 성립되는 것을, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 웨이퍼가 잘라내어진 영역을 쌍정 발생 영역이라고 추정하는 추정 기준으로서 추가로 채용하는, 실리콘 단결정 잉곳의 평가 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
평가 대상의 실리콘 단결정 잉곳의 면 방위는 <100>이고, 당해 실리콘 단결정 잉곳에 있어서 {111}면이 존재하는 2개의 영역을 쌍정 발생 영역이라고 추가로 추정하는, 실리콘 단결정 잉곳의 평가 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
평가 대상의 실리콘 단결정 잉곳의 면 방위는 <100>이고,
상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 상기 복수의 휘점의 적어도 1개에 대해서, 휘점이 확인된 위치에 존재하는 결함을 원자간력 현미경에 의해 관찰하고, 관찰된 결함의 형상에 기초하여, 평가 대상의 실리콘 단결정 잉곳에 있어서 {111}면이 존재하는 2개의 영역의 어느 한쪽을 쌍정 발생 영역이라고 추가로 추정하는, 실리콘 단결정 잉곳의 평가 방법. - 실리콘 에피택셜 웨이퍼의 평가 방법으로서,
평가 대상의 실리콘 에피택셜 웨이퍼는, 동일한 실리콘 단결정 잉곳으로부터 잘라내어져 경면 가공이 실시된 실리콘 경면 웨이퍼의 경면 가공된 표면 상에 에피택셜층이 형성된 3매 이상의 실리콘 에피택셜 웨이퍼로서,
레이저 표면 검사 장치에 의해, 상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 휘점 맵을 취득하는 것 및,
상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 취득된 휘점 맵을 서로 겹친 중첩 맵을 작성하는 것,
을 포함하고,
상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인되지 않는 경우, 평가 대상의 실리콘 에피택셜 웨이퍼에는 쌍정 기인 결함은 존재하지 않는다고 추정하고,
상기 라인 형상으로 분포한 휘점군이 확인된 경우, 당해 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에는 쌍정 기인 결함이 존재한다고 추정하는, 실리콘 에피택셜 웨이퍼의 평가 방법. - 제7항에 있어서,
상기 라인 형상으로 분포한 휘점군은, 길이 2㎜ 이상의 라인 형상으로 분포한 휘점군인, 실리콘 에피택셜 웨이퍼의 평가 방법. - 제7항 또는 제8항에 있어서,
상기 에피택셜층은, 0.5㎛ 이상의 막두께인 에피택셜층인, 실리콘 에피택셜 웨이퍼의 평가 방법. - 제7항 내지 제9항 중 어느 한 항에 있어서,
상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에 대해서, 휘점의 위치 좌표와 상기 실리콘 단결정 잉곳의 축방향에 있어서의 절출 위치의 사이에 비례 관계가 성립되는 것을, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에 쌍정 기인 결함이 존재한다고 추정하는 추정 기준으로서 추가로 채용하는, 실리콘 에피택셜 웨이퍼의 평가 방법. - 실리콘 에피택셜 웨이퍼의 제조 방법으로서,
동일한 실리콘 단결정 잉곳으로부터 3매 이상의 복수의 실리콘 웨이퍼를 잘라내는 것,
상기 복수의 실리콘 웨이퍼를, 경면 가공을 실시함으로써 실리콘 경면 웨이퍼로 가공하는 것,
상기 복수의 실리콘 경면 웨이퍼를, 경면 가공된 표면 상에 에피택셜층을 형성함으로써 실리콘 에피택셜 웨이퍼로 가공하는 것,
상기 복수의 실리콘 에피택셜 웨이퍼를 제7항 내지 제10항 중 어느 한 항에 기재된 평가 방법에 따라 평가하는 것 및,
상기 평가의 결과, 쌍정 기인 결함이 존재하지 않는다고 추정된 실리콘 에피택셜 웨이퍼를 제품 실리콘 에피택셜 웨이퍼로서 출하하기 위한 1개 이상의 공정에 부치는 것,
을 포함하는, 실리콘 에피택셜 웨이퍼의 제조 방법. - 실리콘 경면 웨이퍼의 평가 방법으로서,
평가 대상의 실리콘 경면 웨이퍼는, 동일한 실리콘 단결정 잉곳으로부터 잘라내어져, 경면 가공이 실시된 실리콘 경면 웨이퍼로서,
상기 복수의 실리콘 경면 웨이퍼를, 경면 가공이 실시된 표면 상에 에피택셜층을 형성함으로써 실리콘 에피택셜 웨이퍼로 가공하는 것,
레이저 표면 검사 장치에 의해, 상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 휘점 맵을 취득하는 것 및,
상기 복수의 실리콘 에피택셜 웨이퍼의 에피택셜층 표면에 대해서 취득된 휘점 맵을 서로 겹친 중첩 맵을 작성하는 것,
을 포함하고,
상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인되지 않는 경우, 평가 대상의 실리콘 경면 웨이퍼에는 쌍정은 존재하지 않는다고 추정하고,
상기 라인 형상으로 분포한 휘점군이 확인된 경우, 당해 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에 포함되는 실리콘 경면 웨이퍼에는 쌍정이 존재한다고 추정하는, 실리콘 경면 웨이퍼의 평가 방법. - 제12항에 있어서,
상기 라인 형상으로 분포한 휘점군은, 길이 2㎜ 이상의 라인 형상으로 분포한 휘점군인, 실리콘 경면 웨이퍼의 평가 방법. - 제12항 또는 제13항에 있어서,
상기 에피택셜층은, 0.5㎛ 이상의 막두께인 에피택셜층인, 실리콘 경면 웨이퍼의 평가 방법. - 제12항 내지 제14항 중 어느 한 항에 있어서,
상기 중첩 맵에 있어서 3점 이상의 복수의 휘점이 라인 형상으로 분포한 휘점군이 확인된 경우, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에 대해서, 휘점의 위치 좌표와 상기 실리콘 단결정 잉곳의 축방향에 있어서의 절출 위치의 사이에 비례 관계가 성립되는 것을, 상기 휘점군에 포함되는 휘점이 확인된 복수의 실리콘 에피택셜 웨이퍼에 포함되는 실리콘 경면 웨이퍼에 쌍정이 존재한다고 추정하는 추정 기준으로서 추가로 채용하는, 실리콘 경면 웨이퍼의 평가 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2021-085883 | 2021-05-21 | ||
| JP2021085883A JP2022178817A (ja) | 2021-05-21 | 2021-05-21 | シリコン単結晶インゴットの評価方法、シリコンエピタキシャルウェーハの評価方法、シリコンエピタキシャルウェーハの製造方法およびシリコン鏡面ウェーハの評価方法 |
| PCT/JP2022/001939 WO2022244304A1 (ja) | 2021-05-21 | 2022-01-20 | シリコン単結晶インゴットの評価方法、シリコンエピタキシャルウェーハの評価方法、シリコンエピタキシャルウェーハの製造方法およびシリコン鏡面ウェーハの評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230161520A true KR20230161520A (ko) | 2023-11-27 |
Family
ID=84140406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237037808A KR20230161520A (ko) | 2021-05-21 | 2022-01-20 | 실리콘 단결정 잉곳의 평가 방법, 실리콘 에피택셜 웨이퍼의 평가 방법, 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 경면 웨이퍼의 평가 방법 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP2022178817A (ko) |
| KR (1) | KR20230161520A (ko) |
| CN (1) | CN117280083A (ko) |
| DE (1) | DE112022002711T5 (ko) |
| TW (1) | TWI818415B (ko) |
| WO (1) | WO2022244304A1 (ko) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19827202A1 (de) * | 1998-06-18 | 1999-12-23 | Wacker Siltronic Halbleitermat | Verfahren und Vorrichtung zur zerstörungsfreien Erkennung von Kristalldefektten |
| TW473894B (en) * | 1999-12-24 | 2002-01-21 | Shinetsu Handotai Kk | Inspecting device for crystal defect of silicon wafer and method for detecting crystal defect of the same |
| DE102006055038B4 (de) * | 2006-11-22 | 2012-12-27 | Siltronic Ag | Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe |
| KR100983195B1 (ko) * | 2007-12-28 | 2010-09-20 | 주식회사 실트론 | 2차원 선결함이 제어된 실리콘 잉곳, 웨이퍼, 에피택셜웨이퍼와, 그 제조방법 및 제조장치 |
| JP6256413B2 (ja) * | 2015-05-27 | 2018-01-10 | 信越半導体株式会社 | 半導体ウェーハの評価方法 |
| JP6500763B2 (ja) | 2015-12-07 | 2019-04-17 | 株式会社Sumco | 双晶欠陥発生領域の除去方法およびシリコンウェーハの製造方法 |
| JP6508082B2 (ja) * | 2016-02-12 | 2019-05-08 | 株式会社Sumco | エピタキシャルウェーハの評価方法 |
| JP6673122B2 (ja) * | 2016-09-29 | 2020-03-25 | 株式会社Sumco | シリコンウェーハの評価方法、シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法 |
| JP2021085883A (ja) | 2019-11-29 | 2021-06-03 | 国立大学法人 東京大学 | 被験児が胆道閉鎖症に罹患しているか否かを判定するためのデータを収集する方法及び胆道閉鎖症の診断用キット |
-
2021
- 2021-05-21 JP JP2021085883A patent/JP2022178817A/ja active Pending
-
2022
- 2022-01-18 TW TW111101973A patent/TWI818415B/zh active
- 2022-01-20 CN CN202280032306.8A patent/CN117280083A/zh active Pending
- 2022-01-20 DE DE112022002711.8T patent/DE112022002711T5/de active Pending
- 2022-01-20 KR KR1020237037808A patent/KR20230161520A/ko unknown
- 2022-01-20 WO PCT/JP2022/001939 patent/WO2022244304A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| CN117280083A (zh) | 2023-12-22 |
| TWI818415B (zh) | 2023-10-11 |
| TW202246764A (zh) | 2022-12-01 |
| WO2022244304A1 (ja) | 2022-11-24 |
| DE112022002711T5 (de) | 2024-03-14 |
| JP2022178817A (ja) | 2022-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010223812A (ja) | 単結晶の欠陥密度測定方法 | |
| EP3904825B1 (en) | Semiconductor wafer evaluation method and semiconductor wafer production method | |
| EP1235268A1 (en) | Methods of inspecting and manufacturing silicon wafer, method of manufacturing semiconductor device, and silicon wafer | |
| US11948819B2 (en) | Method of evaluating silicon wafer, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, and silicon wafer | |
| JP2020107745A5 (ko) | ||
| US6753955B2 (en) | Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same | |
| KR20230161520A (ko) | 실리콘 단결정 잉곳의 평가 방법, 실리콘 에피택셜 웨이퍼의 평가 방법, 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 경면 웨이퍼의 평가 방법 | |
| KR20220118998A (ko) | Iii족 질화물 단결정 기판 및 그 제조 방법 | |
| US20240230553A1 (en) | Method of evaluating silicon single-crystal ingot, method of evaluating silicon epitaxial wafer, method of manufacturing silicon epitaxial wafer, and method of evaluating silicon mirror polished wafer | |
| JP7209513B2 (ja) | 半導体チップの製造方法および半導体ウェハ | |
| KR102518971B1 (ko) | 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법 | |
| JP6841202B2 (ja) | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 | |
| JP6806098B2 (ja) | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 | |
| JP5720550B2 (ja) | エピタキシャルウエーハの欠陥評価方法 | |
| JP7294502B1 (ja) | ＳｉＣ単結晶基板 | |
| JP7379952B2 (ja) | ＳｉＣインゴットの評価方法、ＳｉＣデバイスの製造方法およびＳｉＣ種結晶の評価方法 | |
| Weyher | III-V materials: unique Selective etching of possibilities and limits | |
| Ruterana et al. | A TEM Evaluation of ELOG GaN Grown on AlN Buffer Layer by HVPE on (0001) 6H‐SiC |