KR20230145974A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20230145974A
KR20230145974A KR1020230131164A KR20230131164A KR20230145974A KR 20230145974 A KR20230145974 A KR 20230145974A KR 1020230131164 A KR1020230131164 A KR 1020230131164A KR 20230131164 A KR20230131164 A KR 20230131164A KR 20230145974 A KR20230145974 A KR 20230145974A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
disposed
display area
insulating layer
Prior art date
Application number
KR1020230131164A
Other languages
English (en)
Inventor
박형준
곽원규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020230131164A priority Critical patent/KR20230145974A/ko
Publication of KR20230145974A publication Critical patent/KR20230145974A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 제1영역, 제2영역 및 상기 제1영역과 상기 제2영역 사이의 벤딩영역을 포함하는 기판; 상기 제1영역에 배치된 제1배선; 상기 제2영역에 배치되고 상기 제1배선으로부터 이격된 제2배선; 상기 벤딩영역을 가로질러 연장되고 상기 제1배선 및 상기 제2배선을 전기적으로 연결하는 도전층; 및 상기 도전층의 제1에지 및 상기 제1에지의 반대편인 상기 도전층의 제2에지를 커버하며 상기 도전층 상에 배치된 무기 보호층;을 포함하는, 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display device}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 디스플레이 장치가 다양하게 활용됨에 따라 디스플레이 장치에 있어서 적어도 일부를 벤딩(bending)시키는 등과 같이 디스플레이 장치의 설계가 다양해지고 있다.
본 발명의 실시예들은 디스플레이 장치의 배선들, 예컨대 비디스플레이영역의 배선들 사이의 간격을 줄일 수 있으며 배선이 손상되는 것을 방지할 수 있는 디스플레이 장치를 제공한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 제1영역, 제2영역, 및 상기 제1영역과 상기 제2영역 사이의 벤딩영역을 가지는 기판; 상기 제1영역에 배치되는 내측배선; 상기 제2영역에 배치되는 외측배선; 상기 내측배선 및 상기 외측배선을 커버하며, 제1콘택홀을 포함하는 중간 절연층; 상기 중간 절연층 상에 배치되고, 상기 제1콘택홀을 통해 상기 내측배선 및 상기 외측배선들 중 적어도 어느 하나와 접속하는 도전층; 및 상기 도전층의 적어도 일부를 커버하며, 무기 절연물을 포함하는 무기 보호층; 을 포함하는, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 무기 보호층은, 상기 도전층 중 상기 제1콘택홀과 대응하는 부분을 커버할 수 있다.
본 실시예에 있어서, 상기 무기 보호층은, 상기 제1콘택홀을 둘러싸는 상기 중간 절연층의 내측벽 및 상기 내측벽에 연결된 상면의 일부와 중첩하도록 배치될 수 있다.
본 실시예에 있어서, 상기 도전층은 상기 벤딩영역을 가로지르도록 연장되고 상기 내측배선과 상기 외측배선을 전기적으로 연결할 수 있다.
본 실시예에 있어서, 상기 무기 보호층은 상기 도전층의 일부를 노출하는 제2콘택홀을 더 포함하고, 상기 무기 보호층 상에 배치되되, 상기 제2콘택홀을 통해 상기 도전층과 콘택하는 추가 도전층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 추가 도전층은 상기 벤딩영역을 가로지르도록 연장되고 상기 내측배선과 상기 외측배선을 전기적으로 연결할 수 있다.
본 실시예에 있어서, 상기 무기 보호층과 상기 추가 도전층 사이에 개재되며, 상기 제2콘택홀과 대응하는 홀을 구비하는 평탄화 절연층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1콘택홀에 인접한 상기 제2콘택홀의 하부 가장자리는, 상기 제2콘택홀에 인접한 상기 제1콘택홀의 상부 가장자리로부터 이격될 수 있다.
본 실시예에 있어서, 상기 중간 절연층은 상기 벤딩영역과 대응되는 개구를 포함할 수 있다.
본 실시예에 있어서, 상기 중간 절연층 상에 배치되되, 적어도 일부가 상기 중간 절연층의 상기 개구에 배치되는 유기물층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 유기물층은 상기 제1콘택홀과 대응하는 유기관통홀을 더 포함할 수 있다.
본 실시예에 있어서, 상기 무기 보호층은 상기 제1영역 및 상기 제2영역 중 적어도 어느 하나의 영역에서 상기 유기물층의 상면을 향해 연장되되, 상기 유기물층의 상면의 일부만을 커버할 수 있다.
본 발명의 다른 실시예는, 복수의 화소들을 포함하고, 화상을 표시하는 디스플레이영역; 상기 디스플레이영역에 인접하고, 벤딩영역을 가지는 비디스플레이영역; 상기 비디스플레이영역에 배치된 배선; 상기 배선과 대응하는 제1콘택홀을 포함하고, 상기 벤딩영역과 대응되는 부분의 개구를 포함하는 중간 절연층; 상기 중간 절연층 상에 배치되고, 상기 제1콘택홀을 통해 상기 배선에 접속하는 도전층; 및 상기 도전층 상에 배치되며, 적어도 상기 제1콘택홀과 대응하는 부분을 커버하며, 무기 절연 물질을 포함하는 무기 보호층;을 포함하는, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 무기 보호층은, 상기 제1콘택홀을 둘러싸는 상기 중간 절연층의 내측벽 및 상기 내측벽에 연결된 상면의 일부와 중첩하도록 배치될 수 있다.
본 실시예에 있어서, 적어도 일부가 상기 중간 절연층의 개구에 배치된 유기물층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 벤딩영역을 중심으로 상기 벤딩영역의 양측에 각각 배치된 내측배선 및 외측배선을 포함할 수 있다.
본 실시예에 있어서, 상기 도전층은 상기 내측배선과 상기 외측배선을 전기적으로 연결하도록 상기 벤딩영역을 가로지를 수 있다.
본 실시예에 있어서, 상기 도전층은, 상기 내측배선 및 상기 외측배선 중 적어도 어느 하나와 중첩하며, 아일랜드 형상을 가질 수 있다.
본 실시예에 있어서, 상기 무기 보호층은 상기 도전층과 대응하는 제2콘택홀을 더 포함할 수 있다.
본 실시예에 있어서, 상기 무기 보호층 상에 배치되고, 상기 제2콘택홀을 통해 상기 도전층과 접속하는 추가 도전층을 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 따른 디스플레이 장치의 경우, 디스플레이 장치의 배선 간의 간격을 좁히면서도 배선의 불량 발생을 최소화할 수 있으며, 비디스플레이영역의 공간 활용을 향상시켜 비디스플레이영역을 상대적으로 감소시킬 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 사시도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 배선부의 일부를 나타낸 평면도이다.
도 6은 도 5의 VI-VI'선에 따른 단면도이다.
도 7은 도 5의 VII-VII'선에 따른 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 디스플레이 장치의 배선부의 일부를 나타낸 평면도이다.
도 9는 도 8의 IX-IX'선에 따른 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 디스플레이 장치의 배선부의 일부를 나타낸 평면도이다.
도 13은 도 12의 XIII- XIII' 선에 따른 단면도이다.
도 14는 도 12의 XIV- XIV'선에 따른 단면도이다.
도 15는 도 12의 XV-XV'선에 따른 단면도이다.
도 16은 본 발명의 다른 실시예에 다른 디스플레이 장치 중 비디스플레이영역을 도시한 단면도이다.
도 17은 본 발명의 다른 실시예에 다른 디스플레이 장치 중 비디스플레이영역을 도시한 단면도이다.
도 18은 본 발명의 다른 실시예에 따른 디스플레이 장치의 배선부를 나타낸 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
이하의 실시예에서, X축, Y축 및 Z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, X축, Y축 및 Z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
디스플레이 장치는 화상을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않으며, 다양한 방식의 디스플레이 장치가 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 사시도이다.
도 1 및 도 2를 참조하면, 기판(100)은 제1방향(Y 방향)으로 연장된 벤딩영역(BA)을 가질 수 있다. 벤딩영역(BA)은 제1방향과 교차하는 제2방향(X 방향)을 따라 제1영역(1A)과 제2영역(2A) 사이에 위치할 수 있다.
기판(100)은 제1방향으로 연장된 벤딩축(BAX)을 중심으로 벤딩되어 있을 수 있다. 도 2에 있어서는 벤딩축(BAX)을 기준으로 동일한 곡률 반경으로 기판(100)이 벤딩되어 있는 것이 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 기판(100)은 벤딩축(BAX)을 중심으로 벤딩되되, 그 곡률 반경이 일정하지 않을 수 있다.
기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 기판(100)은 상기 물질의 단층 또는 다층구조를 가질 수 있으며, 다층구조의 경우 무기층(미도시)을 더 포함할 수 있다.
제1영역(1A)은 디스플레이영역(DA)을 포함할 수 있다. 제1영역(1A)은 도 1에 도시된 바와 같이 디스플레이영역(DA) 및 디스플레이영역(DA) 외측의 비디스플레이영역(NDA)의 일부를 포함할 수 있다. 제2영역(2A) 및 벤딩영역(BA)은 비디스플레이영역(NDA)을 포함할 수 있다. 디스플레이 장치의 디스플레이영역(DA)은 제1영역(1A)의 일부에 해당하고, 비디플레이영역(NDA)은 제1영역(1A)의 나머지와 제2영역(2A) 및 벤딩영역(BA)에 해당할 수 있다.
디스플레이영역(DA)은 화소(P)들을 구비하며, 화상을 표시할 수 있다. 화소(P)는 제1방향으로 연장된 스캔선(SL) 및 제2방향으로 연장된 데이터선(DL)과 같은 신호선과 연결될 수 있다. 도 1에 도시되지는 않았으나, 화소(P)는 구동전원선, 공통전원선 등의 직류 신호를 전달하는 전원선들과 연결될 수 있다.
화소(P)는 전술한 신호선 및 전원선과 전기적으로 연결된 박막트랜지스터(Thin Film Transistor: TFT) 및 스토리지 커패시터(storage Capacitor) 등의 전자요소, 그리고 전술한 소자에 연결된 유기발광소자(Organic light emitting device: OLED)를 포함할 수 있다. 화소(P)는 유기발광소자를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색 중 어느 하나의 색상의 빛을 방출하는 화소이거나, 또는 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 디스플레이영역(DA)은 봉지층(400)으로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다. 화소(P)에 구비된 디스플레이소자가 유기발광소자인 경우, 박막트랜지스터는 구동 박막트랜지스터 및 스위칭 박막트랜지스터를 포함할 수 있으며, 화소(P)의 설계에 따라 전술한 2개의 박막트랜지스터 외에 추가 박막트랜지스터를 더 포함할 수 있다.
비디스플레이영역(NDA)은 제1 및 제2스캔 구동부(11, 12), 단자부(20), 구동전압공급라인(30), 공통전압공급라인(40) 및 배선부(50)를 포함할 수 있다.
제1 및 제2스캔 구동부(11, 12)는 제1영역(1A)에 배치될 수 있다. 예컨대, 제1 및 제2스캔 구동부(11, 12)는 디스플레이영역(DA)을 사이에 두고 상호 이격될 수 있다. 제1 및 제2스캔 구동부(11)는 스캔선(SL)을 통해 각 화소(P)에 스캔 신호를 생성하여 전달할 수 있다. 도 1에는 2개의 스캔 구동부가 배치된 경우를 도시하였으나 본 발명은 이에 한정되지 않는다. 다른 실시예로, 하나의 스캔 구동부가 디스플레이영역(DA)의 일 측에 배치될 수 있다.
단자부(20)는 비디스플레이영역(NDA)의 일 단부에 배치될 수 있으며, 단자(21, 22, 23, 24)들을 포함한다. 단자부(20)는 절연층에 의해 덮이지 않고 노출되어, 드라이버 IC(70)을 포함하는 플렉서블 인쇄회로기판과 같은 연성 필름(60)과 연결될 수 있다. 도 1에는 드라이버 IC(70)가 연성 필름(60)을 통해 연결된 COF(Chip on Film)의 타입을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로 드라이버 IC(70)는 기판(100)의 단자부(20) 상에 직접 배치되는 COP(Chip on Panel)타입일 수 있다.
구동전압공급라인(30)은 구동전압(ELVDD)을 화소(P)들에게 제공할 수 있다. 구동전압공급라인(30)은 디스플레이영역(DA)의 일 측에 인접하도록 비디스플레이영역(NDA)에 배치될 수 있다.
공통전압공급라인(40)은 공통전압(ELVSS)을 화소(P)들에게 제공할 수 있다. 공통전압공급라인(40)은 디스플레이영역(DA)을 부분적으로 둘러싸도록 비디스플레이영역(NDA)에 배치될 수 있다.
배선부(50)는 제1영역(1A)에 배치된 내측배선(210)들, 제2영역(2A)에 배치된 외측배선(220)들, 및 내측배선(210)들과 외측배선(220)들을 전기적으로 연결하는 브릿지 배선인 도전층(230)들을 포함할 수 있다. 각 내측배선(210)은 디스플레이영역(DA)의 신호선과 전기적으로 연결되고, 각 외측배선(220)은 비디스플레이영역(NDA)의 단자부(20)와 전기적으로 연결될 수 있다.
도전층(230)은 제1영역(1A)으로부터 제2영역(2A)을 향해 연장되되, 벤딩영역(BA)을 가로지르도록 연장될 수 있다. 도전층(230)은 앞서 도 2를 참조하여 설명한 벤딩축(BAX)과 교차할 수 있다. 도 3에는 브릿지 배선인 도전층(230)이 벤딩축(BAX)에 대해서 수직으로 연장되어 있으나, 본 발명은 이에 한정되지 않는다. 도전층(230)은 벤딩축(BAX)에 대하여 소정의 각도를 가지도록 비스듬히 연장되거나, 또는 직선 형상이 아닌 곡선 형상, 지그재그 형상 등 다양한 형상을 가지면서 연장될 수 있다.
유기물층(160)은 적어도 벤딩영역(BA) 상에 배치될 수 있다. 유기물층(160)은 도전층(230)과 중첩되도록 배치될 수 있으며, 일 측은 제1영역(1A) 상으로 연장될 수 있고, 타 측은 제2영역(2A) 상으로 연장될 수 있다. 일 실시예로, 유기물층(160)은 도전층(230)의 아래에, 예컨대 기판(100)과 도전층(230) 사이에 배치될 수 있으며, 도전층(230)과 내측배선(210)의 컨택 부분 및 도전층(230)과 외측배선(220)의 콘택 부분을 둘러쌀 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도로서, 도 1의 A-A'선 및 B-B'선에 따른 단면과 대응된다.
도 3을 참조하면, 디스플레이소자로서 유기발광소자(300)가 디스플레이영역(DA)에 배치될 수 있다. 유기발광소자(300)는 제1 및 제2박막트랜지스터(T1, T2), 및 스토리지 커패시터(Cst)와 전기적으로 연결될 수 있다. 제1박막트랜지스터(T1)는 제1반도체층(Act1), 및 제1게이트전극(G1)을 포함하고, 제2박막트랜지스터(T2)는 제2반도체층(Act2), 및 제2게이트전극(G2)을 포함한다.
제1반도체층(Act1) 및 제2반도체층(Act2)은 비정질실리콘, 다결정실리콘, 산화물 반도체 또는 유기반도체물질을 포함할 수 있다. 제1반도체층(Act1)은 채널영역(C1)과, 채널영역(C1)의 양 옆에 배치된 소스영역(S1) 및 드레인영역(D1)을 구비하며, 제2반도체층(Act2)은 채널영역(C2)과, 채널영역(C2)의 양 옆에 배치된 소스영역(S2) 및 드레인영역(D2)을 구비할 수 있다. 제1 및 제2반도체층(Act1, Act2)의 소스영역(S1, S2) 및 드레인영역(D1, D2)은 각각 제1 및 제2박막트랜지스터(T1, T2)의 소스전극 및 드레인전극으로 이해될 수 있다.
제1게이트전극(G1) 및 제2게이트전극(G2)은 게이트절연층(120)을 사이에 두고 각각 제1반도체층(Act1)의 채널영역(C1) 및 제2반도체층(Act2)의 채널영역(C2)과 중첩되어 배치될 수 있다. 제1 및 제2게이트전극(G1, G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 도전 물질로 이루어진 단일막 또는 다층막일 수 있다. 도 3에는 제1게이트전극(G1)과 제2게이트전극(G2)이 동일한 층 상에 배치되는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1게이트전극(G1)과 제2게이트전극(G2)은 서로 다른 층 상에 배치될 수 있다. 도 3에는 제1 및 제2게이트전극(G1, G2)가 제1 및 제2반도체층(Act1, Act2) 상에 배치된 탑 게이트 타입(top gate type)으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1 및 제2게이트전극(G1, G2)은 제1 및 제2반도체층(Act1, Act2)의 아래에 배치된 바텀 게이트 타입(bottom gate type)일 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 제1스토리지 축전판(CE1) 및 제2스토리지 축전판(CE2)을 포함할 수 있다. 제1 및 제2스토리지 축전판(CE1, CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 저저항 도전 물질을 포함할 수 있다.
스토리지 커패시터(Cst)는 제1박막트랜지스터(T1)와 중첩할 수 있으며, 제1박막트랜지스터(T1)는 구동 박막트랜지스터일 수 있다. 도 3에는 스토리지 커패시터(Cst)가 제1박막트랜지스터(T1)와 중첩하도록 배치되어, 제1스토리지 축전판(CE1)이 제1박막트랜지스터(T1)의 제1게이트전극(G1)인 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 스토리지 커패시터(Cst)은 제1박막트랜지스터(T1)와 중첩하지 않도록 배치될 수 있다.
기판(100)과 제1 및 제2박막트랜지스터(T1, T2) 사이에는 버퍼층(110)이 배치될 수 있다. 버퍼층(110)은 무기 절연물을 포함할 수 있다. 예컨대, 버퍼층(110)은 산질화실리콘(SiON), 산화실리콘(SiOx) 및 질화실리콘(SiNx) 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다.
제1 및 제2게이트전극(G1, G2)과 제1 및 제2반도체층(Act1, Act2) 사이에는 게이트절연층(120)이 배치될 수 있다. 게이트절연층(120)은 무기 절연물을 포함할 수 있다. 예컨대, 게이트절연층(120)은 산질화실리콘(SiON), 산화실리콘(SiOx) 및 질화실리콘(SiNx) 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다.
제1 및 제2박막트랜지스터(T1, T2)는 중간 절연층(interlayer insulating layer, 130)으로 커버될 수 있다. 도 3에는 중간 절연층(130)이 제1 및 제2중간 절연층(131, 132)을 포함하는 것으로 도시되어 있다. 제1중간 절연층(131)은 제1 및 제2박막트랜지스터(T1, T2)의 바로 위, 및/또는 제1스토리지 축전판(CE1)의 바로 위에 배치될 수 있다. 제2중간 절연층(132)은 제2스토리지 축전판(CE2) 상에 배치될 수 있다. 제1 및 제2중간 절연층(131, 132)은 각각 산질화실리콘(SiON), 산화실리콘(SiOx) 및 질화실리콘(SiNx) 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 제1중간 절연층(131)은 질화실리콘(SiNx)의 단일막일 수 있고, 제2중간 절연층(132)은 질화실리콘(SiNx)과 산화실리콘(SiOx)의 다층막일 수 있다. 본 명세서에서, 중간 절연층이라고 함은, 내측배선(210)과 도전층(230) 사이 및/또는 외측배선(220)과 도전층(230) 사이의 절연층으로, 제1중간 절연층(131)을 나타내거나, 제2중간 절연층(132)을 나타내거나, 제1 및 제2중간 절연층(131, 132)을 나타내는 것으로 이해할 수 있다.
데이터선(DL)은 중간 절연층(130) 상에 배치될 수 있다. 데이터선(DL)은 스위칭 박막트랜지스터(미도시)와 전기적으로 연결되어 데이터신호를 제공할 수 있다. 데이터선(DL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 데이터선(DL)은 Ti/Al/Ti의 3층막일 수 있다.
데이터선(DL)은 무기 보호층(PVX)으로 커버될 수 있다. 무기 보호층(PVX)은 질화실리콘(SiNx)과 산화실리콘(SiOx)의 단일막 또는 다층막일 수 있다. 도시되지는 않았으나, 무기 보호층(PVX)은 비디스플레이영역(NDA)에서 노출된 일부 배선들을 커버하여 보호할 수 있다. 기판(100)의 일부 영역(예컨대 비디스플레이영역의 일부)에는 데이터선(DL)과 동일한 공정에서 함께 형성된 배선들(미도시)이 노출될 수 있다. 배선들의 노출된 부분은 후술할 화소전극(310)의 패터닝시 사용되는 에천트에 의해 손상될 수 있는데, 본 실시예에서와 같이 무기 보호층(PVX)이 데이터선(DL) 및 데이터선(DL)과 함께 형성된 배선들의 적어도 일부를 커버하므로 배선들이 화소전극(310)의 패터닝 공정에서 손상되는 것을 방지할 수 있다.
구동 전압선(PL)은 데이터선(DL)과 서로 다른 층에 배치될 수 있다. 본 명세서에서 "A와 B가 다른 층에 배치된다"고 함은, A와 B 사이에 적어도 하나의 절연층이 개재되어 A와 B중 하나는 적어도 하나의 절연층의 아래에 배치되고 다른 하나는 적어도 하나의 절연층의 위에 배치되는 경우를 나타낸다. 구동 전압선(PL)과 데이터선(DL) 사이에는 제1평탄화 절연층(141)이 배치될 수 있다.
구동 전압선(PL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 구동 전압선(PL)은 Ti/Al/Ti의 3층막일 수 있다. 도 3에는 구동 전압선(PL)이 제1평탄화 절연층(141) 상에만 배치된 구성을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 구동 전압선(PL)은 제1평탄화 절연층(141)에 형성된 관통홀(미도시)을 통해 데이터선(DL)과 함께 형성된 하부 추가 전압선(미도시)에 접속되어 저항을 감소시킬 수 있다.
제2평탄화 절연층(142)은 구동 전압선(PL)을 커버할 수 있다. 제1 및 제2평탄화 절연층(141, 142)은 유기물을 포함할 수 있다. 유기물은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제2평탄화 절연층(142) 상에는, 화소전극(310), 대향전극(330), 및 화소전극(310)과 대향전극(330) 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자(300)가 위치할 수 있다.
화소전극(310) 상에는 화소정의막(150)이 배치될 수 있다. 화소정의막(150)은 각 화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 화소정의막(150)은 화소전극(310)의 가장자리와 대향전극(330) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
화소전극(310)은 제1 및 제2연결메탈(CM1, CM2)을 통해 화소회로, 예컨대 제1 및 제2박막트랜지스터(T1, T2) 및 스토리지 커패시터(Cst)를 포함하는 화소회로와 전기적으로 연결될 수 있다.
중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는, 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 중간층(320)의 구조는 전술한 바에 한정되는 것은 아니고, 다양한 구조를 가질 수 있다. 예컨대, 중간층(320)은 복수 개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수 개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(330)은 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자(300)들을 커버하도록 일체(一體)로 형성될 수 있다.
유기발광소자(300)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있으므로, 봉지층(400)으로 덮여 보호될 수 있다. 봉지층(400)은 디스플레이영역(DA)을 덮으며 디스플레이영역(DA) 외측까지 일부 연장될 수 있다. 봉지층(400)은 적어도 하나의 무기절연물층 및 적어도 하나의 유기절연물층을 포함할 수 있다. 예컨대, 봉지층(400)은 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함할 수 있다.
제1무기봉지층(410)은 대향전극(330)을 덮으며, 산화실리콘(SiOx), 질화실리콘(SiNx), 및/또는 산질화실리콘(SiON) 등을 포함할 수 있다. 도시되지는 않았으나, 필요에 따라 제1무기봉지층(410)과 대향전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 제1무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 상면이 평탄하지 않게 된다. 제1무기봉지층(410)을 덮는 유기봉지층(420)은 적어도 디스플레이영역(DA)에 대응하는 부분이 평탄한 상면을 가질 수 있다. 유기봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(430)은 유기봉지층(420)을 덮으며, 산화실리콘(SiOx), 질화실리콘(SiNx), 및/또는산질화실리콘(SiON) 등을 포함할 수 있다.
광학 필름(500)은 봉지층(400) 상에 배치될 수 있다. 광학 필름(500)은 편광판을 포함할 수 있다. 편광판은 외광반사를 줄일 수 있으며, 편광판 대신에 블랙매트릭스와 칼라필터를 포함하는 층이 사용될 수 있다. 도시되지는 않았으나, 봉지층(400) 상에는 터치전극층들을 포함하는 다양한 기능층이 더 구비될 수 있다.
도 3의 벤딩영역(BA)을 중심으로 한 비디스플레이영역(NDA)을 참조하면, 기판(100) 상에 배치된 버퍼층(110), 게이트절연층(120) 및 중간 절연층(130)을 통칭하여 무기절연층(IL)이라 할 수 있다. 무기절연층(IL)은 벤딩영역(BA)에 대응하는 개구(OP)를 갖는다. 본 명세서에서 "대응한다"고 함은 중첩하는 것으로 이해될 수 있다. 버퍼층(110), 게이트절연층(120) 및 중간 절연층(130) 각각은 벤딩영역(BA)에 대응하는 개구(110a, 120a, 130a)를 가질 수 있다. 중간 절연층(130)의 개구(130a)는 제1 및 제2중간 절연층(131, 132)의 개구(131a, 132a)로 형성될 수 있다. 도 3에서는 개구(OP)가 무기절연층(IL)을 관통하도록 형성된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시에로, 무기절연층(IL)은 벤딩영역(BA)에 대응하는 리세스(또는 그루브)를 가질 수 있다. 리세스는 무기절연층(IL)의 깊이 방향으로 일부가 제거되고 일부는 남아있는 것을 의미할 수 있다. 예컨대, 게이트절연층(120) 및 중간 절연층(130)은 벤딩영역(BA)에 대응하는 개구(120a, 130a)를 갖지만, 버퍼층(110)은 개구를 구비하지 않은 채, 제1영역(1A), 벤딩영역(BA) 및 제2영역(2A)에 걸쳐서 연속적으로 형성될 수 있다.
개구(OP)의 면적은 벤딩영역(BA)의 면적보다 넓을 수 있다. 이와 관련하여 도 3에서는 개구(OP)의 폭(OW)이 벤딩영역(BA)의 폭보다 넓은 것으로 도시하고 있다. 개구(OP)의 면적은 버퍼층(110), 게이트절연층(120) 및 중간 절연층(130)의 개구(110a, 120a, 130a)들 중 가장 좁은 면적의 개구의 면적으로 정의될 수 있으며, 도 3에서는 버퍼층(110)의 개구(110a)의 면적에 의해 무기절연층(IL)의 개구(OP)의 면적이 정의되는 것으로 도시되어 있다. 도 3에서는 버퍼층(110)의 개구(110a)의 내측면과 게이트절연층(120)의 개구(120a)의 내측면이 일치하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 버퍼층(110)의 개구(110a)의 면적보다 게이트절연층(120)의 개구(120a)의 면적이 더 넓을 수도 있다. 또는, 중간 절연층(130)의 개구(130a)의 면적이 게이트절연층(120)의 개구(120a)의 면적 보다 더 넓을 수 있다.
유기물층(160)은 무기절연층(IL)의 개구(OP)를 채울 수 있다. 유기물층(160)은 벤딩영역(BA)과 중첩되어 배치되며, 적어도 일부가 무기절연층(IL)의 개구(OP) 내에 위치할 수 있다. 유기물층(160)은 벤딩영역(BA)을 중심으로 비벤딩영역으로, 예컨대 벤딩영역(BA)에 인접한 제1 및 제2영역(1A, 2A)의 일 부분 상으로 연장될 수 있다.
유기물층(160)은 아크릴, 메타아크릴(metacrylic), 폴리에스터, 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 및 헥사메틸디실록산 중 적어도 어느 하나의 재료를 포함할 수 있다.
비디스플레이영역(NDA) 중 제1영역(1A) 상에는 내측배선(210)이 배치되고, 제2영역(2A) 상에는 외측배선(220)이 배치된다.
내측배선(210)은 디스플레이영역(DA)의 화소와 전기적으로 연결될 수 있다. 예컨대, 내측배선(210)은 제1, 제2박막트랜지스터(T1, T2), 및/또는 데이터선(DL)등의 배선에 전기적으로 연결될 수 있고, 화소회로는 디스플레이소자에 전기적으로 연결된다. 내측배선(210)은 디스플레이영역(DA)으로 일부 연장되거나, 디스플레이영역(DA)의 외측에서 도전층/배선(미도시)과 전기적으로 연결될 수 있다.
외측배선(220)은 비디스플레이영역(NDA)에서 외측배선(220)과 다른 층에 배치된 배선(미도시) 및/또는 비디스플레이영역(NDA)의 단자부(20, 도 1 참조)에 연결될 수 있다. 또는, 외측배선(200)의 일 단부는 외부로 노출되어 전자 소자나, 도 1을 참조하여 설명한 전술한 연성 필름(60) 등에 연결될 수 있다.
벤딩영역(BA)을 사이에 두고 서로 이격된 내측 및 외측배선(210, 220)은, 각각 도전층(230)에 접속될 수 있다. 도 3에서는, 도전층(230)이 벤딩영역(BA)을 가로지르도록 연장되어 내측 및 외측배선(210, 220)을 전기적으로 연결하는 브릿지 배선인 경우를 도시하고 있다. 브릿지 배선인 도전층(230)은 벤딩영역(BA), 및 벤딩영역(BA)에 인접한 제1 및 제2영역(1A, 2A) 상에 배치될 수 있다.
도전층(230)은 중간 절연층(130)을 사이에 개재한 채 내측 및 외측배선(210, 220)과 다른 층에 배치된다. 도전층(230) 중 벤딩영역(BA)에 대응하는 부분은 유기물층(160) 상에 배치되며, 도전층(230) 중 제1 및 제2영역(1A, 2A)에 대응하는 부분은 유기물층(160)에 형성된 유기관통홀(160h)에 배치될 수 있다.
유기관통홀(160h)은 중간 절연층(130)의 제1콘택홀(CNT1)과 중첩하며, 제1콘택홀(CNT1)을 노출할 수 있다. 도전층(230)의 양 단부는 제1 및 제2영역(1A, 2A)에서 유기관통홀(160h)과 대응하도록 배치되며, 제1콘택홀(CNT1)을 통해 내측 및 외측배선(210, 220)에 접속될 수 있다. 도 3에서는, 하나의 유기관통홀(160h) 내에 제1콘택홀(CNT1)이 두 개 배치된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 유기관통홀(160h) 내에 구비되는 제1콘택홀(CNT1)의 개수는 변경 가능하다.
도 3에서는 편의상 디스플레이 장치가 벤딩되지 않은 상태로 도시하고 있지만, 본 실시예에 따른 디스플레이 장치는 도 2에 도시된 것과 같이 벤딩영역(BA)에서 기판(100) 등이 벤딩될 수 있다. 예컨대, 도 3에 도시된 것과 같이 디스플레이 장치는 기판(100)이 대략 평탄한 상태에서 제조되며, 이후 벤딩영역(BA)에서 기판(100) 등이 벤딩되어 도 2에 도시된 것과 같은 형상을 가질 수 있다. 기판(100) 등이 벤딩영역(BA)에서 벤딩되는 과정에서 벤딩영역(BA) 내에 위치하는 구성요소들에는 인장 스트레스가 인가될 수 있다.
인장 스트레스에 의해 무기절연층(IL)에 크랙이 발생하는 것을 방지하기 위하여 무기절연층(IL) 중 벤딩영역(BA)과 대응되는 영역에 개구(OP)를 형성할 수 있다. 한편, 도 3에 도시된 바와 같이 도전층(230)이 벤딩영역(BA)을 가로지르도록 연장되는 경우, 전술한 벤딩 과정에서 도전층(230)에 크랙이 발생하거나 단선되는 등의 불량이 발생할 수 있으므로 이를 방지하기 위하여 도전층(230)은 연신율이 비교적 높은 물질을 포함할 수 있다. 아울러, 제1 및 제2영역(1A, 2A)의 내측 및 외측배선(210, 220)은 도전층(230)과 다른 전기적/물리적 특성의 물질로 형성함으로써, 디스플레이 장치에 있어서 전기적 신호 전달의 효율성을 향상시키거나 제조 과정에서의 불량 발생률을 감소시킬 수 있다.
예컨대, 내측 및 외측배선(210, 220)은 몰리브덴을 포함할 수 있고, 도전층(230)은 알루미늄을 포함할 수 있다. 내측 및 외측배선(210, 220) 및 도전층(230)은 단일막이거나 다층막일 수 있다. 도전층(230)은 Ti/Al/Ti의 3층이되, Ti의 두께가 Al의 두께의 0.15배 이하, 예컨대 0.12배 이하의 두께를 갖는 다층일 수 있다.
도 3에는 내측 및 외측배선(210, 220)이 제1 및 제2게이트전극(G1, G2)을 형성하는 공정에서 형성되며, 제1 및 제2게이트전극(G1, G2)과 동일한 물질을 포함하는 경우를 도시하고 있다. 도전층(230)은 데이터선(DL)을 형성하는 공정에서 형성될 수 있으며, 데이터선(DL)과 같은 물질을 포함할 수 있다. 따라서, 데이터선(DL)을 커버하는 무기 보호층(PVX)은 도전층(230)도 커버할 수 있다. 이 때 무기 보호층(PVX) 중 벤딩영역(BA)에 대응하는 부분은 식각 공정 등을 통해 제거될 수 있으며, 따라서 무기 보호층(PVX)이 그대로 남아있는 경우에 발생할 수 있는 문제(예컨대, 기판(100) 등이 벤딩영역(BA)을 중심으로 구부러질 때에 크랙이 무기 보호층(PVX)에 생기거나 해당 트랙이 무기 보호층(PVX)을 통해 전파되어 다른 층을 손상시키는 등의 문제)를 방지하거나 최소화할 수 있다.
벤딩영역(BA)과 대응하는 부분이 제거된 무기 보호층(PVX)은 제1 및 제2영역(1A, 2A)에서 도전층(230)의 적어도 일부를 커버할 수 있다. 제1영역(1A)에 배치된 무기 보호층(PVX)의 단부와 제2영역(2A)에 배치된 무기 보호층(PVX)의 단부 사이의 거리(d)는 벤딩영역(BA)의 폭 보다는 크게 형성되어 전술한 크랙의 발생 및 전파를 방지할 수 있다. 벤딩영역(BA)을 사이에 둔 무기 보호층(PVX)의 단부 사이의 거리(d)는, 무기절연층(IL)의 개구(OP)의 폭(OW)과 같거나, 그 보다 크거나, 조금 작게 형성될 수 있는 것과 같이 특별한 제한은 없다.
무기 보호층(PVX)은 제1영역(1A)에서 도전층(230) 중 제1콘택홀(CNT1)과 대응하는 부분을 커버할 수 있다. 도 3의 확대도를 참조하면, 무기 보호층(PVX)은 내측배선(210)과 도전층(230)의 콘택 부분(ca), 제1콘택홀(CNT1)을 둘러싸는 중간 절연층(130)의 내측벽(130s), 및 내측벽(130s)에 연결된 중간 절연층(130)의 상면(130u)의 일부와 대응하도록 배치될 수 있다. 도 3에서는, 무기 보호층(PVX)이 도전층(230) 상에 배치되되, 제1콘택홀(CNT1)과 대응하는 부분뿐만 아니라 다른 부분까지 커버하는 상태를 도시하고 있다.
유사하게, 무기 보호층(PVX)은 제2영역(2A)에서 도전층(230) 중 제1콘택홀(CNT1)과 대응하는 부분을 커버할 수 있다. 무기 보호층(PVX)은 외측배선(220)과 도전층(230)의 콘택 부분, 제1콘택홀(CNT1)을 둘러싸는 중간 절연층(130)의 내측벽, 및 내측벽에 연결된 중간 절연층(130)의 상면의 일부와 대응하도록 배치될 수 있음은 물론이다. 도 3에서는 무기 보호층(PVX)이 도전층(230) 상에 배치되되, 제1콘택홀(CNT1)과 대응하는 부분뿐만 아니라 다른 영역까지 전체적으로 커버하는 상태를 도시하고 있다.
무기 보호층(PVX)이 도전층(230)의 적어도 일부를 커버하지 않고 제거되는 경우, 예컨대 비디스플레이영역(NDA) 상에서 벤딩영역(BA) 및 제1 및 제2영역(1A, 2A) 상의 무기 보호층(PVX)을 모두 제거하는 식각 공정 및 이후의 공정에서 도전층(230)의 상부에 손상 또는/및 미세 크랙이 용이하게 생길 수 있다. 손상 또는/및 미세 크랙은 상대적으로 취약한 제1콘택홀(CNT1) 주변의 단차부에서 발생하는데, 손상 또는/및 미세 크랙을 통해 투습이 발생되어 제1콘택홀(CNT1) 주변의 단차부 주변에는 산화메탈(예, AlOx)이 생성되고 도전층(230)의 저항을 감소시키며, 산화메탈을 중심으로 내측 및 외측배선(210, 220)이 단선되는 등의 문제를 야기할 수 있다. 그러나, 본 발명의 실시예에 따르면, 무기 보호층(PVX)이 도전층(230) 상에서 적어도 제1콘택홀(CNT1)과 대응하는 부분을 커버하므로, 전술한 손상 또는/및 미세 크랙의 발생 및 그에 따른 투습 등의 문제를 방지할 수 있다.
도전층(230)의 상부에는 보호층(600)이 배치될 수 있다. 디스플레이영역(DA)의 제1 및 제2평탄화층(141, 142) 및 화소정의막(150)은 비디스플레이영역(NDA)까지 연장되어 도전층(230)을 커버하는 보호층(600)을 이룰 수 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 비디스플레이영역(NDA)에서 도전층(230)을 커버하는 보호층(600)은 제1 및 제2평탄화층(141, 142) 및 화소정의막(150) 중에서 선택된 적어도 어느 하나의 층을 포함하거나, 제1 및 제2평탄화 절연층(141, 142) 및 화소정의막(150)과는 다른 유기물을 이용하여 별도의 공정(예, 액상 또는 페이스트 형태의 물질의 도포 및 경화 등)에서 형성될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다. 도 4에서, 도 3의 구성과 동일한 참조부호는 동일한 부재를 나타내며, 이하에서는 차이점을 위주로 설명한다.
도 4를 참조하면, 내측 및 외측배선(210, 220)은 스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)의 형성 공정에서 함께 형성되며, 제2스토리지 축전판(CE2)과 동일한 물질을 포함할 수 있다. 예컨대, 내측 및 외측배선(210, 220) 및 제2스토리지 축전판(CE2)은 몰리브덴을 포함할 수 있다.
내측 및 외측배선(210, 220)은 제1콘택홀(CNT1)을 통해 도전층(230)과 접촉할 수 있으며, 도전층(230)의 상부면의 적어도 일부가 무기 보호층(PVX)으로 커버될 수 있음은 앞서 설명한 바와 같다.
도 3 및 도 4에서, 구동전압선(PL)이 제1평탄화 절연층(141) 상에 배치되고, 제2평탄화 절연층(142)으로 커버된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 구동 전압선(PL)은 데이터선(DL)과 동일한 공정에서 동일한 층 상에 형성될 수 있으며, 이 경우 제2평탄화 절연층(142)은 생략될 수 있고, 화소전극(310)은 제1연결메탈(CM1)을 통해 제2박막트랜지스터(T2)와 연결될 수 있다.
도 3 및 도 4에서, 내측배선(210)과 외측배선(220)이 동일한 층 상에 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 일 실시예로, 내측배선(210)은 도 3에 도시된 바와 같이 게이트절연층(120) 상에 배치되고, 외측배선(220)은 도 4에 도시된 바와 같이 제1중간 절연층(131) 상에 배치될 수 있다. 또는, 내측배선(210)은 도 4에 도시된 바와 같이 제1중간 절연층(131) 상에 배치되고, 외측배선(220)은 도 3에 도시된 바와 같이 게이트절연층(120) 상에 배치될 수 있다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 배선부의 일부를 나타낸 평면도로서, 도 1의 V 부분에 대응할 수 있다. 도 6은 도 5의 VI-VI'선에 따른 단면도이고, 도 7은 도 5의 VII-VII'선에 따른 단면도이다.
도 5를 참조하면, 내측배선(210)들은 X방향을 따라 연장되되, Y방향을 따라 상호 이격되어 배치될 수 있다. 이하에서는 설명의 편의를 위하여, 내측배선(210)들 중 일부를 제1내측배선(211)이라 하고 나머지를 제2내측배선(212)라고 하며, 도전층(230)들 중 제1내측배선(211)과 콘택되는 도전층을 제1도전층(231)이라 하고, 제2내측배선(212)과 콘택되는 도전층을 제2도전층(232)이라 한다. 그리고, 유기 관통홀(160h) 중 제1내측배선(211) 및 제1도전층(231)의 콘택과 대응되는 관통홀을 제1유기관통홀(160h1)이라 하고, 제2내측배선(212) 및 제2도전층(232)의 콘택과 대응되는 관통홀을 제2유기관통홀(160h2)라 한다. 도 5에 도시된 제1 및 제2도전층(231, 232)은 앞서 도 3 및 도 4를 참조하여 설명한 바와 같이 벤딩영역(BA)을 가로지르도록 연장되어 내측배선(210)과 외측배선(220)을 전기적으로 연결하는 브릿지 배선일 수 있다.
제1내측배선(211) 및 제1도전층(231)의 콘택영역, 및 제2내측배선(212) 및 제2도전층(232)의 콘택영역은 서로 엇갈리게 배치될 수 있다. 예컨대, 제1내측배선(211)과 제1도전층(231)의 콘택영역, 및 제2내측배선(212)과 제2도전층(232)의 콘택영역은 지그재그 형태로 엇갈리게 배치될 수 있으며, 따라서 제1내측배선(211)과 제2내측배선(212) 사이의 거리를 좁힐 수 있어 공간 효율을 향상시킬 수 있다.
유기물층(160)은 제1 및 제2내측배선(211, 212) 및 제1 및 제2도전층(231, 232)과 중첩하되, 제1내측배선(211)과 제1도전층(231) 및 제2내측배선(212) 제2도전층(232) 사이의 콘택을 위한 제1 및 제2유기관통홀(160h1, 160h2)을 구비한다. 제1유기관통홀(160h1)은 제1내측배선(211) 및 제1도전층(231)의 중첩부분과 대응하고, 제2유기관통홀(160h2)은 제2내측배선(212)과 제2도전층(232)의 중첩부분과 대응하며, 지그재그 형태로 쉬프트되어 배치될 수 있다.
무기 보호층(PVX)은 제1 및 제2유기관통홀(160h1, 160h2)과 대응하며, 제1 및 제2내측배선(211, 212)과 제1 및 제2도전층(231, 232)의 콘택영역을 커버할 수 있다. 실시예에 따라, 무기 보호층(PVX)은 유기물층(160)과 일부 중첩할 수 있다. 예컨대, 무기 보호층(PVX)은 제1 및 제2내측배선(211, 212)과 제1 및 제2도전층(231, 232)의 적어도 일부와 중첩할 수 있다.
도 5 및 도 6을 참조하면, 제1내측배선(211) 상에는 제1콘택홀(CNT1)을 구비한 중간 절연층(130), 예컨대 제2중간 절연층(132)이 배치된다. 유기물층(160)은 중간 절연층(130) 상에 배치되되, 제1콘택홀(CNT1)고 대응하는 부분이 제거되면서 형성된 제1유기관통홀(160h1)을 포함할 수 있다. 제1도전층(231) 중 제1유기관통홀(160h1)에 대응하는 부분은 제1콘택홀(CNT1)을 통해 제1내측배선(211)에 접속할 수 있다.
마찬가지로, 제2내측배선(212) 상에는 제1콘택홀(CNT1)을 구비한 제2중간 절연층(132)이 배치되고, 유기물층(160)은 중간 절연층(130) 상에 배치되되, 제1콘택홀(CNT1)과 대응하는 부분이 제거되면서 형성된 제2유기관통홀(160h2)을 포함할 수 있다. 제2도전층(232) 중 제2유기관통홀(160h2)에 대응하는 부분은 제1콘택홀(CNT1)을 통해 제2내측배선(212)에 접속할 수 있다.
제1유기관통홀(160h1)은 제1내측배선(211)의 단부와 소정의 간격 이격될 수 있다. 예컨대, 제1유기관통홀(160h1)의 하측 단부와 제1내측배선(211)의 단부의 이격 거리(d1)는 약 4㎛ 내지 8㎛일 수 있다. 유사하게, 제2유기관통홀(160h2)의 하측 단부와 제2내측배선(212)의 단부도 전술한 거리만큼 이격될 수 있다.
무기 보호층(PVX)은 제1콘택홀(CNT1)과 대응하는 제1도전층(231)의 일부 및 제2도전층(232)의 일부를 커버할 수 있으며, 따라서 제1 및 제2도전층(231, 232)의 손상 또는/및 미세 크랙 발생 및 그에 따른 투습의 문제를 방지할 수 있음은 앞서 도 3을 참조하여 설명한 바와 같다.
도 5 및 도 7을 참조하면, 무기 보호층(PVX)은 유기물층(160) 상에서 제1도전층(231)을 커버하도록 연장되되, Y방향(또는 제1도전층의 연장 방향과 교차하는 방향)을 따르는 폭(W1)이 제1도전층(231)의 폭(W2) 보다 크게 형성될 수 있다. Y방향을 따르는 무기 보호층(PVX)의 양측 가장자리는 유기물층(160)의 상면과 접촉할 수 있다.
무기 보호층(PVX)의 폭(W1)은 도 7에 도시된 바와 같이 유기물층(160)의 폭(W3) 보다 작게 형성되어 유기물층(160)의 상면의 일부가 외부로 노출될 수 있다. 유기물층(160)의 상면 중 무기 보호층(PVX)으로 커버되지 않은 부분은 디스플레이 장치의 제조 공정 중 유기물층(160)의 경화(curing)공정에서 유기물층(160)에 포함되어 있던 물질이 기화되면서 외부로 배출되는 아웃 개싱 통로(out-gassing path)가 될 수 있다.
도 5에서는, 도 4를 참조하여 설명한 바와 같이 제1 및 제2내측배선(211, 212)이 제2스토리지 축전판(CE2)과 동일한 공정에서 형성되고 동일한 물질을 포함하며, 제1 및 제2도전층(231, 232)이 데이터선(DL)과 동일한 공정에서 형성되고 동일한 물질을 포함하는 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예에서, 제1 및 제2내측배선(211, 212)은 도 3를 참조하여 설명한 바와 같이, 제1 및 제2게이트전극(G1, G2) 및/또는 제1스토리지 축전판(CE1)과 동일한 공정에서 형성되고 동일한 물질을 포함할 수 있다.
도 5 내지 도 7은 내측배선(210)이 도전층(230)에 접속되는 되는 구조를 설명하고 있으나, 이와 같은 구조는 도 3 및 도 4를 참조하여 설명한 외측배선(220)과 도전층(230)의 접속 구조에도 동일하게 적용될 수 있음은 물론이다.
도 8은 본 발명의 다른 실시예에 따른 디스플레이 장치의 배선부의 일부를 나타낸 평면도이며, 도 9는 도 8의 IX-IX'선에 따른 단면도이다. 도 8 및 도 9의 디스플레이 장치는, 제1 및 제2내측배선(211, 212)의 배치 및 무기 보호층(PVX)의 배치가 앞서 도 5 내지 도 7을 참조하여 설명한 실시예와 차이가 있다. 도 8 및 도 9에서, 도 5와 동일한 참조부호는 동일부재를 나타내며, 이하에서는 설명의 편의를 위하여 차이점을 위주로 설명한다.
도 8 및 도 9를 참조하면, 제1 및 제2내측배선(211, 212)은 서로 다른 층에 배치될 수 있다. 예컨대, 제1내측배선(211)은 제1중간 절연층(131)과 제2중간 절연층(132) 사이에 배치되며 제2스토리지 축전판(CE2, 도 3 및 도 4참조)과 동일한 물질을 포함할 수 있다. 제2내측배선(212)은 제1중간 절연층(131)과 게이트절연층(120) 사이에 배치되며, 제1 및 제2게이트전극(G1, G2, 도 3 및 도 4참조) 및/또는 제1스토리지 축전판(CE1, 도 3 및 도 4참조)과 동일한 물질을 포함할 수 있다. 서로 다른 층에 배치된 제1 및 제2내측배선(211, 212)이 교번적으로 배치되는 경우, 제1 및 제2내측배선(211, 212) 사이의 거리를 더 줄일 수 있다.
무기 보호층(PVX)은 제1내측배선(211)과 제1도전층(231)의 콘택영역 및 제2내측배선(212)과 제2도전층(232)의 콘택영역을 커버하여, 제1콘택홀(CNT1) 주변의 단차부에서 제1 및 제2도전층(231, 232)에 손상 또는/및 미세 크랙이 발생하는 것을 방지할 수 있음은 앞서 설명한 바와 같다.
무기 보호층(PVX)은 제1 및 제2내측배선(211, 212) 중 어느 하나를 커버하도록 중첩할 수 있으며, 제1 및 제2도전층(231, 232) 중 어느 하나를 커버하도록 중첩할 수 있다. 도 8은 무기 보호층(PVX)이 제1내측배선(211) 및 제1도전층(231)의 일부와 중첩하도록 배치된 경우를 도시한다. 제1도전층(231)과 중첩하는 무기 보호층(PVX)의 폭(W1), 유기물층(160)의 일부의 폭(W3) 및 제1도전층(231)의 폭(W2)의 관계는 앞서 도 7을 참조하여 설명한 바와 같다.
제2내측배선(212)은 무기절연층(IL) 중에서 제1 및 제2중간 절연층(131, 132)으로 커버되는데 반해, 제1내측배선(211)은 제2중간 절연층(132)으로만 커버되므로 상대적으로 부족할 수 있는 패시베이션의 기능을 보완하기 위하여 무기 보호층(PVX)은 도 8에 도시된 바와 같이 제1 및 제2내측배선(211, 212) 중 제1내측배선(211)과 중첩하도록 배치될 수 있다.
또 다른 실시예로서, 도시되지는 않았으나 무기 보호층(PVX)은 제1 및 제2내측배선(211, 212)과 중첩하지 않을 수 있다. 무기 보호층(PVX)이 유기물층(160)을 커버하는 면적이 증가할수록, 유기물층(160)의 경화(curing) 공정시 아웃 개싱되지 못하고 잔존하는 기체가 유기물층(160)을 변형시키거나 유기물층(160) 상의 층들을 변형시킬 수 있으므로, 제2중간 절연층(132)만으로 패시베이션의 기능이 충분하다면, 무기 보호층(PVX)은 제1 및 제2내측배선(211, 212)과 제1 및 제2도전층(231, 232)의 콘택영역과 대응하는 부분을 커버할 뿐 제1 및 제2내측배선(211, 212)을 커버하지 않을 수 있다.
도 8 및 도 9에서는, 제1내측배선(211)이 제1중간 절연층(131)과 제2중간 절연층(132) 사이에 배치되고, 제2내측배선(212)이 제1중간 절연층(131)과 게이트절연층(120) 사이에 배치된 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 제1내측배선(211)은 제1중간 절연층(131)과 게이트절연층(120) 사이에 배치되며, 제1 및 제2게이트전극(G1, G2) 및/또는 제1스토리지 축전판(CE1)과 동일한 물질을 포함할 수 있다. 그리고, 제2내측배선(212)은 제1중간 절연층(131)과 제2중간 절연층(132) 사이에 배치되며 제2스토리지 축전판(CE2, 도 3 및 도 4참조)과 동일한 물질을 포함할 수 있다.
도 8 및 도 9는 내측배선(210)과 도전층(230)이 접속되는 구조를 설명하고 있으나, 이와 같은 구조는 도 3 및 도 4를 참조하여 설명한 외측배선(220)과 도전층(230)의 접속 구조에도 동일하게 적용될 수 있음은 물론이다.
도 10은 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다. 도 10에서, 도 3의 구성과 동일한 참조부호는 동일한 부재를 나타내며, 이하에서는 차이점을 위주로 설명한다.
도 10을 참조하면, 제1영역(1A)에 배치된 내측배선(210)은 중간 절연층(130)에 형성된 제1콘택홀(CNT1)을 통해 도전층(230A) 접속될 수 있고, 제2영역(2A)에 배치된 외측배선(220)은 중간 절연층(130)에 형성된 제1콘택홀(CNT1)을 통해 도전층(230A)에 접속될 수 있다.
도전층(230A)은 내측 및 외측배선(210, 220)과 다른 층에 배치된다. 내측 및 외측배선(210, 220)은 중간 절연층(130)의 아래에 배치되고, 도전층(230A)은 중간 절연층(130) 상에 배치될 수 있다. 내측 및 외측배선(210, 220)은 제1 및 제2게이트전극(G1, G2) 및/또는 제1스토리지 축전판(CE1)과 동일한 공정에서 형성되며 동일한 물질을 포함할 수 있다. 도전층(230A)은 데이터선(DL)을 형성하는 공정에서 형성될 수 있으며, 데이터선(DL)과 같은 물질을 포함할 수 있다.
도전층(230A)은 아일랜드 타입으로, 제1 및 제2영역(1A, 2A)에 배치될 수 있다. 도 3을 참조하여 설명한 도전층(230)은 벤딩영역(BA)을 가로지르는 브릿지 배선이었으나, 도 10의 도전층(230A)은 아일랜드 전극층에 해당할 수 있다. 도전층(230A)은 유기관통홀(160h)과 대응하도록 배치될 수 있다.
유기관통홀(160h)은 중간 절연층(130)의 제1콘택홀(CNT1)과 중첩하며, 제1콘택홀(CNT1)을 노출할 수 있다. 각 도전층(230A)은 제1 및 제2영역(1A, 2A)의 유기관통홀(160h)과 대응하도록 배치되며, 제1콘택홀(CNT1)을 통해 내측 및 외측배선(210, 220)에 각각에 접속될 수 있다.
무기 보호층(PVX)은 도전층(230A) 중 제1콘택홀(CNT1)과 대응하는 부분을 커버할 수 있다. 도 10의 확대도를 참조하면, 무기 보호층(PVX)은 내측배선(210)과 도전층(230A)의 콘택 부분(ca), 제1콘택홀(CNT1)을 둘러싸는 중간 절연층(130)의 내측벽(130s), 및 내측벽(130s)에 연결된 중간 절연층(130)의 상면(130u)의 일부와 대응하도록 배치될 수 있다. 제1콘택홀(CNT1)과 중첩하는 무기 보호층(PVX)의 폭(W4)은 제1콘택홀(CNT1)의 상부의 폭(W5) 보다 클 수 있다. 전술한 바와 같이, 무기 보호층(PVX)이 제1콘택홀(CNT1) 주변의 단차부를 커버하므로, 단차부에서 도전층(230A)에 손상 또는/및 미세 크랙이 발생하고 투습이 야기되어 단차부 주변에서 산화메탈(예, AlOx)이 생성되거나 도전층(230)의 저항이 감소되는 등의 문제를 방지할 수 있다. 도 10의 확대도에 도시된 무기 보호층(PVX)과 제1콘택홀(CNT1) 및 그 주변의 구조는 외측배선(220)의 제1콘택홀(CNT1) 및 그 주변에도 동일하게 적용될 수 있음은 물론이다.
추가 도전층(240)은 제1영역(1A)의 내측배선(210)과 제2영역(2A)의 외측배선(220)을 전기적으로 연결할 수 있다. 추가 도전층(240)은 벤딩영역(BA)을 가로지르도록 연장되고, 내측 및 외측배선(210, 220)을 전기적으로 연결하는 브릿지 배선일 수 있다.
추가 도전층(240)은 내측 및 외측배선(210, 220)과 전기적/물리적 특성이 다른 물질을 포함할 수 있다. 예컨대, 내측 및 외측배선(210, 220)은 몰리브덴을 포함할 수 있고, 추가 도전층(240)은 알루미늄을 포함할 수 있다. 추가 도전층(240)은 단일막이거나 다층막일 수 있다. 일 실시예로, 추가 도전층(240)은 Ti/Al/Ti의 3층이되, Ti의 두께가 Al의 두께의 0.15배 이하, 예컨대 0.12배 이하의 두께를 갖는 다층일 수 있으나, 본 발명은 이에 한정되지 않는다.
추가 도전층(240)은 무기 보호층(PVX)을 관통하는 제2콘택홀(CNT2)을 통해 도전층(230A)에 접속할 수 있다. 내측 및 외측배선(210, 220)은 각각 중간 절연층(130)의 제1콘택홀(CNT1)을 통해 도전층(230A)에 콘택하고, 추가 도전층(240)은 무기 보호층(PVX)의 제2콘택홀(CNT2)을 통해 도전층(230A)에 콘택함으로써, 내측배선(210) 및 외측배선(220)은 전기적으로 연결될 수 있다.
무기 보호층(PVX)은 전술한 바와 같이 손상 또는/및 미세 크랙의 발생을 방지하기 위하여 제1콘택홀(CNT1)과 대응하는 도전층(230A)의 일부를 커버해야 하므로, 도전층(230A)과 추가 도전층(240) 간의 콘택을 위한 제2콘택홀(CNT2)은 제1콘택홀(CNT1)과 중첩하지 않도록 소정의 간격(Δd) 이격되어 배치될 수 있다.
추가 도전층(240) 아래에 유기 절연층인 제1평탄화 절연층(141)이 배치될 수 있다. 예컨대, 디스플레이영역(DA)의 제1평탄화 절연층(141)이 비디스플레이영역(NDA)까지 연장되어 추가 도전층(240)의 아래에 배치될 수 있다. 제1평탄화 절연층(141)은 무기 보호층(PVX)의 제2콘택홀(CNT2)과 중첩하는 홀(141h)을 포함할 수 있다. 도 10에는, 제1평탄화 절연층인 제1평탄화 절연층(141)의 홀(141h)이 유기물층(160)의 유기관통홀(160h) 내에 복수 개 배치된 경우를 도시한다.
추가 도전층(240)의 상부에는 보호층(600A)이 배치될 수 있다. 제2평탄화 절연층(142) 및 화소정의막(150)이 비디스플레이영역(NDA)까지 연장되어 보호층(600A)을 이룰 수 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 비디스플레이영역(NDA)에서 추가 도전층(240)을 커버하는 보호층(600A)은 제2평탄화 절연층(142) 및 화소정의막(150) 중 어느 하나만을 포함하거나, 제2평탄화 절연층(142) 및 화소정의막(150)과는 다른 유기물을 이용하여 별도의 공정(예, 액상 또는 페이스트 형태의 물질을 도포 및 경화 등)에서 형성될 수 있다.
도 11은 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다. 도 11에서, 도 10의 구성과 동일한 참조번호는 동일한 부재를 나타내며, 이하에서는 차이점을 위주로 설명한다.
도 11을 참조하면, 내측 및 외측배선(210, 220)은 스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)의 형성 공정에서 함께 형성되며, 제2스토리지 축전판(CE2)과 동일한 물질을 포함할 수 있다. 예컨대, 내측 및 외측배선(210, 220) 및 제2스토리지 축전판(CE2)은 몰리브덴을 포함할 수 있다.
내측 및 외측배선(210, 220)은 제1콘택홀(CNT1)을 통해 도전층(230A)에 접속할 수 있고, 도전층(230A)의 상부면의 적어도 일부가 무기 보호층(PVX)으로 커버될 수 있으며, 추가 도전층(240)이 제1 및 제2영역(1A, A2)에서 제2콘택홀(CNT2)을 통해 각각 도전층(230A)에 접속하는 점 등은 앞서 설명한 바와 같다.
도 10 및 도 11에서, 내측배선(210)과 외측배선(220)이 동일한 층 상에 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 일 실시예로, 내측배선(210)은 도 10에 도시된 바와 같이 게이트절연층(120) 상에 배치되고, 외측배선(220)은 도 11에 도시된 바와 같이 제1중간 절연층(131) 상에 배치될 수 있다. 또는, 내측배선(210)은 도 11에 도시된 바와 같이 제1중간 절연층(131) 상에 배치되고, 외측배선(220)은 도 10에 도시된 바와 같이 게이트절연층(120) 상에 배치될 수 있다.
도 12는 본 발명의 다른 실시예에 따른 디스플레이 장치의 배선부의 일부를 나타낸 평면도이고, 도 13은 도 12의 XIII- XIII' 선에 따른 단면도이며, 도 14는 도 12의 XIV- XIV'선에 따른 단면도이고, 도 15는 도 12의 XV-XV'선에 따른 단면도이다.
도 12를 참조하면, 제1 및 제2내측배선(211, 212)은 X방향을 따라 연장되되, Y방향을 따라 상호 이격되어 배치될 수 있다. 제1 및 제2내측배선(211, 212)은 서로 같은 층에 배치되거나, 서로 다른 층에 배치될 수 있다. 도 12는 제1 및 제2내측배선(211, 212)이 서로 다른 층에 배치된 경우를 도시한다.
제1내측배선(211)은 도전층(230)에 접속할 수 있고, 제2내측배선(212)은 도전층(230A) 및 추가 도전층(240)에 접속할 수 있다. 제1내측배선(211)에 접속된 도전층(230)은 앞서 도 3 및 도 4를 참조하여 설명한 바와 같이 벤딩영역(BA)을 가로지르도록 연장된 브릿지 배선일 수 있다. 따라서, 제1내측배선(211)은 제1내측배선(211)과 대응하는 제2영역(A2)의 제1외측배선과 도전층(230)에 의해 전기적으로 연결될 수 있다.
제2내측배선(212)에 접속된 도전층(230A)은 앞서 도 10 및 도 11을 참조하여 설명한 바와 같은 아일랜드 전극층으로, 제2내측배선(212)은 도전층(230A)을 통해 브릿지 배선인 추가 도전층(240)에 접속될 수 있다. 따라서, 제2내측배선(212)은 제2내측배선(212)과 대응하는 제2영역(A2)의 제2외측배선과 도전층(230A)을 매개로 추가 도전층(240)에 의해 전기적으로 연결될 수 있다.
도 13을 참조하면, 도전층(230)과 추가 도전층(240)은 서로 다른 층에 배치될 수 있다. 예컨대, 도전층(230)은 데이터선(DL, 도 3 또는 도 4참조)과 동일한 공정에서 형성되며 동일한 물질을 포함할 수 있고, 추가 도전층(240)은 구동 전압선(PL, 도 10 또는 도 11 참조)과 동일한 공정에서 형성되며 동일한 물질을 포함할 수 있다. 브릿지 배선으로서 서로 인접하게 배치되는 도전층(230)과 추가 도전층(240)이 서로 다른 층에 배치되는 경우, 도전층(230)과 추가 도전층(240) 사이의 거리를 좁힐 수 있다.
다시 도 12를 참조하면, 제1내측배선(211)과 도전층(230)의 콘택영역, 및 제2내측배선(212), 도전층(230A) 및 추가 도전층(240)의 콘택영역은 지그재그 형태로 엇갈리게 배치될 수 있다.
유기물층(160)은 제1 및 제2내측배선(211, 212) 및 도전층(230, 230A)과 중첩하되, 제1내측배선(211)과 도전층(230) 및 제2내측배선(212) 도전층(230A) 사이의 콘택을 위한 제1 및 제2유기관통홀(160h1, 160h2)을 구비한다. 제1유기관통홀(160h1)은 제1내측배선(211) 및 도전층(230)의 중첩부분과 대응하고, 제2유기관통홀(160h2)은 제2내측배선(212)과 도전층(230A) 및 추가 도전층(240)의 중첩부분과 대응하며, 지그재그 형태로 쉬프트되어 배치될 수 있다.
무기 보호층(PVX)은 제1 및 제2유기관통홀(160h1, 160h2)과 대응하며, 제1내측배선(211)과 도전층(230)의 콘택영역, 및 제2내측배선(212)과 추가 도전층(240)의 콘택영역을 커버한다. 실시예에 따라, 무기 보호층(PVX)은 유기물층(160)과 일부 중첩할 수 있다. 예컨대, 무기 보호층(PVX)은 제1 및 제2내측배선(211, 212) 중 적어도 어느 하나, 및/또는 도전층(230)과 일부 중첩할 수 있다. 도 12에는 무기 보호층(PVX)이 제1 및 제2내측배선(211, 212) 중 제1내측배선(211)을 커버하고 도전층(230)을 커버하는 경우를 도시한다. 도전층(230)의 일부를 커버하는 무기 보호층(PVX)의 폭(W1)은 도전층(230)의 폭(W2) 보다는 크게 형성되어 도전층(230)을 보호할 수 있다. 다만, 유기물층(160)에 포함된 물질의 아웃 개싱을 위하여 유기물층(160)의 폭(W3) 보다는 작게 형성될 수 있음은 앞서 설명한 바와 같다.
전술한 바와 같이, 제1내측배선(211)은 브릿지 배선인 도전층(230)과 직접 접속할 수 있으나, 제2내측배선(212)은 도전층(230A)을 통해 브릿지 배선인 추가 도전층(240)과 접속하는 것과 같이 접속 구조가 다르므로, 이하에서 각각의 구조에 대하여 설명한다.
먼저, 제1내측배선(211)과 도전층(230)의 접속 구조를 살펴본다.
도 12 및 도 14를 참조하면, 제1내측배선(211)은 제2중간 절연층(132)으로 커버되며, 제1내측배선(211)의 일부는 제1콘택홀(CNT1)을 통해 노출될 수 있다. 유기물층(160)은 중간 절연층(130) 상에 배치되며, 제1콘택홀(CNT1)과 대응하는 부분이 제거되면서 형성된 제1유기관통홀(160h1)을 포함할 수 있다. 도전층(230)은 유기물층(160) 상에 배치되고, 제1유기관통홀(160h1)에 대응하는 도전층(230)의 일부는 제1콘택홀(CNT1)을 통해 제1내측배선(211)에 접속할 수 있다. 도전층(230) 중 제1유기관통홀(160h1)에 대응하는 부분은 제1콘택홀(CNT1)을 통해 제1내측배선(211)에 접속할 수 있다. 제1유기관통홀(160h1)은 제1내측배선(211)의 단부와 소정의 거리(d1)만큼 이격될 수 있다.
무기 보호층(PVX)은 제1콘택홀(CNT1)과 대응하는 도전층(230)의 일부를 커버하므로, 제1콘택홀(CNT1) 주변, 예컨대 제1콘택홀(CNT1) 주변의 단차부에서 도전층(230)에 손상 또는/및 미세 크랙이 발생하고 그에 따른 투습이 야기되는 등의 문제를 방지할 수 있으며, 무기 보호층(PVX)이 벤딩영역(BA)에 구비되지 않음은 앞서 도 3을 참조하여 설명한 바와 같다.
제1내측배선(211), 도전층(230) 및 이들의 콘택영역은, 보호층(600A)으로 커버될 수 있다. 보호층(600A)의 아래, 예컨대 무기 보호층(PVX)과 보호층(600A) 사이에는 제1평탄화 절연층(141)이 배치될 수 있다 제1평탄화 절연층(141)은 도 15를 참조하여 후술할 추가 도전층(240)의 아래에 배치되며, 제1내측배선(211), 도전층(230) 및 이들의 콘택영역은 전체적으로 제1평탄화 절연층(141)으로 커버될 수 있다.
다음으로, 제2내측배선(212), 도전층(230A) 및 추가 도전층(240)의 접속 구조를 살펴본다.
도 12 및 도 15를 참조하면, 제2내측배선(212)은 게이트절연층(120) 상에 배치되되, 중간 절연층(130)에 형성된 제1콘택홀(CNT1)을 통해 도전층(230A)에 접속될 수 있다.
도전층(230A)은 아일랜드 타입으로, 제2유기관통홀(160h2)과 대응하는 영역에만 배치될 수 있다. 제2유기관통홀(160h2)의 면적은 도전층(230A)의 면적 보다 크게 형성될 수 있으며, 도전층(230A)의 가장자리는 제2유기관통홀(160h2)의 하측 단부로부터 소정의 간격(d2)만큼 이격될 수 있다.
무기 보호층(PVX)은 도전층(230A)의 상면 중 제1콘택홀(CNT1)과 대응하는 부분을 커버하여 도전층(230A)이 제1콘택홀(CNT1) 주변의 단차부에서 손상되거나 미세 크랙이 발생하여, 투습이 야기되는 것을 방지할 수 있다. 무기 보호층(PVX)은 제1콘택홀(CNT1)과 대응하는 부분, 예컨대 제2내측배선(212)과 도전층(230A)의 콘택 부분 및 중간 절연층(130)의 내측벽 및 상면의 일부와 중첩하도록 배치될 수 있음은 앞서 도 10을 참조하여 설명한 바와 같다.
무기 보호층(PVX)은 제1콘택홀(CNT1)과 대응하는 도전층(230A)의 일부를 커버해야 하므로, 도전층(230A)과 추가 도전층(240) 간의 콘택을 위한 제2콘택홀(CNT2)은 제1콘택홀(CNT1)과 다른 영역에 형성될 수 있다. 예컨대, 제2콘택홀(CNT2)은 제1콘택홀(CNT1)으로부터 이격되되, 제1콘택홀(CNT1)에 인접한 제2콘택홀(CNT2)의 하부 가장자리는, 제1콘택홀(CNT1)의 상부 가장자리로부터 약 1㎛ 내지 2㎛의 간격(Δd)만큼 이격될 수 있다. 간격(Δd)은 이웃하는 제1 및 제2콘택홀(CNT1, CNT2) 사이의 이격거리로 이해될 수 있고, 또는 제1콘택홀(CNT1) 주변에서 무기 보호층(PVX)에 의해 커버되는 중간 절연층(130)의 상면의 폭으로 이해될 수 있다. 제1콘택홀(CNT1)과 제2콘택홀(CNT2)이 소정의 간격(Δd) 이격된 채로, X 방향을 따라 교번적으로 배치될 수 있다.
무기 보호층(PVX) 상에는 제1평탄화 절연층(141)이 배치되며, 제1평탄화 절연층(141)은 제2콘택홀(CNT2)과 대응되는 홀(141h)을 포함할 수 있다. 도 15에는 제1평탄화 절연층(141)이 제2유기관통홀(160h2)과 대응되는 위치에 형성된 복수의 홀(141h)들을 포함하는 경우를 도시한다.
도 12 내지 도 15에서, 제1내측배선(211)은 제1중간 절연층(131) 상에 배치되고, 제2내측배선(212)은 게이트절연층(120) 상에 배치된 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1내측배선(211)은 게이트절연층(120) 상에 배치되고 제2내측배선(212)은 제1중간 절연층(131) 상에 배치될 수 있다. 또 다른 실시예로서, 제1 및 제2내측배선(211, 212)은 동일한 층 상에 형성되며, 동일한 물질을 포함할 수 있다.
도 12 내지 도 15는 내측배선(210)이 도전층(230), 또는 도전층(230A)과 추가 도전층(240)에 접속되는 구조를 설명하고 있으나, 이와 같은 구조는 외측배선(220)이 도전층(230), 또는 도전층(230A)과 추가 도전층(240)과 접속되는 구조에도 동일하게 적용될 수 있음은 물론이다.
도 16 및 도 17은 본 발명의 다른 실시예들에 다른 디스플레이 장치 중 비디스플레이영역을 도시한 단면도이다. 도 16 및 도 17에서 도 10의 구성과 동일한 참조부호는 동일한 부재를 나타내며, 이하에서는 차이점을 위주로 설명한다.
도 16을 참조하면, 제1평탄화 절연층(141)의 홀(141h)은 하나만 구비될 수 있다. 예컨대, 제1평탄화 절연층(141)의 홀(141h)은 유기물층(160)의 유기관통홀(160h)과 대응되되, 제2콘택홀(CNT2)을 노출하도록 배치될 수 있다. 제1평탄화 절연층(141)의 홀(141h)은 유기관통홀(160h)보다 작게 형성되어 제1평탄화 절연층(141) 상의 추가 도전층(240)의 스텝 커버리지를 향상시킬 수 있다.
도 17을 참조하면, 추가 도전층(240)의 아래에는 제1평탄화 절연층(141, 도 10참조)이 배치되지 않을 수 있다.
도 16 및 도 17에는, 내측배선(210)과 외측배선(220)이 동일한 층(예, 게이트 절연층)에 배치된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 내측배선(210)과 외측배선(220)은 도 11에서와 같이 제1중간 절연층(131) 상에 배치될 수 있다. 또 다른 실시예로, 내측배선(210)과 외측배선(220)은 서로 다른 층 상에 배치될 수 있다.
도 18은 본 발명의 다른 실시예에 따른 디스플레이 장치의 배선부를 나타낸 평면도이다. 도 18에서, 도 12와 동일한 참조번호는 동일한 부재를 나타내며, 이하에서는 차이점을 위주로 설명한다.
도 12는 제1 및 제2내측배선(211, 212) 중 어느 하나는 브릿지 배선으로의 기능을 수행하는 도전층(230)과 직접 접속되고, 다른 하나는 아일랜드 타입의 도전층(230A)을 매개로 브릿지 배선으로의 기능을 수행하는 추가 도전층(240)과 접속된 구조를 도시하나, 도 18에 도시된 제1 및 제2내측배선(211, 212)은 모두 도전층(230A)을 매개로 추가 도전층(240)에 접속될 수 있다.
도 18을 참조하면, 제1 및 제2내측배선(211, 212)은 아일랜드 타입의 도전층(230A)을 매개로, 브릿지 배선으로의 기능을 수행하는 제1 및 제2추가 도전층(241, 242)에 각각 접속될 수 있다.
제1유기관통홀(160h1)과 대응되는 영역에서, 제1내측배선(211), 아일랜드 타입의 도전층(230A) 및 제1추가 도전층(241)이 중첩되도록 배치된다. 제1내측배선(211)은 중간 절연층의 제1콘택홀(CNT1)을 통해 도전층(230A)에 접속하고, 도전층(230A)은 무기 보호층(PVX)의 제2콘택홀(CNT2)을 통해 제1추가 도전층(241)에 접속할 수 있다.
마찬가지로, 제2유기관통홀(160h2)과 대응되는 영역에서는, 제2내측배선(212), 아일랜드 타입의 도전층(230A) 및 제2추가 도전층(242)이 중첩되도록 배치된다. 제2내측배선(212)은 중간 절연층의 제1콘택홀(CNT1)을 통해 도전층(230A)에 접속하고, 도전층(230A)은 무기 보호층(PVX)의 제2콘택홀(CNT2)을 통해 제2추가 도전층(242)에 접속할 수 있다.
무기 보호층(PVX)은 제1 및 제2유기관통홀(160h1, 160h) 내에 각각 배치되어, 제1콘택홀(CNT1)과 대응하는 도전층(230A)의 상부를 커버할 수 있다. 도 18에는, 도시되지 않았으나 무기 보호층(PVX)은 제1 및 제2내측배선(211, 212) 중 적어도 어느 하나와 중첩하도록 연장될 수 있다.
제1내측배선(211), 도전층(230A) 및 제1추가 도전층(241)의 콘택 구조는 제2내측배선(212), 도전층(230A) 및 제2추가 도전층(242)의 콘택 구조와 실질적으로 동일하며, 이들의 구조는 앞서 도 15를 참조하여 설명한 실시예와 동일하므로 반복 설명은 생략한다.
또 다른 실시예로서, 제1내측배선(211), 도전층(230A) 및 제1추가 도전층(241)의 콘택 구조, 및 제2내측배선(212), 도전층(230A) 및 제2추가 도전층(242)의 콘택 구조는 도 16 및 도 17을 참조하여 설명한 바와 같이 제1평탄화 절연층(141)의 홀(141h)이 하나이거나, 비디스플레이영역(NDA)에서 제1평탄화 절연층(141)이 생략되는 것과 같이 변경이 가능함은 물론이다.
도 3 내지 도 18을 참조하여 설명한 실시예들에 따르면, 유기물층(160)이 도전층(230, 230A)의 아래에 배치된 구조를 개시하고 있으나, 본 발명은 이에 한정되지 않는다. 벤딩영역(BA)에서의 브릿지 배선인 도전층(230) 또는/및 추가 도전층(240)이 벤딩시 스트레스를 견딜 수 있을 정도의 연성을 가지는 등이라면, 유기물층(160)이 생략될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
130: 중간 절연층
210: 내측배선
220: 외측배선
230, 230A: 도전층
240: 추가 도전층
PVX: 무기 보호층
CNT1: 제1콘택홀
CNT2: 제2콘택홀

Claims (21)

  1. 표시영역, 및 벤딩영역을 포함하는 비표시영역을 포함하는 기판;
    상기 표시영역에 배치되며, 반도체층 및 상기 반도체층 상의 게이트전극을 포함하는 트랜지스터;
    상기 표시영역에 배치되고, 상기 트랜지스터와 전기적으로 연결된 발광소자;
    상기 비표시영역에 배치된 제1도전층;
    상기 표시영역 및 상기 비표시영역에 배치되되, 상기 비표시영역에서 상기 제1도전층의 상면 상에 배치되는 유기절연층;
    상기 비표시영역에서 상기 유기절연층 상에 배치되되, 상기 제1도전층과 전기적으로 연결되는 제2도전층; 및
    상기 비표시영역에 배치되는 제1부분 및 상기 표시영역에 배치되는 제2부분을 포함하는 무기보호층;을 포함하고,
    상기 비표시영역에서, 상기 무기보호층의 상기 제1부분은 상기 제1도전층의 상기 상면과 상기 유기절연층의 하면 사이에 개재되고,
    상기 표시영역에서, 상기 무기보호층의 상기 제2부분은 상기 반도체층과 전기적으로 연결된 전극과 상기 유기절연층 사이에 개재되는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제2도전층은 상기 벤딩영역을 가로지르도록 연장되는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 비표시영역에 배치되며, 상기 벤딩영역에 대응하는 개구를 포함하는 복수의 무기절연층들을 더 포함하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제2도전층은 상기 복수의 무기절연층들의 상기 개구에 중첩하는, 디스플레이 장치.
  5. 제3항에 있어서,
    상기 유기절연층은 상기 복수의 무기절연층들의 상기 개구에 중첩하는, 디스플레이 장치.
  6. 제3항에 있어서,
    상기 무기보호층은 상기 복수의 무기절연층들의 상기 개구와 중첩하는 개구를 포함하는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 무기보호층의 상기 제1부분은 제1홀을 가지고,
    상기 유기절연층은 상기 제1홀과 중첩하는 제2홀을 가지며,
    상기 제2도전층의 일 부분은 상기 제1홀 및 상기 제2홀을 통해 사기 제1도전층의 일 부분과 직접 접촉하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 제2도전층의 일부는, 상기 비표시영역에서 상기 무기보호층의 상기 제1부분의 일부와 직접 접촉하는, 디스플레이 장치.
  9. 제1항에 있어서,
    상기 무기보호층의 상기 제2부분은 일부는, 상기 반도체층에 전기적으로 연결된 상기 전극의 상면의 일부와 직접 접촉하는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 제1도전층과 상기 전극은 동일한 층 상에 배치된, 디스플레이 장치.
  11. 표시영역, 및 벤딩영역을 포함하는 비표시영역을 포함하는 기판;
    상기 표시영역에 배치되며, 반도체층 및 상기 반도체층 상의 게이트전극을 포함하는 트랜지스터;
    상기 표시영역에 배치되고, 상기 트랜지스터와 전기적으로 연결된 화소전극, 대향전극, 및 상기 화소전극과 상기 대향전극 사이의 중간층을 포함하는 발광소자;
    상기 비표시영역에 배치된 제1도전층;
    상기 표시영역 및 상기 비표시영역에 배치되되, 상기 비표시영역에서 상기 제1도전층의 상면 상에 배치되는 유기절연층;
    상기 비표시영역에서 상기 유기절연층 상에 배치되되, 상기 제1도전층과 전기적으로 연결되는 제2도전층;
    상기 비표시영역에 배치되는 제1부분 및 상기 표시영역에 배치되는 제2부분을 포함하는 무기보호층; 및
    상기 비표시영역에 배치되고, 상기 벤딩영역에 대응하는 개구를 포함하는 복수의 무기절연층들;을 포함하는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 복수의 무기절연층들은 상기 기판과 상기 제1도전층 사이에 개재되고,
    상기 제1도전층은 상기 복수의 무기절연층들과 상기 무기보호층 사이에 개재되는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 무기보호층의 상기 제1부분은 상기 제1도전층과 상기 유기절연층 사이에 있는, 디스플레이 장치.
  14. 제12항에 있어서,
    상기 무기보호층의 상기 제2부분은 상기 반도체층에 전기적으로 연결된 전극과 상기 유기절연층 사이에 개재되는, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 무기보호층의 상기 제2부분의 일부는 상기 반도체층에 전기적으로 연결된 상기 전극과 직접 접촉하는, 디스플레이 장치.
  16. 제14항에 있어서,
    상기 전극과 상기 제1도전층은 동일한 층 상에 배치되는, 디스플레이 장치.
  17. 제12항에 있어서,
    상기 무기보호층은 상기 복수의 무기절연층들의 상기 개구와 중첩하는 개구를 갖는, 디스플레이 장치.
  18. 제11항에 있어서,
    상기 무기보호층의 상기 제1부분은 제1홀을 가지고,
    상기 유기절연층은 상기 제1홀과 중첩하는 제2홀을 가지며,
    상기 제2도전층의 일 부분은 상기 제1홀 및 상기 제2홀을 통해 상기 제1도전층의 일부와 직접 접촉하는, 디스플레이 장치.
  19. 제11항에 있어서,
    상기 제2도전층은 상기 복수의 무기절연층들의 상기 개구와 중첩하는, 디스플레이 장치.
  20. 제11항에 있어서,
    상기 유기절연층은 상기 복수의 무기절연층들의 상기 개구와 중첩하는, 디스플레이 장치.
  21. 제11항에 있어서,
    상기 제2도전층의 일부는 상기 비표시영역에서 상기 무기보호층의 상기 제1부분의 일부와 직접 접촉하는, 디스플레이 장치.

KR1020230131164A 2017-08-07 2023-09-27 디스플레이 장치 KR20230145974A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230131164A KR20230145974A (ko) 2017-08-07 2023-09-27 디스플레이 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170099784A KR102393377B1 (ko) 2017-08-07 2017-08-07 디스플레이 장치
KR1020220052237A KR102586038B1 (ko) 2017-08-07 2022-04-27 디스플레이 장치
KR1020230131164A KR20230145974A (ko) 2017-08-07 2023-09-27 디스플레이 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020220052237A Division KR102586038B1 (ko) 2017-08-07 2022-04-27 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20230145974A true KR20230145974A (ko) 2023-10-18

Family

ID=63259408

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020170099784A KR102393377B1 (ko) 2017-08-07 2017-08-07 디스플레이 장치
KR1020220052237A KR102586038B1 (ko) 2017-08-07 2022-04-27 디스플레이 장치
KR1020230131164A KR20230145974A (ko) 2017-08-07 2023-09-27 디스플레이 장치

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020170099784A KR102393377B1 (ko) 2017-08-07 2017-08-07 디스플레이 장치
KR1020220052237A KR102586038B1 (ko) 2017-08-07 2022-04-27 디스플레이 장치

Country Status (4)

Country Link
US (4) US10551877B2 (ko)
EP (1) EP3442024B1 (ko)
KR (3) KR102393377B1 (ko)
CN (2) CN109390378B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106971980A (zh) * 2017-03-30 2017-07-21 武汉华星光电技术有限公司 一种阵列基板的制作方法及阵列基板
KR102393377B1 (ko) 2017-08-07 2022-05-03 삼성디스플레이 주식회사 디스플레이 장치
US10636855B2 (en) * 2017-09-28 2020-04-28 Sharp Kabushiki Kaisha Display device
KR102417452B1 (ko) * 2017-10-16 2022-07-06 엘지디스플레이 주식회사 표시장치
CN109755256B (zh) 2017-11-01 2022-01-11 京东方科技集团股份有限公司 柔性显示面板及制备方法、柔性显示装置
US10847596B2 (en) * 2017-11-10 2020-11-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Bendable display panel and fabricating method thereof
KR102416038B1 (ko) * 2017-11-30 2022-07-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
US11538893B2 (en) * 2018-03-29 2022-12-27 Sharp Kabushiki Kaisha Display device
CN108519706B (zh) * 2018-03-29 2021-05-07 武汉华星光电技术有限公司 显示面板
CN109037295A (zh) * 2018-08-03 2018-12-18 武汉华星光电半导体显示技术有限公司 柔性阵列基板和显示面板
CN109148529B (zh) * 2018-08-20 2021-11-02 武汉华星光电半导体显示技术有限公司 基板及显示装置
CN109460165A (zh) * 2018-11-12 2019-03-12 京东方科技集团股份有限公司 触控基板及制作方法、显示面板及制作方法、基板组件
US10651120B1 (en) * 2018-12-03 2020-05-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, display module, and electronic device
KR102568299B1 (ko) * 2018-12-20 2023-08-17 엘지디스플레이 주식회사 전계 발광 표시 장치
KR102601826B1 (ko) * 2018-12-31 2023-11-13 엘지디스플레이 주식회사 유기 조명 장치
CN109920332B (zh) * 2019-02-28 2020-08-11 武汉华星光电半导体显示技术有限公司 柔性阵列基板、其制备方法及显示面板
KR20200113055A (ko) * 2019-03-20 2020-10-06 삼성디스플레이 주식회사 디스플레이 장치
KR20200113048A (ko) * 2019-03-20 2020-10-06 삼성디스플레이 주식회사 표시 장치 및 그 표시 장치의 제조 방법
CN109904210B (zh) * 2019-03-27 2021-08-24 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
KR20200117101A (ko) * 2019-04-02 2020-10-14 삼성디스플레이 주식회사 표시 장치
CN110071153B (zh) * 2019-04-26 2021-02-19 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板、显示装置
CN110112196B (zh) * 2019-05-20 2021-11-02 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、显示装置
US11043546B2 (en) * 2019-05-20 2021-06-22 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, fabricating method thereof and display device
KR20210000383A (ko) * 2019-06-25 2021-01-05 엘지디스플레이 주식회사 전계 발광 표시 장치
CN110429107B (zh) * 2019-07-05 2021-04-27 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
CN110391294B (zh) * 2019-07-08 2021-04-27 武汉华星光电半导体显示技术有限公司 柔性阵列基板及柔性显示面板
CN110504294B (zh) * 2019-08-30 2021-10-22 京东方科技集团股份有限公司 显示装置、可拉伸显示面板及其制造方法
CN110797352B (zh) * 2019-11-08 2022-10-28 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
JP6930571B2 (ja) * 2019-11-18 2021-09-01 セイコーエプソン株式会社 表示装置および電子機器
KR20210113532A (ko) * 2020-03-06 2021-09-16 삼성디스플레이 주식회사 디스플레이 장치
US20220059635A1 (en) * 2020-03-20 2022-02-24 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
KR20210141821A (ko) 2020-05-13 2021-11-23 삼성디스플레이 주식회사 디스플레이 장치
CN111627931B (zh) * 2020-05-28 2023-04-07 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
US20220320224A1 (en) * 2020-09-02 2022-10-06 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and method for manufacturing the same and display device
CN112397559B (zh) * 2020-11-09 2024-02-02 武汉华星光电半导体显示技术有限公司 可拉伸显示模组及其制备方法
KR20220068296A (ko) * 2020-11-18 2022-05-26 삼성디스플레이 주식회사 표시 장치
CN113851520B (zh) * 2021-11-29 2022-04-22 荣耀终端有限公司 显示面板及其制作方法、终端设备
KR20230090610A (ko) * 2021-12-15 2023-06-22 엘지디스플레이 주식회사 표시 장치
CN115036717B (zh) * 2022-08-10 2023-01-10 荣耀终端有限公司 电连接单元、制造方法及电子设备
CN116400538A (zh) * 2023-03-14 2023-07-07 惠科股份有限公司 阵列基板、显示面板及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101117725B1 (ko) 2009-11-11 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP6302614B2 (ja) 2011-02-25 2018-03-28 任天堂株式会社 通信システム、情報処理装置、プログラム及び情報処理方法
KR102222680B1 (ko) 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
US9209207B2 (en) 2013-04-09 2015-12-08 Apple Inc. Flexible display with bent edge regions
KR102076666B1 (ko) * 2013-04-11 2020-02-12 엘지디스플레이 주식회사 플렉서블 표시패널
KR102047729B1 (ko) * 2013-04-30 2019-11-22 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR20150084257A (ko) 2014-01-13 2015-07-22 삼성디스플레이 주식회사 플렉서블 표시장치
KR102367251B1 (ko) * 2015-02-02 2022-02-25 삼성디스플레이 주식회사 표시 장치
KR102455318B1 (ko) 2015-10-30 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102611499B1 (ko) 2015-12-15 2023-12-06 엘지디스플레이 주식회사 플렉서블 표시장치
KR102587229B1 (ko) * 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
JP2018132539A (ja) * 2017-02-13 2018-08-23 株式会社ジャパンディスプレイ 表示装置
KR102393377B1 (ko) 2017-08-07 2022-05-03 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
KR102586038B1 (ko) 2023-10-10
US20240049537A1 (en) 2024-02-08
US20200174528A1 (en) 2020-06-04
CN117279440A (zh) 2023-12-22
CN109390378B (zh) 2023-10-17
US10551877B2 (en) 2020-02-04
EP3442024B1 (en) 2023-10-11
US11195901B2 (en) 2021-12-07
US20220093718A1 (en) 2022-03-24
KR20190016171A (ko) 2019-02-18
KR102393377B1 (ko) 2022-05-03
US20190041915A1 (en) 2019-02-07
KR20220060517A (ko) 2022-05-11
CN109390378A (zh) 2019-02-26
EP3442024A1 (en) 2019-02-13
US11805688B2 (en) 2023-10-31

Similar Documents

Publication Publication Date Title
KR102586038B1 (ko) 디스플레이 장치
KR102537445B1 (ko) 디스플레이 장치 및 그 제조 방법
KR102417112B1 (ko) 디스플레이 장치
US11081540B2 (en) Display apparatus
KR102373441B1 (ko) 디스플레이 장치
US10658628B2 (en) Organic light emitting display device and a method of manufacturing organic light emitting display device
KR102658369B1 (ko) 디스플레이 장치
KR20190035995A (ko) 디스플레이 장치
US20210257433A1 (en) Display device

Legal Events

Date Code Title Description
A107 Divisional application of patent