KR102537445B1 - 디스플레이 장치 및 그 제조 방법 - Google Patents

디스플레이 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102537445B1
KR102537445B1 KR1020220079266A KR20220079266A KR102537445B1 KR 102537445 B1 KR102537445 B1 KR 102537445B1 KR 1020220079266 A KR1020220079266 A KR 1020220079266A KR 20220079266 A KR20220079266 A KR 20220079266A KR 102537445 B1 KR102537445 B1 KR 102537445B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
inorganic
substrate
disposed
Prior art date
Application number
KR1020220079266A
Other languages
English (en)
Other versions
KR20220100555A (ko
Inventor
이정호
김양희
김원호
박소연
이근수
임형철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220079266A priority Critical patent/KR102537445B1/ko
Publication of KR20220100555A publication Critical patent/KR20220100555A/ko
Application granted granted Critical
Publication of KR102537445B1 publication Critical patent/KR102537445B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는 제1영역, 제2영역, 및 상기 제1영역과 상기 제2영역 사이의 벤딩영역을 포함하고, 절곡된 기판과, 상기 제1영역에 배치된 트랜지스터와, 상기 트랜지스터에 전기적으로 연결된 발광소자와, 상기 제1영역에 배치된 내측배선과, 상기 제2영역에 배치된 외측배선과, 상기 기판의 상기 벤딩영역을 가로지르며, 상기 내측배선과 상기 외측배선을 전기적으로 연결하는 연결배선과, 상기 기판 상에 배치되며, 상기 벤딩영역에 위치하는 개구를 포함하는, 무기절연층, 및 상기 무기절연층 상에 배치되는 제1유기절연층을 포함하되,상기 제1유기절연층의 제1부분은 상기 개구 내에 위치하고 상기 개구를 적어도 부분적으로 채우며, 상기 제1유기절연층의 제2부분은 상기 트랜지스터와 상기 발광소자 사이에 개재되는, 디스플레이 장치를 개시한다.

Description

디스플레이 장치 및 그 제조 방법{Display device and manufacturing method thereof}
본 발명의 실시예들은 디스플레이 장치 및 그 제조 방법에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 디스플레이 장치가 다양하게 활용됨에 따라 디스플레이 장치에 있어서 적어도 일부를 벤딩(bending)시키는 등과 같이 디스플레이 장치의 설계가 다양해지고 있다.
디스플레이 장치를 벤딩시키기 위해서는 벤딩되는 영역을 중심으로 크랙 등이 발생하는 것을 방지하기 위한 구조 및 공정이 필요하며, 따라서 벤딩영역을 구비하지 않는 디스플레이 장치에 비하여 구조가 복잡하고 공정이 더 증가될 수 있다. 본 발명의 실시예들은 최소의 공정 및 그에 따른 구조를 갖는 벤딩영역을 갖는 디스플레이 장치를 제공한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 제1영역, 제2영역, 및 상기 제1영역과 상기 제2영역 사이의 벤딩영역을 가지는 기판; 상기 제1영역에 배치되는 내측배선; 상기 제2영역에 배치되는 외측배선; 상기 내측배선 및 상기 외측배선을 커버하고, 상기 벤딩영역과 대응되는 개구를 포함하는 중간 절연층; 일부가 상기 개구 내에 위치하는 제1유기 절연층; 상기 제1유기 절연층 상에 배치되고, 상기 내측배선과 상기 외측배선을 연결하는 연결배선; 상기 중간 절연층과 상기 제1유기 절연층 사이에 배치되며, 상기 내측배선 및 상기 외측배선 중 어느 하나와 전기적으로 접속된 도전층; 및 상기 도전층을 커버하고, 상기 벤딩영역과 대응하는 개구를 포함하는 무기 보호층;을 포함하는, 디스플레이 장치를 개시한다.
본 실시예에서, 상기 중간 절연층의 개구에 인접한 상기 중간 절연층의 단부의 상면은 상기 무기 보호층으로 커버될 수 있다.
본 실시예에서, 하부 절연층을 더 포함하되, 상기 하부 절연층은 상기 하부 절연층과 상기 중간 절연층 사이에 상기 내측배선이 위치하도록 상기 내측배선의 아래에 배치되며, 상기 하부 절연층은 상기 벤딩영역에 대응하는 개구를 포함할 수 있다.
본 실시예에서, 상기 벤딩영역과 인접한 영역에서, 상기 하부 절연층과 상기 중간 절연층은 단차를 이룰 수 있다.
본 실시예에서, 상기 벤딩영역과 인접한 영역에서, 상기 무기 보호층의 단부는 상기 중간 절연층의 측면 및 상기 하부 절연층의 상면을 커버할 수 있다.
본 실시예에서, 상기 벤딩영역과 인접한 영역에서, 상기 무기 보호층의 단부는 상기 제1유기 절연층으로 커버될 수 있다.
본 실시예에서, 상기 벤딩영역에서, 상기 제1유기 절연층은 상기 기판과 직접 접촉할 수 있다.
본 실시예에서, 상기 기판은 기재층 및 상기 기재층 상의 무기 배리어층을 포함하고, 상기 무기 배리어층은 상기 벤딩영역과 대응하는 개구를 포함하며, 상기 제1유기 절연층은 상기 기판의 상기 기재층과 직접 접촉할 수 있다.
본 실시예에서, 상기 제1영역은 복수의 화소를 포함하는 디스플레이영역을 구비하고, 상기 화소는 박막트랜지스터 및 상기 박막트랜지스터와 전기적으로 연결된 화소전극, 상기 화소전극과 마주보는 대향전극, 및 상기 화소전극과 상기 대향전극 사이에 개재되며 발광층을 포함하는 중간층을 구비할 수 있다.
본 실시예에서, 상기 연결배선 및 상기 화소전극 사이에 개재되는 제2유기 절연층을 더 포함할 수 있다.
본 발명의 다른 실시예로, 기판 상의 박막트랜지스터, 및 순차적으로 적층된 화소전극, 중간층과 대향전극을 포함하는 디스플레이 소자를 포함하는 디스플레이영역; 상기 디스플레이영역에 인접하고, 벤딩영역을 가지는 비디스플레이영역; 상기 벤딩영역을 사이에 두고 상호 이격된 내측배선 및 외측배선; 상기 내측배선과 상기 외측배선 상에 배치되며, 상기 벤딩영역과 대응하는 개구를 포함하는 중간 절연층; 상기 내측배선과 상기 외측배선을 전기적으로 연결하며, 상기 벤딩영역을 지나는 연결배선; 및 상기 디스플레이영역 및 상기 비디스플레이영역에 배치되며, 일부가 상기 중간 절연층의 상기 개구에 위치하는 제1유기 절연층;을 포함하되, 상기 연결배선은 절연층을 사이에 두고 상기 화소전극의 아래에 배치되는, 디스플레이 장치를 개시한다.
본 실시예에서, 상기 내측배선과 상기 연결배선 사이 및 상기 외측배선과 상기 연결배선 사이에 각각 개재되는 도전층을 더 포함할 수 있다.
본 실시예에서, 상기 도전층 상에 배치되며, 상기 벤딩영역과 대응하는 개구를 구비한 무기 보호층을 더 포함할 수 있다.
본 실시예에서, 상기 벤딩영역과 인접한 영역에서, 상기 무기 보호층의 단부는 상기 중간 절연층을 커버하고 상기 제1유기 절연층에 의해 커버될 수 있다.
본 실시예에서, 상기 중간 절연층과의 사이에 상기 내측배선이 위치하도록 상기 내측배선의 아래에 배치되는 하부 절연층을 더 포함하고, 상기 하부 절연층은 상기 벤딩영역에 대응하는 개구를 포함할 수 있다.
본 실시예에서, 상기 기판은 기재층 및 상기 기재층 상의 무기 배리어층을 포함하고, 상기 하부 절연층은 상기 무기 배리어층일 수 있다.
본 실시예에서, 상기 제1유기 절연층은 상기 기판의 상기 기재층과 직접 접촉할 수 있다.
본 실시예에서, 상기 중간 절연층과 상기 하부 절연층은 단차를 이룰 수 있다.
본 실시예에서, 상기 하부 절연층의 상기 개구의 폭은 상기 벤딩영역의 폭 보다 클 수 있다.
본 실시예에서, 상기 중간 절연층의 상기 개구의 폭은, 상기 하부 절연층의 상기 개구의 폭 보다 클 수 있다.
본 발명의 다른 실시예는, 디스플레이영역에 박막트랜지스터 및 스토리지 커패시터를 형성하는 단계; 벤딩영역을 중심으로 서로 이격된 내측배선과 외측배선을 비디스플레이영역에 형성하는 단계; 상기 내측배선과 상기 외측배선 상에 배치되되, 상기 벤딩영역에 대응하는 개구를 구비한 중간 절연층을 형성하는 단계; 상기 박막트랜지스터에 연결된 연결메탈을 형성하는 단계; 상기 내측배선과 상기 외측배선 각각에 접속되는 도전층을 형성하는 단계; 상기 연결메탈 및 상기 도전층을 커버하는 무기 보호층을 형성하는 단계; 및 상기 연결메탈을 노출하는 홀, 상기 도전층을 노출하는 제1콘택홀, 및 상기 벤딩영역과 대응하는 개구를 형성하도록 상기 무기 보호층을 식각하는 단계;를 포함하되, 상기 무기 보호층을 식각하는 단계는, 상기 무기 보호층의 아래에 구비되는 적어도 하나의 하부 무기 절연층이 상기 벤딩영역과 대응하는 개구를 갖도록, 상기 적어도 하나의 하부 무기 절연층을 식각하는 단계를 포함하는, 디스플레이 장치의 제조 방법을 개시한다.
본 실시예에서, 상기 무기 보호층을 식각 하는 단계 및 상기 적어도 하나의 하부 무기 절연층을 식각하는 단계는, 하프톤 마스크를 이용하는 동일한 마스크 공정에서 수행될 수 있다.
본 실시예에서, 상기 벤딩영역과 인접한 영역에서, 상기 중간 절연층의 단부와 상기 적어도 하나의 하부 무기 절연층의 단부는 단차를 이룰 수 있다.
본 실시예에서, 상기 벤딩영역과 인접한 영역에서, 상기 무기 보호층의 단부는 상기 중간층의 단부 상에 위치할 수 있다.
본 실시예에서, 상기 벤딩영역과 인접한 영역에서, 상기 무기 보호층의 단부는 상기 적어도 하나의 하부 무기 절연층의 단부 상에 위치할 수 있다.
본 실시예에서, 일부가 상기 중간 절연층의 개구 및 상기 적어도 하나의 하부 무기 절연층의 개구에 위치하도록, 상기 무기 보호층 상에 제1유기 절연층을 형성하는 단계를 더 포함할 수 있다.
본 실시예에서, 상기 제1유기 절연층은 상기 연결메탈 상에 배치되도록 상기 디스플레이영역으로 연장될 수 있다.
본 실시예에서, 상기 제1유기 절연층은 상기 도전층을 노출하는 제2콘택홀을 포함하고, 상기 제2콘택홀을 통해 상기 도전층과 접속되는 연결배선을 형성하는 단계를 떠 포함할 수 있다.
본 실시예에서, 상기 연결배선 상의 제2유기 절연층을 형성하는 단계, 및 상기 제2유기 절연층 상의 화소전극을 형성하는 단계를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들은, 비교적 간단한 구조를 통해 벤딩영역의 손상을 방지할 수 있으며, 마스크 공정을 줄임으로써 제조 효율을 향상시킬 수 있다. 그러나, 이와 같은 효과에 의해 본원의 발명의 범위가 한정되는 것은 아니며, 전술한 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 사시도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도이다.
도 4a는 도 3의 벤딩영역을 중심으로 일부 영역을 확대한 단면도이다.
도 4b는 도 4a의 변형 예이다.
도 5는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도로서, 도 1의 A-A'선 및 B-B'선에 따른 단면과 대응될 수 있다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 장치의 배선부의 일부를 나타낸 평면도이다.
도 7은 도 6의 VII-VII'선에 따른 단면도이다.
도 8은 도 6의 VIII-VIII'선에 따른 단면도이다.
도 9는 도 6의 IX-IX'선에 따른 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 11a는 도 10의 벤딩영역을 중심으로 일부 영역을 확대한 단면도이다.
도 11b는 도 11a의 변형 예이다.
도 12는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 13a 내지 도 13g는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 방법에 따른 단면도들이다.
도 14는 본 발명의 다른 실시예에 따른 디스플레이 제조 방법 중 제6 마스크 공정을 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
이하의 실시예에서, X축, Y축 및 Z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, X축, Y축 및 Z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
디스플레이 장치는 화상을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않으며, 다양한 방식의 디스플레이 장치가 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 사시도이다.
도 1 및 도 2를 참조하면, 기판(100)은 제1방향(Y 방향)으로 연장된 벤딩영역(BA)을 가질 수 있다. 벤딩영역(BA)은 제1방향과 교차하는 제2방향(X 방향)을 따라 제1영역(1A)과 제2영역(2A) 사이에 위치할 수 있다.
기판(100)은 제1방향으로 연장된 벤딩축(BAX)을 중심으로 벤딩되어 있을 수 있다. 도 2에 있어서는 벤딩축(BAX)을 기준으로 동일한 곡률 반경으로 기판(100)이 벤딩되어 있는 것이 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 기판(100)은 벤딩축(BAX)을 중심으로 벤딩되되, 그 곡률 반경이 일정하지 않을 수 있다.
기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
제1영역(1A)은 디스플레이영역(DA)을 포함할 수 있다. 제1영역(1A)은 도 1에 도시된 바와 같이 디스플레이영역(DA) 및 디스플레이영역(DA) 외측의 비디스플레이영역(NDA)의 일부를 포함할 수 있다. 제2영역(2A) 및 벤딩영역(BA)은 비디스플레이영역(NDA)을 포함할 수 있다. 디스플레이 장치의 디스플레이영역(DA)은 제1영역(1A)의 일부에 해당하고, 비디플레이영역(NDA)은 제1영역(1A)의 나머지와 제2영역(2A) 및 벤딩영역(BA)에 해당할 수 있다.
디스플레이영역(DA)은 화소(P)들을 구비하며, 화상을 표시할 수 있다. 화소(P)는 제1방향으로 연장된 스캔선(SL) 및 제2방향으로 연장된 데이터선(DL)과 같은 신호선과 연결될 수 있다. 도 1에 도시되지는 않았으나, 화소(P)는 구동전원선, 공통전원선 등의 직류 신호를 전달하는 전원선들과 연결될 수 있다.
화소(P)는 전술한 신호선 및 전원선과 전기적으로 연결된 박막트랜지스터(Thin Film Transistor: TFT) 및 스토리지 커패시터(storage Capacitor) 등의 전자요소, 그리고 전술한 소자에 연결된 유기발광소자(Organic light emitting device: OLED)를 포함할 수 있다. 화소(P)는 유기발광소자를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색 중 어느 하나의 색상의 빛을 방출하는 화소이거나, 또는 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 디스플레이영역(DA)은 봉지층(400)으로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다. 화소(P)에 구비된 디스플레이소자가 유기발광소자인 경우, 박막트랜지스터는 구동 박막트랜지스터 및 스위칭 박막트랜지스터를 포함할 수 있으며, 화소(P)의 설계에 따라 전술한 2개의 박막트랜지스터 외에 추가 박막트랜지스터를 더 포함할 수 있다.
비디스플레이영역(NDA)은 제1 및 제2스캔 구동부(11, 12), 단자부(20), 구동전압공급라인(30), 공통전압공급라인(40) 및 배선부(50)를 포함할 수 있다.
제1 및 제2스캔 구동부(11, 12)는 제1영역(1A)에 배치될 수 있다. 예컨대, 제1 및 제2스캔 구동부(11, 12)는 디스플레이영역(DA)을 사이에 두고 상호 이격될 수 있다. 제1 및 제2스캔 구동부(11)는 스캔선(SL)을 통해 각 화소(P)에 스캔 신호를 생성하여 전달할 수 있다. 도 1에는 2개의 스캔 구동부가 배치된 경우를 도시하였으나 본 발명은 이에 한정되지 않는다. 다른 실시예로, 하나의 스캔 구동부가 디스플레이영역(DA)의 일 측에 배치될 수 있다.
단자부(20)는 비디스플레이영역(NDA)의 일 단부에 배치될 수 있으며, 단자(21, 22, 23, 24)들을 포함한다. 단자부(20)는 절연층에 의해 덮이지 않고 노출되어, 드라이버 IC(70)을 포함하는 플렉서블 인쇄회로기판과 같은 연성 필름(60)과 연결될 수 있다. 도 1에는 드라이버 IC(70)가 연성 필름(60)을 통해 연결된 COF(Chip on Film)의 타입을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로 드라이버 IC(70)는 기판(100)의 단자부(20) 상에 직접 배치되는 COP(Chip on Panel) 타입일 수 있다.
구동전압공급라인(30)은 구동전압(ELVDD)을 화소(P)들에게 제공할 수 있다. 구동전압공급라인(30)은 디스플레이영역(DA)의 일 측에 인접하도록 비디스플레이영역(NDA)에 배치될 수 있다.
공통전압공급라인(40)은 공통전압(ELVSS)을 화소(P)들에게 제공할 수 있다. 공통전압공급라인(40)은 디스플레이영역(DA)을 부분적으로 둘러싸도록 비디스플레이영역(NDA)에 배치될 수 있다.
배선부(50)는 제1영역(1A)에 배치된 내측배선(210)들, 제2영역(2A)에 배치된 외측배선(220)들, 및 내측배선(210)들과 외측배선(220)들을 전기적으로 연결하는 브릿지 배선인 연결배선(240)들을 포함할 수 있다. 각 내측배선(210)은 디스플레이영역(DA)의 신호선과 전기적으로 연결되고, 각 외측배선(220)은 비디스플레이영역(NDA)의 단자부(20)와 전기적으로 연결될 수 있다.
연결배선(240)은 제1영역(1A)으로부터 제2영역(2A)을 향해 연장되되, 벤딩영역(BA)을 가로지르도록 연장될 수 있다. 연결배선(240)은 앞서 도 2를 참조하여 설명한 벤딩축(BAX)과 교차할 수 있다. 도 1에는 브릿지 배선인 연결배선(240)이 벤딩축(BAX)에 대해서 수직으로 연장되어 있으나, 본 발명은 이에 한정되지 않는다. 연결배선(240)은 벤딩축(BAX)에 대하여 소정의 각도를 가지도록 비스듬히 연장되거나, 또는 직선 형상이 아닌 곡선 형상, 지그재그 형상 등 다양한 형상을 가지면서 연장될 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도로서, 도 1의 A-A'선 및 B-B'선에 따른 단면과 대응될 수 있고, 도 4a는 도 3의 벤딩영역을 중심으로 일부 영역을 확대한 단면도이며, 도 4b는 도 4a의 변형 예이다.
도 3의 A-A'선에 따른 단면을 참조하면, 디스플레이소자로서 유기발광소자(300)가 디스플레이영역(DA)에 배치될 수 있다. 유기발광소자(300)는 제1 및 제2박막트랜지스터(T1, T2), 및 스토리지 커패시터(Cst)와 전기적으로 연결될 수 있다. 제1박막트랜지스터(T1)는 제1반도체층(Act1), 및 제1게이트전극(G1)을 포함하고, 제2박막트랜지스터(T2)는 제2반도체층(Act2), 및 제2게이트전극(G2)을 포함한다.
제1반도체층(Act1) 및 제2반도체층(Act2)은 비정질실리콘, 다결정실리콘, 산화물 반도체 또는 유기반도체물질을 포함할 수 있다. 제1반도체층(Act1)은 채널영역(C1)과, 채널영역(C1)의 양 옆에 배치된 소스영역(S1) 및 드레인영역(D1)을 구비하며, 제2반도체층(Act2)은 채널영역(C2)과, 채널영역(C2)의 양 옆에 배치된 소스영역(S2) 및 드레인영역(D2)을 구비할 수 있다. 제1 및 제2반도체층(Act1, Act2)의 제1 및 제2소스영역(S1, S2) 및 제1 및 제2드레인영역(D1, D2)은 각각 제1 및 제2박막트랜지스터(T1, T2)의 소스전극 및 드레인전극으로 이해될 수 있다.
제1게이트전극(G1) 및 제2게이트전극(G2)은 게이트절연층(120)을 사이에 두고 각각 제1반도체층(Act1)의 채널영역(C1) 및 제2반도체층(Act2)의 채널영역(C2)과 중첩되어 배치될 수 있다. 제1 및 제2게이트전극(G1, G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 도전 물질로 이루어진 단일막 또는 다층막일 수 있다. 도 3에는 제1게이트전극(G1)과 제2게이트전극(G2)이 동일한 층 상에 배치되는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1게이트전극(G1)과 제2게이트전극(G2)은 서로 다른 층 상에 배치될 수 있다.
도 3에는 제1 및 제2게이트전극(G1, G2)가 제1 및 제2반도체층(Act1, Act2) 상에 배치된 탑 게이트 타입(top gate type)으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1 및 제2게이트전극(G1, G2)은 제1 및 제2반도체층(Act1, Act2)의 아래에 배치된 바텀 게이트 타입(bottom gate type)일 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 제1스토리지 축전판(CE1) 및 제2스토리지 축전판(CE2)을 포함할 수 있다. 제1 및 제2스토리지 축전판(CE1, CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 저저항 도전 물질을 포함할 수 있다.
스토리지 커패시터(Cst)는 제1박막트랜지스터(T1)와 중첩할 수 있으며, 제1박막트랜지스터(T1)는 구동 박막트랜지스터일 수 있다. 도 3에는 스토리지 커패시터(Cst)가 제1박막트랜지스터(T1)와 중첩하도록 배치되어, 제1스토리지 축전판(CE1)이 제1박막트랜지스터(T1)의 제1게이트전극(G1)인 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 스토리지 커패시터(Cst)는 제1박막트랜지스터(T1)와 중첩하지 않도록 배치될 수 있다.
기판(100)과 제1 및 제2박막트랜지스터(T1, T2) 사이에는 버퍼층(110)이 배치될 수 있다. 버퍼층(110)은 무기 절연물을 포함할 수 있다. 예컨대, 버퍼층(110)은 산질화실리콘(SiON), 산화실리콘(SiOx) 및 질화실리콘(SiNx) 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다.
제1 및 제2게이트전극(G1, G2)과 제1 및 제2반도체층(Act1, Act2) 사이에는 게이트절연층(120)이 배치될 수 있다. 게이트절연층(120)은 무기 절연물을 포함할 수 있다. 예컨대, 게이트절연층(120)은 산질화실리콘(SiON), 산화실리콘(SiOx) 및 질화실리콘(SiNx) 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다.
제1 및 제2박막트랜지스터(T1, T2)는 중간 절연층(interlayer insulating layer, 130)으로 커버될 수 있다. 도 3에는 중간 절연층(130)이 제1 및 제2중간 절연층(131, 132)을 포함하는 것으로 도시되어 있다. 제1중간 절연층(131)은 제1 및 제2박막트랜지스터(T1, T2)의 바로 위, 및/또는 제1스토리지 축전판(CE1)의 바로 위에 배치될 수 있다. 제2중간 절연층(132)은 제2스토리지 축전판(CE2) 상에 배치될 수 있다. 제1 및 제2중간 절연층(131, 132)은 무기 절연물을 포함할 수 있다. 제1 및 제2중간 절연층(131, 132) 각각은 산질화실리콘(SiON), 산화실리콘(SiOx) 및 질화실리콘(SiNx) 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 제1중간 절연층(131)은 질화실리콘(SiNx)의 단일막일 수 있고, 제2중간 절연층(132)은 질화실리콘(SiNx)과 산화실리콘(SiOx)의 다층막일 수 있다. 본 명세서에서, 중간 절연층이라고 함은, 후술할 비디스플레이영역(NDA)에서의 내측배선(210)과 도전층(230) 사이 및/또는 외측배선(220)과 도전층(230) 사이의 절연층으로, 제1중간 절연층(131)을 나타내거나, 제2중간 절연층(132)을 나타내거나, 제1 및 제2중간 절연층(131, 132)을 나타내는 것으로 이해할 수 있다.
데이터선(DL)은 중간 절연층(130) 상에 배치될 수 있다. 데이터선(DL)은 스위칭 박막트랜지스터(미도시)와 전기적으로 연결되어 데이터신호를 제공할 수 있다. 데이터선(DL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 데이터선(DL)은 Ti/Al/Ti의 3층막일 수 있다.
데이터선(DL)은 무기 보호층(PVX)으로 커버될 수 있다. 무기 보호층(PVX)은 무기 절연층으로서, 질화실리콘(SiNx)과 산화실리콘(SiOx)의 단일막 또는 다층막일 수 있다. 도시되지는 않았으나, 무기 보호층(PVX)은 비디스플레이영역(NDA)에서 노출된 일부 배선들을 커버하여 보호할 수 있다. 기판(100)의 일부 영역(예컨대 비디스플레이영역의 일부)에는 데이터선(DL)과 동일한 공정에서 함께 형성된 배선들(미도시)이 노출될 수 있다. 배선들의 노출된 부분은 후술할 화소전극(310)의 패터닝시 사용되는 에천트에 의해 손상될 수 있는데, 본 실시예에서와 같이 무기 보호층(PVX)이 데이터선(DL) 및 데이터선(DL)과 함께 형성된 배선들의 적어도 일부를 커버하므로 배선들이 화소전극(310)의 패터닝 공정에서 손상되는 것을 방지할 수 있다.
구동 전압선(PL)은 데이터선(DL)과 서로 다른 층에 배치될 수 있다. 본 명세서에서 "A와 B가 다른 층에 배치된다"고 함은, A와 B 사이에 적어도 하나의 절연층이 개재되어 A와 B중 하나는 적어도 하나의 절연층의 아래에 배치되고 다른 하나는 적어도 하나의 절연층의 위에 배치되는 경우를 나타낸다. 구동 전압선(PL)과 데이터선(DL) 사이에는 제1유기 절연층(141)이 배치될 수 있다. 제1유기 절연층(141)은 평탄화층으로서, 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
구동 전압선(PL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 구동 전압선(PL)은 Ti/Al/Ti의 3층막일 수 있다. 도 3에는 구동 전압선(PL)이 제1유기 절연층(141) 상에만 배치된 구성을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 구동 전압선(PL)은 제1유기 절연층(141)에 형성된 관통홀(미도시)을 통해 데이터선(DL)과 함께 형성된 하부 추가 전압선(미도시)에 접속되어 저항을 감소시킬 수 있다.
제2유기 절연층(142)은 구동 전압선(PL)을 커버할 수 있다. 제2유기 절연층(142)은 평탄화층으로서, 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제2유기 절연층(142) 상에는, 화소전극(310), 대향전극(330), 및 화소전극(310)과 대향전극(330) 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자(300)가 위치할 수 있다.
화소전극(310) 상에는 화소정의막(150)이 배치될 수 있다. 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 화소정의막(150)은 화소전극(310)의 가장자리와 대향전극(330) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기 절연물로 형성될 수 있다.
화소전극(310)은 제1 및 제2연결메탈(CM1, CM2)을 통해 화소회로, 예컨대 제1 및 제2박막트랜지스터(T1, T2) 및 스토리지 커패시터(Cst)를 포함하는 화소회로와 전기적으로 연결될 수 있다.
중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는, 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 중간층(320)의 구조는 전술한 바에 한정되는 것은 아니고, 다양한 구조를 가질 수 있다. 예컨대, 중간층(320)은 복수 개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수 개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(330)은 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자(300)들을 커버하도록 일체(一體)로 형성될 수 있다.
유기발광소자(300)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있으므로, 봉지층(400)으로 덮여 보호될 수 있다. 봉지층(400)은 디스플레이영역(DA)을 덮으며 디스플레이영역(DA) 외측까지 일부 연장될 수 있다. 봉지층(400)은 적어도 하나의 무기절연물층 및 적어도 하나의 유기절연물층을 포함할 수 있다. 예컨대, 봉지층(400)은 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함할 수 있다.
제1무기봉지층(410)은 대향전극(330)을 덮으며, 산화실리콘(SiOx), 질화실리콘(SiNx), 및/또는 산질화실리콘(SiON) 등을 포함할 수 있다. 도시되지는 않았으나, 필요에 따라 제1무기봉지층(410)과 대향전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 제1무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 상면이 평탄하지 않게 된다. 제1무기봉지층(410)을 덮는 유기봉지층(420)은 적어도 디스플레이영역(DA)에 대응하는 부분이 평탄한 상면을 가질 수 있다. 유기봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(430)은 유기봉지층(420)을 덮으며, 산화실리콘(SiOx), 질화실리콘(SiNx), 및/또는산질화실리콘(SiON) 등을 포함할 수 있다.
광학 필름(500)은 봉지층(400) 상에 배치될 수 있다. 광학 필름(500)은 편광판을 포함할 수 있다. 편광판은 외광반사를 줄일 수 있으며, 편광판 대신에 블랙매트릭스와 칼라필터를 포함하는 층이 사용될 수 있다. 도시되지는 않았으나, 봉지층(400) 상에는 터치전극층들을 포함하는 다양한 기능층이 더 구비될 수 있다.
도 3의 B-B'선에 따른 비디스플레이영역(NDA)을 참조하면, 기판(100) 상에 배치된 버퍼층(110), 게이트절연층(120) 중간 절연층(130) 및 무기 보호층(PVX)을 통칭하여 무기절연층(IL)이라 할 수 있다.
도 3에서는 편의상 디스플레이 장치가 벤딩되지 않은 상태로 도시하고 있지만, 본 실시예에 따른 디스플레이 장치는 도 2에 도시된 것과 같이 벤딩영역(BA)에서 기판(100) 등이 벤딩될 수 있다. 예컨대, 도 3에 도시된 것과 같이 디스플레이 장치는 기판(100)이 대략 평탄한 상태에서 제조되며, 이후 벤딩영역(BA)에서 기판(100) 등이 벤딩되어 도 2에 도시된 것과 같은 형상을 가질 수 있다. 기판(100) 등이 벤딩영역(BA)에서 벤딩되는 과정에서 벤딩영역(BA) 내에 위치하는 구성요소들에는 인장 스트레스가 인가될 수 있다.
인장 스트레스에 의해 무기절연층(IL)에 크랙이 발생하는 것을 방지하기 위하여 무기절연층(IL)은 벤딩영역(BA)에 대응하는 개구(OP)를 갖는다. 본 명세서에서 "대응한다"고 함은 중첩하는 것으로 이해될 수 있다. 버퍼층(110), 게이트절연층(120), 중간 절연층(130) 및 무기 보호층(PVX) 각각은 벤딩영역(BA)에 대응하는 개구(110a, 120a, 130a, PVXa)를 가질 수 있다. 중간 절연층(130)의 개구(130a)는 제1 및 제2중간 절연층(131, 132)의 개구(131a, 132a)로 형성될 수 있다. 무기절연층(IL)의 개구(OP)는 도 3에 도시된 바와 같이 개구(OP)가 무기절연층(IL)을 관통하도록 형성된다.
개구(OP)의 면적은 벤딩영역(BA)의 면적보다 넓을 수 있다. 이와 관련하여 도 3에서는 개구(OP)의 폭(OW)이 벤딩영역(BA)의 폭보다 넓은 것으로 도시하고 있다. 개구(OP)의 면적은 버퍼층(110), 게이트절연층(120) 중간 절연층(130) 및 무기 보호층(PVX)의 개구(110a, 120a, 130a, PVXa)들 중 가장 좁은 면적의 개구의 면적으로 정의될 수 있다.
제1유기 절연층(141)은 개구(OP)를 채울 수 있다. 제1유기 절연층(141)은 무기 보호층(PVX) 상에 배치되는 층으로서, 벤딩영역(BA)과 인접한 영역에서 무기 보호층(PVX)의 단부는 중간 절연층(130)의 단부를 커버한 채 제1유기 절연층(141)에 의해 커버될 수 있다.
제1유기 절연층(141)은 벤딩영역(BA)에 형성된 무기 절연층(IL)의 개구(OP) 뿐만 아니라 디스플레이영역(DA)서 데이터선(DL) 및 제1연결메탈(CM1) 상에도 배치된다. 개구(OP)에 의하여, 벤딩영역(BA)과 대응하는 제1유기 절연층(141)의 일 부분의 레벨(L1)은 제1유기 절연층(141) 중 비벤딩영역(예, 디스플레이영역(DA), 또는 내측 및 외측배선(210, 220)이 위치하는 제1 및 제2영역(1A, 2A)의 일부영역)과 대응하는 부분의 레벨(L2) 보다 더 낮다. 여기서, "A의 레벨"이라 함은, "기판(100)으로부터 A의 상면까지의 수직거리/높이"를 나타낸다.
제1유기 절연층(141)은, 개구(OP)를 통해 기판(100)과 접촉할 수 있다. 기판(100)은 기재층과 무기 배리어층을 포함할 수 있다. 예컨대, 도 4a에 도시된 바와 같이 기판(100)은 순차적으로 적층된 제1기재층(101), 제1무기 배리어층(102), 제2기재층(103), 및 제2무기 배리어층(104)을 포함할수 있다. 기판(100)의 최상층이 무기 배리어층, 예컨대 제2무기 배리어층(104)인 경우, 제2무기 배리어층(104)은 벤딩영역(BA)과 대응되는 개구(104a)를 포함할 수 있으며, 따라서 제1유기 절연층(141)은 기판(100)을 이루는 기재층, 예컨대 제2기재층(103)과 직접 접촉할 수 있다.
제1 및 제2기재층(101, 103)은 폴리이미드(polyimide, PI), 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyether imide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 환형 올레핀 고분자(Cyclic olefin polymer), 환형 올레핀 공중합체(Cyclic olefin copolymer)등일 수 있다.
제1 및 제2무기 배리어층(102, 104)은 산화실리콘(SiOx) 및/또는 질화실리콘(SiNx )과 같은 무기물을 포함하는 단층 또는 다층일 수 있다.
도 4a을 참조하면, 벤딩영역(BA)과 인접한 영역에서, 게이트절연층(120) 및 중간 절연층(130)의 적층체가 버퍼층(110)과 단차를 이룰 수 있으며, 무기 보호층(PVX)은 벤딩영역(BA)에 인접한 중간 절연층(130)의 단부의 상면을 커버하며, 무기 보호층(PVX)의 단부는 벤딩영역(BA)의 중심을 향하여 연장되어 게이트절연층(120)과 중간 절연층(130)의 측면들 및 버퍼층(110)의 상면을 커버할 수 있다.
다른 실시예로서, 도 4b를 참조하면, 벤딩영역(BA)과 인접한 영역에서, 버퍼층(110), 게이트절연층(120) 및 중간 절연층(130)의 적층체가 제2무기 배리어층(104)과 단차를 이룰 수 있다. 무기 보호층(PVX)은 벤딩영역(BA)에 인접한 중간 절연층(130)의 단부의 상면을 커버하며, 무기 보호층(PVX)의 그 단부는 벤딩영역(BA)의 중심을 향하여 연장되어 버퍼층(110)과 게이트절연층(120) 및 중간 절연층(130)의 측면들과 제2무기 배리어층(104)의 상면을 커버할 수 있다.
도 4a 및 도 4b에 도시된 바와 같이, 기판(100)의 최상층이 제2무기 배리어층(104)을 포함하는 경우, 무기 절연층(IL)은 제2무기 배리어층(104), 버퍼층(110), 게이트절연층(120) 중간 절연층(130) 및 무기 보호층(PVX)을 통칭할 수 있다.
벤딩영역(BA)과 인접한 영역에서, 내측 및 외측배선(210, 220)의 위에 배치된 상부 절연층(예컨대, 제2층간절연층, 또는 제1 및 제2층간절연층)과 내측 및 외측배선(210, 220)의 아래에 배치된 하부 절연층(예컨대, 버퍼층과 제2무기 배리어층, 또는 제2무기 배리어층)은 단차를 이룰 수 있으며, 무기 보호층(PVX)이 하부 절연층의 상면을 커버함은 앞서 살펴본 바와 같다.
상부 절연층과 하부 절연층이 단차를 이루는 경우, 하부 절연층은 벤딩영역(BA)의 중심을 향해 더 돌출될 수 있으며, 벤딩영역(BA)에서 무기 절연층(IL)의 개구(OP)의 폭(OW)은 하부 절연층에 의해 정의될 수 있다. 선택적으로, 무기 보호층(PVX) 의 단부는 하부 절연층의 단부 상에 배치될 수 있으며, 따라서 무기 절연층(IL)의 개구(OP)의 폭(OW)은 하부 절연층 및 무기 보호층에 의해 정의될 수 있다. 일 실시예로, 도 4a에 도시된 같이 폭(OW)은, 무기 보호층(PVX), 버퍼층(110), 및 제2무기 배리어층(104)의 개구(PVXa, 110a, 104a)에 의해 정의될 수 있다. 다른 실시예로, 도 4b에 도시된 바와 같이, 폭(OW)은, 무기 보호층(PVX) 및 제2무기 배리어층(104)의 개구(PVXa, 104a)에 의해 정의될 수 있다.
다시 도 3을 참조하면, 내측배선(210)은 디스플레이영역(DA)의 화소와 전기적으로 연결될 수 있다. 예컨대, 내측배선(210)은 제1, 제2박막트랜지스터(T1, T2), 및/또는 데이터선(DL)등의 배선에 전기적으로 연결될 수 있고, 화소회로는 디스플레이소자에 전기적으로 연결된다. 내측배선(210)은 디스플레이영역(DA)으로 일부 연장되거나, 디스플레이영역(DA)의 외측에서 도전층/배선(미도시)과 전기적으로 연결될 수 있다.
외측배선(220)은 비디스플레이영역(NDA)에서 외측배선(220)과 다른 층에 배치된 배선(미도시) 및/또는 비디스플레이영역(NDA)의 단자부(20, 도 1 참조)에 연결될 수 있다. 또는, 외측배선(220)의 일 단부는 외부로 노출되어 전자 소자나, 도 1을 참조하여 설명한 전술한 연성 필름(60) 등에 연결될 수 있다.
벤딩영역(BA)을 사이에 두고 서로 이격된 내측 및 외측배선(210, 220)은, 브릿지 배선인 연결배선(240)을 통해 전기적으로 연결될 수 있다. 도 3에는 연결배선(240)과 내측 및 외측배선(210, 220) 사이에는 각각 도전층(230)이 개재되며, 도전층(230)이 내측 및 외측배선(210, 220)과 연결배선(240)을 전기적으로 연결하는 것을 도시하고 있다.
도전층(230)은 중간 절연층(130)의 제1콘택홀(CNT1)을 통해 내측 및 외측배선(210, 220)과 접촉하고, 연결배선(240)은 제1유기 절연층(141)의 제2콘택홀(CNT2)을 통해 도전층(230)과 접촉할 수 있다. 이 때, 무기 보호층(PVX)은 제2콘택홀(CNT2)과 대응되는 홀(PVX-h)을 포함할 수 있다.
전술한 바와 같이 디스플레이 장치는 기판(100)이 대략 평탄한 상태에서 제조된 후 벤딩되는데, 벤딩 과정에서 도전층(230)에 크랙이 발생하거나 단선되는 등의 불량이 발생할 수 있으므로 이를 방지하기 위하여 연결배선(240)은 연신율이 비교적 높은 물질을 포함할 수 있다. 아울러, 제1 및 제2영역(1A, 2A)의 내측 및 외측배선(210, 220)은 연결배선(240)과 다른 전기적/물리적 특성의 물질로 형성함으로써, 디스플레이 장치에 있어서 전기적 신호 전달의 효율성을 향상시키거나 제조 과정에서의 불량 발생률을 감소시킬 수 있다.
예컨대, 내측 및 외측배선(210, 220)은 몰리브덴을 포함할 수 있고, 연결배선(240)은 알루미늄을 포함할 수 있다. 내측 및 외측배선(210, 220) 및 연결배선(240)은 단일막이거나 다층막일 수 있다. 연결배선(240)은 Ti/Al/Ti의 3층이되, Ti의 두께가 Al의 두께의 0.15배 이하, 예컨대 0.12배 이하의 두께를 갖는 다층일 수 있다.
도 3에는 내측 및 외측배선(210, 220)이 제1 및 제2게이트전극(G1, G2)의 형성하는 공정에서 형성되고, 제1 및 제2게이트전극(G1, G2)과 동일한 물질을 포함하는 경우를 도시하고 있다. 도전층(230)은 데이터선(DL)을 형성하는 공정에서 형성될 수 있으며, 데이터선(DL)과 같은 물질을 포함할 수 있다. 따라서, 데이터선(DL)을 커버하는 무기 보호층(PVX)은 도전층(230)도 커버할 수 있다. 연결배선(240)은 구동전압선(PL)을 형성하는 공정에서 형성될 수 있으며, 구동전압선(PL)과 같은 물질을 포함할 수 있다.
연결배선(240)의 상부에는 보호층(600)이 배치될 수 있다. 디스플레이영역(DA)의 제2유기 절연층(142) 및 화소정의막(150)은 비디스플레이영역(NDA)까지 연장되어 연결배선(240)을 커버하는 보호층(600)을 이룰 수 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 비디스플레이영역(NDA)에서 연결배선(240)을 커버하는 보호층(600)은 제2유기 절연층(142) 및 화소정의막(150) 중에서 선택된 적어도 어느 하나의 층을 포함하거나, 제2유기 절연층(142) 및 화소정의막(150)과는 다른 유기물을 이용하여 별도의 공정(예, 액상 또는 페이스트 형태의 물질의 도포 및 경화 등)에서 형성될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도로서, 도 1의 A-A'선 및 B-B'선에 따른 단면과 대응될 수 있다. 도 5는 내측 및 외측배선(210, 220)의 배치를 제외하고 다른 구성이 도 3을 참조하여 설명한 바와 동일하므로 이하에서는 차이를 중심으로 설명한다.
도 3에서는 내측 및 외측배선(210, 220)이 제1 및 제2게이트전극(G1, G2)와 동일한 층, 예컨대 게이트절연층(120) 상에 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 도 5에 도시된 바와 같이, 내측 및 외측배선(210, 220)은 스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)과 동일한 층, 예컨대 제1중간 절연층(131) 상에 배치될 수 있다.
도 3 및 도 5에서는, 내측 및 외측배선(210, 220)이 동일한 층 상에 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 내측 및 외측배선(210, 220) 중 어느 하나는 제1 및 제2게이트전극(G1, G2)과 같이 게이트절연층(120) 상에 배치되고, 나머지 하나는 제2스토리지 축전판(CE2)과 같이 제1중간 절연층(131) 상에 배치될 수 있다.
도 5에는 도시되지 않았으나, 도 4a 및 도 4b를 참조하여 설명한 특징들은 도 5에 도시된 실시예에도 동일하게 적용될 수 있다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 장치의 배선부의 일부를 나타낸 평면도로서, 도 1의 VI 부분에 대응할 수 있다. 도 7은 도 6의 VII-VII'선에 따른 단면도이고, 도 8은 도 6의 VIII-VIII'선에 따른 단면도이며, 도 9는 도 6의 IX-IX'선에 따른 단면도이다.
도 6을 참조하면, 내측배선(210)들은 X방향을 따라 연장되되, Y방향을 따라 상호 이격되어 배치될 수 있다. 이하에서는 설명의 편의를 위하여, 내측배선(210)들 중 일부를 제1내측배선(211)이라 하고 나머지를 제2내측배선(212)라 한다.
제1내측배선(211) 및 연결배선(240)의 콘택영역, 및 제2내측배선(212) 및 연결배선(240)의 콘택영역은 서로 엇갈리게 배치될 수 있다. 예컨대, 제1내측배선(211)과 연결배선(240)의 콘택영역, 및 제2내측배선(212)과 연결배선(240)의 콘택영역은 지그재그 형태로 엇갈리게 배치될 수 있으며, 따라서 제1내측배선(211)과 제2내측배선(212) 사이의 거리를 좁힐 수 있어 공간 효율을 향상시킬 수 있다.
서로 인접한 제1내측배선(211) 및 제2내측배선(212)은 서로 다른 층 상에 배치될 수 있다. 도 7은 제1내측배선(211)이 게이트절연층(120) 상에 배치되고, 제2내측배선(212)이 제1중간 절연층(131) 상에 배치된 것을 도시하고 있다. 서로 인접한 제1내측배선(211) 및 제2내측배선(212)이 이들 사이에 절연층(예, 제1중간 절연층, 131)을 사이에 두고 서로 다른 층에 배치됨에 따라, 불필요한 전기적 단락을 방지할 수 있고, 제1내측배선(211) 및 제2내측배선(212) 사이의 간격을 더 좁힐 수 있다.
제1내측배선(211)과 연결배선(240)의 콘택영역 및 제2내측배선(212)과 연결배선(240)의 콘택영역에는 아일랜드 타입의 도전층(230)이 개재된다. 도전층(230)이 제1콘택홀(CNT1)을 통해 제1 또는 제2내측배선(211, 212)에 접속되고 도전층이 제2콘택홀(CNT2)을 통해 연결배선(240)과 접속되는 것은 앞서 도 3 내지 도 5를 참조하여 설명한 바와 같다.
연결배선(240)은 도 8에 도시된 바와 같이, 동일한 층 상에 배치될 수 있다. 도 8은 연결배선(240)이 제1유기 절연층(141) 상에 배치된 것을 도시하고 있다.
도 6 및 도 9를 참조하면, 제2내측배선(212)과 도전층(230)은 이들 사이의 제2중간 절연층(132)의 제1콘택홀(CNT1)을 통해 접속되고, 연결배선(240)과 도전층(230)은 이들 사이의 제1유기 절연층(141)의 제2콘택홀(CNT2)을 통해 접속된다.
무기 보호층(PVX)은 도전층(230) 상에 배치되되, 제2콘택홀(CNT2)과 중첩하는 홀(PVX-h)을 제외하고는 도 6 및 도 9에 도시된 바와 같이 이웃한 제1 및 제2내측배선(211, 212)을 연속적으로 커버할 수 한다. 무기 보호층(PVX)의 제1부분은 도전층(230)과 직접 접촉하고, 제2부분은 중간 절연층(130), 예컨대 제2중간 절연층(132)과 직접 접촉할 수 있다.
제1콘택홀(CNT1)과 제2콘택홀(CNT2)은 오프셋되어 배치될 수 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 제1 및 제2콘택홀(CNT1, CNT2)은 적어도 일부가 중첩될 수 있다.
이상에서는, 도 9를 참조하여 제2내측배선(212), 도전층(230) 및 연결배선(240)의 접속 구조를 설명하였으나, 제1내측배선(211), 도전층(230) 및 연결배선(240)의 접속 구조의 경우, 제1내측배선(211)이 제1중간 절연층(131)의 아래에 배치되어 제1콘택홀(CNT1)의 깊이가 더 깊어지는 것을 제외하고는 도 9를 참조하여 설명한 구조와 유사하다.
도 10은 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도로서, 도 1의 A-A'선 및 B-B'선에 따른 단면도에 해당할 수 있다. 도 10에서, 도 3과 동일한 참조부호는 동일한 부재를 나타내며, 이하에서는 차이점을 위주로 설명한다.
도 10을 참조하면, 무기 보호층(PVX)은 벤딩영역(BA)에 인접한 중간 절연층(130)의 단부의 상면을 커버하며, 앞서 도 3을 참조하여 설명한 것과 달리 중간 절연층(130)의 측면 등을 커버하지 않을 수 있다. 즉, 벤딩영역(BA)과 인접한 영역에서, 무기 보호층(PVX)의 단부는 중간 절연층(130)의 단부와 실질적으로 동일한 패턴을 가질 수 있다.
벤딩영역(BA)과 대응하는 제1유기 절연층(141)의 일 부분은 무기 절연층(IL)의 개구(OP)와 대응하므로, 벤딩영역(BA)과 대응하는 제1유기 절연층(141)의 일 부분의 레벨(L1)이 제1유기 절연층(141) 중 비벤딩영역(예, 디스플레이영역(DA), 또는 내측 및 외측배선(210, 220)이 위치하는 제1 및 제2영역(1A, 2A)의 일부영역)과 대응하는 부분의 레벨(L2) 보다 더 낮음은 앞서 설명한 바와 같다.
도 11a는 도 10의 벤딩영역을 중심으로 일부 영역을 확대한 단면도이고, 도 11b는 도 11a의 변형 예이다.
도 11a 및 도 11b에서와 같이, 기판(100)의 최상층이 제2무기 배리어층(104)을 포함하는 경우, 무기 절연층(IL)은 제2무기 배리어층(104), 버퍼층(110), 게이트절연층(120) 중간 절연층(130) 및 무기 보호층(PVX)을 통칭할 수 있음은 앞서 설명한 바와 같다.
도 11a를 참조하면, 벤딩영역(BA)과 인접한 영역에서, 게이트절연층(120) 및 중간 절연층(130)의 적층체는 버퍼층(110) 및 제2무기 배리어층(104)의 적층체와 단차를 이룰 수 있다. 도 11b를 참조하면, 벤딩영역(BA)과 인접한 영역에서, 버퍼층(110), 게이트절연층(120) 및 중간 절연층(130)의 적층체가 제2무기 배리어층(104)과 단차를 이룰 수 있다.
벤딩영역(BA)과 인접한 영역에서, 내측 및 외측배선(210, 220)의 위에 배치된 상부 절연층(예컨대, 제2층간절연층, 또는 제1 및 제2층간절연층)과 내측 및 외측배선(210, 220)의 아래에 배치된 하부 절연층(예컨대, 버퍼층과 제2무기 배리어층, 또는 제2무기 배리어층)은 단차를 이룰 수 있으며, 무기 보호층(PVX)이 상부 절연층의 상면을 커버함은 앞서 살펴본 바와 같다. 상부 절연층과 하부 절연층이 단차를 이루는 경우, 하부 절연층은 벤딩영역(BA)의 중심을 향해 더 돌출되며, 따라서 벤딩영역(BA)에서 무기 절연층(IL)의 개구(OP)의 폭(OW)은 하부 절연층에 의해 정의될 수 있다. 예컨대, 도 11a에 도시된 같이 폭(OW)은, 버퍼층(110) 및 제2무기 배리어층(104)의 개구(110a, 104a)에 의해 정의될 수 있다. 또는, 도 11b에 도시된 바와 같이, 폭(OW)은, 제2무기 배리어층(104)의 개구(104a)에 의해 정의될 수 있다.
도 12는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도로서, 도 1의 A-A'선 및 B-B'선에 따른 단면도에 해당할 수 있다. 도 12는 내측 및 외측배선(210, 220)의 배치를 제외하고 다른 구성이 도 10을 참조하여 설명한 바와 동일하므로 이하에서는 차이를 중심으로 설명한다.
도 10에서는 내측 및 외측배선(210, 220)이 제1 및 제2게이트전극(G1, G2)와 동일한 층, 예컨대 게이트절연층(120) 상에 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 도 12에 도시된 바와 같이, 내측 및 외측배선(210, 220)은 스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)과 동일한 층, 예컨대 제1중간 절연층(131) 상에 배치될 수 있다.
도 10 및 도 12에서는, 내측 및 외측배선(210, 220)이 동일한 층 상에 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 내측 및 외측배선(210, 220) 중 어느 하나는 제1 및 제2게이트전극(G1, G2)와 같이 게이트절연층(120) 상에 배치되고, 나머지 하나는 제2스토리지 축전판(CE2)과 같이 제1중간 절연층(131) 상에 배치될 수 있다.
도 13a 내지 도 13g는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 방법에 따른 단면도들이다.
도 13a는, 제1 내지 제3 마스크 공정에 따른 단면도이다.
도 13a를 참조하면, 기판(100) 상에 버퍼층(110)을 형성하고, 반도체 물질층을 형성한 후 이를 패터닝하여 제1 및 제2반도체층(Act1, Act2)을 형성한다(제1마스크 공정). 버퍼층(110)은 산질화실리콘(SiON), 산화실리콘(SiOx) 및/또는 질화실리콘(SiNx) 등을 포함할 수 있다.
이후, 게이트절연층(120)을 형성하고, 도전성 물질층을 형성한 후 이를 패터닝하여 디스플레이영역(DA)에는 제1 및 제2게이트전극(G1, G2)을 형성하고, 비디스플레이영역(NDA)에는 내측 및 외측배선(210, 220)을 형성한다(제2마스크 공정). 도 13a는 제1게이트전극(G1)이 제1스토리지 축전판(CE1)인 것을 도시하고 있으나, 본 발명은 이에 한정되지 않음은 앞서 설명한 바와 같다.
일 실시예로, 제1 및 제2게이트전극(G1, G2)을 형성한 후, 제1 및 제2게이트전극(G1, G2)을 셀프 얼라인 마스크로 제1 및 제2반도체층(Act1, Act2)에 불순물을 도핑할 수 있다. 불순물은 n형 또는 p형 불순물일 수 있다. 제1 및 제2반도체층(Act1, Act2) 중 제1 및 제2게이트전극(G1, G2)과 중첩하는 부분은 각각 제1 및 제2채널영역(C1, C2)이고, 제1 및 제2채널영역(C1, C2)의 양측에 불순물이 도핑된 영역은 각각 제1 및 제2소스영역(S1, S2)과 제1 및 제2드레인영역(D1, D2)에 해당할 수 있다.
다음으로, 제1층간절연층(131)을 형성하고, 도전성 물질층을 형성한 후 이르 패터닝하여 디스플레이영역(DA)에 제2스토리지 축전판(CE2)을 형성한다(제3마스크 공정).
도 13a에는 제1 및 제2박막트랜지스터(T1, T2) 중 어느 하나와 스토리지 커패시터(Cst)가 중첩하여, 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)이 제1게이트전극(G1)인 것을 도시하고 있으나, 스토리지 커패시터(Cst)는 제1 및 제2박막트랜지스터(T1, T2)와 비중첩할 수 있다.
도 13b는 제4 마스크 공정에 따른 단면도이다.
도 13b를 참조하면, 제3마스크 공정이 진행된 기판(100) 상에 제2중간 절연층(132)을 형성한다. 이후 중간 절연층(130)을 식각하여 디스플레이영역(DA)에는 제1홀(130h)을 형성하고, 비디스플레이영역(NDA)에는 제1콘택홀(CNT1)을 형성한다. 이 때, 벤딩영역(BA)과 대응되는 중간 절연층(130) 및 게이트절연층(120)의 일부가 식각되어 중간 절연층(130) 및 게이트절연층(120)에 각각 개구(130a, 120a)가 형성될 수 있다.
식각 조건에 따라, 버퍼층(110)은 도 13b의 확대도 (a)에서와 같이 소모(consume)되지 않거나, 또는 도 13b의 확대도 (b)에서와 같이 상부가 소모될 수 있다.
도 13c는 제5 마스크 공정에 따른 단면도이다.
도 13c를 참조하면, 제4 마스크 공정이 진행된 기판(100) 상에 도전성 물질층을 형성하고 이를 패터닝(식각)한다. 그에 따라, 디스플레이영역(DA)에는 데이터선(DL) 및 제1연결메탈(CM1)이 형성되고, 비디스플레이영역(NDA)에는 도전층(230)이 형성될 수 있다.
식각 조건에 따라, 벤딩영역(BA)에 대응하는 버퍼층(110)은 소모될 수 있다. 예컨대, 도 13c의 확대도 (a)에서와 같이, 벤딩영역(BA)과 대응하는 버퍼층(110)의 상부가 더 소모되거나, 도 13b의 확대도 (b)에서와 같이 벤딩영역(BA)과 대응하는 버퍼층(110)의 부분이 모두 소모될 수 있다.
도 13d 및 도 13e는 제6 마스크 공정에 따른 단면도이다.
도 13d를 참조하면, 제5 마스크 공정이 진행된 기판(100) 상에 무기 보호층(PVX)을 형성한다. 무기 보호층(PVX)은 산질화실리콘(SiON), 산화실리콘(SiOx) 및/또는 질화실리콘(SiNx) 등을 포함할 수 있다. 본 발명의 비제한적인 실시예로, 무기 보호층(PVX)은 약 3000Å의 두께를 갖는 SiNx일 수 있다.
이후, 하프톤 마스크(M)를 이용하여 무기 보호층(PVX) 상에 감광층(700)을 형성한다. 일 실시예로, 하프톤 마스크(M)는 반투광부(Ma), 투광부(Mb) 및 차광부(Mc)를 포함할 수 있다. 반투광부(Ma)와 대응하는 감광층(700)의 제1부분(701)은 제1연결메탈(CM1) 및 도전층(230)의 일부 영역과 대응하고, 투광부(Mb)와 대응하는 감광층(700)의 제2부분(702)은 감광층(700)을 관통하는 개구에 해당하며, 차광부(Mc)와 대응하는 감광층의 제3부분(703)은 제1 및 제2부분(701, 702)을 제외한 나머지 영역에 해당한다.
이후, 감광층(700)의 개구, 즉 제2부분(702)을 통해 노출된 무기 보호층(PVX)을 식각하여, 벤딩영역(BA)과 대응하는 무기 보호층(PVX)의 개구(PVXa)를 형성한다.
무기 보호층(PVX)의 개구(PVXa)를 형성하는 식각 공정의 조건에 따라, 무기 보호층(PVX)의 아래에 존재하는 하부 무기 절연층(들)의 일 부분이 식각될 수 있다. 일 실시예로, 도 13d의 확대도 (a)에서와 같이 개구(PVXa)와 대응하는 버퍼층(110)의 일부가 제거될 수 있다. 또는, 도 13d의 확대도 (b)에서와 같이 개구(PVXa)와 대응하는 버퍼층(110)의 일부가 모두 제거될 수 있다. 또는, 도 13d의 확대도 (c)에서와 같이 개구(PVXa)와 대응하는 제2무기 배리어층(104)의 적어도 일부가 제거될 수 있다.
다음으로, 도 13e를 참조하면, 애싱(ashing)을 수행하여, 반투과부(Ma)와 대응하는 감광층(700)을 제거하여 개구영역(701')을 갖는 감광층(700')을 형성한다. 이후, 개구영역(701')을 통해 노출되는 무기 보호층(PVX)을 식각하여, 무기 보호층(PVX)의 홀(PVX-h)을 형성한다. 홀(PVX-h)을 통해 무기 보호층(PVX)의 아래에 있는 제1연결메탈(CM1) 및 도전층(230)을 노출될 수 있다.
무기 보호층(PVX)의 홀(PVX-h)을 형성하는 식각 공정에서, 벤딩영역(BA)에 대응하는 하부 무기 절연층의 잔존막은 모두 제거될 수 있다. 예컨대, 도 13e의 확대도 (a)와 같이 벤딩영역(BA)에서 잔존하던 버퍼층(110) 및 제2무기 배리어층(104)이 모두 제거되거나, 도 13e의 확대도 (b)와 같이 벤딩영역(BA)에서 무기 보호층(PVX)의 아래에 잔존하던 제2무기 배리어층(104)이 모두 제거될 수 있다. 이후, 감광층(700')을 제거한다.
도 13f는 제7 및 제8 마스크 공정에 따른 단면도이다.
도 13f를 참조하면, 제6 마스크 공정이 진행된 기판(100) 상에 유기물층을 형성하고 이를 패터닝하여 제1유기 절연층(141)을 형성한다(제7 마스크 공정). 제1유기 절연층(141)은 디스플레이영역(DA) 및 비디스플레이영역(NDA)에 위치하도록 일체로 형성되며, 제1연결메탈(CM1)을 노출하는 홀(141h) 및 도전층(230)을 노출하는 제2콘택홀(CNT2)을 포함한다. 벤딩영역(BA)에 인접한 영역에서, 제1유기 절연층(141)은 무기 보호층(PVX)의 단부를 커버한다. 즉, 벤딩영역(BA)에 인접한 영역에서, 무기 보호층(PVX)의 단부는 중간 절연층(130)을 커버함과 동시에 제1유기 절연층(141)으로 커버될 수 있다.
제1유기 절연층(141) 중 벤딩영역(BA)에 대응하는 부분은의 레벨(L1)은 다른 부분의 레벨(L2) 보다 작을 수 있음은 앞서 설명한 바와 같다. 제1유기 절연층(141)은 도 13g의 확대도 (a) 및 (b)에 도시된 바와 같이, 기판(100)의 제2기재층(103)과 직접 접촉할 수 있다.
이 후, 도전성 물질층을 형성하고 이를 패터닝하여, 디스플레이영역(DA)의 구동전압선(PL) 및 제2연결메탈(CM2), 그리고 비디스플레이영역(NDA)의 연결배선(240)을 형성한다(제8 마스크 공정).
제2연결메탈(CM2)은 제1유기 절연층(141)의 홀(141h)을 통해 제1연결메탈(CM1)에 접속하고, 연결배선(240)은 제1유기 절연층(141)의 제2콘택홀(CNT2)을 통해 도전층(230)과 접속한다.
도 13g는 제9 마스크 공정 내지 제11마스크 공정에 따른 단면도이다.
도 13g를 참조하면, 제8 마스크 공정이 진행된 기판(100) 상에 유기물층을 형성하고 이를 패터닝하여 제2유기 절연층(142)을 형성한다(제9 마스크 공정). 제2유기 절연층(142)은 제2연결메탈(CM2)을 노출하는 홀(142h)을 포함한다. 제2유기 절연층(142)은 디스플레이영역(DA)뿐만 아니라 비디스플레이영역(NDA)에도 형성될 수 있다.
이 후, 제2유기 절연층(142) 상에 전극 물질층을 형성하고 이를 패터닝하여 화소전극(310)을 형성한다(제10 마스크 공정). 화소전극(310)은 예컨대, 습식 식각으로 형성될 수 있으나 본 발명은 이에 제한되지 않는다.
다음으로, 화소전극(310) 상에 절연 물질층을 형성하고 이를 패터닝하여 화소정의막(150)을 형성한다(제11 마스크 공정). 화소정의막(150)은 화소전극(310)을 노출하는 개구를 포함한다. 화소정의막(150)은 유기 절연물을 포함할 수 있다.
이후, 화소정의막(150)의 개구를 통해 노출된 화소전극(310) 상에 발광층을 포함하는 중간층을 형성하고, 중간층 상에 대항전극을 형성하는 공정, 대향전극 상에 봉지층을 형성하는 공정에 따른 단면은 앞서 도 3을 참조하여 설명한 바로 갈음한다.
앞서 도 13d 및 도 13e를 참조하여 설명한 마스크 공정에서와 같이, 무기 보호층(PVX)을 식각하는 공정에서, 벤딩영역(BA)에 대응하는 하부 무기 절연층(들)을 모두 제거할 수 있으므로, 벤딩영역(BA)에 대응하는 하부 무기 절연층(들)의 잔존막을 제거하기 위하여 마스크를 추가할 필요가 없으므로 공정의 효율을 향상시킬 수 있다. 또한, 하프톤 마스크를 이용하므로, 벤딩영역(DA)에 대응하는 하부 무기 절연층(들)의 두께가 무기 보호층(PVX)의 두께 보다 두껍다 하더라도, 제1연결메탈(CM1)의 손상없이 무기 보호층(PVX)의 홀(PVX-h)을 형성함과 동시에 벤딩영역(DA)에 대응하는 하부 무기 절연층(들)의 부분을 모두 제거할 수 있다.
전술한 도 13d에서는, 벤딩영역(BA)에 대응하는 감광층(700)의 제2부분(702)의 폭(W1, 도 13d 참조)이 벤딩영역(BA)에 대응하는 중간 절연층(130)의 개구(130a)의 폭(W2, 도 13d 참조) 보다 작게 형성된 경우를 설명하였다. 따라서, 도 13f에 도시된 바와 같이 개구(OP)의 폭(OW)을 정의하는데 벤딩영역(BA)에서 무기 보호층(PVX)이 기여하는 것을 설명하였으나, 본 발명은 이에 제한되지 않는다.
도 14는 본 발명의 다른 실시예에 따른 디스플레이 제조 방법 중 제6 마스크 공정을 나타낸 단면도이다.
도 14를 참조하면, 벤딩영역(BA)에 대응하는 감광층(1700)의 개구, 즉 제2부분(1702)의 폭(W1')은, 벤딩영역(BA)에 대응하는 중간 절연층(130)의 개구(130a)의 폭(W2')보다 크게 형성될 수 있다.
이 경우, 패터닝되는 무기 보호층(PVX)은 앞서 도 10에 도시된 바와 같이, 그 단부가 중간 절연층(130)의 단부와 실질적으로 동일한 패턴을 가질 수 있다. 도 14에 도시된 마스크 공정의 구체적 방법 및 그 이후의 공정은 도 13f 내지 도13g를 참조하여 설명한 내용과 같으며, 그에 따른 구조는 앞서 도 10을 참조하여 설명한 바와 같으므로 중복 설명은 생략한다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판
101: 제1기재층
102: 제1무기배리어층
103: 제2기재층
104: 제2무기 배리어층
110: 버퍼층
120: 게이트절연층
130: 중간 절연층
141: 제1유기 절연층
142: 제2유기 절연층
210: 내측배선
220: 외측배선
230: 도전층
240: 연결배선

Claims (15)

  1. 제1영역, 제2영역, 및 상기 제1영역과 상기 제2영역 사이의 벤딩영역을 포함하고, 절곡된 기판;
    상기 제1영역에 배치된 트랜지스터;
    상기 트랜지스터에 전기적으로 연결된 발광소자;
    상기 제1영역에 배치된 내측배선;
    상기 제2영역에 배치된 외측배선;
    상기 기판의 상기 벤딩영역을 가로지르며, 상기 내측배선과 상기 외측배선을 전기적으로 연결하는 연결배선;
    상기 기판 상에 배치되며, 상기 벤딩영역에 위치하는 개구를 포함하는, 무기절연층; 및
    상기 무기절연층 상에 배치되는 제1유기절연층;을 포함하되,
    상기 제1유기절연층의 제1부분은 상기 개구 내에 위치하고 상기 개구를 적어도 부분적으로 채우며, 상기 제1유기절연층의 제2부분은 상기 트랜지스터와 상기 발광소자 사이에 개재되는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1유기절연층의 상기 제1부분은,
    상기 벤딩영역에서 상기 연결배선의 아래에 위치하며, 상기 벤딩영역에서 상기 기판에 가장 가까이 위치하는 유기물에 해당하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 기판으로부터 상기 제1유기절연층의 상기 제1부분의 상면까지의 제1높이는,
    상기 기판으로부터 상기 제1유기절연층의 상기 제2부분의 상면까지의 제2높이 보다 작은, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 무기절연층 상의 제1도전층을 더 포함하고,
    상기 제1도전층은 상기 무기절연층의 제1콘택홀을 통해 상기 내측배선에 전기적으로 연결되고,
    상기 연결배선의 제1부분은 상기 제1유기절연층의 제2콘택홀을 통해 상기 제1도전층에 전기적으로 연결되는, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제1도전층 상의 무기보호층을 더 포함하고,
    상기 무기보호층은 상기 제2콘택홀과 대응하는 홀을 포함하는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 무기보호층은 상기 벤딩영역에 위치하는 개구를 포함하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 무기보호층의 상기 개구의 폭은, 상기 무기절연층의 개구의 폭과 다른, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 무기보호층의 상기 개구의 폭은 상기 무기절연층의 상기 개구의 폭 보다 작고,
    상기 무기절연층의 상기 개구를 정의하는 상기 무기절연층의 측면은, 상기 무기보호층과 직접 접촉하는, 디스플레이 장치.
  9. 제4항에 있어서,
    상기 무기절연층 상의 제2도전층을 더 포함하고,
    상기 제2도전층은 상기 무기절연층의 제3콘택홀을 통해 상기 외측배선과 전기적으로 연결되고, 상기 연결배선의 제2부분은 상기 제1유기절연층의 제4콘택홀을 통해 상기 제2도전층에 전기적으로 연결되는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 기판 상의 버퍼층을 더 포함하고, 상기 버퍼층의 제1부분은 상기 기판과 상기 트랜지스터 사이에 개재되는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 버퍼층의 제2부분은 상기 벤딩영역에 위치하는 개구를 포함하는, 디스플레이 장치.
  12. 제9항에 있어서,
    상기 기판은,
    베이스층; 및
    상기 베이스층 상의 무기배리어층;을 포함하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 무기배리어층은 상기 벤딩영역에 위치하는 개구를 포함하는, 디스플레이 장치.
  14. 제1항에 있어서,
    상기 연결배선 상의 제2유기물층을 더 포함하는, 디스플레이 장치.
  15. 제1항에 있어서,
    상기 기판으로부터 상기 내측배선 또는 상기 외측배선과 중첩되는 상기 연결배선의 일 부분까지의 높이는, 상기 기판으로부터 상기 벤딩영역에 중첩하는 상기 연결배선의 다른 부분까지의 높이 보다 큰, 디스플레이 장치.
KR1020220079266A 2017-11-30 2022-06-28 디스플레이 장치 및 그 제조 방법 KR102537445B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220079266A KR102537445B1 (ko) 2017-11-30 2022-06-28 디스플레이 장치 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170163690A KR102416038B1 (ko) 2017-11-30 2017-11-30 디스플레이 장치 및 그 제조 방법
KR1020220079266A KR102537445B1 (ko) 2017-11-30 2022-06-28 디스플레이 장치 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170163690A Division KR102416038B1 (ko) 2017-11-30 2017-11-30 디스플레이 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20220100555A KR20220100555A (ko) 2022-07-15
KR102537445B1 true KR102537445B1 (ko) 2023-05-30

Family

ID=63682980

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170163690A KR102416038B1 (ko) 2017-11-30 2017-11-30 디스플레이 장치 및 그 제조 방법
KR1020220079266A KR102537445B1 (ko) 2017-11-30 2022-06-28 디스플레이 장치 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170163690A KR102416038B1 (ko) 2017-11-30 2017-11-30 디스플레이 장치 및 그 제조 방법

Country Status (4)

Country Link
US (3) US10672802B2 (ko)
EP (1) EP3493264B1 (ko)
KR (2) KR102416038B1 (ko)
CN (1) CN109860204B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106971980A (zh) * 2017-03-30 2017-07-21 武汉华星光电技术有限公司 一种阵列基板的制作方法及阵列基板
KR102333671B1 (ko) * 2017-05-29 2021-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2019064436A1 (ja) * 2017-09-28 2019-04-04 シャープ株式会社 表示装置
KR102615116B1 (ko) * 2018-10-10 2023-12-19 삼성디스플레이 주식회사 디스플레이 장치
KR102617275B1 (ko) 2018-11-30 2023-12-27 삼성디스플레이 주식회사 디스플레이 장치
US20200176483A1 (en) * 2018-12-03 2020-06-04 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel and display device thereof
CN109671724B (zh) * 2018-12-21 2020-11-24 武汉华星光电半导体显示技术有限公司 发光面板及显示装置
US11818912B2 (en) * 2019-01-04 2023-11-14 Apple Inc. Organic light-emitting diode display panels with moisture blocking structures
CN110246849A (zh) * 2019-05-17 2019-09-17 武汉华星光电半导体显示技术有限公司 阵列基板
CN110197845B (zh) * 2019-06-20 2021-06-25 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
KR20210008977A (ko) * 2019-07-15 2021-01-26 삼성디스플레이 주식회사 표시 장치
KR20210010717A (ko) * 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치
CN110429088A (zh) * 2019-07-18 2019-11-08 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其显示面板
CN110581140B (zh) * 2019-08-12 2022-01-25 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其显示面板
CN110534475A (zh) * 2019-08-19 2019-12-03 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法、显示面板
CN112714966A (zh) 2019-08-27 2021-04-27 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US11430853B2 (en) 2019-08-27 2022-08-30 Boe Technology Group Co., Ltd. Display substrate having connection electrode pattern surround first electrode pattern and including at least two of plural of connecting electrodes which are block shapes separated from each other, manufacturing method thereof and display device having the same
WO2021035547A1 (zh) * 2019-08-27 2021-03-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR20210027641A (ko) * 2019-08-30 2021-03-11 삼성디스플레이 주식회사 표시패널
KR20210043771A (ko) * 2019-10-11 2021-04-22 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
CN111028757B (zh) * 2019-12-25 2022-07-22 武汉天马微电子有限公司 显示装置及其驱动方法
KR20210083441A (ko) * 2019-12-26 2021-07-07 삼성디스플레이 주식회사 표시장치
KR20210113532A (ko) * 2020-03-06 2021-09-16 삼성디스플레이 주식회사 디스플레이 장치
WO2021214872A1 (ja) * 2020-04-21 2021-10-28 シャープ株式会社 表示装置および表示装置の製造方法
KR20220087664A (ko) * 2020-12-17 2022-06-27 삼성디스플레이 주식회사 표시 패널
KR20220126373A (ko) 2021-03-09 2022-09-16 (주)두나우 컴퍼니 상호작용 기반 반려동물용 장난감
CN114188380B (zh) * 2021-12-02 2023-05-05 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
KR102541772B1 (ko) 2022-09-21 2023-06-13 최동호 재활용 포장지를 이용한 학습용 놀이키트 및 그 사용방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066279A (ja) * 2004-08-27 2006-03-09 Hitachi Displays Ltd 自発光平面表示装置
KR20080004209A (ko) 2006-07-05 2008-01-09 주식회사 하이닉스반도체 노광 마스크
KR100809331B1 (ko) 2006-08-29 2008-03-05 삼성전자주식회사 마스크 및 그 제조 방법
US7524226B2 (en) 2006-10-10 2009-04-28 Eastman Kodak Company OLED display device with adjusted filter array
KR102097150B1 (ko) 2013-02-01 2020-04-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102047729B1 (ko) 2013-04-30 2019-11-22 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102410524B1 (ko) * 2015-07-03 2022-06-20 삼성디스플레이 주식회사 표시 장치
KR102611499B1 (ko) 2015-12-15 2023-12-06 엘지디스플레이 주식회사 플렉서블 표시장치
KR102536250B1 (ko) * 2016-03-17 2023-05-25 삼성디스플레이 주식회사 디스플레이 장치
KR102505879B1 (ko) * 2016-03-24 2023-03-06 삼성디스플레이 주식회사 디스플레이 장치
KR102587229B1 (ko) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
CN106601133B (zh) * 2017-02-28 2020-04-14 京东方科技集团股份有限公司 一种柔性显示面板、其制作方法及显示装置
KR102393377B1 (ko) * 2017-08-07 2022-05-03 삼성디스플레이 주식회사 디스플레이 장치
US11545541B2 (en) * 2017-09-28 2023-01-03 Sharp Kabushiki Kaisha Display device including light emitting element including reflection electrode on which multiple metallic conductive layers are stacked and method for manufacturing same

Also Published As

Publication number Publication date
EP3493264A1 (en) 2019-06-05
KR20190064716A (ko) 2019-06-11
EP3493264B1 (en) 2022-01-05
KR20220100555A (ko) 2022-07-15
US20220005834A1 (en) 2022-01-06
CN109860204B (zh) 2023-05-05
US20190164995A1 (en) 2019-05-30
KR102416038B1 (ko) 2022-07-04
US20200279871A1 (en) 2020-09-03
US10672802B2 (en) 2020-06-02
CN109860204A (zh) 2019-06-07
US11139320B2 (en) 2021-10-05

Similar Documents

Publication Publication Date Title
KR102537445B1 (ko) 디스플레이 장치 및 그 제조 방법
KR102586038B1 (ko) 디스플레이 장치
US11081540B2 (en) Display apparatus
KR102491884B1 (ko) 디스플레이 장치
TWI776875B (zh) 顯示設備
US10916616B2 (en) Display device having flexible non-display area portion
KR102417112B1 (ko) 디스플레이 장치
KR102562901B1 (ko) 디스플레이 장치
US11925083B2 (en) Display apparatus

Legal Events

Date Code Title Description
A107 Divisional application of patent
GRNT Written decision to grant