KR20210008977A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210008977A
KR20210008977A KR1020190085171A KR20190085171A KR20210008977A KR 20210008977 A KR20210008977 A KR 20210008977A KR 1020190085171 A KR1020190085171 A KR 1020190085171A KR 20190085171 A KR20190085171 A KR 20190085171A KR 20210008977 A KR20210008977 A KR 20210008977A
Authority
KR
South Korea
Prior art keywords
pixel
insulating layer
inorganic insulating
lower connection
connection wiring
Prior art date
Application number
KR1020190085171A
Other languages
English (en)
Inventor
박주찬
김선호
이선희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190085171A priority Critical patent/KR20210008977A/ko
Priority to CN202080051494.XA priority patent/CN114144888A/zh
Priority to PCT/KR2020/001578 priority patent/WO2021010560A1/ko
Priority to US17/616,702 priority patent/US11881133B2/en
Publication of KR20210008977A publication Critical patent/KR20210008977A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • H01L27/3258—
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L2251/301—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

제1 화소가 위치하는 제1 화소 영역 및 제2 화소가 위치하는 제2 화소 영역을 포함하는 표시 장치는 제1 화소와 제2 화소를 연결하고 제1 화소 영역과 제2 화소 영역을 가로지르는 하부 연결 배선, 하부 연결 배선 상에 배치되고 제1 화소 영역과 제2 화소 영역 사이에 홈을 갖는 무기 절연층, 그리고 무기 절연층의 홈을 채우는 유기 절연층을 포함할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 외부 충격에 강건한 표시 장치에 관한 것이다.
일반적으로 표시 장치는 발광 소자 및 상기 발광 소자에 인가되는 전기적 신호를 제어하기 위한 회로 소자들을 포함할 수 있다. 상기 회로 소자들은 트랜지스터들, 커패시터들, 배선들 등을 포함할 수 있다.
발광 소자의 발광 정도를 정확하게 제어하기 위하여, 하나의 발광 소자에 전기적으로 연결되는 트랜지스터들의 개수가 증가하고 있고, 이러한 트랜지스터들에 전기적 신호를 전달하는 배선들의 개수 역시 증가하고 있다. 이에 따라, 표시 장치의 고집적화를 구현하는 동시에 불량 발생을 줄일 수 있는 방안에 대한 연구가 활발히 진행되고 있다.
본 발명의 일 목적은 외부 충격에 강건한 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 제1 화소가 위치하는 제1 화소 영역 및 제2 화소가 위치하는 제2 화소 영역을 포함하는 표시 장치는 상기 제1 화소와 상기 제2 화소를 연결하고 상기 제1 화소 영역과 상기 제2 화소 영역을 가로지르는 하부 연결 배선, 상기 하부 연결 배선 상에 배치되고 상기 제1 화소 영역과 상기 제2 화소 영역 사이에 홈을 갖는 무기 절연층, 그리고 상기 무기 절연층의 상기 홈을 채우는 유기 절연층을 포함할 수 있다.
일 실시예에 있어서, 상기 하부 연결 배선은 제1 방향을 따라 연장되고, 상기 무기 절연층의 상기 홈은 상기 제1 방향과 교차하는 제2 방향을 따라 연장될 수 있다.
일 실시예에 있어서, 상기 제1 화소 및 상기 제2 화소는 각각 상기 유기 절연층을 사이에 두고 상기 하부 연결 배선 상에 배치되는 제1 도전선 및 제2 도전선을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 도전선과 상기 제2 도전선은 상기 하부 연결 배선에 의해 연결될 수 있다.
일 실시예에 있어서, 상기 하부 연결 배선은 스캔 신호 또는 발광 제어 신호를 전송할 수 있다.
일 실시예에 있어서, 상기 제1 화소 및 상기 제2 화소는 각각 상기 유기 절연층을 사이에 두고 상기 제1 도전선 및 상기 제2 도전선 상에 각각 배치되는 제3 도전선 및 제4 도전선을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제3 도전선과 상기 제4 도전선은 상기 하부 연결 배선에 의해 연결될 수 있다.
일 실시예에 있어서, 상기 하부 연결 배선은 초기화 전압을 전송할 수 있다.
일 실시예에 있어서, 상기 하부 연결 배선은 상기 제1 도전선과 상기 제2 도전선을 연결하는 제1 하부 연결 배선 및 상기 제3 도전선과 상기 제4 도전선을 연결하는 제2 하부 연결 배선을 포함할 수 있다.
일 실시예에 있어서, 상기 하부 연결 배선의 연신율은 상기 제3 도전선의 연신율 및 상기 제4 도전선의 연신율보다 클 수 있다.
일 실시예에 있어서, 상기 하부 연결 배선의 연신율은 상기 제1 도전선의 연신율 및 상기 제2 도전선의 연신율보다 클 수 있다.
일 실시예에 있어서, 상기 표시 장치는 제3 화소가 위치하는 제3 화소 영역, 및 상기 무기 절연층과 상기 유기 절연층 상에 배치되고 상기 제1 화소와 상기 제3 화소를 연결하며 상기 제1 화소 영역과 상기 제3 화소 영역을 가로지르는 상부 연결 배선을 더 포함할 수 있다.
일 실시예에 있어서, 상기 무기 절연층의 상기 홈은 제1 방향을 따라 연장되고, 상기 상부 연결 배선은 상기 제1 방향과 교차하는 제2 방향을 따라 연장될 수 있다.
일 실시예에 있어서, 상기 상부 연결 배선은 데이터 전압 또는 전원 전압을 전송할 수 있다.
일 실시예에 있어서, 상기 하부 연결 배선의 녹는점은 상기 상부 연결 배선의 녹는점보다 높을 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 제1 화소 영역 및 제2 화소 영역을 포함하는 표시 장치는 기판, 상기 기판 상에 배치되고 상기 제1 화소 영역과 상기 제2 화소 영역을 가로지르는 제1 하부 연결 배선, 상기 제1 하부 연결 배선 상에 배치되고 상기 제1 화소 영역과 상기 제2 화소 영역 사이에 제1 개구를 갖는 제1 무기 절연층, 상기 제1 화소 영역 내의 상기 제1 무기 절연층 상에 배치되고 상기 제1 무기 절연층을 관통하는 제1 콘택홀을 통해 상기 제1 하부 연결 배선과 접촉하는 제1 도전선, 상기 제2 화소 영역 내의 상기 제1 무기 절연층 상에 배치되고 상기 제1 무기 절연층을 관통하는 제2 콘택홀을 통해 상기 제1 하부 연결 배선과 접촉하는 제2 도전선, 상기 제1 도전선 및 상기 제2 도전선 상에 배치되고 상기 제1 개구와 중첩하는 제2 개구를 갖는 제2 무기 절연층, 그리고 상기 제1 무기 절연층의 상기 제1 개구 및 상기 제2 무기 절연층의 상기 제2 개구를 채우는 유기 절연층을 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제1 하부 연결 배선과 동일한 층에 배치되고 상기 제1 화소 영역과 상기 제2 화소 영역을 가로지르는 제2 하부 연결 배선, 상기 제1 화소 영역 내의 상기 제2 무기 절연층 상에 배치되고 상기 제1 무기 절연층과 상기 제2 무기 절연층을 관통하는 제3 콘택홀을 통해 상기 제2 하부 연결 배선과 접촉하는 제3 도전선, 그리고 상기 제2 화소 영역 내의 상기 제2 무기 절연층 상에 배치되고 상기 제1 무기 절연층과 상기 제2 무기 절연층을 관통하는 제4 콘택홀을 통해 상기 제2 하부 연결 배선과 접촉하는 제4 도전선을 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 제3 화소 영역, 및 상기 제2 무기 절연층 상에 배치되고 상기 제1 화소 영역과 상기 제3 화소 영역을 가로지르는 상부 연결 배선을 더 포함할 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 복수의 화소 영역들을 포함하는 표시 장치는 상기 복수의 화소 영역들을 가로지르는 하부 연결 배선, 상기 하부 연결 배선 상에 배치되고 상기 복수의 화소 영역들 사이에 홈을 갖는 무기 절연층, 그리고 상기 무기 절연층의 상기 홈을 채우는 유기 절연층을 포함할 수 있다.
일 실시예에 있어서, 상기 유기 절연층은 평면상 상기 복수의 화소 영역들 중 적어도 일부를 둘러쌀 수 있다.
일 실시예에 있어서, 상기 유기 절연층은 평면상 상기 복수의 화소 영역들 각각을 둘러쌀 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 무기 절연층 및 상기 유기 절연층 상에 배치되고 상기 복수의 화소 영역들을 가로지르며 상기 하부 연결 배선과 교차하는 상부 연결 배선을 더 포함할 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 화소 전극과 대향 전극 사이의 발광층이 위치하는 화소 정의막의 개구에 의해 각각 정의되는 제1 화소 및 제2 화소가 각각 위치하는 제1 화소 영역 및 제2 화소 영역을 포함하는 표시 장치는 기판, 상기 기판 상에 배치되고 상기 제1 화소 영역과 상기 제2 화소 영역을 가로지르는 하부 연결 배선, 상기 하부 연결 배선 상에 배치되고 상기 제1 화소 영역과 상기 제2 화소 영역 사이에 홈을 갖는 무기 절연층, 그리고 상기 하부 연결 배선과 상기 화소 정의막 사이에 배치되고 상기 무기 절연층의 상기 홈을 채우는 유기 절연층을 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치에 있어서, 화소들 사이의 무기 절연층의 홈을 채우는 유기 절연층 하부에 화소들을 전기적으로 연결하는 하부 연결 배선이 배치됨에 따라, 표시 장치의 유연성이 증가하고, 외부 충격에 강건한 표시 장치를 구현할 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 장치를 나타내는 블록도이다.
도 3은 도 1의 표시 장치에 포함된 화소를 나타내는 회로도이다.
도 4는 도 1의 표시 장치에 포함된 서로 인접한 화소들을 나타내는 평면도이다.
도 5, 도 6, 도 7, 도 8, 및 도 9는 도 4에 도시된 구성 요소들을 층별로 나타내는 배치도들이다.
도 10은 도 4의 제1 화소 영역과 제2 화소 영역 사이의 일 부분을 나타내는 단면도이다.
도 11은 도 4의 제1 화소 영역과 제2 화소 영역 사이의 다른 부분을 나타내는 단면도이다.
도 12는 도 4의 제1 화소 영역과 제3 화소 영역 사이의 일 부분을 나타내는 단면도이다.
도 13, 도 14, 도 15, 도 16, 및 도 17은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 18 및 도 19는 본 발명의 다른 실시예들에 따른 표시 장치를 나타내는 평면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치를 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 표시 장치(1)는 표시 영역(DA) 및 표시 영역(DA) 외부의 주변 영역(PA)을 포함할 수 있다. 예를 들면, 주변 영역(PA)은 표시 영역(DA)의 주위를 둘러쌀 수 있다. 표시 영역(DA)은 복수의 화소들이 각각 배치되는 복수의 화소 영역들(PXA)을 포함할 수 있다. 주변 영역(PA)에는 표시 영역(DA)에 인가되는 전기적 신호들을 전송하는 배선들이 배치될 수 있다.
도 2는 도 1의 표시 장치(1)를 나타내는 블록도이다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 복수의 화소들(PX)을 포함하는 표시부(10), 스캔 구동부(20), 데이터 구동부(30), 발광 제어 구동부(40), 및 제어부(50)를 포함할 수 있다.
표시부(10)는 표시 영역(DA)에 배치되고, 복수의 스캔선들(SL1~SLn+1), 복수의 데이터선들(DL1~DLm), 및 복수의 발광 제어선들(EL1~ELn)의 교차부에 위치하여, 실질적인 행렬 형태로 배열되는 복수의 화소들(PX)을 포함할 수 있다. 스캔선들(SL1~SLn+1) 및 발광 제어선들(EL1~ELn)은 행 방향인 제1 방향(DR1)을 따라 연장될 수 있고, 데이터선들(DL1~DLm) 및 제1 전원 전압선(ELVDDL)은 열 방향인 제2 방향(DR2)을 따라 연장될 수 있다. 각 화소(PX)는 유기 발광 소자(organic light emitting diode, OLED) 등과 같은 발광 소자를 포함할 수 있다.
각 화소(PX)는 스캔선들(SL1~SLn+1) 중에서 세 개의 스캔선들에 연결될 수 있다. 스캔 구동부(20)는 스캔선들(SL1~SLn+1)을 통해 각 화소(PX)에 세 개의 스캔 신호들을 전송할 수 있다. 다시 말해, 스캔 구동부(20)는 스캔선들(SL2~SLn), 이전 스캔선들(SL1~SLn-1), 및 이후 스캔선들(SL3~SLn+1)로 스캔 신호를 순차적으로 공급할 수 있다.
각 화소(PX)는 데이터선들(DL1~DLm) 중에서 하나의 데이터선에 연결될 수 있다. 데이터 구동부(30)는 데이터선들(DL1~DLm)을 통해 각 화소(PX)에 데이터 전압(또는 데이터 신호)을 전송할 수 있다. 상기 데이터 전압은 스캔선들(SL2~SLn)로 스캔 신호가 공급될 때마다 상기 스캔 신호에 의해 선택된 화소(PX)로 공급될 수 있다.
각 화소(PX)는 발광 제어선들(EL1~ELn) 중에서 하나의 발광 제어선에 연결될 수 있다. 발광 제어 구동부(40)는 발광 제어선들(EL1~ELn)을 통해 각 화소(PX)에 발광 제어 신호를 전송할 수 있다. 상기 발광 제어 신호는 화소(PX)의 발광 시간을 제어할 수 있다. 발광 제어 구동부(40)는 화소(PX)의 내부 구조에 따라 생략될 수도 있다.
제어부(50)는 외부에서 전달되는 복수의 영상 신호들(IR, IG, IB)을 복수의 영상 데이터 신호들(DR, DG, DB)로 변환하여 데이터 구동부(30)에 전달할 수 있다. 또한, 제어부(50)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 및 클럭 신호(MCLK)를 전달받아 스캔 구동부(20), 데이터 구동부(30), 및 발광 제어 구동부(40)의 구동을 제어하기 위한 제어 신호들을 생성하여 각각에 전달할 수 있다. 다시 말해, 제어부(50)는 스캔 구동부(20)를 제어하는 스캔 구동 제어 신호(SCS), 데이터 구동부(30)를 제어하는 데이터 구동 제어 신호(DCS), 및 발광 제어 구동부(40)를 제어하는 발광 구동 제어 신호(ECS)를 생성하여 각각에 전달할 수 있다.
각 화소(PX)는 외부의 전원들로부터 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 공급 받을 수 있다. 제1 전원 전압(ELVDD)은 소정의 하이 레벨 전압일 수 있고, 제2 전원 전압(ELVSS)은 제1 전원 전압(ELVDD)보다 낮은 전압이거나 접지 전압일 수 있다. 제1 전원 전압(ELVDD)은 제1 전원 전압선(ELVDDL)을 통해 각 화소(PX)에 공급될 수 있다. 초기화 전압선(IL)은 외부의 전원으로부터 초기화 전압(VINT)을 인가받아 각 화소(PX)에 공급할 수 있다.
각 화소(PX)는 데이터선들(DL1~DLm)을 통해 전달된 상기 데이터 전압에 따라 상기 발광 소자로 공급되는 구동 전류에 의해 소정 휘도의 광을 방출할 수 있다.
도 3은 도 1의 표시 장치(1)에 포함된 화소(PX)를 나타내는 회로도이다.
도 3을 참조하면, 각 화소(PX)는 신호선들(151, 152, 153, 181), 이들에 연결되는 복수의 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(Cst), 초기화 전압선(164), 제1 전원 전압선(182), 및 발광 소자(EE)를 포함할 수 있다.
도 3은 하나의 화소(PX) 마다 신호선들(151, 152, 153, 181), 초기화 전압선(164), 및 제1 전원 전압선(182)이 구비된 일 실시예를 도시하고 있으나, 본 발명은 이에 한정되지 아니한다. 다른 실시예에서, 신호선들(151, 152, 153, 181) 중 적어도 하나 및/또는 초기화 전압선(164)은 이웃하는 화소들에서 공유될 수 있다.
트랜지스터들(T1, T2, T3, T4, T5, T6, T7)은 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 제1 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 및 제2 초기화 트랜지스터(T7)를 포함할 수 있다.
신호선들(151, 152, 153, 181)은 스위칭 트랜지스터(T2)와 보상 트랜지스터(T3)에 스캔 신호(Sn)를 전송하는 스캔선(151), 제1 초기화 트랜지스터(T4)와 제2 초기화 트랜지스터(T7)에 이전 스캔 신호(Sn-1)를 전송하는 이전 스캔선(152), 동작 제어 트랜지스터(T5)와 발광 제어 트랜지스터(T6)에 발광 제어 신호(En)를 전송하는 발광 제어선(153), 및 스캔선(151)과 교차하며 데이터 전압(Dm)을 전송하는 데이터선(181)을 포함할 수 있다. 제1 전원 전압선(182)은 구동 트랜지스터(T1)에 제1 전원 전압(ELVDD)을 전송하며, 초기화 전압선(164)은 구동 트랜지스터(T1)와 발광 소자(EE)의 애노드를 초기화하는 초기화 전압(VINT)을 전송할 수 있다.
구동 트랜지스터(T1)의 구동 게이트 전극(G1)은 스토리지 커패시터(Cst)의 제1 전극(Cst1)에 연결될 수 있고, 구동 트랜지스터(T1)의 구동 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 제1 전압선(182)에 전기적으로 연결될 수 있으며, 구동 트랜지스터(T1)의 구동 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 발광 소자(EE)의 애노드와 전기적으로 연결될 수 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 전압(Dm)을 전달받아 발광 소자(EE)에 구동 전류(IEE)를 공급할 수 있다.
스위칭 트랜지스터(T2)의 스위칭 게이트 전극(G2)은 스캔선(151)에 연결될 수 있고, 스위칭 트랜지스터(T2)의 스위칭 소스 전극(S2)은 데이터선(181)에 연결될 수 있으며, 스위칭 트랜지스터(T2)의 스위칭 드레인 전극(D2)은 구동 트랜지스터(T1)의 구동 소스 전극(S1)에 연결되며 동작 제어 트랜지스터(T5)를 경유하여 제1 전원 전압선(182)에 전기적으로 연결될 수 있다. 스위칭 트랜지스터(T2)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴-온되어 데이터선(181)으로 전달된 데이터 전압(Dm)을 구동 트랜지스터(T1)의 구동 소스 전극(S1)으로 전달하는 스위칭 동작을 수행할 수 있다.
보상 트랜지스터(T3)의 보상 게이트 전극(G3)은 스캔선(151)에 연결될 수 있고, 보상 트랜지스터(T3)의 보상 소스 전극(S3)은 구동 트랜지스터(T1)의 구동 드레인 전극(D1)에 연결되며 발광 제어 트랜지스터(T6)를 경유하여 발광 소자(EE)의 애노드와 전기적으로 연결될 수 있으며, 보상 트랜지스터(T3)의 보상 드레인 전극(D3)은 스토리지 커패시터(Cst)의 제1 전극(Cst1), 제1 초기화 트랜지스터(T4)의 제1 초기화 소스 전극(S4), 및 구동 트랜지스터(T1)의 구동 게이트 전극(G1)에 연결될 수 있다. 보상 트랜지스터(T3)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴-온되어 구동 트랜지스터(T1)의 구동 게이트 전극(G1)과 구동 드레인 전극(D1)을 전기적으로 연결하여 구동 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제1 초기화 트랜지스터(T4)의 제1 초기화 게이트 전극(G4)은 이전 스캔선(152)에 연결될 수 있고, 제1 초기화 트랜지스터(T4)의 제1 초기화 드레인 전극(D4)은 제2 초기화 트랜지스터(T7)의 제2 초기화 드레인 전극(D7)과 초기화 전압선(164)에 연결될 수 있으며, 제1 초기화 트랜지스터(T4)의 제1 초기화 소스 전극(S4)은 스토리지 커패시터(Cst)의 제1 전극(Cst1), 보상 트랜지스터(T3)의 보상 드레인 전극(D3), 및 구동 트랜지스터(T1)의 구동 게이트 전극(G1)에 연결될 수 있다. 제1 초기화 트랜지스터(T4)는 이전 스캔선(152)을 통해 전달받은 이전 스캔 신호(Sn-1)에 따라 턴-온되어 초기화 전압(VINT)을 구동 트랜지스터(T1)의 구동 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 구동 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작 제어 트랜지스터(T5)의 동작 제어 게이트 전극(G5)은 발광 제어선(153)에 연결될 수 있고, 동작 제어 트랜지스터(T5)의 동작 제어 소스 전극(S5)은 제1 전원 전압선(182)과 연결될 수 있으며, 동작 제어 트랜지스터(T5)의 동작 제어 드레인 전극(D5)은 구동 트랜지스터(T1)의 구동 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 스위칭 드레인 전극(D2)과 연결될 수 있다.
발광 제어 트랜지스터(T6)의 발광 제어 게이트 전극(G6)은 발광 제어선(153)에 연결될 수 있고, 발광 제어 트랜지스터(T6)의 발광 제어 소스 전극(S6)은 구동 트랜지스터(T1)의 구동 드레인 전극(D1) 및 보상 트랜지스터(T3)의 보상 소스 전극(S3)에 연결될 수 있으며, 발광 제어 트랜지스터(T6)의 발광 제어 드레인 전극(D6)은 제2 초기화 트랜지스터(T7)의 제2 초기화 소스 전극(S7) 및 발광 소자(EE)의 애노드에 연결될 수 있다.
동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 발광 제어선(153)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴-온될 수 있고, 이에 따라, 제1 전원 전압(ELVDD)이 발광 소자(EE)에 전달되어 발광 소자(EE)에 구동 전류(IEE)가 흐를 수 있다.
제2 초기화 트랜지스터(T7)의 제2 초기화 게이트 전극(G7)은 이전 스캔선(152)에 연결될 수 있고, 제2 초기화 트랜지스터(T7)의 제2 초기화 소스 전극(S7)은 발광 제어 트랜지스터(T6)의 발광 제어 드레인 전극(D6) 및 발광 소자(EE)의 애노드에 연결될 수 있으며, 제2 초기화 트랜지스터(T7)의 제2 초기화 드레인 전극(D7)은 제1 초기화 트랜지스터(T4)의 제1 초기화 드레인 전극(D4) 및 초기화 전압선(164)에 연결될 수 있다. 제2 초기화 트랜지스터(T7)는 이전 스캔선(152)을 통해 전달받은 이전 스캔 신호(Sn-1)에 따라 턴-온되어 발광 소자(EE)의 애노드를 초기화시킬 수 있다.
도 3은 제1 초기화 트랜지스터(T4)와 제2 초기화 트랜지스터(T7)가 이전 스캔선(152)에 연결된 일 실시예를 도시하고 있으나, 본 발명은 이에 한정되지 아니한다. 다른 실시예에서, 제1 초기화 트랜지스터(T4)는 이전 스캔선(152)에 연결되어 이전 스캔 신호(Sn-1)에 따라 구동될 수 있고, 제2 초기화 트랜지스터(T7)는 별도의 신호선(예를 들면, 이후 스캔선)에 연결되어 상기 신호선에 전달되는 신호에 따라 구동될 수 있다. 한편, 도 3의 소스 전극들(S1~S7) 및 드레인 전극들(D1~D7)은 트랜지스터의 종류(p-type or n-type)에 따라 위치가 서로 바뀔 수도 있다.
일 실시예에 따른 각 화소(PX)의 구체적인 동작은 다음과 같다.
초기화 기간 동안, 이전 스캔선(152)을 통해 이전 스캔 신호(Sn-1)가 공급되면, 이전 스캔 신호(Sn-1)에 대응하여 초기화 트랜지스터(T4)가 턴-온될 수 있고, 초기화 전압선(164)으로부터 공급되는 초기화 전압(VINT)에 의해 구동 트랜지스터(T1)가 초기화될 수 있다.
데이터 프로그래밍 기간 동안, 스캔선(151)을 통해 스캔 신호(Sn)가 공급되면, 스캔 신호(Sn)에 대응하여 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)가 턴-온될 수 있다. 이 경우, 구동 트랜지스터(T1)는 턴-온된 보상 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 될 수 있다.
그러면, 데이터선(181)으로부터 공급된 데이터 전압(Dm)에서 구동 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 트랜지스터(T1)의 구동 게이트 전극(G1)에 인가될 수 있다. 이 경우, 스토리지 커패시터(Cst)의 양단에는 각각 제1 전원 전압(ELVDD) 및 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장될 수 있다.
발광 기간 동안, 발광 제어선(153)으로부터 공급되는 발광 제어 신호(En)에 의해 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)가 턴-온될 수 있다. 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압과 제1 전원 전압(ELVDD) 간의 전압 차에 따른 구동 전류(IEE)가 발생하고, 발광 제어 트랜지스터(T6)를 통해 구동 전류(IEE)가 발광 소자(EE)에 공급될 수 있다.
도 4는 도 1의 표시 장치(1)에 포함된 서로 인접한 화소들을 나타내는 평면도이다.
도 4를 참조하면, 표시 장치(1)의 표시 영역(DA)은 복수의 화소들(PX1, PX2, PX3)이 각각 배치된 복수의 화소 영역들(PXA1, PXA2, PXA3)을 포함할 수 있다. 화소 영역들(PXA1, PXA2, PXA3)은 제1 방향(DR1) 및 제2 방향(DR)을 따라 실질적인 행렬 행태로 배열될 수 있다. 화소 영역들(PXA1, PXA2, PXA3)은 제1 화소(PX1)가 배치되는 제1 화소 영역(PXA1), 제1 화소 영역(PXA1)으로부터 제1 방향(DR1)에 위치하고 제2 화소(PX2)가 배치되는 제2 화소 영역(PXA2), 및 제1 화소 영역(PXA1)으로부터 제2 방향(DR2)에 위치하고 제3 화소(PX3)가 배치되는 제3 화소 영역(PXA3)을 포함할 수 있다. 각각의 화소 영역들(PXA1, PXA2, PXA3) 내에는 트랜지스터들(T1~T7)이 배치될 수 있다.
도 5, 도 6, 도 7, 도 8, 및 도 9는 도 4에 도시된 구성 요소들을 층별로 나타내는 배치도들이다. 도 10은 도 4의 제1 화소 영역(PXA1)과 제2 화소 영역(PXA2) 사이의 일 부분을 나타내는 단면도이다. 도 11은 도 4의 제1 화소 영역(PXA1)과 제2 화소 영역(PXA2) 사이의 다른 부분을 나타내는 단면도이다. 도 12는 도 4의 제1 화소 영역(PXA1)과 제3 화소 영역(PXA3) 사이의 일 부분을 나타내는 단면도이다.
도 4, 도 5, 도 6, 도 7, 도 8, 도 9, 도 10, 도 11, 및 도 12를 참조하면, 표시 장치(1)는 기판(100), 기판(100) 상에 배치되는 하부 연결 배선(120), 하부 연결 배선(120) 상에 배치되고 화소 영역들(PXA1, PXA2, PXA3) 사이에 홈(GR)을 갖는 무기 절연층(130), 무기 절연층(130)의 홈(GR)을 채우는 유기 절연층(170), 및 무기 절연층(130)과 유기 절연층(170) 상에 배치되는 상부 연결 배선(180)을 포함할 수 있다.
기판(100)은 유리, 금속, 플라스틱 등을 포함할 수 있다. 일 실시예에 있어서, 기판(100)은 유연한 특성을 가질 수 있다. 기판(100)이 유연한 특성을 갖는 경우, 기판(100)은 폴리에테르술폰(polyethersulfone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등과 같은 고분자 수지를 포함할 수 있다. 기판(100)은 상기 물질들을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 기판(100)이 상기 다층 구조를 갖는 경우, 기판(100)은 무기층을 더 포함할 수 있다. 일 실시예에 있어서, 기판(100)은 유기층-무기층-유기층의 구조를 가질 수 있다.
기판(100) 상에는 배리어층(110)이 배치될 수 있다. 배리어층(110)은 외부로부터 불순물이 기판(100)을 통해 기판(100) 상부로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 배리어층(110)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기물을 포함할 수 있고, 단층 구조 또는 다층 구조로 형성될 수 있다.
배리어층(110) 상에는 하부 연결 배선(또는 제1 도전층)(120)이 배치될 수 있다. 하부 연결 배선(120)은 제1 방향(DR1)으로 배열된 화소들을 연결할 수 있다. 예를 들면, 하부 연결 배선(120)은 제1 화소(PX1)와 제2 화소(PX2)를 연결할 수 있다. 하부 연결 배선(120)은 제1 방향(DR1)으로 배열된 화소들에 전기적 신호를 전달하는 배선으로 기능할 수 있다. 하부 연결 배선(120)이 제1 방향(DR1)으로 배열된 화소들을 연결하므로, 하부 연결 배선(120)은 상대적으로 길게 연장될 수 있다. 이에 따라, 하부 연결 배선(120)에는 스트레스가 인가될 수 있다.
하부 연결 배선(120)은 연신율이 높은 물질을 포함할 수 있다. 이에 따라, 하부 연결 배선(120)에 크랙이 발생하거나 하부 연결 배선(120)이 단절되는 등의 하부 연결 배선(120)의 불량이 발생하지 않을 수 있다. 일 실시예에 있어서, 하부 연결 배선(120)의 연신율은 무기 절연층(130) 내부에 배치되는 도전층들의 연신율들 보다 클 수 있다.
일 실시예에 있어서, 하부 연결 배선(120)이 기판(100) 상에 형성된 후에, 하부 연결 배선(120) 상에 반도체층(140)이 형성될 수 있다. 한편, 상기 상부 연결 배선(180)을 형성하기 전에 반도체층(140)의 열처리를 위한 고온 공정이 수행될 수 있다. 이에 따라, 하부 연결 배선(120)은 반도체층(140)의 열처리를 위한 상기 고온 공정에 노출될 수 있다.
하부 연결 배선(120)은 녹는점이 높은 물질을 포함할 수 있다. 이에 따라, 하부 연결 배선(120)이 상기 고온 공정에 의해 손상되는 것을 방지할 수 있다. 예를 들면, 하부 연결 배선(120)은 몰리브덴(Mo), 티타늄(Ti) 등과 같은 녹는점이 상대적으로 높은 금속을 포함할 수 있다. 한편, 하부 연결 배선(120)은 다층 구조를 가질 수 있다. 예를 들면, 하부 연결 배선(120)은 Ti-TiN의 다층 구조를 가질 수 있다. 일 실시예에 있어서, 하부 연결 배선(120)의 녹는점은 상부 연결 배선(180)의 녹는점 보다 높을 수 있다.
하부 연결 배선(120)은 스캔 연결선(121), 이전 스캔 연결선(122), 발광 제어 연결선(123), 초기화 전압 연결선(124), 및 메쉬 연결선(125)을 포함할 수 있다. 스캔 연결선(121), 이전 스캔 연결선(122), 발광 제어 연결선(123), 초기화 전압 연결선(124), 및 메쉬 연결선(125)은 서로 동일한 물질을 포함할 수 있다.
스캔 연결선(121)은 제1 화소(PX1)의 스캔선(151)과 제2 화소(PX2)의 스캔선(151)을 연결할 수 있다. 스캔 연결선(121)은 제1 화소(PX1)의 스캔선(151) 및 제2 화소(PX2)의 스캔선(151)과 중첩하며 제1 방향(DR1)을 따라 연장될 수 있다.
이전 스캔 연결선(122)은 제1 화소(PX1)의 이전 스캔선(152)과 제2 화소(PX2)의 이전 스캔선(152)을 연결할 수 있다. 이전 스캔 연결선(122)은 제1 화소(PX1)의 이전 스캔선(152) 및 제2 화소(PX2)의 이전 스캔선(152)과 중첩하며 제1 방향(DR1)을 따라 연장될 수 있다.
발광 제어 연결선(123)은 제1 화소(PX1)의 발광 제어선(153)과 제2 화소(PX2)의 발광 제어선(153)을 연결할 수 있다. 발광 제어 연결선(123)은 제1 화소(PX1)의 발광 제어선(153) 및 제2 화소(PX2)의 발광 제어선(153)과 중첩하며 제1 방향(DR1)을 따라 연장될 수 있다.
초기화 전압 연결선(124)은 제1 화소(PX1)의 초기화 전압선(164)과 제2 화소(PX2)의 초기화 전압선(164)을 연결할 수 있다. 초기화 전압 연결선(124)은 제1 화소(PX1)의 초기화 전압선(164) 및 제2 화소(PX2)의 초기화 전압선(164)과 중첩하며 제1 방향(DR1)을 따라 연장될 수 있다.
메쉬 연결선(125)은 제1 화소(PX1)의 스토리지 커패시터(Cst)의 제2 전극(165)과 제2 화소(PX2)의 스토리지 커패시터(Cst)의 제2 전극(165)을 연결할 수 있다. 스토리지 커패시터(Cst)의 제2 전극(165)은 제1 전원 전압선(182)과 연결되어 제1 전원 전압을 전달받고, 메쉬 연결선(125)은 제1 방향(DR1)으로 배열된 복수의 화소들에 상기 제1 전원 전압을 전달하는 역할을 할 수 있다. 제1 방향(DR1)을 따라 연장되는 추가적인 제1 전원 전압선이 배치되는 공간을 확보하지 않더라도, 메쉬 연결선(125)에 의해 메쉬(mesh) 구조의 제1 전원 전압선을 형성할 수 있다. 이에 따라, 스토리지 커패시터(Cst)의 공간을 더욱 확보할 수 있으므로 고화질의 표시 장치(1)를 구현할 수 있다.
스캔 연결선(121), 이전 스캔 연결선(122), 발광 제어 연결선(123), 초기화 전압 연결선(124), 및 메쉬 연결선(125)은 제1 화소 영역(PXA1)과 제2 화소 영역(PXA2)을 가로지르며 제1 화소(PX1)와 제2 화소(PX2)를 연결할 수 있다. 다시 말해, 스캔 연결선(121), 이전 스캔 연결선(122), 발광 제어 연결선(123), 초기화 전압 연결선(124), 및 메쉬 연결선(125)은 제1 방향(DR1)으로 배열된 복수의 화소들을 연결할 수 있다.
후술하는 바와 같이, 하부 연결 배선(120) 상부에 배치된 스캔선(151), 이전 스캔선(152), 발광 제어선(153), 초기화 전압선(164), 및 스토리지 커패시터(Cst)의 제2 전극(165)과 같은 도전층들은 각 화소마다 분리되어 형성될 수 있다. 이에 따라, 하나의 화소에서 발생하는 스트레스가 다른 화소로 전파되는 것을 방지할 수 있다. 한편, 하부 연결 배선(120)은 복수의 화소들을 가로지르며 상기 화소들을 연결할 수 있고, 이에 따라, 각 화소마다 분리되어 형성되는 상기 도전층들을 서로 연결할 수 있다.
하부 연결 배선(120) 상에는 무기 절연층(130)이 배치될 수 있다. 무기 절연층(130)은 기판(100) 상에 순차적으로 배치되는 버퍼층(131), 제1 무기 절연층(132), 제2 무기 절연층(133), 및 제3 무기 절연층(134)을 포함할 수 있다.
하부 연결 배선(120) 상에는 버퍼층(131)이 배치될 수 있다. 버퍼층(131)은 하부 연결 배선(120)을 덮으며 배리어층(110) 상에 형성될 수 있다. 버퍼층(131)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기물을 포함할 수 있다. 버퍼층(131)은 기판(100)의 상면의 평활성을 높이는 역할을 할 수 있다.
버퍼층(131) 상에는 반도체층(140)이 배치될 수 있다. 반도체층(140)은 다결정 실리콘, 비정질 실리콘, 산화물 반도체 등으로 형성될 수 있다. 반도체층(140)은 다양한 형상으로 굴곡될 수 있다. 반도체층(140)은 구동 트랜지스터(T1)의 구동 반도체부(AS1), 스위칭 트랜지스터(T2)의 스위칭 반도체부(AS2), 보상 트랜지스터(T3)의 보상 반도체부(AS3), 제1 초기화 트랜지스터(T4)의 제1 초기화 반도체부(AS4), 동작 제어 트랜지스터(T5)의 동작 제어 반도체부(AS5), 발광 제어 트랜지스터(T6)의 발광 제어 반도체부(AS6), 및 제2 초기화 트랜지스터(T7)의 제2 초기화 반도체부(AS7)를 포함할 수 있다.
화소들 각각의 반도체층들(140)은 서로 분리되어 형성될 수 있다. 예를 들면, 제1 화소(PX1)의 반도체층(140)과 제2 화소(PX2)의 반도체층(140)은 서로 이격되어 형성될 수 있다.
구동 반도체부(AS1), 스위칭 반도체부(AS2), 보상 반도체부(AS3), 제1 초기화 반도체부(AS4), 동작 제어 반도체부(AS5), 발광 제어 반도체부(AS6), 및 제2 초기화 반도체부(AS7) 각각은 채널 영역, 상기 채널 영역의 양 측들의 소스 영역 및 드레인 영역을 포함할 수 있다. 일 실시예에 있어서, 상기 소스 영역 및 상기 드레인 영역은 불순물로 도핑될 수 있고, 상기 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 상기 소스 영역 및 상기 드레인 영역은 각각 소스 전극 및 드레인 전극에 상응할 수 있다.
구동 반도체부(AS1)는 구동 채널 영역(A1), 구동 채널 영역(A1)의 양 측들의 구동 소스 영역(S1) 및 구동 드레인 영역(D1)을 포함할 수 있다. 구동 반도체부(AS1)는 굴곡된 형상을 가질 수 있고, 구동 채널 영역(A1)은 다른 채널 영역들(A2~A7)보다 길게 형성될 수 있다. 예를 들면, 구동 반도체부(AS1)가 Ω, S 등과 같이 복수 회 절곡된 형상을 가지는 경우, 좁은 공간 내에 구동 채널 영역(A1)의 길이가 긴 구동 반도체부(AS1)를 형성할 수 있다. 구동 채널 영역(A1)이 길게 형성되므로, 구동 게이트 전극(G1)에 인가되는 게이트 전압의 구동 범위(driving range)가 넓어질 수 있다. 이에 따라, 발광 소자(EE)에서 방출되는 광의 계조를 보다 정교하게 제어할 수 있고, 표시 장치(1)의 표시 품질이 향상될 수 있다.
스위칭 반도체부(AS2)는 스위칭 채널 영역(A2), 스위칭 채널 영역(A2)의 양 측들의 스위칭 소스 영역(S2) 및 스위칭 드레인 영역(D2)을 포함할 수 있다. 스위칭 드레인 영역(D2)은 구동 소스 영역(S1)과 연결될 수 있다.
보상 반도체부(AS3)는 보상 채널 영역(A3a, A3c), 보상 채널 영역(A3a, A3c)의 양 측들의 보상 소스 영역(S3) 및 보상 드레인 영역(D3)을 포함할 수 있다. 보상 트랜지스터(T3)는 듀얼 트랜지스터로 형성될 수 있고, 이에 따라, 보상 반도체부(AS3)는 2 개의 보상 채널 영역들(A3a, A3c)을 포함할 수 있다. 보상 채널 영역들(A3a, A3c) 사이의 영역(A3b)은 불순물이 도핑된 영역이고, 국소적으로 듀얼 트랜지스터 중 어느 하나의 소스 영역이면서 다른 하나의 드레인 영역으로 기능할 수 있다. 보상 소스 영역(S3)은 구동 드레인 영역(D1)과 연결될 수 있다.
제1 초기화 반도체부(AS4)는 제1 초기화 채널 영역(A4a, A4c), 제1 초기화 채널 영역(A4a, A4c)의 양 측들의 제1 초기화 소스 영역(S4) 및 제1 초기화 드레인 영역(D4)을 포함할 수 있다. 제1 초기화 트랜지스터(T4)는 듀얼 트랜지스터로 형성될 수 있고, 이에 따라, 제1 초기화 반도체부(AS4)는 2 개의 제1 초기화 채널 영역들(A4a, A4c)을 포함할 수 있다. 제1 초기화 채널 영역들(A4a, A4c) 사이의 영역(A4b)은 불순물이 도핑된 영역이고, 국소적으로 듀얼 트랜지스터 중 어느 하나의 소스 영역이면서 다른 하나의 드레인 영역으로 기능할 수 있다. 제1 초기화 소스 영역(S4)은 보상 드레인 영역(D3)과 연결될 수 있다.
동작 제어 반도체부(AS5)는 동작 제어 채널 영역(A5), 동작 제어 채널 영역(A5)의 양 측들의 동작 제어 소스 영역(S5) 및 동작 제어 드레인 영역(D5)을 포함할 수 있다. 동작 제어 드레인 영역(D5)은 구동 소스 영역(S1)과 연결될 수 있다.
발광 제어 반도체부(AS6)는 발광 제어 채널 영역(A6), 발광 제어 채널 영역(A6)의 양 측들의 발광 제어 소스 영역(S6) 및 발광 제어 드레인 영역(D6)을 포함할 수 있다. 발광 제어 소스 영역(S6)은 구동 드레인 영역(D1)과 연결될 수 있다.
제2 초기화 반도체부(AS7)는 제2 초기화 채널 영역(A7), 제2 초기화 채널 영역(A7)의 양 측들의 제2 초기화 소스 영역(S7) 및 제2 초기화 드레인 영역(D7)을 포함할 수 있다. 제2 초기화 드레인 영역(D7)은 제1 초기화 드레인 영역(D4)과 연결될 수 있다.
반도체층(140) 상에는 제1 무기 절연층(132)이 배치될 수 있다. 제1 무기 절연층(132)은 반도체층(140)을 덮으며 버퍼층(131) 상에 형성될 수 있다. 제1 무기 절연층(132)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 아연 산화물 등과 같은 무기물을 포함할 수 있다.
제1 무기 절연층(132) 상에는 제2 도전층(150)이 배치될 수 있다. 제2 도전층(150)은 몰리브덴(Mo), 구리(Cu) 등을 포함할 수 있고, 단층 구조 또는 다층 구조로 형성될 수 있다.
제2 도전층(150)은 스캔선(151), 이전 스캔선(152), 발광 제어선(153), 및 구동 게이트 전극(G1)을 포함할 수 있다. 스캔선(151), 이전 스캔선(152), 발광 제어선(153), 및 구동 게이트 전극(G1)은 서로 동일한 물질을 포함할 수 있다.
구동 게이트 전극(G1)은 아일랜드 타입으로, 구동 반도체부(AS1)의 구동 채널 영역(A1)과 중첩할 수 있다. 구동 게이트 전극(G1)은 구동 트랜지스터(T1)의 게이트 전극으로서 기능할 뿐만 아니라, 스토리지 커패시터(Cst)의 제1 전극(154)으로서도 기능할 수 있다.
스캔선(151), 이전 스캔선(152), 및 발광 제어선(153) 각각의 일부 또는 돌출된 부분은 트랜지스터들(T2~T7) 각각의 게이트 전극들(G2~G7)에 상응할 수 있다. 스캔선(151) 중 스위칭 채널 영역(A2) 및 보상 채널 영역(A3a, A3c)과 중첩하는 영역들은 각각 스위칭 게이트 전극(G2) 및 보상 게이트 전극(G3a, G3b)에 상응할 수 있다. 이전 스캔선(152) 중 제1 초기화 채널 영역(A4a, A4c) 및 제2 초기화 채널 영역(A7)과 중첩하는 영역들은 각각 제1 초기화 게이트 전극(G4a, G4b) 및 제2 초기화 게이트 전극(G7)에 상응할 수 있다. 발광 제어선(153) 중 동작 제어 채널 영역(A5) 및 발광 제어 채널 영역(A6)과 중첩하는 영역들은 각각 동작 제어 게이트 전극(G5) 및 발광 제어 게이트 전극(G6)에 상응할 수 있다.
화소들 각각의 스캔선(151), 이전 스캔선(152), 발광 제어선(153), 및 구동 게이트 전극(G1)은 서로 분리되어 형성될 수 있다. 예를 들면, 제1 화소(PX1)의 스캔선(151), 이전 스캔선(152), 발광 제어선(153), 및 구동 게이트 전극(G1)과 제2 화소(PX2)의 스캔선(151), 이전 스캔선(152), 발광 제어선(153), 및 구동 게이트 전극(G1)은 서로 이격되어 형성될 수 있다.
제1 화소(PX1)의 스캔선(151), 이전 스캔선(152), 및 발광 제어선(153)은 하부 연결 배선(120)에 의해서 제2 화소(PX2)의 스캔선(151), 이전 스캔선(152), 및 발광 제어선(153)과 각각 연결될 수 있다. 제1 화소(PX1)의 스캔선(151)과 제2 화소(PX2)의 스캔선(151)은 버퍼층(131) 및 제1 무기 절연층(132)을 관통하는 콘택홀들(CNT1a, CNT1b)을 통해 스캔 연결선(121)에 연결될 수 있고, 제1 화소(PX1)의 이전 스캔선(152)과 제2 화소(PX2)의 이전 스캔선(152)은 버퍼층(131) 및 제1 무기 절연층(132)을 관통하는 콘택홀들(CNT2a, CNT2b)을 통해 이전 스캔 연결선(122)에 연결될 수 있다. 제1 화소(PX1)의 발광 제어선(153)과 제2 화소(PX2)의 발광 제어선(153)은 버퍼층(131) 및 제1 무기 절연층(132)을 관통하는 콘택홀들(CNT3a, CNT3b)을 통해 발광 제어 연결선(123)에 연결될 수 있다.
도 10에 도시된 바와 같이, 제1 무기 절연층(132) 상에 배치되는 제1 화소(PX1)의 제1 도전선(150a)과 제2 화소(PX2)의 제2 도전선(150b)은 제1 하부 연결 배선(120a)에 의해 연결될 수 있다. 예를 들면, 제1 도전선(150a)은 제1 화소(PX1)의 스캔선(151), 이전 스캔선(152), 및 발광 제어선(153) 중 어느 하나일 수 있고, 제2 도전선(150b)은 제1 도전선(150a)에 대응하는 제2 화소(PX2)의 스캔선(151), 이전 스캔선(152), 및 발광 제어선(153) 중 어느 하나일 수 있다. 또한, 제1 하부 연결 배선(120a)은 제1 도전선(150a) 및 제2 도전선(150b)에 대응하는 스캔 연결선(121), 이전 스캔 연결선(122), 및 발광 제어 연결선(123) 중 어느 하나일 수 있다.
제1 도전선(150a)은 버퍼층(131) 및 제1 무기 절연층(132)을 관통하는 제1 콘택홀(CNTa)을 통해 제1 하부 연결 배선(120a)과 접촉하고, 제2 도전선(150b)은 버퍼층(131) 및 제1 무기 절연층(132)을 관통하는 제2 콘택홀(CNTb)을 통해 제1 하부 연결 배선(120a)과 접촉할 수 있다. 이에 따라, 제1 하부 연결 배선(120a)은 무기 절연층(130) 하부에서 서로 이격된 제1 도전선(150a)과 제2 도전선(150b)을 연결할 수 있다. 이 경우, 스캔선(151) 또는 이전 스캔선(152)에 연결되는 제1 하부 연결 배선(120a)은 스캔 신호를 전송하고, 발광 제어선(153)에 연결되는 제1 하부 연결 배선(120a)은 발광 제어 신호를 전송할 수 있다. 또한, 제1 하부 연결 배선(120a)의 연신율은 제1 도전선(150a)의 연신율 및 제2 도전선(150b)의 연신율보다 클 수 있다.
제2 도전층(150) 상에는 제2 무기 절연층(133)이 배치될 수 있다. 제2 무기 절연층(133)은 제2 도전층(150)을 덮으며 제1 무기 절연층(132) 상에 형성될 수 있다. 제2 무기 절연층(133)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 아연 산화물 등과 같은 무기물을 포함할 수 있다.
제2 무기 절연층(133) 상에는 제3 도전층(160)이 배치될 수 있다. 제3 도전층(160)은 몰리브덴(Mo), 구리(Cu) 등을 포함할 수 있고, 단층 구조 또는 다층 구조로 형성될 수 있다.
제3 도전층(160)은 초기화 전압선(164) 및 스토리지 커패시터(Cst)의 제2 전극(165)을 포함할 수 있다. 초기화 전압선(164) 및 스토리지 커패시터(Cst)의 제2 전극(165)은 서로 동일한 물질을 포함할 수 있다.
화소들 각각의 초기화 전압선(164) 및 스토리지 커패시터(Cst)의 제2 전극(165)은 서로 분리되어 형성될 수 있다. 예를 들면, 제1 화소(PX1)의 초기화 전압선(164) 및 스토리지 커패시터(Cst)의 제2 전극(165)과 제2 화소(PX2)의 초기화 전압선(164) 및 스토리지 커패시터(Cst)의 제2 전극(165)은 서로 이격되어 형성될 수 있다.
제1 화소(PX1)의 초기화 전압선(164) 및 스토리지 커패시터(Cst)의 제2 전극(165)은 하부 연결 배선(120)에 의해서 제2 화소(PX2)의 초기화 전압선(164) 및 스토리지 커패시터(Cst)의 제2 전극(165)과 각각 연결될 수 있다. 제1 화소(PX1)의 초기화 전압선(164)과 제2 화소(PX2)의 초기화 전압선(164)은 버퍼층(131), 제1 무기 절연층(132), 및 제2 무기 절연층(133)을 관통하는 콘택홀들(CNT4a, CNT4b)을 통해 초기화 전압 연결선(124)에 연결될 수 있고, 제1 화소(PX1)의 스토리지 커패시터(Cst)의 제2 전극(165)과 제2 화소(PX2)의 스토리지 커패시터(Cst)의 제2 전극(165)은 버퍼층(131), 제1 무기 절연층(132), 및 제2 무기 절연층(133)을 관통하는 콘택홀들(CNT5a, CNT5b, CNT6a, CNT6b)을 통해 메쉬 연결선(125)에 연결될 수 있다.
도 11에 도시된 바와 같이, 제2 무기 절연층(133) 상에 배치되는 제1 화소(PX1)의 제3 도전선(160a)과 제2 화소(PX2)의 제4 도전선(160b)은 제2 하부 연결 배선(120b)에 의해 연결될 수 있다. 예를 들면, 제3 도전선(160a)은 초기화 전압선(164) 및 스토리지 커패시터(Cst)의 제2 전극(165) 중 어느 하나일 수 있고, 제4 도전선(160b)은 제3 도전선(160a)에 대응하는 제2 화소(PX2)의 초기화 전압선(164) 및 스토리지 커패시터(Cst)의 제2 전극(165) 중 어느 하나일 수 있다. 또한, 제2 하부 연결 배선(120b)은 제3 도전선(160a) 및 제4 도전선(160b)에 대응하는 초기화 전압 연결선(124) 및 메쉬 연결선(125) 중 어느 하나일 수 있다.
제3 도전선(160a)은 버퍼층(131), 제1 무기 절연층(132), 및 제2 무기 절연층(133)을 관통하는 제3 콘택홀(CNTc)을 통해 제2 하부 연결 배선(120b)과 접촉하고, 제4 도전선(160b)은 버퍼층(131), 제1 무기 절연층(132), 및 제2 무기 절연층(133)을 관통하는 제4 콘택홀(CNTd)을 통해 제2 하부 연결 배선(120b)과 접촉할 수 있다. 이에 따라, 제2 하부 연결 배선(120b)은 무기 절연층(130) 하부에서 서로 이격된 제3 도전선(160a)과 제4 도전선(160b)을 연결할 수 있다. 이 경우, 초기화 전압선(164)에 연결되는 제2 하부 연결 배선(120b)은 초기화 전압을 전송할 수 있다. 또한, 제2 하부 연결 배선(120b)의 연신율은 제3 도전선(160a)의 연신율 및 제4 도전선(160b)의 연신율보다 클 수 있다.
제3 도전층(160) 상에는 제3 무기 절연층(134)이 배치될 수 있다. 제3 무기 절연층(134)은 제3 도전층(160)을 덮으며 제2 무기 절연층(133) 상에 형성될 수 있다. 제3 무기 절연층(134)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 아연 산화물 등과 같은 무기물을 포함할 수 있다.
무기 절연층(130)은 서로 인접한 화소 영역들(PXA1, PXA2, PXA3) 사이에 홈(GR)을 가질 수 있다. 홈(GR)은 무기 절연층(130)에 형성된 트렌치(trench)를 의미할 수 있다. 버퍼층(131), 제1 무기 절연층(132), 제2 무기 절연층(133), 및 제3 무기 절연층(134)은 무기 절연층(130)의 홈(GR)에 대응하는 개구들(131a, 132a, 133a, 134a)을 가질 수 있다. 개구들(131a, 132a, 133a, 134a)은 서로 중첩할 수 있다.
무기 절연층(130)의 홈(GR)의 폭(GRW)은 수 마이크로미터(㎛)일 수 있다. 예를 들면, 무기 절연층(130)의 홈(GR)의 폭(GRW)은 약 5 ㎛ 내지 약 10 ㎛일 수 있다.
무기 절연층(130)의 홈(GR)에는 유기 절연층(170)이 채워질 수 있다. 유기 절연층(170)이 위치하는 화소 영역들(PXA1, PXA2, PXA3) 사이에서, 하부 연결 배선(120)은 유기 절연층(170)의 하부에 위치할 수 있다. 유기 절연층(170)은 아크릴(acrylic), 메타아크릴(methacrylate), 폴리에스터(polyester), 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌 설포네이트(polyethylene sulfonate), 폴리옥시메틸렌(polyoxymethylene), 폴리아릴레이트, 헥사메틸디실록산(hexamethyldisiloxane, HMDSO) 등과 같은 유기물을 포함할 수 있다.
유기 절연층(170)은 화소 영역들(PXA1, PXA2, PXA3) 사이에서, 무기 절연층(130)의 홈(GR)의 적어도 일부를 채울 수 있다. 일 실시예에 있어서, 유기 절연층(170)은 무기 절연층(130)의 홈(GR)을 완전히 채울 수 있다. 유기 절연층(170)이 외부 충격을 흡수하는 역할을 하기 위해서는 홈(GR)을 완전히 채우는 것이 바람직할 수 있다.
일 실시예에 있어서, 유기 절연층(170)은 무기 절연층(130)의 상면까지 연장되도록 형성될 수 있다. 예를 들면, 유기물로 형성되는 유기 절연층(170)의 특성상 유기 절연층(170)의 상면은 상부로 볼록한 형상으로 형성될 수 있다. 다시 말해, 유기 절연층(170)의 최고 높이(h)는 홈(GR)의 깊이(d)보다 클 수 있다.
일 실시예에 있어서, 유기 절연층(170)의 상면이 무기 절연층(130)의 상면과 이루는 각도는 약 45도보다 작을 수 있다. 만일, 무기 절연층(130)의 상면과 유기 절연층(170)의 상면의 경계의 경사가 완만하지 않으면, 도전층을 패터닝하여 상부 연결 배선(180)을 형성하는 과정에서 도전 물질이 상기 경계에서 제거되지 않고 잔존할 수 있다. 이 경우, 잔존하는 도전 물질과 다른 도전층들이 전기적으로 연결될 수 있다. 따라서, 유기 절연층(170)의 상면이 무기 절연층(130)의 상면에 대해서 완만한 경사를 가지도록 형성되는 것이 바람직할 수 있다.
무기 절연층(130)의 홈(GR)과 유기 절연층(170)은 화소 영역들(PXA1, PXA2, PXA3) 사이의 적어도 일부에 위치할 수 있다. 일 실시예에 있어서, 도 4에 도시된 바와 같이, 무기 절연층(130)의 홈(GR)과 유기 절연층(170)은 각각의 화소 영역들(PXA1, PXA2, PXA3)을 둘러쌀 수 있다. 다시 말해, 유기 절연층(170)은 제1 화소(PX1)의 주위 및 제2 화소(PX2)의 주위를 감싸도록 배치될 수 있다. 예를 들면, 무기 절연층(130)의 홈(GR)과 유기 절연층(170)은 제1 화소 영역(PXA1)과 제2 화소 영역(PXA2) 사이에서 제2 방향(DR2)을 따라 연장되고, 제1 화소 영역(PXA1)과 제3 화소 영역(PXA3) 사이에서 제1 방향(DR1)을 따라 연장될 수 있다. 그러나, 본 발명은 이에 한정되지 아니한다. 다른 실시예에 있어서, 무기 절연층(130)의 홈(GR)과 유기 절연층(170)은 각각의 화소 영역들(PXA1, PXA2, PXA3)을 둘러싸지 않고, 화소 영역들(PXA1, PXA2, PXA3) 사이에서 제1 방향(DR1) 또는 제2 방향(DR2)을 따라 연장되도록 형성될 수도 있다.
무기 절연층(130)의 홈(GR)과 유기 절연층(170)은 표시 장치(1)가 외부 충격에 의해 받는 영향을 감소시킬 수 있다. 무기 절연층(130)의 경도가 유기 절연층(170)의 경도보다 높기 때문에, 외부 충격에 의해서 무기 절연층(130)에 크랙이 발생할 가능성이 유기 절연층(170)에 크랙이 발생할 가능성보다 상대적으로 높을 수 있다.
본 실시예에 따른 표시 장치(1)에 있어서, 외부 충격에 의해 하나의 화소 영역 내의 무기 절연층(130)에 크랙이 발생하더라도 무기 절연층(130)이 복수의 화소 영역들(PXA1, PXA2, PXA3) 사이에 홈(GR)을 가지고, 무기 절연층(130)의 홈(GR)을 유기 절연층(170)이 채움에 따라, 상기 크랙이 다른 화소 영역으로 전파되지 않을 수 있다. 또한, 유기 절연층(170)의 경도는 무기 절연층(130)의 경도보다 낮기 때문에 외부 충격에 의한 스트레스를 유기 절연층(170)이 흡수하여 유기 절연층(170) 하부에 배치되는 하부 연결 배선(120)에 스트레스가 집중되는 것을 효과적으로 감소시킬 수 있다.
무기 절연층(130) 및 유기 절연층(170) 상에는 상부 연결 배선(또는 제4 도전층)(180)이 배치될 수 있다. 상부 연결 배선(180)은 제2 방향(DR2)으로 배열된 화소들을 연결할 수 있다. 예를 들면, 상부 연결 배선(180)은 제1 화소(PX1)와 제3 화소(PX3)를 연결할 수 있다. 이에 따라, 평면상 상부 연결 배선(180)은 하부 연결 배선(120)과 교차할 수 있다. 상부 연결 배선(180)은 제2 방향(DR2)으로 배열된 화소들에 전기적 신호를 전달하는 배선으로 기능할 수 있다. 상부 연결 배선(180)이 제2 방향(DR2)으로 배열된 화소들을 연결하므로, 상부 연결 배선(180)은 상대적으로 길게 연장될 수 있다. 이에 따라, 상부 연결 배선(180)에는 스트레스가 인가될 수 있다.
상부 연결 배선(180)은 연신율이 높은 물질을 포함할 수 있다. 예를 들면, 상부 연결 배선(180)은 알루미늄(Al)을 포함할 수 있다. 일 실시예에 있어서, 상부 연결 배선(180)은 Ti-Al-Ti의 다층 구조를 가질 수 있다. 이에 따라, 상부 연결 배선(180)에 크랙이 발생하거나 상부 연결 배선(180)이 단절되는 등의 상부 연결 배선(180)의 불량이 발생하지 않을 수 있다. 일 실시예에 있어서, 상부 연결 배선(180)의 연신율은 무기 절연층(130) 내부에 배치되는 도전층들의 연신율들 보다 클 수 있다.
상부 연결 배선(180)은 데이터선(181), 제1 전원 전압선(182), 제1 노드 연결선(183), 제2 노드 연결선(184), 및 중간 연결선(185)을 포함할 수 있다. 데이터선(181), 제1 전원 전압선(182), 제1 노드 연결선(183), 제2 노드 연결선(184), 및 중간 연결선(185)은 서로 동일한 물질을 포함할 수 있다.
데이터선(181)은 제1 무기 절연층(132), 제2 무기 절연층(133), 및 제3 무기 절연층(134)을 관통하는 콘택홀(CNT7)을 통해 스위칭 트랜지스터(T2)의 스위칭 소스 영역(S2)과 연결될 수 있다. 데이터선(181)은 제2 방향(DR2)으로 배열된 복수의 화소들, 예를 들면, 제1 화소(PX1)와 제3 화소(PX3)를 연결할 수 있다.
제1 전원 전압선(182)은 제1 무기 절연층(132), 제2 무기 절연층(133), 및 제3 무기 절연층(134)을 관통하는 콘택홀(CNT8)을 통해 동작 제어 트랜지스터(T5)의 동작 제어 소스 영역(S5)과 연결될 수 있다. 또한, 제1 전원 전압선(182)은 제3 무기 절연층(134)을 관통하는 콘택홀(CNT9)을 통해 스토리지 커패시터(Cst)의 제2 전극(165)과 연결될 수 있다. 제1 전원 전압선(182)은 제2 방향(DR2)으로 배열된 복수의 화소들, 예를 들면, 제1 화소(PX1)와 제3 화소(PX3)를 연결할 수 있다.
제1 노드 연결선(183)은 구동 트랜지스터(T1)와 화소 전극(200)을 초기화하는 초기화 전압을 전송할 수 있다. 제1 노드 연결선(183)은 제1 무기 절연층(132), 제2 무기 절연층(133), 및 제3 무기 절연층(134)을 관통하는 콘택홀(CNT10)을 통해 제1 및 제2 초기화 트랜지스터들(T4, T7)에 연결될 수 있고, 제3 무기 절연층(134)을 관통하는 콘택홀(CNT11)을 통해 초기화 전압선(164)에 연결될 수 있다.
제2 노드 연결선(184)은 제2 무기 절연층(133) 및 제3 무기 절연층(134)을 관통하는 콘택홀(CNT12)을 통해 보상 트랜지스터(T3)의 보상 드레인 영역(D3) 에 연결될 수 있고, 제1 무기 절연층(132), 제2 무기 절연층(133) 및 제3 무기 절연층(134)을 관통하는 콘택홀(CNT13)을 통해 구동 게이트 전극(G1)에 연결될 수 있다. 제2 노드 연결선(184)에 의해 아일랜드 타입의 구동 게이트 전극(G1)은 보상 트랜지스터(T3)와 전기적으로 연결될 수 있다.
중간 연결선(185)은 제1 무기 절연층(132), 제2 무기 절연층(133), 및 제3 무기 절연층(134)을 관통하는 콘택홀(CNT14)을 통해 제2 초기화 트랜지스터(T7)의 제2 초기화 소스 영역(S7)에 연결될 수 있고, 제1 무기 절연층(132), 제2 무기 절연층(133), 및 제3 무기 절연층(134)을 관통하는 콘택홀(CNT15)을 통해 발광 제어 트랜지스터(T6)의 발광 제어 드레인 영역(D6)에 연결될 수 있다. 도 12에 도시된 바와 같이, 중간 연결선(185)의 일단은 콘택홀(CNT14)을 통해 제1 화소(PX1)의 제2 초기화 트랜지스터(T7)의 제2 초기화 소스 영역(S7)에 연결될 수 있고, 중간 연결선(185)의 타단은 콘택홀(CNT15)을 통해 제3 화소(PX3)의 발광 제어 트랜지스터(T6)의 발광 제어 드레인 영역(D6)에 연결될 수 있다.
데이터선(181), 제1 전원 전압선(182), 및 중간 연결선(185)은 제1 화소 영역(PXA1)과 제3 화소 영역(PXA3)을 가로지르며 제1 화소(PX1)와 제3 화소(PX3)를 연결할 수 있다. 다시 말해, 데이터선(181), 제1 전원 전압선(182), 및 중간 연결선(185)은 제2 방향(DR2)으로 배열된 복수의 화소들을 연결할 수 있다.
상부 연결 배선(180) 상에는 평탄화층(191)이 배치될 수 있다. 평탄화층(191)은 상부 연결 배선(180)을 덮으며 제3 무기 절연층(134) 상에 형성될 수 있다. 평탄화층(191)은 아크릴, 벤조사이클로부텐(benzocyclobutene, BCB), 폴리이미드(PI), 헥사메틸디실록산(HMDSO) 등의 유기물을 포함할 수 있다. 평탄화층(191)은 단층 구조 또는 다층 구조를 가질 수 있다. 평탄화층(191)은 트랜지스터들(T1~T7) 상부를 대체적으로 평탄화하는 역할을 할 수 있다.
평탄화층(191) 상에는 화소 전극(200), 대향 전극(220), 및 화소 전극(200)과 대향 전극(220) 사이에 개재되며 발광층을 구비하는 중간층(210)을 포함하는 발광 소자(EE)가 배치될 수 있다.
화소 전극(200)은 평탄화층(191)을 관통하는 콘택홀을 통해 중간 연결선(185)에 연결될 수 있다. 화소 전극(200)은 중간 연결선(185)에 의해 발광 제어 트랜지스터(T6)의 발광 제어 드레인 영역(D6)에 전기적으로 연결될 수 있다.
평탄화층(191) 상부에는 화소 정의막(192)이 배치될 수 있다. 화소 정의막(192)은 각 화소들에 대응하는 개구(OP), 즉 적어도 화소 전극(200)의 중앙부를 노출시키는 개구(OP)를 가짐으로써 화소를 정의하는 역할을 할 수 있다. 중간층(210)에 포함되는 발광층은 화소 전극(200)과 대향 전극(220) 사이의 화소 정의막(192)의 개구(OP) 내에 위치할 수 있고, 화소 정의막(192)의 개구(OP)에 의해 화소들(예를 들면, 제1 내지 제3 화소들(PX1, PX2, PX3)) 각각이 정의될 수 있다. 또한, 화소 정의막(192)은 화소 전극(200)의 가장자리와 화소 전극(200) 상부의 대향 전극(220) 사이의 거리를 증가시켜 화소 전극(200)의 상기 가장자리에서 아크 등이 발생하는 것을 방지할 수 있다. 화소 정의막(192)은 폴리이미드(PI), 헥사메틸디실록산(HMDSO) 등과 같은 유기물로 형성될 수 있다.
중간층(210)은 저분자 물질 또는 고분자 물질을 포함할 수 있다. 중간층(210)이 상기 저분자 물질을 포함할 경우, 정공 주입층(hole injection layer: HIL), 정공 수송층(hole transport layer: HTL), 발광층(emission layer: EML), 전자 수송층(electron transport layer: ETL), 전자 주입층(electron injection layer: EIL) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있고, 구리 프탈로시아닌(CuPc), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등과 같은 다양한 유기 물질을 포함할 수 있다.
중간층(210)이 상기 고분자 물질을 포함할 경우, 정공 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 경우, 정공 수송층(HTL)은 PEDOT을 포함하고, 발광층(EML)은 PPV(poly-phenylenevinylene)계 및 폴리플루오렌(polyfluorene)계 등 고분자 물질을 포함할 수 있다. 중간층(210)은 복수의 화소 전극(200)들에 걸쳐서 일체인 층을 포함할 수 있고, 복수의 화소 전극(200)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향 전극(220)은 표시 영역(DA)을 덮도록 배치될 수 있다. 다시 말해, 대향 전극(220)은 복수의 발광 소자들(EE)에 대하여 일체(一體)로 형성되어 복수의 화소 전극들(200)에 대응할 수 있다.
일 실시예에 있어서, 화소 전극(200) 및 대향 전극(220)은 각각 발광 소자(EE)의 애노드 및 캐소드일 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 화소 전극(200) 및 대향 전극(220)은 각각 발광 소자(EE)의 캐소드 및 애노드일 수도 있다.
발광 소자(EE)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기 때문에, 봉지층(300)이 이러한 발광 소자(EE)를 덮어 이를 보호하는 역할을 할 수 있다. 봉지층(300)은 표시 영역(DA)을 덮으며 표시 영역(DA) 외측까지 연장될 수 있다. 봉지층(300)은 제1 무기 봉지층(310), 유기 봉지층(320), 및 제2 무기 봉지층(330)을 포함할 수 있다.
제1 무기 봉지층(310)은 대향 전극(220)을 덮을 수 있고, 세라믹, 금속 산화물, 금속 질화물, 금속 탄화물, 금속 산질화물, 인듐 산화물, 주석 산화물, 인듐 주석 산화물(ITO), 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 필요에 따라, 제1 무기 봉지층(310)과 대향 전극(220) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 제1 무기 봉지층(310)은 그 하부의 구조물을 따라 형성되기 때문에, 제1 무기 봉지층(310)의 상면은 평탄하지 않을 수 있다.
유기 봉지층(320)은 제1 무기 봉지층(310)을 덮을 수 있고, 제1 무기 봉지층(310)과 다르게 그 상면이 대략 평탄할 수 있다. 구체적으로, 유기 봉지층(320)은 표시 영역(DA)에 대응하는 부분에서는 상면이 대략 평탄할 수 있다. 유기 봉지층(320)은 아크릴, 메타아크릴, 폴리에스터, 폴리에틸렌, 폴리프로필렌, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌 설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산(HMDSO) 등을 포함할 수 있다.
제2 무기 봉지층(330)은 유기 봉지층(320)을 덮을 수 있고, 세라믹, 금속 산화물, 금속 질화물, 금속 탄화물, 금속 산질화물, 인듐 산화물, 주석 산화물, 인듐 주석 산화물(ITO), 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다.
봉지층(300)이 제1 무기 봉지층(310), 유기 봉지층(320), 및 제2 무기 봉지층(330)을 포함하는 다층 구조를 가지므로, 봉지층(300) 내에 크랙이 발생하더라도, 제1 무기 봉지층(310)과 유기 봉지층(320) 사이 또는 유기 봉지층(320)과 제2 무기 봉지층(330) 사이에서 상기 크랙이 연결되지 않을 수 있다. 이에 따라, 외부로부터의 수분, 산소 등이 표시 영역(DA)으로 침투하는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
도 13, 도 14, 도 15, 도 16, 및 도 17은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다. 도 13, 도 14, 도 15, 도 16, 및 도 17은 도 10의 표시 장치(1)의 제조 방법을 나타낼 수 있다.
도 5 및 도 13을 참조하면, 기판(100) 상에 하부 연결 배선(제1 도전층)(120)을 형성할 수 있다.
먼저, 기판(100) 상에 무기 절연 물질을 증착하여 배리어층(110)을 형성할 수 있다. 그 다음, 배리어층(110) 상에 도전 물질을 증착하고, 포토 공정 등으로 이를 패터닝하여 하부 연결 배선(120)을 형성할 수 있다.
하부 연결 배선(120)은 후속하는 반도체층(140)의 열처리를 위한 고온 공정에 노출될 수 있기 때문에, 상기 도전 물질은 몰리브덴(Mo), 티타늄(Ti) 등과 같은 녹는점이 상대적으로 높은 금속을 포함할 수 있다. 또한, 하부 연결 배선(120)은 상대적으로 길게 연장되기 때문에, 상기 도전 물질은 연신율이 높은 물질을 포함할 수 있다.
도 6, 도 7, 도 8, 및 도 14를 참조하면, 하부 연결 배선(120)이 형성된 기판(100) 상에 버퍼층(131), 제1 무기 절연층(132), 제2 무기 절연층(133) 및 제3 무기 절연층(134)을 포함하는 무기 절연층(130), 반도체층(140), 제2 도전층(150), 및 제3 도전층(160)을 형성할 수 있다.
먼저, 하부 연결 배선(120)이 형성된 배리어층(110) 상에 무기 절연 물질을 증착하여 버퍼층(131)을 형성할 수 있다. 그 다음, 버퍼층(131) 상에 반도체 물질을 증착하고, 포토 공정 등으로 이를 패터닝하여 반도체층(140)을 형성할 수 있다. 그 다음, 반도체층(140)이 형성된 버퍼층(131) 상에 무기 절연 물질을 증착하여 제1 무기 절연층(132)을 형성할 수 있다.
그 다음, 포토 공정 등으로 버퍼층(131) 및 제1 무기 절연층(132)을 관통하는 콘택홀들(CNT1a, CNT1b, CNT2a, CNT2b, CNT3a, CNT3b)을 형성할 수 있다. 그 다음, 제1 무기 절연층(132) 상에 도전 물질을 증착하고, 포토 공정 등으로 이를 패터닝하여 제2 도전층(150)을 형성할 수 있다. 그 다음, 제2 도전층(150)이 형성된 제1 무기 절연층(132) 상에 무기 절연 물질을 증착하여 제2 무기 절연층(133)을 형성할 수 있다.
그 다음, 포토 공정 등으로 버퍼층(131), 제1 무기 절연층(132), 및 제2 무기 절연층(133)을 관통하는 콘택홀들(CNT4a, CNT4b, CNT5a, CNT5b, CNT6a, CNT6b)을 형성할 수 있다. 그 다음, 제2 무기 절연층(133) 상에 도전 물질을 증착하고, 포토 공정 등으로 이를 패터닝하여 제3 도전층(160)을 형성할 수 있다. 그 다음, 제3 도전층(160)이 형성된 제2 무기 절연층(133) 상에 무기 절연 물질을 증착하여 제3 무기 절연층(134)을 형성할 수 있다.
도 15를 참조하면, 무기 절연층(130)에 홈(GR)을 형성할 수 있다. 무기 절연층(130)의 홈(GR)은 화소 영역들(PXA1, PXA2, PXA3) 사이에 형성될 수 있다. 무기 절연층(130)에 홈(GR)을 형성하기 위하여, 포토 공정 및 식각 공정이 수행될 수 있다. 상기 식각 공정에 의해 버퍼층(131), 제1 무기 절연층(132), 제2 무기 절연층(133), 제3 무기 절연층(134)의 개구들(111a, 112a, 113a, 114a)을 형성할 수 있다. 예를 들면, 상기 식각 공정은 건식 식각 공정일 수 있다.
도 16을 참조하면, 무기 절연층(130)의 홈(GR)을 채우는 유기 절연층(170)을 형성할 수 있다. 예를 들면, 제3 무기 절연층(134) 상에 유기 절연 물질을 증착하고, 포토 공정 등으로 이를 패터닝하여 유기 절연층(170)을 형성할 수 있다.
도 9 및 도 17을 참조하면, 홈(GR)이 유기 절연층(170)에 의해 채워진 무기 절연층(130) 상에 상부 연결 배선(제4 도전층)(180)을 형성할 수 있다.
먼저, 포토 공정 등으로 제1 내지 제3 무기 절연층들(132, 133, 134)을 관통하는 콘택홀들(CNT7, CNT8, CNT10, CNT12, CNT14, CNT15), 제2 및 제3 무기 절연층들(133, 134)을 관통하는 콘택홀(CNT13), 및 제3 무기 절연층(134)을 관통하는 콘택홀들(CNT9, CNT11)을 형성할 수 있다. 그 다음, 무기 절연층(130) 및 유기 절연층(170) 상에 도전 물질을 증착하고, 포토 공정 등으로 이를 패터닝하여 상부 연결 배선(180)을 형성할 수 있다. 상부 연결 배선(180)은 상대적으로 길게 연장되기 때문에, 상기 도전 물질은 연신율이 높은 물질을 포함할 수 있다. 한편, 반도체층(140)을 형성한 후 및 상부 연결 배선(180)을 형성하기 전에 반도체층(140)의 열처리를 위한 고온 공정이 수행될 수 있다.
도 18 및 도 19는 본 발명의 다른 실시예들에 따른 표시 장치를 나타내는 평면도들이다.
도 18 및 도 19를 참조하면, 무기 절연층의 홈(GR) 및 유기 절연층(170)은 복수의 화소들을 그룹핑하여 둘러싸도록 배치될 수 있다. 일 실시예에 있어서, 도 18에 도시된 바와 같이, 무기 절연층의 홈(GR) 및 유기 절연층(170)은 두 개의 화소들, 즉 제1 화소(PX1)와 제2 화소(PX2)를 둘러싸며 배치될 수 있다. 다른 실시예에 있어서, 도 19에 도시된 바와 같이, 무기 절연층의 홈(GR) 및 유기 절연층(170)은 네 개의 화소들(PX1, PX2, PX3, PX4)을 둘러싸며 배치될 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 무기 절연층의 홈(GR) 및 유기 절연층(170)이 둘러싸는 화소들의 개수는 다양하게 변형될 수 있다.
한편, 그룹핑하는 화소들의 개수는 하나의 표시 장치에 있어서 동일하거나 위치에 따라서 다를 수 있다. 예를 들면, 크랙의 위험이나 스트레스를 많이 받는 영역의 경우에 무기 절연층의 홈(GR) 및 유기 절연층(170)이 하나의 화소를 둘러싸며 배치될 수 있고, 나머지 영역에는 복수의 화소들을 둘러싸며 배치될 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
100: 기판 120: 하부 연결 배선
130: 무기 절연층 170: 유기 절연층
180: 상부 연결 배선 PXA1: 제1 화소 영역
PXA2: 제2 화소 영역 PXA3: 제3 화소 영역

Claims (23)

  1. 제1 화소가 위치하는 제1 화소 영역 및 제2 화소가 위치하는 제2 화소 영역을 포함하는 표시 장치에 있어서,
    상기 제1 화소와 상기 제2 화소를 연결하고, 상기 제1 화소 영역과 상기 제2 화소 영역을 가로지르는 하부 연결 배선;
    상기 하부 연결 배선 상에 배치되고, 상기 제1 화소 영역과 상기 제2 화소 영역 사이에 홈을 갖는 무기 절연층; 및
    상기 무기 절연층의 상기 홈을 채우는 유기 절연층을 포함하는, 표시 장치.
  2. 제1 항에 있어서,
    상기 하부 연결 배선은 제1 방향을 따라 연장되고,
    상기 무기 절연층의 상기 홈은 상기 제1 방향과 교차하는 제2 방향을 따라 연장되는, 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 화소 및 상기 제2 화소는 각각 상기 유기 절연층을 사이에 두고 상기 하부 연결 배선 상에 배치되는 제1 도전선 및 제2 도전선을 포함하는, 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 도전선과 상기 제2 도전선은 상기 하부 연결 배선에 의해 연결되는, 표시 장치.
  5. 제4 항에 있어서,
    상기 하부 연결 배선은 스캔 신호 또는 발광 제어 신호를 전송하는, 표시 장치.
  6. 제3 항에 있어서,
    상기 제1 화소 및 상기 제2 화소는 각각 상기 유기 절연층을 사이에 두고 상기 제1 도전선 및 상기 제2 도전선 상에 각각 배치되는 제3 도전선 및 제4 도전선을 더 포함하는, 표시 장치.
  7. 제6 항에 있어서,
    상기 제3 도전선과 상기 제4 도전선은 상기 하부 연결 배선에 의해 연결되는, 표시 장치.
  8. 제7 항에 있어서,
    상기 하부 연결 배선은 초기화 전압을 전송하는, 표시 장치.
  9. 제6 항에 있어서,
    상기 하부 연결 배선은:
    상기 제1 도전선과 상기 제2 도전선을 연결하는 제1 하부 연결 배선; 및
    상기 제3 도전선과 상기 제4 도전선을 연결하는 제2 하부 연결 배선을 포함하는, 표시 장치.
  10. 제6 항에 있어서,
    상기 하부 연결 배선의 연신율은 상기 제3 도전선의 연신율 및 상기 제4 도전선의 연신율보다 큰, 표시 장치.
  11. 제3 항에 있어서,
    상기 하부 연결 배선의 연신율은 상기 제1 도전선의 연신율 및 상기 제2 도전선의 연신율보다 큰, 표시 장치.
  12. 제1 항에 있어서,
    제3 화소가 위치하는 제3 화소 영역; 및
    상기 무기 절연층과 상기 유기 절연층 상에 배치되고, 상기 제1 화소와 상기 제3 화소를 연결하며, 상기 제1 화소 영역과 상기 제3 화소 영역을 가로지르는 상부 연결 배선을 더 포함하는, 표시 장치.
  13. 제12 항에 있어서,
    상기 무기 절연층의 상기 홈은 제1 방향을 따라 연장되고,
    상기 상부 연결 배선은 상기 제1 방향과 교차하는 제2 방향을 따라 연장되는, 표시 장치.
  14. 제12 항에 있어서,
    상기 상부 연결 배선은 데이터 전압 또는 전원 전압을 전송하는, 표시 장치.
  15. 제12 항에 있어서,
    상기 하부 연결 배선의 녹는점은 상기 상부 연결 배선의 녹는점보다 높은, 표시 장치.
  16. 제1 화소 영역 및 제2 화소 영역을 포함하는 표시 장치에 있어서,
    기판;
    상기 기판 상에 배치되고, 상기 제1 화소 영역과 상기 제2 화소 영역을 가로지르는 제1 하부 연결 배선;
    상기 제1 하부 연결 배선 상에 배치되고, 상기 제1 화소 영역과 상기 제2 화소 영역 사이에 제1 개구를 갖는 제1 무기 절연층;
    상기 제1 화소 영역 내의 상기 제1 무기 절연층 상에 배치되고, 상기 제1 무기 절연층을 관통하는 제1 콘택홀을 통해 상기 제1 하부 연결 배선과 접촉하는 제1 도전선;
    상기 제2 화소 영역 내의 상기 제1 무기 절연층 상에 배치되고, 상기 제1 무기 절연층을 관통하는 제2 콘택홀을 통해 상기 제1 하부 연결 배선과 접촉하는 제2 도전선;
    상기 제1 도전선 및 상기 제2 도전선 상에 배치되고, 상기 제1 개구와 중첩하는 제2 개구를 갖는 제2 무기 절연층; 및
    상기 제1 무기 절연층의 상기 제1 개구 및 상기 제2 무기 절연층의 상기 제2 개구를 채우는 유기 절연층을 포함하는, 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 하부 연결 배선과 동일한 층에 배치되고, 상기 제1 화소 영역과 상기 제2 화소 영역을 가로지르는 제2 하부 연결 배선;
    상기 제1 화소 영역 내의 상기 제2 무기 절연층 상에 배치되고, 상기 제1 무기 절연층과 상기 제2 무기 절연층을 관통하는 제3 콘택홀을 통해 상기 제2 하부 연결 배선과 접촉하는 제3 도전선; 및
    상기 제2 화소 영역 내의 상기 제2 무기 절연층 상에 배치되고, 상기 제1 무기 절연층과 상기 제2 무기 절연층을 관통하는 제4 콘택홀을 통해 상기 제2 하부 연결 배선과 접촉하는 제4 도전선을 더 포함하는, 표시 장치.
  18. 제16 항에 있어서,
    제3 화소 영역; 및
    상기 제2 무기 절연층 상에 배치되고, 상기 제1 화소 영역과 상기 제3 화소 영역을 가로지르는 상부 연결 배선을 더 포함하는, 표시 장치.
  19. 복수의 화소 영역들을 포함하는 표시 장치에 있어서,
    상기 복수의 화소 영역들을 가로지르는 하부 연결 배선;
    상기 하부 연결 배선 상에 배치되고, 상기 복수의 화소 영역들 사이에 홈을 갖는 무기 절연층; 및
    상기 무기 절연층의 상기 홈을 채우는 유기 절연층을 포함하는, 표시 장치.
  20. 제19 항에 있어서,
    상기 유기 절연층은 평면상 상기 복수의 화소 영역들 중 적어도 일부를 둘러싸는, 표시 장치.
  21. 제19 항에 있어서,
    상기 유기 절연층은 평면상 상기 복수의 화소 영역들 각각을 둘러싸는, 표시 장치.
  22. 제19 항에 있어서,
    상기 무기 절연층 및 상기 유기 절연층 상에 배치되고, 상기 복수의 화소 영역들을 가로지르며 상기 하부 연결 배선과 교차하는 상부 연결 배선을 더 포함하는, 표시 장치.
  23. 화소 전극과 대향 전극 사이의 발광층이 위치하는 화소 정의막의 개구에 의해 각각 정의되는 제1 화소 및 제2 화소가 각각 위치하는 제1 화소 영역 및 제2 화소 영역을 포함하는 표시 장치에 있어서,
    기판;
    상기 기판 상에 배치되고, 상기 제1 화소 영역과 상기 제2 화소 영역을 가로지르는 하부 연결 배선;
    상기 하부 연결 배선 상에 배치되고, 상기 제1 화소 영역과 상기 제2 화소 영역 사이에 홈을 갖는 무기 절연층; 및
    상기 하부 연결 배선과 상기 화소 정의막 사이에 배치되고, 상기 무기 절연층의 상기 홈을 채우는 유기 절연층을 포함하는, 표시 장치.
KR1020190085171A 2019-07-15 2019-07-15 표시 장치 KR20210008977A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190085171A KR20210008977A (ko) 2019-07-15 2019-07-15 표시 장치
CN202080051494.XA CN114144888A (zh) 2019-07-15 2020-02-03 显示装置
PCT/KR2020/001578 WO2021010560A1 (ko) 2019-07-15 2020-02-03 표시 장치
US17/616,702 US11881133B2 (en) 2019-07-15 2020-02-03 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190085171A KR20210008977A (ko) 2019-07-15 2019-07-15 표시 장치

Publications (1)

Publication Number Publication Date
KR20210008977A true KR20210008977A (ko) 2021-01-26

Family

ID=74210545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190085171A KR20210008977A (ko) 2019-07-15 2019-07-15 표시 장치

Country Status (4)

Country Link
US (1) US11881133B2 (ko)
KR (1) KR20210008977A (ko)
CN (1) CN114144888A (ko)
WO (1) WO2021010560A1 (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101875048B1 (ko) 2010-12-16 2018-07-06 삼성디스플레이 주식회사 액정표시장치
CN102629579B (zh) * 2011-09-29 2014-04-16 京东方科技集团股份有限公司 一种柔性tft阵列基板及其制造方法和显示装置
KR102399572B1 (ko) * 2015-09-15 2022-05-19 삼성디스플레이 주식회사 플렉서블 표시장치
KR102445774B1 (ko) 2015-10-01 2022-09-21 엘지디스플레이 주식회사 플렉서블 표시 장치
US10078243B2 (en) 2016-06-03 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102630256B1 (ko) 2016-09-30 2024-01-25 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102418967B1 (ko) 2017-10-26 2022-07-08 삼성디스플레이 주식회사 플렉서블 표시 장치
KR102462421B1 (ko) * 2017-11-15 2022-11-03 삼성디스플레이 주식회사 디스플레이 장치
KR102416038B1 (ko) * 2017-11-30 2022-07-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
CN108288637B (zh) 2018-01-24 2021-03-02 武汉华星光电半导体显示技术有限公司 柔性显示面板的制作方法及柔性显示面板
CN108550617B (zh) * 2018-06-22 2020-10-16 武汉天马微电子有限公司 一种显示面板及显示装置
CN109166862B (zh) 2018-07-25 2021-03-02 武汉华星光电半导体显示技术有限公司 柔性oled显示面板及其制备方法

Also Published As

Publication number Publication date
US11881133B2 (en) 2024-01-23
WO2021010560A1 (ko) 2021-01-21
CN114144888A (zh) 2022-03-04
US20220309974A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
CN109786394B (zh) 显示装置
KR102584517B1 (ko) 디스플레이 장치
US12067947B2 (en) Display apparatus
KR102631257B1 (ko) 디스플레이 장치
US11917869B2 (en) Display apparatus with organic material disposed in groove
EP3910693A1 (en) Display device and manufacturing method therefor
KR20220012966A (ko) 디스플레이 장치
KR20190112884A (ko) 디스플레이 장치
KR20200088930A (ko) 표시 장치
KR20200087370A (ko) 디스플레이 장치
CN110854129A (zh) Tft阵列基板及oled面板
KR20210005452A (ko) 디스플레이 장치
KR102656092B1 (ko) 표시 장치 및 이의 제조 방법
KR20210008977A (ko) 표시 장치
EP4440282A1 (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination