KR20230133267A - 플라스마 처리 방법 - Google Patents

플라스마 처리 방법 Download PDF

Info

Publication number
KR20230133267A
KR20230133267A KR1020237004561A KR20237004561A KR20230133267A KR 20230133267 A KR20230133267 A KR 20230133267A KR 1020237004561 A KR1020237004561 A KR 1020237004561A KR 20237004561 A KR20237004561 A KR 20237004561A KR 20230133267 A KR20230133267 A KR 20230133267A
Authority
KR
South Korea
Prior art keywords
plasma
metal
layer
containing film
treatment method
Prior art date
Application number
KR1020237004561A
Other languages
English (en)
Inventor
고이치 다카사키
마코토 미우라
마코토 사타케
마코토 사타케
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20230133267A publication Critical patent/KR20230133267A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

본 발명에서는, 금속 함유층을 선택적으로 제거하는 것이 가능한, 제어성이 높은 플라스마 처리 방법을 제공하는 것을 목적으로 한다. 형성된 패턴 상에 성막되고 카본 함유막으로 덮인 금속 함유막을 플라스마 에칭하는 플라스마 처리 방법에 있어서, 카본 함유막을 제거한 후, 플라스마로부터 발생한 라디칼에 의한 에칭에 의해 금속 함유막을 제거하는 것을 특징으로 하는 플라스마 처리 방법에 의해 달성된다.

Description

플라스마 처리 방법
본 발명은, 플라스마 처리 방법에 관한 것이다.
근래에는, 반도체 디바이스에 대해, 시장으로부터의 전력 절약·고속화의 요구가 높아지고, 디바이스 구조의 복잡화·고집적화의 경향이 현저하다. 예를 들면 로직 디바이스에 있어서는, 적층시킨 나노와이어 또는 나노시트로 채널을 구성한 GAA(Gate All Around) 구조의 FET의 적용이 검토되고 있고, GAA-FET의 에칭 공정에서는, Fin 형성을 위한 수직 가공에 더해, 나노와이어 또는 나노시트 형성을 위해 등방적인 가공이 필요해진다.
반도체 디바이스의 제조 공정에 있어서는, 상술한 바와 같은 반도체 디바이스의 복잡화에 대응하는 것이 요구되고 있다. 반도체 디바이스 가공에서 사용되는 플라스마 에칭 장치에는, GAA-FET의 가공을 예로 들면 이온과 라디칼의 양쪽을 조사해서 이방성 에칭을 행하는 기능과, 라디칼 등의 중성 입자만을 조사하여 등방성 에칭을 행하는 기능의 양쪽이 요구되게 되어 있다.
예를 들면, 특허문헌 1에 있어서, 이온의 입사를 차폐하는 차폐판을 챔버 내에 설치하고, 상기 차폐판의 하방에서 플라스마를 생성함으로써 이온과 라디칼의 양쪽을 조사하는 플라스마 처리를 실행하거나, 혹은 상기 차폐판의 상방에서 플라스마를 생성함으로써 라디칼만에 의한 처리를 실행하는 것이 가능한 장치가 제안되어 있다.
특허문헌 2에 있어서는, 홀 또는 홈의 측벽에 형성된 패턴에 메워 넣어진 막의 상기 패턴 이외의 부분을 플라스마 에칭에 의해 제거하는 플라스마 처리 방법에 있어서, 상기 홀 또는 홈의 바닥면의 상기 막을 제거한 후, 상기 홀 또는 홈의 깊이 방향에 수직인 방향의 상기 막을 제거하는 것을 특징으로 하는 플라스마 처리 방법이 제안되어 있다.
또한, 특허문헌 3에 있어서는, 반도체 디바이스의 소형화 요구를 만족시키기 위해, 개구부의 측면에 CF계 데포짓을 퇴적시키는 데포짓 퇴적 스텝에 의해 개구부의 사이즈를 조정하는 방법이 제안되어 있다.
일본국 특개2018-93226호 공보 국제공개 제2016/190036호 일본국 특개2009-111330호 공보
근래, 디바이스 구조의 복잡화·고집적화의 경향은 보다 현저해지고 있다. 예를 들면 GAA-FET의 에칭 공정에 있어서는, 목적의 구조를 안정적으로 작성하기 위해서는, 특허문헌 2에서 나타내는 바와 같이 홀 또는 홈의 바닥면의 막을 제거한 후, 홀 또는 홈의 깊이 방향에 수직인 방향의 막을 제거하는 방법이나, 특허문헌 3에서 나타내는 CF계 데포짓 퇴적에 의한 개구부 사이즈 조정만으로는 충분하다고는 할 수 없고, 홀 또는 홈의 깊이 방향(제2 방향)의 메탈 게이트(워크 펑션 메탈)막만, 혹은 홀 또는 홈의 깊이 방향(제2 방향)에 수직인 방향(제1 방향)의 메탈 게이트(워크 펑션 메탈)막만을 제거할 수 있는 것이 바람직하다.
본 발명에서는, 금속 함유층을 선택적으로 제거하는 것이 가능한, 제어성이 높은 플라스마 처리 방법을 제공하는 것을 목적으로 한다.
보다 구체적으로는, 홀 또는 홈의 깊이 방향의 메탈 게이트(워크 펑션 메탈)막만, 혹은, 홀 또는 홈의 깊이 방향에 수직인 방향의 메탈 게이트(워크 펑션 메탈)막만의 제거가 가능한, 제어성이 높은 플라스마 처리 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 대표적인 본 발명에 따른 플라스마 처리 방법의 하나는, 형성된 패턴 상에 성막되고 카본 함유막으로 덮인 금속 함유막을 플라스마 에칭하는 플라스마 처리 방법에 있어서, 카본 함유막을 제거한 후, 플라스마로부터 발생한 라디칼에 의한 에칭에 의해 금속 함유막을 제거하는 것을 특징으로 하는 플라스마 처리 방법에 의해 달성된다.
본 발명에 따르면, 카본 함유층을 제거한 후, 라디칼 에칭에 의해, 금속 함유층의 제1 층의 선택적인 제거가 가능해진다. 따라서, 복잡화·고집적화가 진행되는 디바이스의, 목적의 구조를 안정적으로 작성하기 위해, 제어성이 높은 플라스마 처리 방법을 제공하는 것이 가능해진다.
도 1a는, 본 발명의 제1 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면.
도 1b는, 본 발명의 제1 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면.
도 1c는, 본 발명의 제1 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면.
도 2a는, 본 발명의 제2 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면.
도 2b는, 본 발명의 제2 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면.
도 2c는, 본 발명의 제2 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면.
도 2d는, 본 발명의 제2 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면.
도 3a는, 본 발명의 제3 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 3차원 단면 형상의 일례를 나타내는 도면.
도 3b는, 본 발명의 제3 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 3차원 단면 형상의 일례를 나타내는 도면.
도 3c는, 본 발명의 제3 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 3차원 단면 형상의 일례를 나타내는 도면.
도 3d는, 본 발명의 제3 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 3차원 단면 형상의 일례를 나타내는 도면.
도 4a는, 본 발명의 제4 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면.
도 4b는, 본 발명의 제4 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면.
도 4c는, 본 발명의 제4 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면.
도 4d는, 본 발명의 제4 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면.
도 5a는, 본 발명의 제5 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면.
도 5b는, 본 발명의 제5 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면.
도 5c는, 본 발명의 제5 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면.
도 5d는, 본 발명의 제5 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면.
도 6은, 본 발명의 제6 실시형태에 따른 플라스마 처리 장치의 개략 전체 구성 단면도.
이하, 실시형태에 대해, 도면을 사용해서 설명한다. 단, 이하의 설명에 있어서, 동일 구성 요소에는 동일 부호를 부여하고 반복 설명을 생략할 경우가 있다. 또한, 도면은 설명을 보다 명확하게 하기 위해, 실제의 양태에 비해, 모식적으로 나타날 경우가 있지만, 어디까지나 일례이고, 본 발명의 해석을 한정하는 것은 아니다.
[제1 실시형태]
도 1a-도 1c는, 본 발명의 제1 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면이다. 도 1a에 나타내는 시료는, 예를 들면, 반도체 웨이퍼이고, Si(실리콘)나 SiOx(실리콘 산화물) 등의 베이스층(204), Si, SiN(질화실리콘), SiOx 등으로 이루어지는 복수의 기둥 형상 구조(203), TiN(질화티타늄, 티타늄 나이트라이드), TaN(질화탄탈륨, 탄탈륨 나이트라이드), TiO(산화티타늄), AlO(산화알루미늄) 등으로 이루어지는 하드 메탈층(금속 함유층 또는 금속 함유막)(202), 카본 함유층(카본 함유물, 카본 함유막이라고도 함)(201)에 의해 형성된다. 금속 함유층(202)은 Ti(티타늄), Ta(탄탈륨), Al(알루미늄), Co(코발트), Ru(루테늄), Cu(구리), Mo(몰리브덴), In(인듐), TiN(질화티타늄, 티타늄 타이트라이드), TaN(질화탄탈륨, 탄탈륨 나이트라이드), TiO(산화티타늄) 또는 AlO(산화알루미늄) 중 어느 하나를 포함하는 구성으로 해도 된다.
여기에서, 하드 메탈층(금속 함유층)(202)은, 도 1b에 나타내는 바와 같이, 제1 방향으로 형성된 제1 층(212)과, 제1 방향과 교차하는 제2 방향으로 형성된 제2 층(211)을 포함하는 구성으로 되어 있다.
일례로서, 기둥 형상 구조(203)의 제1 방향을 따르는 기둥의 폭은 40㎚, 기둥 형상 구조(203)의 제1 방향을 따르는 기둥 간 거리는 80㎚, 기둥 형상 구조(203)의 제2 방향을 따르는 기둥의 높이는 200㎚이다. 여기에서, 예를 들면 Ar(아르곤), N2(질소), H2(수소)를 주로 한 가스계에 의한 RIE(Reactive Ion Etching)에 의해 카본 함유층(201)을 제거하면, 하드 메탈층(202)이 노출된 상태로 된다. 이 때, 하드 메탈층(202)의 측벽부(제2 방향의 하드 메탈층(211))에는, 제거한 카본 함유층의 재부착물(205)이 극히 미량 퇴적한다(도 1b). 여기에, 예를 들면 Cl2(염소)를 주로 한 가스계에 의한, 라디칼 에칭과 같은 이온 어시스트가 없는 약한 에칭을 행하면, 하드 메탈층(202)의 측벽부에서는 카본 함유층의 재부착물(205)에 의해 에칭이 저해되고, 그 이외, 즉 베이스층(204)의 표면에 대해 수평 방향(제1 방향에 상당함)의 하드 메탈층(202)의 제1 층(212)만을 선택적으로 제거하고, 베이스층(204)의 표면에 대해 수직 방향(제2 방향에 상당함)의 하드 메탈층(202)의 제2 층(211)만을 선택적으로 남긴 구조의 형성이 가능해진다(도 1c). 여기에서, RIE(Reactive Ion Etching)는, 플라스마로부터 발생한 이온과 라디칼을 사용한 에칭을 말한다. 라디칼 에칭은, 플라스마로부터 발생한 라디칼에 의한 에칭을 말한다.
제1 실시형태는 다음과 같이 정리할 수 있다. 즉, 형성된 패턴(기둥 형상 구조(203)의 패턴) 상에 성막되고, 카본 함유막(201)으로 덮인 금속 함유막(202：212, 211)을 플라스마 에칭하는 플라스마 처리 방법이고, 카본 함유막(201)을 제거한 후, 라디칼 에칭에 의해 금속 함유막(제1 층(212))을 제거하는 것이다.
이상에 나타낸 바와 같이, 카본 함유층(201)의 에칭 시의 재부착물(205)과, 라디칼 에칭을 적절히 이용함으로써, 베이스층(204)의 표면에 대해 수평 방향의 하드 메탈층(202)의 제1 층(212)만의 선택적인 제거가 가능해진다.
[제2 실시형태]
도 2a-도 2d는, 본 발명의 제2 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 단면 형상의 일례를 나타내는 도면이다. 도 2a에 나타내는 시료는, Si나 SiOx 등의 베이스층(204), Si, SiN, SiOx 등으로 이루어지는 기둥 형상 구조(203), TiN, TaN, TiO, AlO 등 또는 그들에 준하는 재료로 이루어지는 하드 메탈층(금속 함유층 또는 금속 함유막)(202), 카본 함유층(카본 함유막)(201)에 의해 형성된다. 일례로서, 기둥의 폭은 40㎚, 기둥 간 거리는 80㎚, 기둥의 높이는 200㎚이다. 여기에서, 예를 들면 Ar, N2, H2를 주로 한 가스계에 의한 RIE(Reactive Ion Etching)에 의해 카본 함유층(201)을 제거하면, 하드 메탈층(202)이 노출된 상태로 된다. 여기에, 예를 들면 CHF3(트리플루오로메탄), He(헬륨)을 주로 한 가스계를 사용하여, 이방성이 높은 데포지션에 의한 박막의 퇴적 프로세스를 실시해서, 하드 메탈층(202)의 베이스층(204)의 표면에 대해 수평 방향인 층(제1 층(212)) 상에만 박막인 퇴적막(박막의 데포지션층이라고도 함)(206)을 퇴적시킨다(도 2b). 한편, 하드 메탈층(202)의 베이스층(204)의 표면에 대해 수직 방향인 층(제2 층(211))에는 퇴적막(206)은 부착하지 않는다.
여기에서, 예를 들면 Cl2를 주로 한 가스계에 의한, RIE(Reactive Ion Etching)를 행하면, 퇴적막(206)에 의해 보호된 하드 메탈층(202)의 제1 층(212)만을 선택적으로 남기고, 베이스층(204)의 표면에 대해 수직 방향(제2 방향에 상당함)의 하드 메탈층(202)의 제2 층(211)만을 선택적으로 제거하는 것이 가능해진다(도 2c). 이 때의 Cl2를 주로 한 가스계에 의한 RIE(Reactive Ion Etching)는, Cl2를 주로 한 가스계에 의한 라디칼 에칭에 비해 카본 제거 성능이 우수하기 때문에, 카본 함유층(201)의 재부착물(205)의 유무는 상관없다. 이후, 퇴적막(206)을 제거함으로써, 베이스층(204)의 표면에 대해 수평 방향(제1 방향에 상당함)의 하드 메탈층(202)의 제1 층(212)만을 선택적으로 남긴 구조의 형성이 가능해진다(도 2d).
제2 실시형태는 다음과 같이 정리할 수 있다. 즉, 형성된 패턴(기둥 형상 구조(203)의 패턴) 상에 성막되고, 카본 함유막(201)으로 덮인 금속 함유막(202：212, 211)을 플라스마 에칭하는 플라스마 처리 방법이고, 금속 함유막(202의 제1 층(212)) 상에 퇴적막(206)을 퇴적시킨 후, Reactive Ion Etching에 의해 금속 함유막(202의 제2 층(211))을 제거하는 것이다. 여기에서, 퇴적막(206)을 퇴적시킨 후, Reactive Ion Etching에 의해 패턴(203)의 측벽의 금속 함유층(202의 제2 층(211))을 제거한다.
이상에 나타낸 바와 같이, 이방성이 높은 데포지션에 의한 박막인 퇴적막(206)의 퇴적 프로세스와 RIE(Reactive Ion Etching)를 적절히 이용함으로써, 베이스층(204)의 표면에 대해 수직 방향의 하드 메탈층(제2 층(211))만의 선택적인 제거가 가능해진다.
[제3 실시형태]
도 3a-도 3d는, 본 발명의 제3 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 3차원 단면 형상의 일례를 나타내는 도면이다.
도 3a는, GAA(Gate All Around) 구조의 FET(Field effect transistor)에 있어서의 GAA-Forksheet 구조의 일례를 나타내고 있다. GAA-Forksheet 구조는, 카본 마스크층(301), ＷFM(워크 펑션 메탈)층(302), Hi-k막(고유전률막)(303), Si층(304), Low-k막(저유전률막)(305), SiO2층(실리콘 산화막층)(306), 플러그부(금속부)(307)에 의해 구성된다. 여기에서, 카본 마스크층(311)을 플러그(307)의 선단부가 노출될 때까지 에칭한다(도 3b). 또한, ＷFM층(302)은 제1 실시형태 및 제2 실시형태에서 나타낸 하드 메탈층(202, 211, 212)에 대응하는 것이다. 또한, ＷFM층(302)은, 예를 들면, TiAl(티타늄 알루미늄), TiC(탄화티타늄), ＷCN을 포함하거나, 또는 그들에 준하는 재료를 갖는 층이다.
여기에서, ＷFM층(302)의 노출부의 에칭을 고려한다. ＷFM층(302)의 에칭을 웨트 프로세스로 행하면, 면내 편차에 의해 웨이퍼 전체에서 저스트 에칭을 행하는 것은 곤란하고, 장소에 따라서는 ＷFM층(312)에 나타내는 바와 같이 오버 에칭되어 버리는 것이 우려된다(도 3c).
한편, 제1 실시형태 및 제2 실시형태에서 나타낸, 베이스층(204)과 수평 방향의 하드 메탈층(212)만의 제거 및 베이스층(204)과 수직 방향의 하드 메탈층(211)만의 제거를 사용하면, 오버 에칭으로 되어도 패턴 내로 에칭이 진행하지 않고, 도 3d에 ＷFM층(314)으로 나타내는 바와 같은 형상을 웨이퍼 전체에서 형성하는 것이 가능해진다. 즉, 제1 실시형태의 카본 함유물을 제거한 후, 라디칼 에칭에 의해 금속 함유층(202의 제1 층(212))을 제거하는 것과, 제2 실시형태의 금속 함유층(202의 제1 층(212)) 상에 퇴적막(206)을 퇴적시킨 후, RIE(Reactive Ion Etching)에 의해 패턴(203)의 측벽의 금속 함유층(202의 제2 층(211))을 제거하는 것과의 조합에 의해, 임의의 방향의 금속 함유층(202：212, 211)을 제거할 수 있다.
[제4 실시형태]
도 4a-도 4d는, 본 발명의 제4 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 형상의 일례를 나타내는 도면이다.
도 4a는 라인 패턴의 상면도의 일례이고, 도 4b는 도 4a의 점선부(401)의 단면 형상의 일례이다. 도 4b에 나타내는 시료는, SiOx 등의 홈 형상으로 가공된 절연층(403), TiN, TaN 등으로 이루어지는 하드 메탈층(금속 함유층)(402)에 의해 형성된다. 하드 메탈층(금속 함유층)(402)은, 도 4b에 나타내는 바와 같이, 제1 방향으로 형성된 제1 층(412)과, 제1 방향과 교차하는 제2 방향으로 형성된 제2 층(411)을 포함하는 구성으로 되어 있다. 여기에서, 제2 실시형태에서 나타낸 바와 같이, 이방성이 높은 데포지션에 의한 박막의 퇴적 프로세스와 RIE(Reactive Ion Etching)를 적절히 이용함으로써, 홈의 측벽의 하드 메탈층(제2 층(411))만을 제거하고, 홈의 바닥부와 상면부에만 하드 메탈층(412)을 형성할 수 있다(도 4c).
여기에서, TiN, TaN 등으로 이루어지는 하드 메탈층(404)을 더 성막함으로써, 홈 바닥부에 대해 측벽만 하드 메탈층을 박막화하는 것이 가능해진다(도 4d).
이 방법을 사용함으로써, 홈에 배선을 메워 넣을 때, 바닥부를 보호하면서 배선폭을 확보하고, 신뢰성이 높고 저저항인 배선의 형성이 가능해진다.
[제5 실시형태]
도 5a-도 5d는, 본 발명의 제5 실시예에 따른 플라스마 처리 방법을 적용한, 시료의 형상의 일례를 나타내는 도면이다.
도 5a는 홀 패턴의 상면도의 일례이고, 도 5b는 도 5a의 점선부(501)의 단면 형상의 일례이다. 도 5b에 나타내는 시료는, 메탈층(504), SiOx 등의 홈 형상으로 가공된 절연층(503), TiN, TaN 등으로 이루어지는 하드 메탈층(502)에 의해 형성된다. 하드 메탈층(금속 함유층)(502)은, 도 5b에 나타내는 바와 같이, 제1 방향으로 형성된 제1 층(512)과, 제1 방향과 교차하는 제2 방향으로 형성된 제2 층(511)을 포함하는 구성으로 되어 있다. 여기에서, 제1 실시형태에서 나타낸 바와 같이, 카본 함유층 에칭 시의 재부착물과, 라디칼 에칭을 적절히 이용함으로써, 홀의 바닥부와 상면부의 하드 메탈층(512)만을 제거하고, 홀의 측벽부에만 메탈층(511)을 형성할 수 있다(도 5c).
여기에서, TiN, TaN 등으로 이루어지는 하드 메탈층(505)을 더 성막함으로써, 홀의 측벽부에 대해 바닥부만 하드 메탈층을 박막화하는 것이 가능해진다(도 5d).
이 방법을 사용함으로써, 홀에 비아 배선을 메워 넣을 때, 측벽부를 보호하면서, 바닥부의 콘택트 저항을 저감하고, 신뢰성이 높고 저저항인 비아 배선의 형성이 가능해진다.
[제6 실시형태]
본 발명의 제6 실시형태에 따른 플라스마 처리 장치의 개략 전체 구성 단면도를 도 6에 나타낸다. 본 실시형태의 플라스마 처리 장치에서는, 고주파 전원인 마그네트론(103)으로부터 도파관(104) 및 유전체창(111)을 통해 진공 처리실(117)에 공급되는 2.45G㎐의 마이크로파와, 자장 형성 기구인 솔레노이드 코일(108)이 만드는 자장과의 전자 사이클로트론 공명(ElectronCyclotronResonance, ECR)에 의해, 진공 처리실(117) 내에 플라스마를 생성할 수 있다. 이러한 플라스마 처리 장치를 ECR 플라스마 처리 장치라 한다.
또한, 시료대(116)에 재치한 시료(125)에 정합기(123)를 통해 고주파 전원(124)이 접속되어 있다. 고주파 전원(124)은, 처리실(117) 내에 플라스마를 생성하기 위한 마이크로파의 고주파 전력을 공급한다. 진공 처리실(117)의 내부는, 밸브(121)를 통해 펌프(122)에 접속되어 있고, 밸브(121)의 개도(開度)에 의해 내부 압력을 조절할 수 있게 되어 있다.
또한, 본 플라스마 처리 장치는, 진공 처리실(117)의 내부에 유전체제의 차폐부(차폐판이라고도 함)(112)를 갖는다. 차폐부(112)는 시료대(116)의 상방에 배치되어 있다. 차폐부(112)에 의해, 진공 처리실(117) 내를, 제1 영역(118)과 제2 영역(119)으로 분할하고 있다.
본 실시형태에서 사용한 플라스마 처리 장치는, 마이크로파의 주파수가 2.45G㎐인 경우, 자장 강도 0.0875T의 면 부근에서 플라스마를 생성할 수 있다는 특성을 갖는다. 이 때문에, 플라스마 생성 영역이 차폐부(112)와 유전체창(111) 사이(제1 영역(118))에 위치하도록 자장을 조정하면, 차폐부(112)의 유전체창(111) 측에서 플라스마를 생성할 수 있고, 발생한 이온은 차폐부(112)를 거의 통과할 수 없으므로(즉, 차폐부(112)는, 시료대(116)에의 이온의 입사를 차폐함), 라디칼만을 시료(125)에 조사할 수 있다. 이때, 시료(125)에서는, 라디칼만에 의한 표면 반응을 주체로 한 등방성 에칭인 라디칼 에칭이 진행한다.
이에 대해, 플라스마 생성 영역이 차폐부(112)와 시료(125) 사이(제2 영역(119))에 위치하도록 자장을 조정하면, 차폐부(112)보다 시료(125) 측에서 플라스마를 생성할 수 있어, 이온과 라디칼의 양쪽을 시료(125)에 공급할 수 있다. 이때, 시료(125)에서는 이온에 의해 라디칼의 반응을 촉진하는, 이온 어시스트 반응을 이용한 이방성 에칭인 RIE(Reactive Ion Etching)가 진행한다.
또한, 차폐부(112)의 높이 위치에 대한 플라스마 생성 영역의 높이 위치의 조정 혹은 전환(상방 또는 하방), 각각의 높이 위치를 유지하는 기간의 조정 등은, 제어 장치(120)를 사용해서 행할 수 있다. 즉, 제어 장치(120)는, 차폐판(112)의 상방에 플라스마를 생성시키는 한쪽의 제어, 또는, 차폐판(112)의 하방에 플라스마를 생성시키는 다른 쪽의 제어를, 선택적으로 행할 수 있다. 한쪽의 제어는, 마이크로파와 전자 사이클로트론 공명하기 위한 자속 밀도의 위치가 차폐판(112)의 상방으로 되도록 자장 형성 기구를 제어함에 의해 차폐판(112)의 상방에 플라스마를 생성시키는 것이다. 또한, 다른 쪽의 제어는, 자속 밀도의 위치가 차폐판(112)의 하방으로 되도록 자장 형성 기구를 제어함에 의해 차폐판(112)의 하방에 플라스마를 생성시키는 것이다.
본 실시형태의 플라스마 처리 장치를 사용함으로써, 제1 실시형태나 제3 실시형태에서 나타낸 바와 같은 RIE(Reactive Ion Etching)와 라디칼 에칭을 모두 사용하는 프로세스를 효율적으로 실시하는 것이 가능해진다.
상기한 실시형태는, 본 발명을 알기 쉽게 설명하기 위해 상세히 설명한 것이고, 반드시 설명한 모든 구성을 구비하는 것에 한정되는 것은 아니다. 또한, 어느 실시형태의 구성의 일부를 다른 실시형태의 구성으로 치환하는 것이 가능하고, 또한, 어느 실시형태의 구성에 다른 실시형태의 구성을 더하는 것도 가능하다. 또한, 각 실시형태의 구성의 일부에 대해, 다른 구성의 추가·삭제·치환을 하는 것이 가능하다.
103：마그네트론, 104：도파관, 108：솔레노이드 코일, 111：유전체창, 112：차폐부, 116：시료대, 117：진공 처리실, 118：제1 영역, 119：제2 영역, 120：제어 장치, 121：밸브, 122：펌프, 123：정합기, 124：고주파 전원, 125：시료

Claims (7)

  1. 형성된 패턴 상에 성막되고 카본 함유막으로 덮인 금속 함유막을 플라스마 에칭하는 플라스마 처리 방법에 있어서,
    상기 카본 함유막을 제거한 후, 플라스마로부터 발생한 라디칼에 의한 에칭에 의해 상기 금속 함유막을 제거하는 것을 특징으로 하는 플라스마 처리 방법.
  2. 형성된 패턴 상에 성막되고 카본 함유막으로 덮인 금속 함유막을 플라스마 에칭하는 플라스마 처리 방법에 있어서,
    상기 금속 함유막 상에 퇴적막을 퇴적시킨 후, RIE(Reactive Ion Etching)에 의해 상기 금속 함유막을 제거하는 것을 특징으로 하는 플라스마 처리 방법.
  3. 제1항에 있어서,
    퇴적막을 퇴적시킨 후, RIE(Reactive Ion Etching)에 의해 상기 패턴의 측벽의 금속 함유층을 제거하는 것을 특징으로 하는 플라스마 처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 금속 함유막은 Ti, Ta, Al, Co, Ru, Cu, Mo, In, TiN, TaN, TiO 또는 AlO를 포함하는 것을 특징으로 하는 플라스마 처리 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 금속 함유막은, GAA(Gate All Around) 구조의 FET(Field Effect Transistor)에 있어서의 워크 펑션 메탈층의 막인 것을 특징으로 하는 플라스마 처리 방법.
  6. 제5항에 있어서,
    상기 워크 펑션 메탈층은, TiAl, TiC 또는 ＷCN을 포함하는 층인 것을 특징으로 하는 플라스마 처리 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    시료가 플라스마 처리되는 처리실과,
    플라스마를 생성하기 위한 마이크로파의 고주파 전력을 공급하는 고주파 전원과,
    상기 처리실 내에 자장을 형성하는 자장 형성 기구와,
    상기 시료가 재치(載置)되는 시료대와,
    상기 시료대에의 이온의 입사를 차폐하고 상기 시료대의 상방에 배치된 차폐판과,
    상기 차폐판의 상방에 플라스마를 생성시키는 한쪽의 제어 또는 상기 차폐판의 하방에 플라스마를 생성시키는 다른 쪽의 제어가 선택적으로 행해지는 제어 장치를 구비하고,
    상기 한쪽의 제어는, 상기 마이크로파와 전자 사이클로트론 공명하기 위한 자속 밀도의 위치가 상기 차폐판의 상방으로 되도록 상기 자장 형성 기구를 제어하고,
    상기 다른 쪽의 제어는, 상기 자속 밀도의 위치가 상기 차폐판의 하방으로 되도록 상기 자장 형성 기구를 제어하는 플라스마 처리 장치를 사용해서 상기 금속 함유막을 제거하는 것을 특징으로 하는 플라스마 처리 방법.
KR1020237004561A 2022-03-07 2022-03-07 플라스마 처리 방법 KR20230133267A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/009641 WO2023170732A1 (ja) 2022-03-07 2022-03-07 プラズマ処理方法

Publications (1)

Publication Number Publication Date
KR20230133267A true KR20230133267A (ko) 2023-09-19

Family

ID=87936336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237004561A KR20230133267A (ko) 2022-03-07 2022-03-07 플라스마 처리 방법

Country Status (5)

Country Link
JP (1) JPWO2023170732A1 (ko)
KR (1) KR20230133267A (ko)
CN (1) CN117015846A (ko)
TW (1) TW202336859A (ko)
WO (1) WO2023170732A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111330A (ja) 2007-10-11 2009-05-21 Tokyo Electron Ltd 基板処理方法
WO2016190036A1 (ja) 2015-05-22 2016-12-01 株式会社 日立ハイテクノロジーズ プラズマ処理装置およびそれを用いたプラズマ処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761491B1 (en) * 2016-12-06 2017-09-12 Globalfoundries Inc. Self-aligned deep contact for vertical FET
CN112119485B (zh) * 2019-04-22 2024-01-02 株式会社日立高新技术 等离子处理方法
US20210082766A1 (en) * 2019-09-13 2021-03-18 Hitachi High-Tech Corporation Manufacturing method of semiconductor device and plasma processing apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111330A (ja) 2007-10-11 2009-05-21 Tokyo Electron Ltd 基板処理方法
WO2016190036A1 (ja) 2015-05-22 2016-12-01 株式会社 日立ハイテクノロジーズ プラズマ処理装置およびそれを用いたプラズマ処理方法
JP2018093226A (ja) 2015-05-22 2018-06-14 株式会社日立ハイテクノロジーズ プラズマ処理装置およびそれを用いたプラズマ処理方法

Also Published As

Publication number Publication date
WO2023170732A1 (ja) 2023-09-14
CN117015846A (zh) 2023-11-07
JPWO2023170732A1 (ko) 2023-09-14
TW202336859A (zh) 2023-09-16

Similar Documents

Publication Publication Date Title
KR100365643B1 (ko) 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체
CN101421825B (zh) 成膜方法
JP5392215B2 (ja) 成膜方法及び成膜装置
KR100413890B1 (ko) 반도체장치의제조방법및제조장치
TWI603395B (zh) Method of etching the copper layer
US20140262755A1 (en) Uv-assisted reactive ion etch for copper
JP3291889B2 (ja) ドライエッチング方法
JPH06252107A (ja) ドライエッチング方法
TWI257645B (en) Barrier metal re-distribution process for resistivity reduction
KR20220041244A (ko) 초전도체 상호 접속들을 위한 사전 세정 및 증착 방법
JP2008198659A (ja) プラズマエッチング方法
TW201742149A (zh) 蝕刻方法
CN102136420A (zh) 等离子体处理系统中的选择性控制
TW201001535A (en) Method of semiconductor processing
KR20230133267A (ko) 플라스마 처리 방법
TW511135B (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
JP2007227529A (ja) 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体
JP4141021B2 (ja) プラズマ成膜方法
JPH1167766A (ja) 半導体装置の製造方法
JP2949731B2 (ja) 半導体装置の製造方法
JPWO2002049089A1 (ja) 多孔質絶縁膜のエッチング方法、デュアルダマシンプロセスおよび半導体装置
KR101180977B1 (ko) 콘택 형성 동안에 콘택홀 폭 증가를 방지하는 방법
CN1954424A (zh) 等离子体处理系统中的选择性控制
JPH07273046A (ja) 高融点金属層のｃｖｄ方法およびそのｃｖｄ装置
JP3717073B2 (ja) 半導体装置の製造方法