KR20230131999A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230131999A
KR20230131999A KR1020220028685A KR20220028685A KR20230131999A KR 20230131999 A KR20230131999 A KR 20230131999A KR 1020220028685 A KR1020220028685 A KR 1020220028685A KR 20220028685 A KR20220028685 A KR 20220028685A KR 20230131999 A KR20230131999 A KR 20230131999A
Authority
KR
South Korea
Prior art keywords
display area
disposed
area
inorganic layer
dummy line
Prior art date
Application number
KR1020220028685A
Other languages
English (en)
Inventor
최윤선
조승환
이지선
최원석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220028685A priority Critical patent/KR20230131999A/ko
Priority to US18/114,240 priority patent/US20230282794A1/en
Priority to CN202310181350.1A priority patent/CN116722011A/zh
Publication of KR20230131999A publication Critical patent/KR20230131999A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1641—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being formed by a plurality of foldable display components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 표시 영역, 표시 영역에 인접하는 제1 비표시 영역, 제1 비표시 영역과 제1 방향으로 이격되는 제2 비표시 영역, 및 제1 비표시 영역 및 제2 비표시 영역 사이에 배치되며 제1 방향과 교차하는 제2 방향으로 연장되는 벤딩 영역을 포함하는 기판, 기판 상의 표시 영역, 제1 비표시 영역, 제2 비표시 영역, 및 벤딩 영역의 일부에 배치되는 제1 무기막, 제1 무기막 상에 배치되며, 표시 영역, 제1 비표시 영역, 및 제2 비표시 영역과 중첩하는 제2 무기막, 제2 무기막 상에 배치되며, 제1 비표시 영역과 중첩하는 제1 전원 배선 및 제1 전원 배선으로부터 연장되고, 벤딩 영역에서 제1 무기막 상에 배치되며, 제1 비표시 영역에서 제2 무기막의 제1 측면을 커버하고, 제2 방향으로 연장되는 제1 더미 라인을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 보다 자세하게는 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 사용자에게 시각적인 정보를 제공하기 위한 영상을 표시하는 장치이다. 표시 장치는 화면을 표시하는 표시 영역 및 화면을 표시하지 않는 비표시 영역을 포함할 수 있다.
비표시 영역은 화면을 표시하지 않는 영역으로 배선들 및 구동부들이 배치될 수 있다. 표시 장치에서 비표시 영역의 면적을 감소시키고자 하는 노력이 계속되고 있다. 표시 장치 내부의 표시 패널 등은 벤딩 영역을 포함하며, 벤딩 영역은 구부러질 수 있다. 벤딩 영역이 구부러짐에 따라 비표시 영역의 일부가 표시 장치의 배면에 위치하게 되어 비표시 영역의 면적이 감소될 수 있다.
본 발명의 일 목적은 신뢰성이 향상된 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 실시예들에 따른 표시 장치는 표시 영역, 상기 표시 영역에 인접하는 제1 비표시 영역, 상기 제1 비표시 영역과 제1 방향으로 이격되는 제2 비표시 영역, 및 상기 제1 비표시 영역 및 상기 제2 비표시 영역 사이에 배치되며 상기 제1 방향과 교차하는 제2 방향으로 연장되는 벤딩 영역을 포함하는 기판, 상기 기판 상의 상기 표시 영역, 상기 제1 비표시 영역, 상기 제2 비표시 영역, 및 상기 벤딩 영역의 일부에 배치되는 제1 무기막, 상기 제1 무기막 상에 배치되며, 상기 표시 영역, 상기 제1 비표시 영역, 및 상기 제2 비표시 영역과 중첩하는 제2 무기막, 상기 제2 무기막 상에 배치되며, 상기 제1 비표시 영역과 중첩하는 제1 전원 배선 및 상기 제1 전원 배선으로부터 연장되고, 상기 벤딩 영역에서 상기 제1 무기막 상에 배치되며, 상기 제1 비표시 영역에서 상기 제2 무기막의 제1 측면을 커버하고, 상기 제2 방향으로 연장되는 제1 더미 라인을 포함할 수 있다.
일 실시예에서, 상기 제1 더미 라인은 상기 제1 전원 배선과 일체로 형성될 수 있다.
일 실시예에서, 상기 제1 더미 라인은 상기 벤딩 영역을 따라 연장되며, 상기 제1 더미 라인의 상기 제2 방향으로의 길이는 상기 벤딩 영역의 상기 제2 방향으로의 길이와 동일할 수 있다.
일 실시예에서, 상기 벤딩 영역에서 상기 제2 무기막은 상기 제1 무기막을 노출시키며, 상기 벤딩 영역에서 상기 제1 무기막은 상기 기판을 노출시킬 수 있다.
일 실시예에서, 상기 제1 더미 라인에서 상기 벤딩 영역과 중첩하는 부분의 상기 제1 방향으로의 길이는 상기 제1 무기막에서 상기 벤딩 영역과 중첩하는 부분의 상기 제1 방향으로의 길이보다 작을 수 있다.
일 실시예에서, 상기 표시 장치는 상기 제2 무기막 상에 배치되고, 상기 제1 비표시 영역에 배치되며, 상기 제1 전원 배선과 평면 상에서 이격되는 제2 전원 배선을 더 포함할 수 있다.
일 실시예에서, 상기 제2 전원 배선은 상기 제1 전원 배선과 동일한 층에 배치되며, 상기 제2 전원 배선은 상기 제1 더미 라인과 평면 상에서 이격될 수 있다.
일 실시예에서, 상기 제2 전원 배선은 상기 제1 더미 라인과 상기 제1 방향에서 중첩할 수 있다.
일 실시예에서, 상기 표시 장치는 상기 제1 전원 배선 상에 배치되며, 상기 표시 영역, 상기 제1 비표시 영역, 상기 제2 비표시 영역, 및 상기 벤딩 영역과 중첩하는 유기막을 더 포함할 수 있다.
일 실시예에서, 상기 유기막은 상기 제1 더미 라인, 상기 제1 무기막, 및 상기 제2 무기막을 커버할 수 있다.
일 실시예에서, 상기 표시 장치는 상기 제2 무기막 상에 배치되고, 상기 제2 비표시 영역과 중첩하며, 상기 제1 전원 배선과 동일한 층에 배치되고, 상기 제1 전원 배선과 상기 제1 방향으로 평면 상에서 이격되는 제3 전원 배선을 더 포함할 수 있다.
일 실시예에서, 상기 표시 장치는 상기 제3 전원 배선으로부터 연장되고, 상기 벤딩 영역에서 상기 제1 무기막 상에 배치되며, 상기 제2 비표시 영역에서 상기 제2 무기막의 상기 제1 측면과 이격되는 제2 측면을 커버하고, 상기 제2 방향으로 연장되는 제2 더미 라인을 더 포함할 수 있다.
일 실시예에서, 상기 제2 더미 라인은 상기 제1 더미 라인과 상기 제1 방향으로 이격될 수 있다.
일 실시예에서, 상기 제2 더미 라인은 상기 벤딩 영역을 따라 연장되며, 상기 제2 더미 라인의 상기 제2 방향으로의 길이는 상기 제1 더미 라인의 상기 제2 방향으로의 길이와 동일할 수 있다.
본 발명의 일 목적을 달성하기 위하여 실시예들에 따른 표시 장치는 표시 영역, 상기 표시 영역에 인접하는 제1 비표시 영역, 상기 제1 비표시 영역과 제1 방향에서 이격되는 제2 비표시 영역, 및 상기 제1 비표시 영역 및 상기 제2 비표시 영역 사이에 배치되며 상기 제1 방향과 교차하는 제2 방향으로 연장되는 벤딩 영역을 포함하는 기판, 상기 기판 상의 상기 표시 영역, 상기 제1 비표시 영역, 상기 제2 비표시 영역, 및 상기 벤딩 영역의 일부에 배치되고, 상기 벤딩 영역에서 상기 제2 방향으로 연장되는 제1 개구부를 정의하는 제1 무기막, 상기 제1 무기막 상에 배치되고, 상기 표시 영역, 상기 제1 비표시 영역, 및 상기 제2 비표시 영역에 배치되며, 상기 벤딩 영역에서 상기 제2 방향으로 연장되는 제2 개구부를 정의하는 제2 무기막, 상기 제2 무기막 상에 배치되며, 상기 제1 비표시 영역에 배치되는 제1 전원 배선 및 상기 제1 전원 배선으로부터 연장되고, 상기 벤딩 영역에서 상기 제1 무기막 상에 배치되며, 상기 제1 비표시 영역에서 상기 제2 개구부의 측면을 커버하고, 상기 제2 방향으로 연장되는 제1 더미 라인을 포함할 수 있다.
일 실시예에서, 상기 벤딩 영역에서 상기 제1 개구부와 상기 제2 개구부는 서로 중첩할 수 있다.
일 실시예에서, 상기 제1 더미 라인은 상기 제1 개구부와 이격될 수 있다.
일 실시예에서, 상기 표시 장치는 상기 제1 전원 배선과 동일한 층에 배치되며, 상기 제1 전원 배선과 평면 상에서 이격되는 제2 전원 배선, 상기 제1 전원 배선과 동일한 층에 배치되며, 상기 제1 전원 배선 및 상기 제2 전원 배선과 평면 상에서 이격되는 제3 전원 배선 및 상기 제3 전원 배선으로부터 연장되고, 상기 벤딩 영역에서 상기 제1 무기막 상에 배치되며, 상기 제2 비표시 영역에서 상기 제2 개구부의 측면을 커버하고, 상기 제2 방향으로 연장되는 제2 더미 라인을 더 포함할 수 있다.
일 실시예에서, 상기 제2 더미 라인은 상기 제1 개구부와 이격되며, 상기 제1 더미 라인과 상기 제1 개구부를 사이에 두고 서로 이격될 수 있다.
일 실시예에서, 상기 표시 장치는 상기 제1 전원 배선 상에 배치되며, 상기 표시 영역, 상기 제1 비표시 영역, 상기 제2 비표시 영역, 및 상기 벤딩 영역과 중첩하는 유기막을 더 포함하고, 상기 유기막은 상기 제1 개구부 및 상기 제2 개구부 내에 배치되며, 상기 벤딩 영역에서 상기 기판과 접촉할 수 있다.
본 발명의 실시예들에 따른 표시 장치에 있어서, 제1 비표시 영역 및 벤딩 영역 사이의 경계에 제1 더미 라인이 배치되고 벤딩 영역 및 제2 비표시 영역 사이의 경계에 제2 더미 라인이 배치됨으로써, 제1 비표시 영역 및 벤딩 영역 사이의 경계 및 제2 비표시 영역 및 벤딩 영역 사이의 경계에 금속 잔막이 잔존하지 않을 수 있다. 따라서, 금속 잔막으로 인한 쇼트 불량 등이 방지될 수 있고, 이에 따라 표시 장치의 신뢰성이 향상될 수 있다.
다만, 본 발명의 효과가 전술한 효과들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 I-I' 라인을 따라 절취한 단면도이다.
도 3은 도 1의 A 영역을 확대 도시한 평면도이다.
도 4는 도 3의 II-II' 라인을 따라 절취한 단면도이다.
도 5는 도 3의 III-III' 라인을 따라 절취한 단면도이다.
도 6은 도 1의 B 영역을 확대 도시한 평면도이다.
도 7은 도 6의 C 영역을 확대 도시한 평면도이다.
도 8은 도 7의 IV-IV' 라인을 절취한 단면도이다.
도 9는 도 7의 V-V' 라인을 절취한 단면도이다.
도 10은 도 8의 다른 예를 나타내는 단면도이다.
도 11은 도 9의 다른 예를 나타내는 단면도이다.
도 12 내지 도 19는 본 발명의 실시예들에 따른 표시 장치의 제조 방법을 설명하기 위한 도면들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 상기 표시 장치(10)는 기판(SUB)을 포함할 수 있다. 상기 기판(SUB)은 표시 영역(DA), 제1 비표시 영역(NDA1), 제2 비표시 영역(NDA2), 및 벤딩 영역(BA)을 포함할 수 있다.
상기 표시 영역(DA)은 화면을 표시할 수 있다. 상기 표시 영역(DA)에는 광을 방출하는 복수의 화소들(PX) 및 구동 신호를 상기 화소들(PX)에 전달하는 배선들이 배치될 수 있다. 상기 배선들의 예로서는 게이트 배선들(GL) 및 데이터 배선들(DL)을 들 수 있다. 상기 게이트 배선들(GL)은 게이트 신호를 전달할 수 있고, 상기 데이터 배선들(DL)은 데이터 신호를 전달할 수 있다.
상기 제1 비표시 영역(NDA1)은 화면을 표시하지 않는 영역일 수 있다. 상기 제1 비표시 영역(NDA1)에는 구동을 위한 배선들 및 구동부들이 배치될 수 있다. 예를 들어, 상기 제1 비표시 영역(NDA1)에는 게이트 구동부 및 발광 구동부가 배치될 수 있다. 상기 제1 비표시 영역(NDA1)은 상기 표시 영역(DA)에 인접하며, 상기 표시 영역(DA)의 적어도 일면을 둘러쌀 수 있다. 다만, 본 발명에 따른 실시예들은 이에 한정되지 않으며, 상기 제1 비표시 영역(NDA1)에서 화면이 표시될 수 있다.
상기 제2 비표시 영역(NDA2)은 상기 제1 비표시 영역(NDA1)과 제1 방향(DR1)으로 이격될 수 있다. 마찬가지로 상기 제2 비표시 영역(NDA2)은 화면을 표시하지 않는 영역일 수 있다. 상기 제2 비표시 영역(NDA2)에는 구동을 위한 배선들 및 구동부들이 배치될 수 있다. 예를 들면, 상기 제2 비표시 영역(NDA2)에는 패드들을 포함하는 패드부(PD) 및 구동 칩이 배치될 수 있다. 다만, 본 발명에 따른 실시예들은 이에 한정되지 않으며, 상기 제2 비표시 영역(NDA2)에서 상기 패드부(PD)와 상기 구동 칩이 실장된 회로 기판이 연결될 수 있다.
상기 벤딩 영역(BA)은 상기 제1 비표시 영역(NDA1) 및 상기 제2 비표시 영역(NDA2) 사이에 배치될 수 있다. 상기 벤딩 영역(BA)은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장될 수 있다. 상기 벤딩 영역(BA)은 상기 비표시 영역들의 면적을 감소시키기 위해 구부러질 수 있다. 따라서, 상기 벤딩 영역(BA)이 구부러짐에 따라 상기 제2 비표시 영역(NDA2)이 상기 표시 장치(10)의 배면에 위치하게 되어 상기 표시 장치(10)의 비표시 영역의 면적이 감소될 수 있다.
도 2는 도 1의 I-I' 라인을 따라 절취한 단면도이다.
도 1 및 도 2를 참조하면, 상기 표시 장치(10)는 상기 기판(SUB), 배리어층(BRR), 버퍼층(BFR), 제1 액티브 패턴(ACT1), 제2 액티브 패턴(ACT2), 제1 절연층(IL1), 제1 게이트 전극(GAT1), 제1 게이트 배선(GWL), 제2 절연층(IL2), 제2 게이트 전극(GAT2), 제3 절연층(IL3), 제3 액티브 패턴(ACT3), 제4 절연층(IL4), 제2 게이트 배선(GCL), 제5 절연층(IL5), 제1 연결 패턴(CP1), 제2 연결 패턴(CP2), 제3 연결 패턴(CP3), 제4 연결 패턴(CP4), 제6 절연층(IL6), 상기 데이터 배선(DL), 제7 절연층(IL7), 애노드 전극(ADE), 화소 정의막(PDL), 상기 발광층(EL), 및 캐소드 전극(CTE)을 포함할 수 있다.
상기 기판(SUB)은 유리, 석영, 플라스틱 등으로 형성될 수 있다. 상기 플라스틱으로 사용될 수 있는 물질의 예로는 폴리이미드(polyimide, PI), 폴리아크릴레이트(polyacrylate), 폴리메틸메타아크릴레이트(polymethylmethacrylate, PMMA), 폴리카보네이트(polycarbonate, PC), 폴리에틸렌나프탈레이트(polyethylenenaphthalate, PEN), 폴리염화비닐리덴(polyvinylidene chloride), 폴리불화비닐리덴(polyvinylidene difluoride, PVDF), 폴리스티렌(polystyrene), 에틸렌-비닐알코올 공중합체(ethylene vinylalcohol copolymer), 폴리에테르술폰(polyethersulphone, PES), 폴리에테르 이미드(polyetherimide, PEI), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 트리아세틸 셀룰로오스(tri-acetyl cellulose, TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등이 있을 수 있다. 상기 물질들은 단독으로 또는 혼합해서 사용될 수 있다.
상기 배리어층(BRR)은 상기 기판(SUB) 상에 배치될 수 있다. 상기 배리어층(BRR)은 상기 기판(SUB)의 하부에서 이물질이 침투되지 않도록 할 수 있다. 상기 배리어층(BRR)은 무기 물질로 형성될 수 있다. 상기 무기 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 상기 물질들은 단독으로 또는 혼합해서 사용될 수 있다.
상기 버퍼층(BFR)은 상기 배리어층(BRR) 상에 배치될 수 있다. 일 실시예에서, 상기 버퍼층(BFR)은 무기 물질로 형성될 수 있다. 상기 무기 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 상기 물질들은 단독으로 또는 혼합해서 사용될 수 있다. 상기 버퍼층(BFR)은 금속 원자들이나 불순물들이 제1 및 제2 액티브 패턴들(ACT1, ACT2)으로 침투되지 않도록 할 수 있다. 또한, 상기 버퍼층(BFR)은 상기 제1 및 제2 액티브 패턴들(ACT1, ACT2)을 형성하기 위한 결정화 공정 동안 열의 제공 속도를 조절할 수 있다.
상기 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)은 상기 버퍼층(BFR) 상에 배치될 수 있다. 일 실시예에서, 상기 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)은 실리콘 반도체 물질로 형성될 수 있다. 상기 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)로 사용될 수 있는 상기 실리콘 반도체 물질의 예로는 비정질 실리콘, 다결정 실리콘 등이 있을 수 있다. 상기 물질들은 단독으로 또는 혼합해서 사용될 수 있다.
상기 제1 절연층(IL1)은 상기 버퍼층(BFR) 상에 배치되고, 상기 제 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)을 커버할 수 있다. 일 실시예에서, 상기 제1 절연층(IL1)은 무기 물질로 형성될 수 있다. 상기 제1 절연층(IL1)으로 사용될 수 있는 무기 물질의 예로는, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 상기 물질들은 단독으로 또는 혼합해서 사용될 수 있다.
상기 제1 게이트 전극(GAT1), 상기 제1 게이트 배선(GWL), 및 상기 제2 게이트 배선(GCL)은 상기 제1 절연층(IL1) 상에 배치될 수 있다. 일 실시예에서, 상기 제1 게이트 전극(GAT1)은 상기 제1 액티브 패턴(ACT1)과 중첩할 수 있다. 상기 제1 액티브 패턴(ACT1) 및 제1 게이트 전극(GAT1)은 제1 트랜지스터(T1)를 구성할 수 있다. 일 실시예에서, 상기 제1 게이트 배선(GWL)은 상기 제2 액티브 패턴(ACT2)과 중첩할 수 있다. 상기 제2 액티브 패턴(ACT2) 및 상기 제1 게이트 배선(GWL)은 제2 트랜지스터(T2)를 구성할 수 있다. 일 실시예에서, 상기 제2 게이트 배선(GCL)은 상기 제3 액티브 패턴(ACT3)과 중첩할 수 있다. 상기 제3 액티브 패턴(ACT3) 및 상기 제2 게이트 배선(GCL)은 제3 트랜지스터(T3)를 구성할 수 있다.
일 실시예에서, 상기 제1 게이트 전극(GAT1), 상기 제1 게이트 배선(GWL), 및 상기 제2 게이트 배선(GCL)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 상기 제1 게이트 전극(GAT1), 상기 제1 게이트 배선(GWL), 및 상기 제2 게이트 배선(GCL)으로 사용될 수 있는 물질의 예로는 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등이 있을 수 있다. 상기 물질들은 단독으로 또는 혼합해서 사용될 수 있다.
상기 제2 절연층(IL2)은 상기 제1 절연층(IL1) 상에 배치되고, 상기 제1 게이트 전극(GAT1), 상기 제1 게이트 배선(GWL), 및 상기 제2 게이트 배선(GCL)을 커버할 수 있다. 일 실시예에서, 상기 제2 절연층(IL2)은 무기 물질로 형성될 수 있다.
상기 제2 게이트 전극(GAT2)은 상기 제2 절연층(IL2) 상에 배치될 수 있다. 일 실시예에서, 상기 제2 게이트 전극(GAT2)은 상기 제1 게이트 전극(GAT1)과 중첩할 수 있다. 상기 제1 게이트 전극(GAT1) 및 상기 제2 게이트 전극(GAT2)은 상기 스토리지 커패시터(CST)를 구성할 수 있다. 일 실시예에서, 상기 제2 게이트 전극(GAT2) 은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다.
상기 제3 절연층(IL3)은 상기 제2 절연층(IL2) 상에 배치되고, 상기 제2 게이트 전극(GAT2)을 커버할 수 있다. 일 실시예에서, 상기 제3 절연층(IL3)은 무기 물질로 형성될 수 있다.
상기 제1 연결 패턴(CP1) 및 상기 제2 연결 패턴(CP2)은 상기 제3 절연층(IL3) 상에 배치될 수 있다. 상기 제1 및 제2 연결 패턴들(CP1, CP2)은 상기 제3 액티브 패턴(ACT3)과 접촉할 수 있다. 상기 제1 및 제2 연결 패턴들(CP1, CP2)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다.
상기 제4 절연층(IL4)은 상기 제3 절연층(IL3) 상에 배치될 수 있다. 상기 제4 절연층(IL4)은 상기 제1 및 제2 연결 패턴들(CP1, CP2)을 커버하며 보호할 수 있다. 일 실시예에서, 상기 제4 절연층(IL4)은 절연 물질로 형성될 수 있다.
상기 제5 절연층(IL5)은 상기 제4 절연층(IL4) 상에 배치될 수 있다. 일 실시예에서, 상기 제5 절연층(IL5)은 유기 물질로 형성될 수 있다.
상기 제3 및 제4 연결 패턴들(CP3, CP4)은 상기 제5 절연층(IL5) 상에 배치될 수 있다. 상기 제3 및 제4 연결 패턴들(CP3, CP4)은 상기 제3 액티브 패턴(ACT3)과 접촉할 수 있다. 일 실시예에서, 상기 제3 및 제4 연결 패턴들(CP1, CP2, CP3, CP4)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다.
상기 제6 절연층(IL6)은 제5 절연층(IL5) 상에 배치되고, 상기 제3 및 제4 연결 패턴들(CP3, CP4)을 커버할 수 있다. 일 실시예에서, 상기 제6 절연층(IL6)은 유기 물질로 형성될 수 있다. 상기 유기 물질의 예로는 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등이 있을 수 있다. 상기 물질들은 단독으로 또는 혼합해서 사용될 수 있다. 그에 따라, 상기 제6 절연층(IL6)은 실질적으로 평탄한 상면을 가질 수 있다.
상기 데이터 배선(DL)은 상기 제6 절연층(IL6) 상에 배치될 수 있다. 일 실시예에서, 상기 데이터 배선(DL)은 상기 제3 연결 패턴(CP3)과 접촉할 수 있다. 상기 데이터 배선(DL)에는 데이터 신호가 제공될 수 있다. 일 실시예에서, 상기 데이터 배선(DL)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다.
상기 제7 절연층(IL7)은 제6 절연층(IL6) 상에 배치되고, 상기 데이터 배선(DL)을 커버할 수 있다. 일 실시예에서, 상기 제7 절연층(IL7)은 유기 물질로 형성될 수 있다.
상기 애노드 전극(ADE)은 상기 제7 절연층(IL7) 상에 배치될 수 있다. 일 실시예에서, 상기 애노드 전극(ADE)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다.
상기 화소 정의막(PDL)은 상기 제7 절연층(IL7) 상에 배치될 수 있다. 상기 화소 정의막(PDL)에는 상기 애노드 전극(ADE)을 노출시키는 개구가 형성될 수 있다. 일 실시예에서, 상기 화소 정의막(PDL)은 유기 물질로 형성될 수 있다.
상기 발광층(EL)은 상기 애노드 전극(ADE) 상에 배치될 수 있다. 상기 발광층(EL)은 광을 방출하는 유기 물질을 포함할 수 있다. 일 실시예에서, 상기 발광층(EL)에서 방출된 광은 상기 캐소드 전극(CTE)을 향해 출사될 수 있다.
상기 캐소드 전극(CTE)은 상기 발광층(EL) 상에 배치될 수 있다. 상기 캐소드 전극(CTE)은 전원 전압을 제공받을 수 있다.
상기 발광층(EL)은 상기 애노드 전극(ADE) 및 상기 캐소드 전극(CTE) 사이의 전압차에 기초하여 광을 방출할 수 있다.
도 3은 도 1의 A 영역을 확대 도시한 평면도이다. 도 4는 도 3의 II-II' 라인을 따라 절취한 단면도이다. 도 5는 도 3의 III-III' 라인을 따라 절취한 단면도이다. 예를 들어, 도 3은 제1 전원 배선(PL1) 및 제1 더미 라인(DML1)만을 도시한 평면도일 수 있다.
도 1 내지 도 5를 참조하면, 상기 표시 장치(10)는 제1 전원 배선(PL1), 제2 전원 배선(예를 들면, 도 6의 제2 전원 배선(PL2) 참조), 제3 전원 배선(PL3), 제1 더미 라인(DML1), 제2 더미 라인(DML2), 제1 배선들(예를 들면, 도 6의 제1 배선들(LN1)), 제2 배선들(예를 들면, 도 6의 제2 배선들(LN2)), 및 제3 배선들을 더 포함할 수 있다.
상기 배리어층(BRR), 상기 버퍼층(BFR), 상기 제1 절연층(IL1), 상기 제2 절연층(IL2), 상기 제3 절연층(IL3), 상기 제4 절연층(IL4), 상기 제5 절연층(IL5), 상기 제6 절연층(IL6), 상기 제7 절연층(IL7), 및 상기 화소 정의막(PDL)은 상기 제1 비표시 영역(NDA1)까지 연장되어 배치될 수 있다.
일 실시예에서, 상기 배리어층(BRR) 및 상기 버퍼층(BFR)은 제1 무기막(IF1)을 형성할 수 있다. 상기 제1 절연층(IL1), 상기 제2 절연층(IL2), 및 상기 제3 절연층(IL3)은 제2 무기막(IF2)을 형성할 수 있다. 상기 제5 절연층(IL5), 상기 제6 절연층(IL6), 및 상기 제7 절연층(IL7)은 유기막(OF)을 형성할 수 있다. 다만, 본 발명에 따른 실시예들은 이에 한정되지 않는다. 이하에서는 상기 제1 무기막(IF1), 상기 제2 무기막(IF2), 및 상기 유기막(OF)을 기준으로 설명하기로 한다.
일 실시예에서, 상기 벤딩 영역(BA)은 상기 제1 비표시 영역(NDA1)과 인접하는 제1 벤딩 영역(BA1), 상기 제2 비표시 영역(NDA2)과 인접하는 제2 벤딩 영역(BA2), 및 상기 제1 벤딩 영역(BA1)과 상기 제2 벤딩 영역(BA2) 사이에 배치되는 제3 벤딩 영역(BA3)을 포함할 수 있다.
상기 제1 무기막(IF1)은 상기 기판(SUB) 상에 배치될 수 있다. 상기 제1 무기막(IF1)은 상기 표시 영역(DA), 상기 제1 비표시 영역(NDA1), 및 상기 제2 비표시 영역(NDA2)에 전체적으로 배치될 수 있다. 상기 제1 무기막(IF1)은 상기 벤딩 영역(BA)의 일부에 배치될 수 있다. 예를 들어, 상기 제1 무기막(IF1)은 상기 제1 벤딩 영역(BA1) 및 상기 제2 벤딩 영역(BA2)과 중첩하여 배치될 수 있다. 상기 제1 무기막(IF1)은 상기 제3 벤딩 영역(BA3)과는 중첩하지 않을 수 있다. 따라서, 상기 제3 벤딩 영역(BA3)에서 상기 제1 무기막(IF1)은 상기 기판(SUB)을 노출시킬 수 있다.
일 실시예에서, 상기 제1 무기막(IF1)은 상기 벤딩 영역(BA)에서 상기 제2 방향(DR2)으로 연장되는 제1 개구부(OP1)를 정의할 수 있다.
상기 제2 무기막(IF2)은 상기 제1 무기막(IF1) 상에 배치될 수 있다. 상기 제2 무기막(IF2)은 상기 표시 영역(DA), 상기 제1 비표시 영역(NDA1), 및 상기 제2 비표시 영역(NDA2)과 중첩할 수 있다. 상기 제2 무기막(IF2)은 상기 벤딩 영역(BA)과 중첩하지 않을 수 있다. 따라서 상기 제2 무기막(IF2)은 상기 벤딩 영역(BA)에서 상기 제1 무기막(IF1)을 노출시킬 수 있다. 예를 들어, 상기 제2 무기막(IF2)은 상기 제1 벤딩 영역(BA1) 및 상기 제2 벤딩 영역(BA2)에서 상기 제1 무기막(IF1)을 노출시킬 수 있다.
일 실시예에서, 상기 제2 무기막(IF2)은 상기 벤딩 영역(BA)에서 상기 제2 방향(DR2)으로 연장되는 제2 개구부(OP2)를 정의할 수 있다. 상기 제2 개구부(OP2)는 상기 제1 개구부(OP1)와 중첩할 수 있다. 상기 제1 개구부(OP1)의 상기 제1 방향(DR1)으로의 길이는 상기 제2 개구부(OP2)의 상기 제1 방향(DR1)으로의 길이보다 작을 수 있다. 따라서, 상기 제1 개구부(OP1)의 면적은 상기 제2 개구부(OP2)의 면적보다 작을 수 있다.
따라서, 상기 벤딩 영역(BA)은 상기 제2 무기막(IF2)이 제거되어 배치되지 않은 영역으로 정의될 수 있다. 또한, 상기 제3 벤딩 영역(BA3)은 상기 제1 무기막(IF1)이 제거되어 배치되지 않은 영역으로 정의될 수 있다. 다만, 본 발명에 따른 실시예들은 이에 한정되지 않는다.
상기 제1 전원 배선(PL1)은 제1 전원 전압을 상기 화소들(PX)에 전달할 수 있다. 상기 제1 전원 배선(PL1)은 제1 배선들(예를 들면, 도 7의 제1 배선들(LN1))을 통해 상기 제3 전원 배선(PL3)에 연결될 수 있다. 즉, 상기 제1 전원 배선(PL1)과 상기 제3 전원 배선(PL3)은 상기 제1 배선들을 통해 연결될 수 있다. 다만, 본 발명에 따른 실시예들은 이에 한정되지 않으며, 상기 제1 배선들(LN1)은 상기 패드부(PD)에 연결될 수 있다.
상기 제1 전원 배선(PL1)은 상기 제2 무기막(IF2) 상에 배치될 수 있다. 상기 제1 전원 배선(PL1)은 상기 제1 비표시 영역(NDA1)과 중첩할 수 있다. 상기 제1 전원 배선(PL1)은 상기 표시 영역(DA)에서 상기 제1 도전 패턴(CP1) 및 상기 제2 도전 패턴(CP2)과 동일한 층에 배치될 수 있다.
일 실시예에서, 상기 제1 더미 라인(DML1)은 상기 제1 전원 배선(PL1)으로부터 연장될 수 있다. 즉, 상기 제1 더미 라인(DML1)은 상기 제1 전원 배선(PL1)과 일체로 형성될 수 있다. 예를 들어, 상기 제1 더미 라인(DML1)은 상기 제1 전원 배선(PL1)과 여섯 부분에서 연결될 수 있다. 다만, 본 발명에 따른 실시예들은 이에 한정되지 않는다. 상기 제1 더미 라인(DML1)은 상기 벤딩 영역(BA)을 따라 상기 제2 방향(DR2)으로 연장될 수 있다.
상기 제1 더미 라인(DML1)의 상기 제2 방향(DR2)으로의 길이(L1)는 상기 벤딩 영역(BA)의 상기 제2 방향(DR2)으로의 길이(L2)와 실질적으로 동일할 수 있다. 따라서, 상기 제1 더미 라인(DML1)은 상기 제1 비표시 영역(NDA1) 및 상기 벤딩 영역(BA)의 경계를 전체적으로 커버할 수 있다. 다만, 본 발명에 따른 실시예들은 이에 한정되지 않으며, 상기 제1 더미 라인(DML)의 상기 길이(L1)는 상기 벤딩 영역(BA)의 상기 길이(L2)보다 작을 수 있다.
상기 제1 더미 라인(DML1)은 상기 벤딩 영역(BA)에서 상기 제1 무기막(IF1) 상에 배치될 수 있다. 상기 제1 더미 라인(DML1)은 상기 제1 비표시 영역(NDA1)에서 상기 제2 무기막(IF2)의 상기 제1 측면(IF2a)을 커버할 수 있다.
상기 제1 더미 라인(DML1)에서 상기 벤딩 영역(BA)과 중첩하는 부분의 상기 제1 방향(DR1)으로의 길이(L3)는 상기 제1 무기막(IF1)에서 상기 벤딩 영역(BA)과 중첩하는 부분의 상기 제1 방향(DR1)으로의 길이(L4)보다 작을 수 있다. 즉, 상기 제1 더미 라인(DML1)은 상기 제1 무기막(IF1)과 부분적으로만 중첩할 수 있다. 따라서, 상기 제1 더미 라인(DML1)이 상기 제1 벤딩 영역(BA1)에서 상기 제1 무기막(IF1)을 노출시킬 수 있다.
상기 제1 더미 라인(DML1)은 상기 제1 비표시 영역(NDA1)에서 상기 제2 개구부(OP2)의 측면을 커버할 수 있다. 상기 제2 개구부(OP2)의 측면은 상기 제2 무기막(IF2)의 상기 제1 측면(IF2a)과 실질적으로 동일할 수 있다. 또한, 상기 제1 더미 라인(DML1)은 상기 제1 개구부(OP1)와 이격될 수 있다.
상기 제3 전원 배선(PL3)은 상기 제1 전원 전압을 상기 화소들(PX)에 전달할 수 있다. 상기 제3 전원 배선(PL3)은 상기 제3 배선들을 통해 상기 패드부(PD)와 연결될 수 있다.
상기 제3 전원 배선(PL3)은 상기 제2 무기막(IF2) 상에 배치될 수 있다. 상기 제3 전원 배선(PL3)은 상기 제2 비표시 영역(NDA2)과 중첩할 수 있다. 상기 제3 전원 배선(PL3)은 상기 제1 전원 배선(PL1)과 동일한 층에 배치될 수 있다. 상기 제3 전원 배선(PL3)은 상기 제1 전원 배선(PL1)과 평면 상에서 이격될 수 있다. 예를 들어, 상기 제3 전원 배선(PL3)은 상기 제1 전원 배선(PL1)과 상기 제1 방향(DR1)으로 이격될 수 있다.
상기 제2 더미 라인(DML2)은 상기 제1 더미 라인(DML1)과 상기 제1 방향(DR1)으로 이격될 수 있다. 상기 제2 더미 라인(DML2)은 상기 제3 전원 배선(PL3)으로부터 연장될 수 있다. 예를 들어, 상기 제2 더미 라인(DML2)은 상기 제3 전원 배선(PL3)과 여섯 부분에서 연결될 수 있다. 다만, 본 발명에 따른 실시예들은 이에 한정되지 않는다.
상기 제2 더미 라인(DML2)은 상기 벤딩 영역(BA)에서 상기 제1 무기막(IF1) 상에 배치될 수 있다. 상기 제2 더미 라인(DML2)은 상기 제2 비표시 영역(NDA2)에서 상기 제2 무기막(IF2)의 제2 측면(IF2b)을 커버할 수 있다. 상기 제2 무기막(IF2)의 상기 제2 측면(IF2b)은 상기 제2 무기막(IF2)의 상기 제1 측면(IF2a)과 이격되며, 상기 제2 비표시 영역(NDA2)과 중첩하는 측면일 수 있다. 상기 제2 더미 라인(DML2)은 상기 제1 더미 라인(DML1)과 마찬가지로 상기 벤딩 영역(BA)을 따라 상기 제2 방향(DR2)으로 연장될 수 있다.
상기 제2 더미 라인(DML2)의 상기 제2 방향(DR2)으로의 길이(L5)는 상기 제1 더미 라인(DML1)의 상기 제2 방향(DR2)으로의 길이(L1)와 실질적으로 동일할 수 있다. 예를 들어, 상기 제2 더미 라인(DML2)의 형상은 상기 제1 더미 라인(DML1)과 실질적으로 대칭인 형상일 수 있다. 다만, 상기 제2 더미 라인(DML2)의 형상은 이에 한정되지 않는다.
상기 유기막(OF)은 상기 제1 전원 배선(PL1) 및 상기 제2 전원 배선(PL2) 상에 배치될 수 있다. 상기 유기막(OF)은 상기 표시 영역(DA), 상기 제1 비표시 영역(NDA1), 상기 제2 비표시 영역(NDA2), 및 상기 벤딩 영역(BA)과 전체적으로 중첩할 수 있다. 또한, 상기 유기막(OF)은 상기 제1 더미 라인(DML1), 상기 제2 더미 라인(DML2), 상기 제1 무기막(IF1), 및 상기 제2 무기막(IF2)을 전체적으로 커버할 수 있다.
일 실시예에서, 상기 유기막(OF)은 상기 제1 개구부(OP1) 및 상기 제2 개구부(OP2) 내에 배치될 수 있다. 상기 유기막(OF)은 상기 제1 비표시 영역(NDA1)에서 상기 제2 무기막(IF2) 상에 배치되고, 상기 제1 벤딩 영역(BA1)에서 상기 제1 무기막(IF1)과 중첩할 수 있다. 상기 유기막(OF)은 상기 제3 벤딩 영역(BA3)에서 상기 기판(SUB)과 접촉할 수 있다.
일 실시예에서, 상기 제1 비표시 영역(NDA1) 및 상기 벤딩 영역(BA) 사이의 경계에 상기 제1 더미 라인(DML1)이 배치되고 상기 벤딩 영역(BA) 및 상기 제2 비표시 영역(NDA2) 사이의 경계에 상기 제2 더미 라인(DML2)이 배치됨으로써, 상기 제1 비표시 영역(NDA1) 및 상기 벤딩 영역(BA) 사이의 경계 및 상기 제2 비표시 영역(NDA2) 및 상기 벤딩 영역(BA) 사이의 경계에 금속 잔막이 잔존하지 않을 수 있다. 따라서, 상기 금속 잔막으로 인한 쇼트 불량 등이 방지될 수 있고, 이에 따라 상기 표시 장치(10)의 신뢰성이 향상될 수 있다.
도 6은 도 1의 B 영역을 확대 도시한 평면도이다. 도 7은 도 6의 C 영역을 확대 도시한 평면도이다.
도 6 및 도 7을 더 참조하면, 상기 제1 전원 배선(PL1), 상기 제2 전원 배선(PL2), 및 상기 제3 전원 배선(PL3)은 상기 제2 무기막(IF2) 상에 배치될 수 있다. 상기 제2 전원 배선(PL2)은 상기 제1 전원 배선(PL1)과 동일한 층에 배치될 수 있다. 상기 제2 전원 배선(PL2)은 상기 제1 전원 배선(PL1)과 평면 상에서 이격될 수 있다. 또한, 상기 제2 전원 배선(PL2)은 상기 제1 더미 라인(DML1)과 평면 상에서 이격될 수 있다. 상기 제2 전원 배선(PL2)은 상기 제1 더미 라인(DML1)과 상기 제1 방향(DR1)에서 중첩할 수 있다.
상기 제2 전원 배선(PL2)은 상기 제1 전원 전압과 상이한 제2 전원 전압을 상기 화소들(PX)에 전달할 수 있다. 상기 제2 전원 배선(PL2)은 제2 배선들(LN2)을 통해 상기 패드부(PD)와 연결될 수 있다.
상기 표시 장치(10)는 팬아웃 배선들(FOL) 및 연결 배선들(CL)을 더 포함할 수 있다. 상기 팬아웃 배선들(FOL)은 상기 제1 배선들(LN1)로부터 상기 제2 방향(DR2)으로 이격될 수 있다. 상기 팬아웃 배선들(FOL)은 상기 제1 방향(DR1)으로 연장될 수 있고, 상기 연결 배선들(CL)과 연결될 수 있다.
상기 팬아웃 배선들(FOL)은 상기 구동 칩과 연결될 수 있다. 선택적으로 상기 팬아웃 배선들(FOL)은 상기 구동 칩과 연결된 상기 패드부(PD)와 연결될 수 있다. 상기 팬아웃 배선들(FOL)은 상기 구동 칩으로부터 상기 데이터 신호를 전달받을 수 있고, 상기 데이터 신호를 상기 연결 배선들(CL)로 전달할 수 있다. 상기 연결 배선들(CL)은 상기 표시 영역(DA)에 배치된 상기 데이터 배선들(DL)에 각각 연결될 수 있고, 상기 데이터 배선들(DL)에 상기 데이터 신호를 전달할 수 있다.
상기 연결 배선들(CL)은 제1 연결 배선들(CL1) 및 제2 연결 배선들(CL2)을 포함할 수 있다. 상기 제1 연결 배선들(CL1) 및 상기 제2 연결 배선들(CL2)은 서로 다른 층에 배치될 수 있다. 상기 제1 연결 배선들(CL1) 및 상기 제2 연결 배선들(CL2)은 서로 평행하게 연장되며, 서로 번갈아 배치될 수 있다.
도 8은 도 7의 IV-IV' 라인을 절취한 단면도이다. 도 9는 도 7의 V-V' 라인을 절취한 단면도이다.
도 8을 더 참조하면, 상기 제1 배선들(LN1)은 상기 제5 절연층(IL5) 상에 배치될 수 있다. 상기 제1 배선들(LN1)은 상기 표시 영역(DA)에서 상기 제3 도전 패턴(CP3) 및 상기 제4 도전 패턴(CP4)과 동일한 층에 배치될 수 있다. 상기 제1 배선들(LN1)을 상기 제6 절연층(IL6)이 커버할 수 있다. 상기 제1 배선들(LN1)은 적어도 하나의 콘택홀을 통해 상기 제1 전원 배선(PL1)에 연결될 수 있다. 상기 제1 배선들(LN1)은 상기 제3 전원 배선(PL3)에 연결될 수 있다. 다만, 본 발명에 따른 실시예들은 이에 한정되지 않으며, 상기 제1 배선들(LN1)은 상기 패드부(PD)에 연결될 수 있다.
도 9를 더 참조하면, 상기 팬아웃 배선들(FOL)은 상기 제1 배선들(LN1)과 동일한 층에 배치될 수 있다. 예를 들어, 상기 팬아웃 배선들(FOL)은 상기 제5 절연층(IL5) 상에 배치될 수 있다. 상기 팬아웃 배선들(FOL)을 상기 제6 절연층(IL6)이 커버할 수 있다.
상기 팬아웃 배선들(FOL)은 상기 연결 배선들(CL)과 각각 연결될 수 있다. 상기 팬아웃 배선들(FOL)은 콘택홀들을 통해 상기 제1 연결 배선들(CL1) 및 상기 제2 연결 배선들(CL)과 각각 연결될 수 있다.
상기 제1 연결 배선들(CL1) 및 상기 제2 연결 배선들(CL2)은 서로 다른 층에 배치될 수 있다. 예를 들어, 상기 제1 연결 배선들(CL1)은 상기 제1 절연층(IL1) 상에 배치될 수 있다. 상기 제2 연결 배선들(CL2)은 상기 제2 절연층(IL2) 상에 배치될 수 있다. 예를 들어, 상기 제1 연결 배선들(CL1)은 상기 표시 영역(DA)에서 상기 제1 게이트 배선(GWL), 상기 제2 게이트 배선(GCL), 및 상기 제1 게이트 전극(GAT1)과 동일한 층에 배치될 수 있다. 상기 제2 연결 배선들(CL2)은 상기 제2 게이트 전극(GAT2)과 동일한 층에 배치될 수 있다. 다만, 본 발명에 따른 실시예들은 이에 한정되지 않는다.
도 10은 도 8의 다른 예를 나타내는 단면도이다. 도 11은 도 9의 다른 예를 나타내는 단면도이다.
도 10 및 도 11을 참조하여 설명하는 실시예들에 있어서, 도 8 및 도 9를 참조하여 설명한 실시예들과 중복되는 부분은 생략될 수 있다.
도 10 및 도 11을 참조하면, 제1 배선들(LN1)이 상기 제6 절연층(IL6) 상에 배치될 수 있다. 상기 제1 배선들(LN1)을 상기 제7 절연층(IL7)이 커버할 수 있다. 상기 제1 배선들(LN1)은 각각 제1 패턴들(PT1)을 통해 상기 제1 전원 배선(PL1)에 연결될 수 있다. 예를 들어, 상기 제1 배선들(LN1)은 상기 제1 패턴들(PT1)과 상기 제6 절연층(IL6)을 관통하는 콘택홀을 통해 각각 접촉할 수 있다. 상기 제1 패턴들(PT1)은 상기 제1 전원 배선(PL1)에 상기 제5 절연층(IL5) 및 상기 제4 절연층(IL4)을 관통하는 콘택홀을 통해 접촉할 수 있다.
팬아웃 배선들(FOL)은 상기 제1 배선들(LN1)과 동일한 층에 배치될 수 있다. 상기 팬아웃 배선들(FOL)은 상기 제6 절연층(IL6) 상에 배치될 수 있다. 상기 팬아웃 배선들(FOL)을 상기 제7 절연층(IL7)이 커버할 수 있다.
예를 들어, 상기 제1 배선들(LN1) 및 상기 팬아웃 배선들(FOL)은 상기 표시 영역(DA)에서 상기 데이터 배선(DL)과 동일한 층에 배치될 수 있다.
상기 팬아웃 배선들(FOL)은 상기 연결 배선들(CL)과 각각 연결될 수 있다. 예를 들어, 상기 팬아웃 배선들(FOL)은 상기 제6 절연층(IL6)을 관통하는 콘택홀들을 통해 제2 패턴들(PT2)과 연결될 수 있다. 상기 제2 패턴들(PT2)은 각각 상기 제2 연결 배선들(CL2)과 상기 제5 절연층(IL5), 상기 제4 절연층(IL4), 및 상기 제3 절연층(IL3)을 관통하는 콘택홀들을 통해 상기 제2 연결 배선들(CL2)과 각각 연결될 수 있다.
다만, 본 발명에 따른 실시예들은 이에 한정되지 않으며, 상기 팬아웃 배선들(FOL)과 상기 제1 배선들(LN1)은 서로 다른 층에 배치될 수 있다.
도 12 내지 도 19는 본 발명의 실시예들에 따른 표시 장치의 제조 방법을 설명하기 위한 도면들이다. 도 13은 도 12의 VI-VI'라인을 절취한 단면도이고, 도 15는 도 14의 VII-VII' 라인을 절취한 단면도이며, 도 17은 도 16의 VIII-VIII' 라인을 절취한 단면도이다. 도 19는 도 18의 IX-IX' 라인을 절취한 단면도이다.
도 12 내지 도 19를 참조하여 설명하는 표시 장치의 제조 방법은 상기 도 1 내지 도 11을 참조하여 설명한 표시 장치(10)를 제조하는 방법일 수 있다. 따라서, 중복되는 설명은 생략될 수 있다.
도 12 및 도 13을 참조하면, 기판(SUB)이 준비될 수 있다. 상기 기판(SUB)은 표시 영역(DA), 제1 비표시 영역(NDA1), 제2 비표시 영역(NDA2), 및 벤딩 영역(BA)을 포함할 수 있다. 상기 벤딩 영역(BA)은 제1 벤딩 영역(BA1), 제2 벤딩 영역(BA2), 및 제3 벤딩 영역(BA3)을 포함할 수 있다.
상기 기판(SUB) 상에 전체적으로 배리어층(BRR) 및 버퍼층(BFR)이 순차적으로 형성될 수 있다. 상기 배리어층(BRR)과 상기 버퍼층(BFR)은 제1 무기막(IF1)을 형성할 수 있다.
상기 제1 무기막(IF1) 상에 제1 절연층(IL1), 제2 절연층(IL2), 및 제3 절연층(IL3)이 순차적으로 형성될 수 있다. 상기 제1 절연층(IL1), 상기 제2 절연층(IL2), 및 상기 제3 절연층(IL3)은 제2 무기막(IF2)을 형성할 수 있다.
상기 제2 무기막(IF2) 중 상기 벤딩 영역(BA)과 중첩하는 부분이 제거될 수 있다. 따라서, 상기 제2 무기막(IF2)에 상기 벤딩 영역(BA)과 중첩하는 제2 개구부(OP2)가 형성될 수 있다.
도 14 및 도 15를 참조하면, 상기 제2 무기막(IF2) 상에 도전층(CDL)이 형성될 수 있다. 상기 도전층(CDL)은 상기 제2 무기막(IF2) 상에 전체적으로 형성되며, 상기 표시 영역(DA), 상기 제1 비표시 영역(NDA1), 상기 제2 비표시 영역(NDA2), 및 상기 벤딩 영역(BA)과 중첩할 수 있다. 상기 도전층(CDL)은 금속을 포함할 수 있다.
도 16 및 도 17을 참조하면, 상기 도전층(CDL)은 패터닝 공정을 통해 제1 전원 배선(PL1), 제2 전원 배선(PL2), 제3 전원 배선, 제1 더미 라인(DML1), 및 제2 더미 라인을 형성할 수 있다.
상기 제1 전원 배선(PL1), 상기 제2 전원 배선(PL2), 및 상기 제3 전원 배선은 서로 이격되어 형성될 수 있다. 상기 제1 더미 라인(DML1)은 상기 제1 전원 배선(PL1)과 일체로 형성될 수 있다. 상기 제2 더미 라인은 상기 제2 전원 배선과 일체로 형성될 수 있다. 상기 제1 더미 라인(DML1)과 상기 제2 더미 라인(예를 들어, 도 3의 제2 더미 라인(DML2))은 상기 제1 방향(DR1)으로 서로 이격되어 형성될 수 있다.
상기 제1 더미 라인(DML1)은 상기 제2 무기막(IF2)의 제1 측면(IF2a)을 커버할 수 있다. 즉, 상기 제1 더미 라인(DML1)은 상기 제1 비표시 영역(NDA1)과 상기 벤딩 영역(BA) 사이의 경계에 형성될 수 있다. 상기 제2 더미 라인은 상기 제2 무기막(IF2)의 상기 제1 측면(IF2a)과 상기 제1 방향(DR1)으로 이격되는 제2 측면(예를 들면, 도 5의 제2 측면(IF2b))을 커버할 수 있고, 상기 제2 비표시 영역(NDA2)과 상기 벤딩 영역(BA) 사이의 경계에 형성될 수 있다(도 3 참조).
상기 제1 더미 라인(DML1) 및 상기 제2 더미 라인 각각은 상기 제2 방향(DR2)으로 연장하는 형상으로 형성될 수 있다.
상기 도전층(CDL)이 패터닝된 후 상기 제1 무기막(IF1) 중 상기 벤딩 영역(BA)에 포함된 상기 제3 벤딩 영역(BA3)과 중첩하는 부분이 제거될 수 있다. 따라서, 상기 제1 무기막(IF1)에 상기 제3 벤딩 영역(BA3)과 중첩하는 제1 개구부(OP1)가 형성될 수 있다.
도 18 및 도 19를 참조하면, 상기 제1 전원 배선(PL1), 상기 제2 전원 배선(PL2), 상기 제3 전원 배선, 상기 제1 더미 라인(DML1), 및 상기 제2 더미 라인을 커버하며 제4 절연층(IL4), 제5 절연층(IL5), 제6 절연층(IL6), 및 제7 절연층(IL7)이 순차적으로 형성될 수 있다. 상기 제5 절연층(IL5), 상기 제6 절연층(IL6), 및 상기 제7 절연층(IL7)은 유기막(OF)을 형성할 수 있다.
또한, 상기 제5 절연층(IL5) 또는 상기 제6 절연층(IL6) 상에 제1 배선들(LN1), 제2 배선들 및 팬아웃 배선들(FOL)이 형성될 수 있다. 상기 제1 배선들(LN1)은 상기 제1 전원 배선(PL1)과 콘택홀 또는 패턴들(예를 들면, 도 10의 제1 패턴들(PT1))을 통해 연결될 수 있다. 상기 팬아웃 배선들(FOL)은 연결 배선들(예를 들면, 도 7, 도 9 및 도 11의 연결 배선들(CL1, CL2))과 콘택홀 또는 패턴들(예를 들면, 도 11의 제2 패턴들(PT2))을 통해 연결될 수 있다.
상기 유기막(OF)은 상기 표시 영역(DA), 상기 제1 비표시 영역(NDA1), 상기 제2 비표시 영역(NDA2), 및 상기 벤딩 영역(BA)과 전체적으로 중첩하며, 상기 제1 개구부(OP1) 및 상기 제2 개구부(OP2) 내에 형성될 수 있다.
일 실시예에서, 상기 제1 비표시 영역(NDA1) 및 상기 벤딩 영역(BA) 사이의 경계에 상기 제1 더미 라인(DML1)이 형성되고 상기 벤딩 영역(BA) 및 상기 제2 비표시 영역(NDA2) 사이의 경계에 상기 제2 더미 라인(DML2)이 형성됨으로써, 상기 도전층(CDL)의 패터닝 공정에서 상기 도전층(CDL)에 의한 금속 잔막이 잔존하는 것을 방지할 수 있다. 따라서, 상기 금속 잔막으로 인한 쇼트 불량 등이 방지될 수 있고, 이에 따라 상기 표시 장치의 신뢰성이 향상될 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
10: 표시 장치 DA: 표시 영역
NDA1: 제1 비표시 영역 NDA2: 제2 비표시 영역
BA: 벤딩 영역 PL1: 제1 전원 배선
PL2: 제2 전원 배선 PL3: 제3 전원 배선
DML1: 제1 더미 라인 LN1: 제1 배선들
LN2: 제2 배선들 FOL: 팬아웃 배선들
CL1: 제1 연결 배선들 CL2: 제2 연결 배선들
DML2: 제2 더미 라인 IF1: 제1 무기막
IF2: 제2 무기막 OF: 유기막
OP1: 제1 개구부 OP2: 제2 개구부

Claims (20)

  1. 표시 영역, 상기 표시 영역에 인접하는 제1 비표시 영역, 상기 제1 비표시 영역과 제1 방향으로 이격되는 제2 비표시 영역, 및 상기 제1 비표시 영역 및 상기 제2 비표시 영역 사이에 배치되며 상기 제1 방향과 교차하는 제2 방향으로 연장되는 벤딩 영역을 포함하는 기판;
    상기 기판 상의 상기 표시 영역, 상기 제1 비표시 영역, 상기 제2 비표시 영역, 및 상기 벤딩 영역의 일부에 배치되는 제1 무기막;
    상기 제1 무기막 상에 배치되며, 상기 표시 영역, 상기 제1 비표시 영역, 및 상기 제2 비표시 영역과 중첩하는 제2 무기막;
    상기 제2 무기막 상에 배치되며, 상기 제1 비표시 영역과 중첩하는 제1 전원 배선; 및
    상기 제1 전원 배선으로부터 연장되고, 상기 벤딩 영역에서 상기 제1 무기막 상에 배치되며, 상기 제1 비표시 영역에서 상기 제2 무기막의 제1 측면을 커버하고, 상기 제2 방향으로 연장되는 제1 더미 라인을 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 제1 더미 라인은 상기 제1 전원 배선과 일체로 형성되는 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서, 상기 제1 더미 라인은 상기 벤딩 영역을 따라 연장되며,
    상기 제1 더미 라인의 상기 제2 방향으로의 길이는 상기 벤딩 영역의 상기 제2 방향으로의 길이와 동일한 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 벤딩 영역에서 상기 제2 무기막은 상기 제1 무기막을 노출시키며,
    상기 벤딩 영역에서 상기 제1 무기막은 상기 기판을 노출시키는 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서, 상기 제1 더미 라인에서 상기 벤딩 영역과 중첩하는 부분의 상기 제1 방향으로의 길이는 상기 제1 무기막에서 상기 벤딩 영역과 중첩하는 부분의 상기 제1 방향으로의 길이보다 작은 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서,
    상기 제2 무기막 상에 배치되고, 상기 제1 비표시 영역에 배치되며, 상기 제1 전원 배선과 평면 상에서 이격되는 제2 전원 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서, 상기 제2 전원 배선은 상기 제1 전원 배선과 동일한 층에 배치되며, 상기 제2 전원 배선은 상기 제1 더미 라인과 평면 상에서 이격되는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서, 상기 제2 전원 배선은 상기 제1 더미 라인과 상기 제1 방향에서 중첩하는 것을 특징으로 하는 표시 장치.
  9. 제1항에 있어서,
    상기 제1 전원 배선 상에 배치되며, 상기 표시 영역, 상기 제1 비표시 영역, 상기 제2 비표시 영역, 및 상기 벤딩 영역과 중첩하는 유기막을 더 포함하는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서, 상기 유기막은 상기 제1 더미 라인, 상기 제1 무기막, 및 상기 제2 무기막을 커버하는 것을 특징으로 하는 표시 장치.
  11. 제1항에 있어서,
    상기 제2 무기막 상에 배치되고, 상기 제2 비표시 영역과 중첩하며, 상기 제1 전원 배선과 동일한 층에 배치되고, 상기 제1 전원 배선과 상기 제1 방향으로 평면 상에서 이격되는 제3 전원 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서,
    상기 제3 전원 배선으로부터 연장되고, 상기 벤딩 영역에서 상기 제1 무기막 상에 배치되며, 상기 제2 비표시 영역에서 상기 제2 무기막의 상기 제1 측면과 이격되는 제2 측면을 커버하고, 상기 제2 방향으로 연장되는 제2 더미 라인을 더 포함하는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 제2 더미 라인은 상기 제1 더미 라인과 상기 제1 방향으로 이격되는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 제2 더미 라인은 상기 벤딩 영역을 따라 연장되며,
    상기 제2 더미 라인의 상기 제2 방향으로의 길이는 상기 제1 더미 라인의 상기 제2 방향으로의 길이와 동일한 것을 특징으로 하는 표시 장치.
  15. 표시 영역, 상기 표시 영역에 인접하는 제1 비표시 영역, 상기 제1 비표시 영역과 제1 방향에서 이격되는 제2 비표시 영역, 및 상기 제1 비표시 영역 및 상기 제2 비표시 영역 사이에 배치되며 상기 제1 방향과 교차하는 제2 방향으로 연장되는 벤딩 영역을 포함하는 기판;
    상기 기판 상의 상기 표시 영역, 상기 제1 비표시 영역, 상기 제2 비표시 영역, 및 상기 벤딩 영역의 일부에 배치되고, 상기 벤딩 영역에서 상기 제2 방향으로 연장되는 제1 개구부를 정의하는 제1 무기막;
    상기 제1 무기막 상에 배치되고, 상기 표시 영역, 상기 제1 비표시 영역, 및 상기 제2 비표시 영역에 배치되며, 상기 벤딩 영역에서 상기 제2 방향으로 연장되는 제2 개구부를 정의하는 제2 무기막;
    상기 제2 무기막 상에 배치되며, 상기 제1 비표시 영역에 배치되는 제1 전원 배선; 및
    상기 제1 전원 배선으로부터 연장되고, 상기 벤딩 영역에서 상기 제1 무기막 상에 배치되며, 상기 제1 비표시 영역에서 상기 제2 개구부의 측면을 커버하고, 상기 제2 방향으로 연장되는 제1 더미 라인을 포함하는 표시 장치.
  16. 제15항에 있어서, 상기 벤딩 영역에서 상기 제1 개구부와 상기 제2 개구부는 서로 중첩하는 것을 특징으로 하는 표시 장치.
  17. 제15항에 있어서, 상기 제1 더미 라인은 상기 제1 개구부와 이격되는 것을 특징으로 하는 표시 장치.
  18. 제15항에 있어서,
    상기 제1 전원 배선과 동일한 층에 배치되며, 상기 제1 전원 배선과 평면 상에서 이격되는 제2 전원 배선;
    상기 제1 전원 배선과 동일한 층에 배치되며, 상기 제1 전원 배선 및 상기 제2 전원 배선과 평면 상에서 이격되는 제3 전원 배선; 및
    상기 제3 전원 배선으로부터 연장되고, 상기 벤딩 영역에서 상기 제1 무기막 상에 배치되며, 상기 제2 비표시 영역에서 상기 제2 개구부의 측면을 커버하고, 상기 제2 방향으로 연장되는 제2 더미 라인을 더 포함하는 것을 특징으로 하는 표시 장치.
  19. 제18항에 있어서, 상기 제2 더미 라인은 상기 제1 개구부와 이격되며, 상기 제1 더미 라인과 상기 제1 개구부를 사이에 두고 서로 이격되는 것을 특징으로 하는 표시 장치.
  20. 제15항에 있어서,
    상기 제1 전원 배선 상에 배치되며, 상기 표시 영역, 상기 제1 비표시 영역, 상기 제2 비표시 영역, 및 상기 벤딩 영역과 중첩하는 유기막을 더 포함하고,
    상기 유기막은 상기 제1 개구부 및 상기 제2 개구부 내에 배치되며, 상기 벤딩 영역에서 상기 기판과 접촉하는 것을 특징으로 하는 표시 장치.
KR1020220028685A 2022-03-07 2022-03-07 표시 장치 KR20230131999A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220028685A KR20230131999A (ko) 2022-03-07 2022-03-07 표시 장치
US18/114,240 US20230282794A1 (en) 2022-03-07 2023-02-25 Display device
CN202310181350.1A CN116722011A (zh) 2022-03-07 2023-02-27 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220028685A KR20230131999A (ko) 2022-03-07 2022-03-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20230131999A true KR20230131999A (ko) 2023-09-15

Family

ID=87849902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220028685A KR20230131999A (ko) 2022-03-07 2022-03-07 표시 장치

Country Status (3)

Country Link
US (1) US20230282794A1 (ko)
KR (1) KR20230131999A (ko)
CN (1) CN116722011A (ko)

Also Published As

Publication number Publication date
US20230282794A1 (en) 2023-09-07
CN116722011A (zh) 2023-09-08

Similar Documents

Publication Publication Date Title
US9939699B2 (en) Displays with bent signal lines
JP6479175B2 (ja) フレキシブル基板の信号トレースパターン
KR101888995B1 (ko) 플렉서블 인쇄 회로 필름을 갖는 oled 디스플레이 디바이스
US11385749B2 (en) Touch display device
US11460948B2 (en) Touch panel and preparation method thereof, and display apparatus
KR20200057142A (ko) 표시 장치
EP4060744A1 (en) Array substrate and display device
WO2023093220A1 (zh) 显示面板及其制作方法、终端设备
KR20200094874A (ko) 표시 장치
JP7368233B2 (ja) 基板及びその製造方法、電子装置
CN109148485B (zh) 阵列基板及其制作方法和显示装置
CN113540180A (zh) 显示装置
KR20230131999A (ko) 표시 장치
CN115877974A (zh) 触摸感测单元和显示装置
KR102662337B1 (ko) 표시 장치
WO2023184244A1 (zh) 显示基板及显示装置
CN221103940U (zh) 显示装置
WO2023142100A1 (zh) 显示面板、显示装置
WO2022205212A1 (zh) 触控基板及显示装置
US20240155761A1 (en) Flexible Printed Circuit Board and Touch-Control Display Apparatus
KR20240045405A (ko) 표시 장치 및 이의 제조 방법
KR20220106892A (ko) 표시 장치
KR20240083948A (ko) 표시 장치
KR20240036755A (ko) 표시 장치 및 이의 제조 방법
KR20240027206A (ko) 표시 장치