KR20240083948A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240083948A
KR20240083948A KR1020220168049A KR20220168049A KR20240083948A KR 20240083948 A KR20240083948 A KR 20240083948A KR 1020220168049 A KR1020220168049 A KR 1020220168049A KR 20220168049 A KR20220168049 A KR 20220168049A KR 20240083948 A KR20240083948 A KR 20240083948A
Authority
KR
South Korea
Prior art keywords
disposed
layer
area
display area
display device
Prior art date
Application number
KR1020220168049A
Other languages
English (en)
Inventor
장권
정준영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220168049A priority Critical patent/KR20240083948A/ko
Priority to US18/491,055 priority patent/US20240188347A1/en
Publication of KR20240083948A publication Critical patent/KR20240083948A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Geometry (AREA)

Abstract

표시 장치는 표시 영역 및 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 기판, 기판 상의 표시 영역에 배치되는 발광 소자, 기판 상의 비표시 영역에 배치되는 복수의 그루브들, 기판 상의 비표시 영역에 배치되고, 불투명한 물질을 포함하며, 그루브들 중 제1 그루브에 인접하게 배치되고, 불투명한 물질을 포함하며, 각각의 단부가 제1 그루브를 향해 돌출된 제1 팁을 갖는 복수의 제1 패턴층들 및 그루브들 중 제2 그루브에 인접하게 배치되고, 투명한 물질을 포함하며, 단부가 제2 그루브를 향해 돌출된 제2 팁을 갖는 적어도 하나의 제2 패턴층을 포함한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 더욱 상세하게는, 본 발명은 기능성 모듈이 배치된 기능 영역을 포함하는 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시 장치의 중요성이 부각되고 있다. 이에 따라, 액정 표시 장치(liquid crystal display device), 유기 발광 표시 장치(organic light emitting display device), 플라즈마 표시 장치(plasma display device) 등과 같은 표시 장치의 사용이 증가하고 있다.
한편, 표시 장치는 영상이 표시되는 표시 영역 및 표시 영역의 주변에 위치하는 비표시 영역을 포함할 수 있다. 표시 영역에는 영상을 표시하기 위한 복수의 화소들 및 화소들에 연결되는 배선들이 배치될 수 있다. 비표시 영역에는 화소들을 구동시키기 위한 구동부들과 카메라 모듈, 센서 모듈 등과 같은 기능성 모듈이 배치될 수 있다.
비표시 영역에 의한 데드 스페이스를 감소하기 위하여 표시 영역 내부에는 관통홀이 형성될 수 있다. 기능성 모듈은 관통홀 내부에 배치될 수 있고, 기능성 모듈은 관통홀을 통해 표시 장치의 전면에 위치하는 사물, 사용자 등을 감지하거나 인식할 수 있다.
본 발명의 목적은 신뢰성이 개선된 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 영역 및 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 기판, 상기 기판 상의 상기 표시 영역에 배치되는 발광 소자, 상기 기판 상의 상기 비표시 영역에 배치되는 복수의 그루브들, 상기 그루브들 중 제1 그루브에 인접하게 배치되고, 불투명한 물질을 포함하며, 각각의 단부가 상기 제1 그루브를 향해 돌출된 제1 팁을 갖는 복수의 제1 패턴층들 및 상기 그루브들 중 제2 그루브에 인접하게 배치되고, 투명한 물질을 포함하며, 단부가 상기 제2 그루브를 향해 돌출된 제2 팁을 갖는 적어도 하나의 제2 패턴층을 포함할 수 있다.
일 실시예에 있어서, 상기 비표시 영역은 상기 표시 영역에 의해 둘러싸이고, 기능성 모듈이 배치되는 기능 영역을 포함하고, 상기 그루브들, 상기 제1 패턴층들 및 상기 제2 패턴층은 상기 기능 영역에 배치될 수 있다.
일 실시예에 있어서, 상기 기능 영역은 상기 기능성 모듈이 배치되는 개구 영역 및 상기 개구 영역을 둘러싸는 중간 영역을 포함하고, 상기 중간 영역에서, 상기 그루브들 사이에 배치되는 적어도 하나의 댐을 더 포함할 수 있다.
일 실시예에 있어서, 상기 댐은 상기 표시 영역에서 상기 개구 영역을 향하는 방향으로 배치되는 제1 댐 및 제2 댐을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 댐 및 제2 댐 각각은 제1 서브층, 상기 제1 서브층 상에 배치되는 제2 서브층 및 상기 제2 서브층 상에 배치되는 제3 서브층을 포함하고, 상기 제1 내지 제3 서브층들 각각은 유기 물질을 포함하며, 상기 제2 패턴층은 상기 제1 서브층의 일부 상에 배치되며 상기 제2 서브층의 측면을 따라 상기 제2 서브층의 상면의 일부까지 연장될 수 있다.
일 실시예에 있어서, 상기 발광 소자는 화소 전극, 상기 화소 전극 상에 배치되는 유기 발광층 및 상기 유기 발광층 상에 배치되는 공통 전극을 포함하고, 상기 유기 발광층 및 상기 공통 전극은 상기 기능 영역에서 상기 제1 및 제2 팁들에 의해 단절될 수 있다.
일 실시예에 있어서, 상기 기능성 모듈은 카메라 모듈, 얼굴 인식 센서 모듈, 동공 인식 센서 모듈, 가속도 센서 모듈, 근접 센서 모듈, 적외선 센서 모듈 및 조도 센서 모듈 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 불투명한 물질은 금속 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 투명한 물질은 도전성 금속 산화물 및 실리콘 화합물로 구성된 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 도전성 금속 산화물은 인듐 갈륨 산화물(IGO), 인듐 아연 산화물(IZO), 인듐 주석 산화물(ITO), 인듐 아연 주석 산화물(IZTO) 및 인듐 갈륨 아연 산화물(IGZO)로 구성된 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 실리콘 화합물은 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물로 구성된 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판 상의 상기 표시 영역에 배치되는 액티브 패턴, 상기 액티브 패턴 상에 배치되는 게이트 전극, 상기 게이트 전극 상에 배치되는 소스 전극 및 드레인 전극, 및 상기 드레인 전극 상에 배치되고, 상기 드레인 전극에 접속되는 연결 전극을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 패턴층들은 상기 연결 전극과 동일한 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 패턴층들 각각은 상기 제1 그루브를 중심으로 적어도 일측에 배치되고, 상기 제2 패턴층은 상기 제2 그루브를 중심으로 적어도 일측에 배치되며, 상기 제1 팁은 상기 제1 그루브에 위치하고, 상기 제2 팁은 상기 제2 그루브에 위치할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 발광 소자 상에 배치되는 적어도 하나의 무기 봉지층 및 유기 봉지층을 포함하는 봉지층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 유기 봉지층은 상기 표시 영역으로부터 상기 비표시 영역의 일부까지 연장되고, 상기 그루브들 중 적어도 하나의 그루브는 상기 유기 봉지층에 의해 채워질 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 영역, 상기 표시 영역에 의해 둘러싸인 기능 영역 및 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 기판, 상기 기판 상의 상기 표시 영역에 배치되는 발광 소자, 상기 기판 상의 상기 기능 영역에 배치되는 복수의 제1 그루브들, 상기 기판 상의 상기 비표시 영역에 배치되는 적어도 하나의 제2 그루브, 상기 제1 그루브들에 인접하게 배치되고, 불투명한 물질을 포함하며, 각각의 단부가 상기 제1 그루브들 각각을 향해 돌출된 제1 팁을 갖는 복수의 제1 패턴층들 및 상기 제2 그루브에 인접하게 배치되고, 투명한 물질을 포함하며, 단부가 상기 제2 그루브를 향해 돌출된 제2 팁을 갖는 적어도 하나의 제2 패턴층을 포함할 수 있다.
일 실시예에 있어서, 상기 비표시 영역은 복수의 신호 패드들이 배치되고, 상기 신호 패드들에 인접하는 테스트 영역을 포함하는 패드 영역을 포함하고, 상기 제2 그루브 및 상기 제2 패턴층은 상기 테스트 영역에 배치될 수 있다.
일 실시예에 있어서, 상기 불투명한 물질은 금속 물질을 포함하고, 상기 투명한 물질은 도전성 금속 산화물 및 실리콘 화합물로 구성된 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판 상의 상기 표시 영역에 배치되는 액티브 패턴, 상기 액티브 패턴 상에 배치되는 게이트 전극, 상기 게이트 전극 상에 배치되는 소스 전극 및 드레인 전극 및 상기 드레인 전극 상에 배치되고, 상기 드레인 전극에 접속되는 연결 전극을 더 포함하고, 상기 제1 패턴층들은 상기 연결 전극과 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 기능 영역에 배치되고, 불투명한 물질을 포함하며, 단부가 그루브를 향해 돌출된 제1 팁을 갖는 복수의 제1 패턴층들 및 비표시 영역(예를 들어, 기능 영역, 테스트 영역 등)에 배치되고, 투명한 물질을 포함하며, 단부가 그루브를 향해 돌출된 제2 팁을 갖는 적어도 하나의 제2 패턴층을 포함할 수 있다. 이에 따라, 제2 패턴층의 제2 팁의 임계 치수를 측정하여, 제1 패턴층의 제1 팁(PT1)의 임계 치수를 예측할 수 있다. 이를 통해, 기능 영역에서, 유기 발광층 및 공통 전극의 단절 여부를 모니터링할 수 있다.
다만, 본 발명의 효과가 상기 효과로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 장치가 벤딩된 형상을 나타내는 도면이다.
도 3은 도 1의 기능 영역을 확대 도시한 평면도이다.
도 4는 도 3의 I-I' 라인을 따라 자른 단면도이다.
도 5는 도 3의 II-II' 라인을 따라 자른 단면도이다.
도 6은 도 5의 A 영역을 확대 도시한 단면도이다.
도 7은 피검사체의 임계 치수(critical dimension)을 측정하는 임계 치수 측정 장치를 설명하기 위한 도면이다.
도 8 내지 도 21은 도 4 및 도 5의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 22는 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 23은 도 22의 III-III' 라인을 따라 자른 단면도이다.
도 24는 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 25는 도 24의 IV-IV' 라인을 따라 자른 단면도이다.
도 26은 도 1의 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 27은 도 26의 전자 기기가 텔레비전으로 구현되는 일 예를 나타내는 도면이다.
도 28은 도 26의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치에 대하여 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다. 도 2는 도 1의 표시 장치가 벤딩된 형상을 나타내는 도면이다. 도 3은 도 1의 기능 영역을 확대 도시한 평면도이다.
도 1, 도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 기판(SUB), 구동 집적 회로(DIC), 신호 패드들(SE) 및 연결 필름(CF)을 포함할 수 있다.
표시 장치(DD)는 직사각형의 평면 형상을 가질 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 표시 장치(DD)는 다양한 평면 형상을 가질 수도 있다.
기판(SUB)은 제1 영역(A1) 및 제2 영역(A2)을 포함할 수 있다. 제1 영역(A1)은 표시 영역(DA), 기능 영역(FA) 및 비표시 영역(NDA)의 일부를 포함하고, 제2 영역(A2)은 비표시 영역(NDA)의 다른 일부를 포함할 수 있다.
표시 영역(DA)은 광을 생성하거나, 외부의 광원으로부터 제공된 광의 투과율을 조절하여 영상을 표시할 수 있는 영역으로 정의될 수 있다. 비표시 영역(NDA)은 영상을 표시하지 않는 영역으로 정의될 수 있다. 또한, 비표시 영역(NDA)은 표시 영역(DA)의 주변에 위치할 수 있다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)을 전체적으로 둘러쌀 수 있다.
표시 영역(DA)에는 복수의 화소들(PX)이 배치될 수 있다. 복수의 화소들(PX) 각각은 광을 방출할 수 있다. 복수의 화소들(PX) 각각이 광을 방출함으로써, 표시 영역(DA)은 영상을 표시할 수 있다. 예를 들어, 복수의 화소들(PX)은 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 매트릭스 형태로 배열될 수 있다.
표시 영역(DA)에는 복수의 화소들(PX)과 연결되는 배선들이 더 배치될 수 있다. 예를 들어, 상기 배선들은 데이터 신호 배선, 게이트 신호 배선, 전원 배선 등을 포함할 수 있다.
비표시 영역(NPA)에는 복수의 화소들(PX)을 구동하기 위한 구동부가 배치될 수 있다. 예를 들어, 상기 구동부는 게이트 구동부, 발광 구동부, 전원 전압 생성부, 타이밍 컨트롤러 등을 포함할 수 있다. 복수의 화소들(PX)은 상기 구동부들로부터 전달 받은 신호에 기초하여 광을 방출할 수 있다.
기능 영역(FA)은 표시 영역(DA) 내에 위치하는 비표시 영역으로 정의될 수 있다. 예를 들어, 기능 영역(FA)의 적어도 일부는 인접하는 표시 영역(DA)에 의해 둘러싸일 수 있다.
예를 들어, 도 1에 도시된 바와 같이, 기능 영역(FA)은 표시 영역(DA)의 상측 중앙에 위치할 수 있다. 선택적으로, 기능 영역(FA)은 표시 영역(DA)의 좌측 상단, 우측 상단 등에 위치할 수도 있다. 또한, 도 1에 도시된 바와 같이, 기능 영역(FA)은 한 개일 수 있다. 선택적으로, 기능 영역(FA)은 복수 개로 구비될 수도 있다.
기능 영역(FA)에는 기능성 모듈(예를 들어, 도 5의 기능성 모듈(FM))이 배치될 수 있다. 예를 들어, 상기 기능성 모듈은 표시 장치(DD)의 전면에 위치하는 사물의 이미지를 촬영(또는, 인식)하기 위한 카메라 모듈, 사용자의 얼굴을 감지하기 위한 얼굴 인식 센서 모듈, 사용자의 눈동자를 감지하기 위한 동공 인식 센서 모듈, 표시 장치(DD)의 움직임을 판단하기 위한 가속도 센서 모듈 및 지자기 센서 모듈, 표시 장치(DD)의 전면의 근접 여부를 감지하기 위한 근접 센서 모듈 및 적외선 센서 모듈, 외부의 밝기의 정도를 측정하기 위한 조도 센서 등을 포함할 수 있다.
기능 영역(FA)은 개구 영역(OA) 및 개구 영역(OA)의 주변에 위치하는 중간 영역(MA)을 포함할 수 있다. 중간 영역(MA)은 평면 상에서 개구 영역(OA)을 둘러싸는 형상을 가지며, 표시 영역(DA)에 의해 둘러싸일 수 있다.
일 실시예에 있어서, 중간 영역(MA)에는 복수의 그루브들(G)이 배치될 수 있다. 예를 들어, 그루브들(G) 각각은 평면 상에서 개구 영역(OA)을 둘러싸는 형상을 가질 수 있다. 그루브들(G)은 서로 이격되어 배치될 수 있다.
일 실시예에 있어서, 개구 영역(OA)에는 표시 장치(DD)를 관통하는 관통홀(TH)이 형성될 수 있다. 상기 기능성 모듈의 적어도 일부는 관통홀(TH) 내부에 배치될 수 있다. 예를 들어, 상기 기능성 모듈은 적어도 카메라 모듈을 포함할 수 있다.
제2 영역(A2)의 비표시 영역(NDA)의 상기 다른 일부는 벤딩 영역(BA) 및 패드 영역(PA)을 포함할 수 있다. 패드 영역(PA)은 표시 영역(DA)의 일 측으로부터 기판(SUB)의 상면에 평행한 제2 방향(DR2)과 반대 방향으로 이격되어 위치할 수 있다.
벤딩 영역(BA)은 평면 상에서 표시 영역(DA)과 패드 영역(PA) 사이에 위치할 수 있다. 도 2에 도시된 바와 같이, 벤딩 영역(BA)은 제1 방향(DR1)으로 연장되는 벤딩 축을 기준으로 벤딩될 수 있다. 이 경우, 제1 영역(A1)과 패드 영역(PA)은 평면 상에서 중첩할 수 있다. 표시 장치(DD)는 벤딩 영역(BA)이 상기 벤딩 축을 기준으로 벤딩된 형상으로 제공될 수 있다.
기판(SUB) 상의 패드 영역(PA)에 구동 집적 회로(DIC)가 배치될 수 있다. 구동 집적 회로(DIC)는 구동 신호 중 디지털 데이터 신호를 아날로그 데이터 신호로 변환하여 복수의 화소들(PX)에 제공할 수 있다. 예를 들어, 구동 집적 회로(DIC)는 데이터 구동부일 수 있다.
기판(SUB) 상의 패드 영역(PA)에 신호 패드들(SE)이 배치될 수 있다. 신호 패드들(SE)은 제1 방향(DR1)으로 서로 이격하여 배치될 수 있다. 신호 패드들(SE)의 일부는 배선을 통해 구동 집적 회로(DIC)와 연결될 수 있고, 신호 패드들(SE)의 나머지는 배선을 통해 복수의 화소들(PX)과 연결될 수 있다. 예를 들어, 신호 패드들(SE) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
기판(SUB) 상의 패드 영역(PA)에 연결 필름(CF)이 배치될 수 있다. 구체적으로, 연결 필름(CF)은 패드 영역(PA)의 일부와 중첩할 수 있다. 연결 필름(CF)의 일단은 신호 패드들(SE)과 전기적으로 연결될 수 있고, 연결 필름(CF)의 타단은 외부 장치와 전기적으로 연결될 수 있다. 즉, 상기 외부 장치로부터 생성된 구동 신호, 구동 전압 등이 연결 필름(CF) 및 신호 패드들(SE)을 통해 구동 집적 회로(DIC) 및 복수의 화소들(PX)에 제공될 수 있다. 예를 들어, 연결 필름(CF)은 연성 회로 기판(flexible printed circuit board, FPCB), 인쇄 회로 기판(printed circuit board, PCB), 연성 플랫 케이블(flexible flat cable, FFC) 등을 포함할 수 있다.
도 1에서는 구동 집적 회로(DIC)가 COP(chip on plastic) 방식 또는 COG(chip on glass) 방식으로 배치되는 것으로 도시되었으나, 본 발명의 구성은 이에 한정되는 것은 아니다. 예를 들어, 구동 집적 회로(DIC)는 COF(chip on film) 방식으로 배치될 수도 있다.
본 명세서에서, 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 평면이 정의될 수 있다. 예를 들어, 제1 방향(DR1)은 제2 방향(DR2)과 수직일 수 있다.
도 4는 도 3의 I-I' 라인을 따라 자른 단면도이다. 예를 들어, 도 4는 도 3의 표시 영역(DA)의 일부를 나타내는 단면도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 기판(SUB), 버퍼층(BUF), 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 제1 내지 제7 절연층들(IL1, IL2, IL3, IL4, IL5, IL6, IL7), 연결 전극(CE), 화소 정의막(PDL), 발광 소자(EL), 봉지층(ENC) 및 기능층(FL)을 포함할 수 있다.
여기서, 제1 트랜지스터(TR1)는 제1 액티브 패턴(ACT1), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함할 수 있다. 제2 트랜지스터(TR2)는 제2 액티브 패턴(ACT2), 제3 게이트 전극(GE3), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함할 수 있다. 발광 소자(EL)는 화소 전극(PE), 발광층(EML) 및 공통 전극(CME)을 포함할 수 있다. 봉지층(ENC)은 제1 무기 봉지층(EN1), 유기 봉지층(EN2) 및 제2 무기 봉지층(EN3)을 포함할 수 있다.
기판(SUB)은 투명한 물질 또는 불투명한 물질을 포함할 수 있다. 기판(SUB)은 투명 수지 기판으로 이루어질 수 있다. 상기 투명 수지 기판의 예로는, 폴리이미드 기판 등을 들 수 있다. 이러한 경우, 상기 폴리이미드 기판은 제1 유기층, 제1 배리어층, 제2 유기층 등을 포함할 수 있다. 선택적으로, 기판(SUB)은 석영(quartz) 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘(calcium fluoride) 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임 유리(soda-lime) 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수도 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
기판(SUB) 상에 버퍼층(BUF)이 배치될 수 있다. 버퍼층(BUF)은 기판(SUB)으로부터 금속 원자들이나 불순물들이 제1 및 제2 트랜지스터들(TR1, TR2)로 확산되는 현상을 방지할 수 있다. 또한, 버퍼층(BUF)은 기판(SUB)의 표면이 균일하지 않을 경우, 기판(SUB)의 표면의 평탄도를 향상시킬 수 있다. 예를 들어, 버퍼층(BUF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
버퍼층(BUF) 상의 표시 영역(DA)에 제1 액티브 패턴(ACT1)이 배치될 수 있다. 일 실시예에 있어서, 제1 액티브 패턴(ACT1)은 비정질 실리콘, 다결정 실리콘 등과 같은 무기물 반도체를 포함할 수 있다. 예를 들어, 제1 액티브 패턴(ACT1)은 제1 소스 영역, 제1 드레인 영역, 및 상기 제1 소스 영역과 상기 제1 드레인 영역 사이에 위치하는 제1 채널 영역을 가질 수 있다.
버퍼층(BUF) 상에 제1 절연층(IL1)이 배치될 수 있다. 제1 절연층(IL1)은 제1 액티브 패턴(ACT1)을 덮으며, 균일한 두께로 제1 액티브 패턴(ACT1)의 프로파일을 따라 배치될 수 있다. 선택적으로, 제1 절연층(IL1)은 제1 액티브 패턴(ACT1)을 충분히 덮을 수 있으며, 제1 액티브 패턴(ACT1)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 예를 들어, 제1 절연층(IL1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 탄화물(SiCx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy) 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제1 절연층(IL1)은 제1 무기 절연층으로 지칭될 수 있다.
제1 절연층(IL1) 상의 표시 영역(DA)에 제1 게이트 전극(GE1)이 배치될 수 있다. 제1 게이트 전극(GE1)은 제1 액티브 패턴(ACT1)의 상기 제1 채널 영역과 중첩할 수 있다. 제1 게이트 전극(GE1)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투면 도전성 물질 등을 포함할 수 있다. 상기 금속의 예로는, 은(Ag), 몰리브데늄(Mo), 알루미늄(Al), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc) 등을 들 수 있다. 상기 도전성 금속 산화물의 예로는, 인듐 주석 산화물, 인듐 아연 산화물 등을 들 수 있다. 또한, 상기 금속 질화물의 예로는, 알루미늄 질화물(AlNx), 텅스텐 질화물(WNx), 크롬 질화물(CrNx) 등을 들 수 있다. 이들은 각각 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 절연층(IL1) 상에 제2 절연층(IL2)이 배치될 수 있다. 제2 절연층(IL2)은 제1 게이트 전극(GE1)을 덮으며, 균일한 두께로 제1 게이트 전극(GE1)의 프로파일을 따라 배치될 수 있다. 선택적으로, 제2 절연층(IL2)은 제1 게이트 전극(GE1)을 충분히 덮으며, 제1 게이트 전극(GE1)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수도 있다. 예를 들어, 제2 절연층(IL2)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제2 절연층(IL2)은 제2 무기 절연층으로 지칭될 수 있다.
제2 절연층(IL2) 상의 표시 영역(DA)에 제2 게이트 전극(GE2)이 배치될 수 있다. 제2 게이트 전극(GE2)은 제1 게이트 전극(GE1)과 중첩할 수 있다. 예를 들어, 제2 게이트 전극(GE2)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투면 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제2 절연층(IL2) 및 제2 게이트 전극(GE2) 상에 제3 절연층(IL3)이 배치될 수 있다. 제3 절연층(IL3)은 제2 게이트 전극(GE2)을 덮으며, 균일한 두께로 제2 게이트 전극(GE2)의 프로파일을 따라 배치될 수 있다. 선택적으로, 제3 절연층(IL3)은 제2 게이트 전극(GE2)을 충분히 덮으며, 제2 게이트 전극(GE2)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 예를 들어, 제3 절연층(IL3)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제3 절연층(IL3)은 제3 무기 절연층으로 지칭될 수 있다.
제3 절연층(IL3) 상의 표시 영역(DA)에 제2 액티브 패턴(ACT2)이 배치될 수 있다. 일 실시예에 있어서, 제2 액티브 패턴(ACT2)은 금속 산화물 반도체를 포함할 수 있다. 예를 들어, 제2 액티브 패턴(ACT2)은 제2 소스 영역, 제2 드레인 영역, 및 상기 제2 소스 영역과 상기 제2 드레인 영역 사이에 위치하는 제2 채널 영역을 가질 수 있다.
상기 금속 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함할 수 있다. 예를 들어, 상기 금속 산화물 반도체는 아연 산화물(ZnOx), 갈륨 산화물(GaOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐 갈륨 산화물(IGO), 인듐 아연 산화물(IZO), 인듐 주석 산화물(ITO), 인듐 아연 주석 산화물(IZTO), 인듐 갈륨 아연 산화물(IGZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제3 절연층(IL3) 상에 제4 절연층(IL4)이 배치될 수 있다. 제4 절연층(IL4)은 제2 액티브 패턴(ACT2)을 덮으며, 균일한 두께로 제2 액티브 패턴(ACT2)의 프로파일을 따라 배치될 수 있다. 선택적으로, 제 제4 절연층(IL4)은 제2 액티브 패턴(ACT2)을 충분히 덮으며, 제2 액티브 패턴(ACT2)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 예를 들어, 제4 절연층(IL4)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제4 절연층(IL4)은 제4 무기 절연층으로 지칭될 수 있다.
제4 절연층(IL4) 상의 표시 영역(DA)에 제3 게이트 전극(GE3)이 배치될 수 있다. 제3 게이트 전극(GE3)은 제2 액티브 패턴(ACT2)의 상기 제2 채널 영역과 중첩할 수 있다. 예를 들어, 제3 게이트 전극(GE3)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투면 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제4 절연층(IL4) 상에 제5 절연층(IL5)이 배치될 수 있다. 제5 절연층(IL5)은 제3 게이트 전극(GE3)을 충분히 덮으며, 제3 게이트 전극(GE3)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 제5 절연층(IL5)은 제3 게이트 전극(GE3)을 덮으며, 균일한 두께로 제3 게이트 전극(GE3)의 프로파일을 따라 배치될 수도 있다. 예를 들어, 제5 절연층(IL5)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제5 절연층(IL5)은 제5 무기 절연층으로 지칭될 수 있다.
제5 절연층(IL5) 상의 표시 영역(DA)에 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)이 배치될 수 있다. 제1 소스 전극(SE1)은 무기 절연층(예를 들어, 제1 내지 제5 절연층들(IL1, IL2, IL3, IL4, IL5))의 제1 부분을 관통하는 콘택홀을 통해 제1 액티브 패턴(ACT1)의 상기 제1 소스 영역에 접속되고, 제1 드레인 전극(DE1)은 상기 무기 절연층의 제1 부분을 관통하는 콘택홀을 통해 제1 액티브 패턴(ACT1)의 상기 제1 드레인 영역에 접속될 수 있다. 예를 들어, 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 일 실시예에 있어서, 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1) 각각은 Ti/Al/Ti을 포함하는 다층 구조를 가질 수 있다.
제5 절연층(IL5) 상의 표시 영역(DA)에 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)이 배치될 수 있다. 제2 소스 전극(SE2)은 제4 및 제5 절연층들(IL4, IL5)의 제1 부분을 관통하는 콘택홀을 통해 제2 액티브 패턴(ACT2)의 상기 제2 소스 영역에 접속되고, 제2 드레인 전극(DE2)은 제4 및 제5 절연층들(IL4, IL5)의 제2 부분을 관통하는 콘택홀을 통해 제2 액티브 패턴(ACT2)의 상기 제2 드레인 영역에 접속될 수 있다. 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 제1 소스 전극(SE1) 및 제1 드레인 전극(DE2)과 동일한 물질을 포함하고, 동일한 층 상에 배치될 수 있다.
이에 따라, 제1 액티브 패턴(ACT1), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함하는 제1 트랜지스터(TR1)가 표시 영역(DA)에 배치되고, 제2 액티브 패턴(ACT2), 제3 게이트 전극(GE3), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함하는 제2 트랜지스터(TR2)가 표시 영역(DA)에 배치될 수 있다. 여기서, 제1 트랜지스터(TR1)는 구동 트랜지스터로 정의되고, 제2 트랜지스터(TR2)는 스위칭 트랜지스터로 정의될 수 있다.
제5 절연층(IL5) 상에 제6 절연층(IL6)이 배치될 수 있다. 제6 절연층(IL6)은 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 충분히 덮을 수 있다. 제6 절연층(IL6)은 유기 물질을 포함할 수 있다. 예를 들어, 제6 절연층(IL6)은 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 등과 같은 유기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제6 절연층(IL6)은 제1 유기 절연층으로 정의될 수 있다.
제6 절연층(IL6) 상의 표시 영역(DA)에 연결 전극(CE)이 배치될 수 있다. 연결 전극(CE)은 제6 절연층(IL6)을 관통하는 콘택홀을 통해 제1 드레인 전극(DE1)에 접속될 수 있다. 이에 따라, 연결 전극(CE)은 제1 트랜지스터(TR1) 및 발광 소자(EL)를 전기적으로 연결시킬 수 있다. 예를 들어, 연결 전극(CE)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 일 실시예에 있어서, 연결 전극(CE)은 Ti/Al/Ti을 포함하는 다층 구조를 가질 수 있다.
제6 절연층(IL6) 상에 제7 절연층(IL7)이 배치될 수 있다. 제7 절연층(IL7)은 실질적으로 평탄한 상면을 가질 수 있다. 제7 절연층(IL7)은 유기 물질을 포함할 수 있다. 예를 들어, 제7 절연층(IL7)은 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 등과 같은 유기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제7 절연층(IL7)은 제2 유기 절연층으로 지칭될 수 있다.
제7 절연층(IL7) 상의 표시 영역(DA)에 화소 전극(PE)이 배치될 수 있다. 화소 전극(PE)은 제7 절연층(IL7)을 관통하는 콘택홀을 통해 연결 전극(CE)에 접속될 수 있다. 예를 들어, 화소 전극(PE)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예를 들어, 화소 전극은 애노드(anode)로 작동할 수 있다.
제7 절연층(IL7) 상에 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 화소 전극(PE)의 가장자리를 덮을 수 있다. 예를 들어, 화소 정의막(PDL)은 무기 물질 또는 유기 물질을 포함할 수 있다. 일 실시예에 있어서, 화소 정의막(PDL)은 에폭시 수지, 실록산 수지 등과 같은 유기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 실시예에 있어서, 화소 정의막(PDL)은 블랙 안료, 블랙 염료 등을 함유하는 차광 물질을 더 포함할 수도 있다.
화소 전극(PE) 및 화소 정의막(PDL) 상에 유기 발광층(EML)이 배치될 수 있다. 유기 발광층(EML)은 기 설정된 색의 광을 방출하는 유기물을 포함할 수 있다. 일 실시예에 있어서, 유기 발광층(EML)은 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층 등을 포함할 수 있다.
유기 발광층(EML) 상에 공통 전극(CME)이 배치될 수 있다. 예를 들어, 공통 전극(CME)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예를 들어, 공통 전극(CME)은 캐소드(cathode)로 작동할 수 있다.
이에 따라, 화소 전극(PE), 발광층(EML) 및 공통 전극(CME)을 포함하는 발광 소자(EL)가 표시 영역(DA)에 배치될 수 있다.
공통 전극(CME) 상에 봉지층(ENC)이 배치될 수 있다. 봉지층(ENC)은 외부로부터 발광 소자(EL)에 불순물, 수분 등이 침투하는 것을 방지할 수 있다. 봉지층(ENC)은 제1 무기 봉지층(EN1), 제1 무기 봉지층(EN1) 상에 배치되는 유기 봉지층(EN2) 및 유기 봉지층(EN2) 상에 배치되는 제2 무기 봉지층(EN3)을 포함할 수 있다. 예를 들어, 제1 무기 봉지층(EN1) 및 제2 무기 봉지층(EN3) 각각은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용 수 있다. 유기 봉지층(EN2)은 폴리아크릴레이트 등과 같은 고분자 경화물을 포함할 수 있다.
봉지층(ENC) 상에 기능층(FL)이 배치될 수 있다. 기능층(FL)은 사용자의 편의성 향상을 위해 다양한 기능들을 갖는 다양한 층들을 포함할 수 있다. 예를 들어, 기능층(FL)은 외광의 반사를 방지하기 위한 편광층, 사용자의 입력을 감지하기 위한 입력 감지층, 특정한 파장을 갖는 광을 선택적으로 투과시키는 컬러 필터층 등을 포함할 수 있다.
도 5는 도 3의 II-II' 라인을 따라 자른 단면도이다. 도 6은 도 5의 A 영역을 확대 도시한 단면도이다. 예를 들어, 도 5는 도 3의 기능 영역(FA)의 일부를 나타내는 단면도이다. 이하에서, 도 4를 참조하여 설명한 표시 장치(DD)와 중복되는 부분은 생략하거나 간략화한다.
도 5 및 도 6을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 더미 스택들(DS), 하부층들(LL), 제1 패턴층들(PL1), 제2 패턴층(PL2), 제1 댐(DAM1), 제2 댐(DAM2), 그루브들(G) 및 오버코트층(OC)을 더 포함할 수 있다.
기판(SUB), 버퍼층(BUF), 제1 내지 제7 절연층들(IL1, IL2, IL3, IL4, IL5, IL6, IL7), 유기 발광층(EML), 공통 전극(CE), 봉지층(ENC) 및 기능층(FL)은 표시 영역(DA)으로부터 적어도 중간 영역(MA)까지 연장될 수 있다. 예를 들어, 기판(SUB), 버퍼층(BUF), 제1 내지 제3 절연층들(IL1, IL2, IL3), 제1 무기 봉지층(EN1), 제2 무기 봉지층(EN3) 및 기능층(FL)은 표시 영역(DA)으로부터 중간 영역(MA)까지 연속적으로 연장되고, 제4 내지 제7 절연층들(IL4, IL5, IL6, IL7) 및 유기 봉지층(EN2)은 중간 영역(MA)의 일부에만 배치될 수 있다.
기판(SUB) 상의 중간 영역(MA)에 그루브들(G)이 배치될 수 있다. 그루브들(G) 각각은 적어도 하나의 절연층을 관통할 수 있다. 일 실시예에 있어서, 그루브들(G) 각각은 제6 절연층(IL6)을 관통할 수 있다. 즉, 그루브들(G) 각각은 제6 절연층(IL6)의 일부를 제거하여 형성될 수 있다. 선택적으로, 그루브들(G) 각각은 제6 절연층(IL6) 아래에 배치된 절연층들(예를 들어, 제4 및 제5 절연층들(IL4, IL5))을 더 관통할 수도 있다. 그루브(G)는 기판(SUB)을 통해 유입될 수 있는 수분 등을 차단할 수 있다.
그루브들(G)은 제1 내지 제4 그루브들(G1, G2, G3, G4)을 포함할 수 있다. 즉, 그루브들(G)의 개수는 4개일 수 있다. 다만, 그루브들(G)의 개수는 이에 한정되는 것은 아니다.
기판(SUB) 상의 중간 영역(MA)에 더미 스택들(DS)이 배치될 수 있다. 구체적으로, 더미 스택들(DS) 각각은 그루브(G)에 인접하게 배치될 수 있다. 더미 스택들(DS) 각각은 일종의 둔덕(mound)으로서, 그루브(G)의 깊이를 증가시킬 수 있다.
일 실시예에 있어서, 더미 스택들(DS) 각각은 제2 절연층(IL2) 상에 배치되는 제1 도전층(CL1), 제4 절연층(IL4) 상에 배치되는 제2 도전층(CL2) 및 제5 절연층(IL5) 상에 배치되는 제3 도전층(CL3)을 포함할 수 있다. 제1 내지 제3 도전층들(CL1, CL2, CL3)은 서로 중첩할 수 있다. 예를 들어, 제1 도전층(CL1)은 제2 게이트 전극(예를 들어, 도 4의 제2 게이트 전극(GE2))과 동일한 물질을 포함하고, 제2 도전층(CL2)은 제3 게이트 전극(예를 들어, 도 4의 제3 게이트 전극(GE3))과 동일한 물질을 포함하며, 제3 도전층(CL3)은 소스 전극(예를 들어, 도 4의 제1 소스 전극(SE1) 및 제2 소스 전극(SE2)) 및 드레인 전극(예를 들어, 도 4의 제1 드레인 전극(DE1) 및 제2 드레인 전극(DE2))과 동일한 물질을 포함할 수 있다.
도 5에서는 더미 스택들(DS)의 개수가 6개인 것으로 도시되었으나, 더미 스택들(DS)의 개수는 이에 한정되는 것은 아니다.
제3 절연층(IL3) 상의 중간 영역(MA)에 하부층들(LL)이 배치될 수 있다. 구체적으로, 하부층들(LL) 각각은 그루브(G) 아래에 배치될 수 있다. 하부층들(LL)은 그루브(G)를 형성하기 위한 에칭 공정시 에칭 스토퍼로서의 기능을 가질 수 있다. 하부층들(LL) 각각은 제1 내지 제4 그루브들(G1, G2, G3, G4) 각각의 아래에 배치될 수 있다. 하부층들(LL) 각각의 상면의 적어도 일부는 제4 및 제5 절연층들(IL4, IL5)에 의해 노출될 수 있다. 예를 들어, 하부층들(LL)은 도 4에 도시된 제2 액티브 패턴(ACT2)과 동일한 물질을 포함할 수 있다.
제6 절연층(IL6) 상의 중간 영역(MA)에 제1 패턴층들(PL1)이 배치될 수 있다. 제1 패턴층들(PL1) 각각은 그루브(G)에 인접하게 배치될 수 있다. 예를 들어, 제1 패턴층들(PL1) 각각은 그루브(G)를 중심으로 적어도 일측에 배치될 수 있다. 일 실시예에 있어서, 제1 패턴층들(PL1) 중 일부는 제1 그루브(G1) 및 제2 그루브(G2) 각각을 중심으로 양측에 배치되고, 다른 일부는 제4 그루브(G4)를 중심으로 일측에 배치될 수 있다. 제1 패턴층들(PL1) 각각은 제6 절연층(IL6)을 관통하는 콘택홀을 통해 더미 스택(DS)(즉, 제3 도전층(CL3))에 접속될 수 있다.
제1 패턴층들(PL1)은 연결 전극(예를 들어, 도 4의 연결 전극(CE))과 동일한 물질을 포함할 수 있다. 예를 들어, 제1 패턴층들(PL1)은 불투명한 물질(예를 들어, 금속 물질)을 포함할 수 있다.
일 실시예에 있어서, 제1 패턴층들(PL1) 각각의 단부는 그루브(G)를 향해 돌출된 제1 팁(PT1)을 가질 수 있다. 예를 들어, 제1 그루브(G1)에 인접하는 제1 패턴층(PL1)의 단부는 제1 그루브(G1)를 향해 돌출된 제1 팁(PT1)을 가질 수 있다. 제2 그루브(G2)에 인접하는 제1 패턴층(PL1)의 단부는 제2 그루브(G2)를 향해 돌출된 제1 팁(PT1)을 가질 수 있다. 제4 그루브(G4)에 인접하는 제1 패턴층(PL1)의 단부는 제4 그루브(G4)를 향해 돌출된 제1 팁(PT1)을 가질 수 있다.
도 5에는 제1 패턴층들(PL1)의 개수가 5개인 것으로 도시되었으나, 제1 패턴층들(PL1)의 개수는 이에 한정되는 것은 아니다.
일 실시예에 있어서, 기판(SUB) 상의 중간 영역(MA)에 적어도 하나의 제2 패턴층(PL2)이 배치될 수 있다. 구체적으로, 제2 패턴층(PL2)은 제2 댐(DAM2)의 제1 서브층(SUL1')의 일부 상에 배치되고, 제2 서브층(SUL2')의 측면을 따라 제2 서브층(SUL2')의 상면의 일부까지 연장될 수 있다.
제2 패턴층(PL2)은 그루브(G)에 인접하게 배치될 수 있다. 예를 들어, 제2 패턴층(PL2)은 그루브(G)를 중심으로 적어도 일측에 배치될 수 있다. 일 실시예에 있어서, 제2 패턴층(PL2)은 제3 그루브(G3)를 중심으로 일측에 배치될 수 있다.
일 실시예에 있어서, 제2 패턴층(PL2)의 단부는 그루브(G)를 향해 돌출된 제2 팁(PT2)을 가질 수 있다. 예를 들어, 제3 그루브(G3)에 인접하는 제2 패턴층(PL2)의 단부는 제3 그루브(G3)를 향해 돌출된 제2 팁(PT2)을 가질 수 있다.
제2 패턴층(PL2)은 투명한 물질을 포함할 수 있다. 예를 들어, 제2 패턴층(PL2)은 도전성 금속 산화물, 실리콘 화합물 등을 포함할 수 있다. 일 실시예에 있어서, 상기 도전성 금속 산화물은 인듐 갈륨 산화물(IGO), 인듐 아연 산화물(IZO), 인듐 주석 산화물(ITO), 인듐 아연 주석 산화물(IZTO), 인듐 갈륨 아연 산화물(IGZO) 등을 포함하고, 상기 실리콘 화합물은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다만, 본 발명의 구성은 이에 한정되는 것은 아니며, 제2 패턴층(PL2)은 다양한 투명한 물질을 포함할 수 있다.
도 5에는 제2 패턴층(PL2)의 개수가 1개인 것으로 도시되었으나, 제2 패턴층(PL2)의 개수는 이에 한정되는 것은 아니다. 선택적으로, 중간 영역(MA)에 제2 패턴층(PL2)이 배치되지 않을 수 있다. 이 경우, 제2 패턴층(PL2)은 다른 영역(예를 들어, 비표시 영역)에 배치될 수 있다. 이에 대한 구체적인 설명은 후술하기로 한다.
그루브들(G) 중 적어도 하나에는 제1 팁(PT1)이 위치할 수 있다. 일 실시예에 있어서, 제1 그루브(G1) 및 제2 그루브(G2) 각각의 양측에 제1 팁(PT1)이 위치하고, 제4 그루브(G4)의 일측에 제1 팁(PT1)이 위치할 수 있다. 구체적으로, 제2 댐(DAM2)에 인접하는 제4 그루브(G4)의 일측에 제1 팁(PT1)이 위치할 수 있다. 이 경우, 제3 그루브(G3)에는 제1 팁(PT1)이 위치하지 않을 수 있다. 즉, 그루브들(G) 중 일부에는 양측에 제1 팁(PT1)이 위치하고, 다른 일부에는 일측에만 제1 팁(PT1)이 위치하며, 또 다른 일부에는 제1 팁(PT1)이 위치하지 않을 수 있다.
그루브들(G) 중 적어도 하나에는 제2 팁(PT2)이 위치할 수 있다. 일 실시예에 있어서, 제3 그루브(G3)의 일측에 제2 팁(PT2)이 위치할 수 있다. 구체적으로, 제2 댐(DAM2)에 인접한 제3 그루브(G3)의 일측에 제2 팁(PT2)이 위치할 수 있다. 이 경우, 제1 그루브(G1), 제2 그루브(G2) 및 제4 그루브(G4)에는 제2 팁(PT2)이 위치하지 않을 수 있다.
기판(SUB) 상의 중간 영역(MA)에 제1 댐(DAM1) 및 제2 댐(DAM2)이 배치될 수 있다. 제1 댐(DAM1) 및 제2 댐(DAM2)은 서로 이격될 수 있다. 제1 댐(DAM1) 및 제2 댐(DAM2)은 표시 영역(DA)에서 개구 영역(OA)을 향하는 방향(즉, 제1 방향(D1))을 따라 배치될 수 있다. 구체적으로, 제1 댐(DAM1)은 제5 절연층(IL5) 상에 배치되고, 제1 그루브(G1) 및 제2 그루브(G2) 사이에 배치될 수 있다. 제2 댐(DAM2)은 제5 절연층(IL5) 상에 배치되고, 제3 그루브(G3) 및 제4 그루브(G4) 사이에 배치될 수 있다. 제1 댐(DAM1) 및 제2 댐(DAM2)은 표시 영역(DA)에 배치되는 유기 봉지층(EN2)이 개구 영역(OA)으로 흘러 넘치는 것을 방지하는 역할을 할 수 있다. 다만, 본 발명의 구성은 이에 한정되는 것은 아니며, 기판(SUB) 상의 중간 영역(MA)에는 다양한 개수의 댐이 배치될 수도 있다.
일 실시예에 있어서, 제1 댐(DAM1)은 순차적으로 배치되는 제1 내지 제3 서브층들(SUL1, SUL2, SUL3)을 포함하고, 제2 댐(DAM2)은 순차적으로 배치되는 제1 내지 제3 서브층들(SUL1', SUL2', SUL3')을 포함할 수 있다. 제1 서브층(SUL1, SUL1')은 제6 절연층(IL6)과 동일한 물질을 포함하고, 제2 서브층(SUL2, SUL2')은 제7 절연층(IL7)과 동일한 물질을 포함하며, 제3 서브층(SUL3, SUL3')은 화소 정의막(예를 들어, 도 4의 화소 정의막(PDL))과 동일한 물질을 포함할 수 있다.
중간 영역(MA)에서, 유기 발광층(EML) 및 공통 전극(CME)은 제7 절연층(IL7), 제1 댐(DAM1) 및 제2 댐(DAM2) 상에 배치될 수 있다. 다만, 유기 발광층(EML) 및 공통 전극(CME)은 그루브들(G)이 배치되는 영역에서 단절될 수 있다. 구체적으로, 유기 발광층(EML) 및 공통 전극(CME)은 제1 그루브(G1)에 위치하는 제1 팁(PT1)에 의해 단절될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 표시 영역(DA)에 인접하는 제7 절연층(IL7) 상에 유기 발광층(EML)의 제1 부분(EML_P1) 및 공통 전극(CME)의 제1 부분(CME_P1)이 순차적으로 적층되고, 제1 그루브(G1) 내부에서 제6 절연층(IL6) 상에 유기 발광층(EML)의 제2 부분(EML_P2) 및 공통 전극(CME)의 제2 부분(CME_P2)이 순차적으로 적층되며, 제1 댐(DAM1) 상에 유기 발광층(EML)의 제3 부분(EML_P3) 및 공통 전극(CME)의 제3 부분(CME_P3)이 순차적으로 적층될 수 있다.
마찬가지로, 유기 발광층(EML) 및 공통 전극(CME)은 제2 그루브 및 제4 그루브에 위치하는 제1 팁에 의해 단절될 수 있다. 또한, 유기 발광층 및 공통 전극은 제3 그루브에 위치하는 제2 팁에 의해 단절될 수 있다.
제1 무기 봉지층(EN1)은 공통 전극(CME) 상에 배치되고, 제1 내지 제4 그루브들(G1, G2, G3, G4)을 커버할 수 있다. 유기 봉지층(EN2)은 제1 무기 봉지층(EN1) 상에 배치되고, 제1 내지 제3 그루브들(G1, G2, G3)을 채울 수 있다. 이 경우, 유기 봉지층(EN2)은 제4 그루브(G4)는 채우지 않을 수 있다. 제2 무기 봉지층(EN3)은 중간 영역(MA)에서 유기 봉지층(EN2) 상에 전체적으로 배치되고, 제4 그루브(G4)를 커버할 수 있다. 예를 들어, 중간 영역(MA)에서, 제2 무기 봉지층(EN3)은 유기 봉지층(EN2)이 배치되지 않는 영역에서 제1 무기 봉지층(EN1)과 직접 접촉할 수 있다.
제2 무기 봉지층(EN3) 상의 중간 영역(MA)에 오버코트층(OC)이 배치될 수 있다. 오버코트층(OC)은 실질적으로 평탄한 상면을 가질 수 있다. 오버코트층(OC)은 댐(DAM1, DAM2)에 의해 차단된 유기 봉지층(EN2)에 의해 형성된 단차를 보상할 수 있다. 예를 들어, 오버코트층(OC)의 상면은 제2 무기 봉지층(EN3)의 상면과 실질적으로 동일한 레벨에 위치할 수 있다. 이 경우, 오버코트층(OC)은 제4 그루브(G4)를 채울 수 있다. 예를 들어, 오버코트층(OC)은 유기 물질을 포함할 수 있다. 오버코트층(OC) 상에는 기능층(FL)이 배치될 수 있다.
개구 영역(OA)에는 표시 장치(DD)의 부분(예를 들어, 기판, 절연층들, 봉지층 및 기능층)을 관통하는 관통홀(TH)이 형성될 수 있다. 관통홀(TH)에는 기능성 모듈(FM)이 배치될 수 있다.
중간 영역(MA)에서, 유기 발광층(EML) 및 공통 전극(CME)의 단절 여부를 모니터링 하기 위해, 제1 패턴층(PL1)의 제1 팁(PT1)의 임계 치수(critical dimension)를 측정해야 한다. 다만, 제1 패턴층(PL1)은 불투명한 물질을 포함하기 때문에 제1 패턴층(PL1)에 광이 투과되지 않을 수 있다. 따라서, 제1 패턴층(PL1))의 제1 팁(PT1)의 임계 치수를 측정하는 데에 한계가 있다.
본 발명의 일 실시예에 따른 표시 장치(DD)는 기능 영역(FA)에 배치되고, 불투명한 물질을 포함하며, 단부가 그루브(G)를 향해 돌출된 제1 팁(PT1)을 갖는 복수의 제1 패턴층들(PL1) 및 비표시 영역(예를 들어, 기능 영역(FA))에 배치되고, 투명한 물질을 포함하며, 단부가 그루브(G)를 향해 돌출된 제2 팁(PT2)을 갖는 적어도 하나의 제2 패턴층(PL2)을 포함할 수 있다. 이에 따라, 제2 패턴층(PL2)의 제2 팁(PT2)의 임계 치수를 측정하여, 제1 패턴층(PL1)의 제1 팁(PT1)의 임계 치수를 예측할 수 있다. 이를 통해, 기능 영역(FA)에서, 유기 발광층(EML) 및 공통 전극(CME)의 단절 여부를 모니터링할 수 있다.
도 7은 피검사체의 임계 치수(critical dimension)을 측정하는 임계 치수 측정 장치를 설명하기 위한 도면이다.
도 7을 참조하면, 상기 임계 치수 측정 장치는 스테이지(ST), 광원(LS), 빔 스플리트(BS) 및 카메라 모듈(CM)을 포함할 수 있다.
먼저, 스테이지(ST) 상에 피검사체(S)가 위치할 수 있다. 예를 들어, 피검사체(S)는 표시 장치(예를 들어, 도 1 내지 도 6의 표시 장치(DD)에 포함되는 구성 요소들(예를 들어, 기판, 절연층, 도전층 등)일 수 있다.
그 다음, 광원(LS)이 빔 스플리트(BS)를 향해 광을 방출할 수 있다. 빔 스플리트(BS)에 입사된 광들 중 일부는 반사되어 피검사체(S)에 입사할 수 있다. 피검사체(S)에 입사한 광들 중 일부는 반사되어 빔 스플리트(BS)를 투과하고, 카메라 모듈(CM)에 입사할 수 있다. 피검사체(S)가 상기 절연층, 상기 도전층 등을 포함하는 경우, 상기 절연층 및 상기 도전층의 종류에 따라 광의 반사 정도가 달라질 수 있다. 이러한 반사된 광의 세기 차이를 통해, 피검사체(S)의 임계 치수를 측정할 수 있다. 예를 들어, 도 5에 도시된 패턴층(PL1, PL2)의 팁(PT1, PT2)의 임계 치수를 측정하기 위해 상기 임계 치수 측정 장치가 사용될 수 있다.
도 8 내지 도 21은 도 4 및 도 5의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 8 및 도 9를 참조하면, 기판(SUB) 상에 버퍼층(BUF)이 형성되고, 버퍼층(BUF) 상에 제1 액티브 패턴(ACT1)이 형성될 수 있다. 제1 액티브 패턴(ACT1)은 표시 영역(예를 들어, 도 4의 표시 영역(DA))에 형성될 수 있다. 예를 들어, 제1 액티브 패턴(ACT1)은 무기물 반도체를 사용하여 형성될 수 있다.
버퍼층(BUF) 상에 제1 절연층(IL1)이 형성될 수 있다. 제1 절연층(IL1)은 상기 표시 영역 및 기능 영역(예를 들어, 도 3의 기능 영역(FA))에 전체적으로 형성될 수 있다. 예를 들어, 제1 절연층(IL1)은 무기 물질을 사용하여 형성될 수 있다.
제1 절연층(IL1) 상의 상기 표시 영역에 제1 게이트 전극(GE1)이 형성될 수 있다. 제1 게이트 전극(GE1)은 제1 액티브 패턴(ACT1)의 제1 채널 영역과 중첩하도록 형성될 수 있다.
제1 절연층(IL1) 상에 제2 절연층(IL1)이 형성될 수 있다. 제2 절연층(IL2)은 상기 표시 영역 및 상기 기능 영역에 전체적으로 형성될 수 있다. 예를 들어, 제2 절연층(IL2)은 무기 물질을 사용하여 형성될 수 있다.
제2 절연층(IL2) 상의 표시 영역에 제2 게이트 전극(GE2)이 형성될 수 있다. 제2 게이트 전극(GE2)은 제1 게이트 전극(GE1)과 중첩하도록 형성될 수 있다. 제2 절연층(IL2) 상의 상기 기능 영역에 제1 도전층들(CL1)이 형성될 수 있다. 제1 도전층들(CL1)은 제2 게이트 전극(GE2)과 동일한 공정을 통해 동시에 형성될 수 있다.
제2 절연층(IL2) 상에 제3 절연층(IL3)이 형성될 수 있다. 제3 절연층(IL3)은 상기 표시 영역 및 상기 기능 영역에 전체적으로 형성될 수 있다. 제3 절연층(IL3)은 상기 표시 영역에서 제2 게이트 전극(GE2)을 커버하고, 상기 기능 영역에서 제1 도전층들(CL1)을 커버할 수 있다. 예를 들어, 제3 절연층(IL3)은 무기 물질을 사용하여 형성될 수 있다.
제3 절연층(IL3) 상의 상기 표시 영역에 제2 액티브 패턴(ACT2)이 형성될 수 있다. 제2 액티브 패턴(ACT2)은 산화물 반도체를 사용하여 형성될 수 있다. 제3 절연층(IL3) 상의 상기 기능 영역에 하부층들(LL)이 형성될 수 있다. 하부층들(LL) 각각은 제1 도전층들(CL1) 사이에 형성될 수 있다. 하부층들(LL)은 제2 액티브 패턴(ACT2)과 동일한 공정을 통해 동시에 형성될 수 있다.
제3 절연층(IL3) 상에 제4 절연층(IL4)이 형성될 수 있다. 제4 절연층(IL4)은 상기 표시 영역에서 전체적으로 형성되고, 상기 기능 영역에서 제1 도전층들(CL1) 각각과 중첩하고 하부층들(LL) 각각의 상면의 적어도 일부를 노출시키도록 패터닝될 수 있다. 예를 들어, 제4 절연층(IL4)은 무기 물질을 사용하여 형성될 수 있다.
제4 절연층(IL4) 상이 상기 표시 영역에 제3 게이트 전극(GE3)이 형성될 수 있다. 제3 게이트 전극(GE3)은 제2 액티브 패턴(ACT2)의 제2 채널 영역과 중첩하도록 형성될 수 있다. 제4 절연층(IL4) 상의 상기 기능 영역에 제2 도전층들(CL2)이 형성될 수 있다. 제2 도전층들(CL2)은 제1 도전층들(CL1)과 각각 중첩할 수 있다. 제2 도전층들(CL2)은 제3 게이트 전극(GE3)과 동일한 공정을 통해 동시에 형성될 수 있다.
제4 절연층(IL4) 상에 제5 절연층(IL5)이 형성될 수 있다. 제5 절연층(IL5)은 상기 표시 영역에서 전체적으로 형성되고, 상기 기능 영역에서 제4 절연층(IL4)과 중첩하도록 패터닝될 수 있다. 예를 들어, 제5 절연층(IL5)은 무기 물질을 사용하여 형성될 수 있다.
제5 절연층(IL5) 상의 상기 표시 영역에 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)이 형성될 수 있다. 제1 소스 전극(SE1)은 제1 내지 제5 절연층들(IL1, IL2, IL3, IL4, IL5)의 제1 부분을 제거하여 형성된 콘택홀을 통해 제1 액티브 패턴(ACT1)의 제1 소스 영역에 접속되고, 제1 드레인 전극(DE1)은 제1 내지 제5 절연층들(IL1, IL2, IL3, IL4, IL5)의 제2 부분을 제거하여 형성된 콘택홀을 통해 제1 액티브 패턴(ACT1)의 제1 드레인 영역에 접속될 수 있다.
제5 절연층(IL5) 상의 상기 표시 영역에 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)이 형성될 수 있다. 제2 소스 전극(SE2)은 제4 및 제5 절연층들(IL4, IL5)의 제1 부분을 제거하여 형성된 콘택홀을 통해 제2 액티브 패턴(ACT2)의 제2 소스 영역에 접속되고, 제2 드레인 전극(DE2)은 제4 및 제5 절연층들(IL4, IL5)이 제2 부분을 제거하여 형성된 콘택홀을 통해 제2 액티브 패턴(ACT2)의 제2 드레인 영역에 접속될 수 있다.
제5 절연층(IL5) 상의 상기 기능 영역에 제3 도전층들(CL3)이 형성될 수 있다. 제3 도전층들(CL3)은 제2 도전층들(CL2)과 각각 중첩할 수 있다. 제3 도전층들(CL3)은 제1 및 제2 소스 전극들(SE1, SE2), 및 제1 및 제2 드레인 전극들(DE1, DE2)과 동일한 공정을 통해 동시에 형성될 수 있다.
제5 절연층(IL5) 상에 제6 절연층(IL6)이 형성될 수 있다. 제6 절연층(IL6)은 상기 표시 영역 및 상기 기능 영역에 전체적으로 형성될 수 있다. 예를 들어, 제6 절연층(IL6)은 유기 물질을 사용하여 형성될 수 있다.
제6 절연층(IL6) 상의 상기 표시 영역에 연결 전극(CE)이 형성될 수 있다. 연결 전극(CE)은 제6 절연층(IL6)의 일부를 제거하여 형성된 콘택홀을 통해 제1 드레인 전극(DE1)에 접속될 수 있다. 제6 절연층(IL6) 상의 상기 기능 영역에 제1 패턴층들(PL1)이 형성될 수 있다. 제1 패턴층들(PL1)은 각각 제6 절연층(IL6)의 일부를 제거하여 형성된 콘택홀을 통해 제3 도전층(CL3)에 접속될 수 있다. 제1 패턴층들(PL1)은 연결 전극(CE)과 동일한 공정을 통해 동시에 형성될 수 있다.
도 10 및 도 11을 참조하면, 제6 절연층(IL6) 상에 제7 절연층(IL7)이 형성될 수 있다. 제7 절연층(IL7)은 상기 표시 영역 및 상기 기능 영역에 전체적으로 형성될 수 있다. 그 다음, 상기 표시 영역에서, 제7 절연층(IL7)의 일부를 제거하여 연결 전극(CE)의 일부를 노출시키는 콘택홀(CNT)이 형성될 수 있다.
또한, 상기 기능 영역에서, 하부층들(LL) 및 하부층들(LL)과 인접하는 제1 패턴층들(PL1) 각각의 단부와 중첩하는 제7 절연층(IL7)의 부분이 제거될 수 있다. 즉, 상기 기능 영역에서, 제7 절연층(IL7)의 일부를 제거하여 하부층들(LL) 및 하부층들(LL)과 인접하는 제1 패턴층들(PL1) 각각의 단부와 중첩하는 개구부가 형성될 수 있다. 상기 개구부는 콘택홀(CNT)과 동일한 공정을 통해 동시에 형성될 수 있다. 예를 들어, 제7 절연층(IL7)은 유기 물질을 사용하여 형성될 수 있다.
도 12 및 도 13을 참조하면, 상기 기능 영역에서, 제7 절연층(IL7) 상에 마스크 패턴들(MK)이 형성될 수 있다. 마스크 패턴들(MK)은 제6 절연층(IL6)과 접촉하지 않도록 형성될 수 있다. 마스크 패턴들(MK)은 제6 절연층(IL6)에 대한 에칭 공정시 제7 절연층(IL7)이 에칭되지 않도록 보호할 수 있다. 예를 들어, 마스크 패턴들(MK) 각각은 도전성 금속 산화물을 사용하여 형성될 수 있다. 일 실시예에 있어서, 마스크 패턴들(MK) 각각은 인듐 갈륨 아연 산화물(IGZO)을 사용하여 형성될 수 있다.
마스크 패턴들(MK)이 형성된 후, 마스크 패턴들(MK)을 마스크로 하여 제6 절연층(IL6)에 대해 제1 에칭 공정이 수행될 수 있다. 상기 제1 에칭 공정을 통해, 마스크 패턴들(MK)과 중첩하지 않는 제6 절연층(IL6)의 일부가 제거될 수 있다. 이에 따라, 제1 내지 제4 그루브들(G1, G2, G3, G4)이 형성될 수 있다.
제1 내지 제4 그루브들(G1, G2, G3, G4)이 형성된 후, 마스크 패턴들(MK)에 대해 제2 에칭 공정이 수행될 수 있다. 상기 제2 에칭 공정을 통해 마스크 패턴들(MK) 중 일부는 제거될 수 있다. 즉, 상기 제2 에칭 공정을 통해 마스크 패턴들(MK) 중 다른 일부는 제거되지 않을 수 있다.
도 14를 참조하면, 상기 제2 에칭 공정을 통해 제거되지 않은 마스크 패턴은 제2 패턴층(PL2)으로 정의될 수 있다. 즉, 제2 패턴층(PL2)은 마스크 패턴들(MK)과 동일한 공정을 통해 동시에 형성될 수 있다. 제2 패턴층(PL2)은 제3 그루브(G3)에 인접하게 형성될 수 있다. 선택적으로, 제2 패턴층(PL2)은 마스크 패턴들(MK)과 별도의 공정으로 형성될 수도 있다. 이 경우, 제2 패턴층(PL2)은 마스크 패턴들(MK)과 다른 투명한 물질(예를 들어, 실리콘 화합물 등)을 사용하여 형성될 수 있다.
도 15 및 도 16을 참조하면, 제7 절연층(IL7) 상의 상기 표시 영역에 화소 전극(PE)이 형성될 수 있다. 화소 전극(PE)은 콘택홀(예를 들어, 도 10의 콘택홀(CNT))을 채우며 연결 전극(CE)에 접속될 수 있다.
제7 절연층(IL7) 상의 상기 표시 영역에 화소 정의막(PDL)이 형성될 수 있다. 화소 정의막(PDL)은 화소 전극(PE)의 가장자리를 커버하도록 형성될 수 있다. 예를 들어, 화소 정의막(PDL)은 유기 물질을 사용하여 형성될 수 있다.
제7 절연층(IL7) 상의 상기 기능 영역에 제1 및 제2 유기층들이 형성될 수 있다. 상기 제1 유기층은 제1 및 제2 그루브들(G1, G2) 사이에 형성될 수 있다. 또한, 상기 제2 유기층은 제3 및 제4 그루브들(G3, G4) 사이에 형성될 수 있다. 상기 제1 및 제2 유기층들은 화소 정의막(PDL)과 동일한 공정을 통해 동시에 형성될 수 있다.
상기 제1 유기층은 상기 제1 유기층 아래에 형성된 제6 및 제7 절연층들(IL6, IL7)과 함께 제1 댐(DAM1)을 정의할 수 있다. 또한, 상기 제2 유기층은 상기 제2 유기층 아래에 형성된 제6 및 제7 절연층들(IL6, IL7)과 함께 제2 댐(DAM2)을 정의할 수 있다. 즉, 제1 댐(DAM1)은 순차적으로 형성된 제1 내지 제3 서브층들(SUL1, SUL2, SUL3)을 포함하고, 제2 댐(DAM2)은 순차적으로 형성된 제1 내지 제3 서브층들(SUL1', SUL2', SUL3')을 포함할 수 있다.
도 17 및 도 18을 참조하면, 화소 전극(PE) 및 화소 정의막(PDL) 상에 유기 발광층(EML)이 형성될 수 있다. 유기 발광층(EML)은 상기 표시 영역 및 상기 기능 영역에 전체적으로 형성될 수 있다. 상기 기능 영역에서, 유기 발광층(EML)은 제1 및 제2 패턴층들(PL1, PL2) 각각의 그루브(G)를 향해 돌출된 팁에 의해 단절될 수 있다.
그 다음, 유기 발광층(EML) 상에 공통 전극(CME)이 형성될 수 있다. 공통 전극(CME)은 상기 표시 영역 및 상기 기능 영역에 전체적으로 형성될 수 있다. 상기 기능 영역에서, 공통 전극(CME)은 제1 및 제2 패턴층들(PL1, PL2) 각각의 그루브(G)를 향해 돌출된 상기 팁에 의해 단절될 수 있다.
도 19 및 도 20을 참조하면, 공통 전극(CME) 상에 제1 무기 봉지층(EN1)이 형성될 수 있다. 제1 무기 봉지층(EN1)은 상기 표시 영역 및 상기 기능 영역에 전체적으로 형성될 수 있다.
제1 무기 봉지층(EN1) 상에 유기 봉지층(EN2)이 형성될 수 있다. 유기 봉지층(EN2)은 상기 표시 영역에 전체적으로 형성되고, 상기 기능 영역의 일부에 형성될 수 있다. 구체적으로, 상기 기능 영역에서, 유기 봉지층(EN2)은 제1 내지 제3 그루브들(G1, G2, G3)을 채우도록 형성되고, 제4 그루브(G4)는 채우지 않을 수 있다.
유기 봉지층(EN2) 상에 제2 무기 봉지층(EN3)이 형성될 수 있다. 제2 무기 봉지층(EN3)은 상기 표시 영역 및 상기 기능 영역에 전체적으로 형성될 수 있다.
제2 무기 봉지층(EN3) 상의 상기 기능 영역에 오버코트층(OC)이 형성될 수 있다. 오버코트층(OC)은 제4 그루브(G4)를 채우도록 형성될 수 있다. 예를 들어, 오버코트층(OC)은 유기 물질을 사용하여 형성될 수 있다.
도 4 및 도 21을 참조하면, 봉지층(ENC) 상에 기능층(FL)이 형성될 수 있다. 기능층(FL)은 상기 표시 영역 및 상기 기능 영역에 전체적으로 형성될 수 있다.
도 5 및 도 21을 참조하면, 상기 기능 영역은 중간 영역(MA) 및 개구 영역(OA)으로 구분될 수 있다. 중간 영역(MA)은 제1 내지 제4 그루브들(G1, G2, G3, G4), 제1 댐(DAM1) 및 제2 댐(DAM2)이 형성된 영역으로 지칭될 수 있다. 개구 영역(OA)은 중간 영역(MA)에 의해 둘러싸인 영역으로 지칭될 수 있다. 개구 영역(OA)과 중첩하는 표시 장치(DD)의 부분이 제거되어 관통홀(TH)이 형성될 수 있다. 그 다음, 관통홀(TH) 내부에 기능성 모듈(FM)이 배치될 수 있다.
이에 따라, 도 4 및 도 5에 도시된 표시 장치(DD)가 제조될 수 있다.
도 22는 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 평면도이다. 도 23은 도 22의 III-III' 라인을 따라 자른 단면도이다. 예를 들어, 도 23은 도 22의 테스트 영역(TEA)의 일부를 나타내는 단면도이다.
도 22 및 도 23을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(DD')는 기판(SUB), 버퍼층(BUF), 제1 내지 제7 절연층들(IL1, IL2, IL3, IL4, IL5, IL6, IL7), 더미 스택들(TE_DS), 그루브(TE_G), 제1 패턴층(TE_PL1), 제2 패턴층(TE_PL2), 구동 집적 회로(DIC), 신호 패드들(SE) 및 연결 필름(CF)을 포함할 수 있다. 여기서 더미 스택들(TE_DS) 각각은 순차적으로 배치된 제1 내지 제3 도전층들(TE_CL1, TE_CL2, TE_CL3)을 포함할 수 있다. 이하에서, 도 1 내지 도 6을 참조하여 설명한 표시 장치(DD)와 중복되는 설명은 생략하거나 간략화한다.
기판(SUB)은 제1 영역(A1) 및 제2 영역(A2)을 포함할 수 있다. 제1 영역(A1)은 표시 영역(DA), 기능 영역(FA) 및 비표시 영역(NDA)의 일부를 포함하고, 제2 영역(A2)은 비표시 영역(NDA)의 다른 일부를 포함할 수 있다. 제2 영역(A2)의 비표시 영역(NDA)의 상기 다른 일부는 벤딩 영역(BA) 및 패드 영역(PA)을 포함할 수 있다.
일 실시예에 있어서, 패드 영역(PA)은 테스트 영역(TEA)을 포함할 수 있다. 테스트 영역(TEA)은 구동 집적 회로(DIC)와 인접할 수 있다.
기판(SUB) 상의 테스트 영역(TEA)에 그루브(TE_G)가 배치될 수 있다. 그루브(TE_G)는 제6 절연층(IL6)을 관통할 수 있다.
제6 절연층(IL6) 상의 테스트 영역(TEA)에 제1 패턴층(TE_PL1)이 배치될 수 있다. 구체적으로, 제1 패턴층(TE_PL1)은 그루브(TE_G)에 인접하게 배치될 수 있다. 예를 들어, 제1 패턴층(TE_PL1)은 그루브(TE_G)를 중심으로 일측에 배치될 수 있다. 제1 패턴층(TE_PL1)의 단부는 그루브(TE_G)를 향해 돌출된 제1 팁(TE_PT1)을 가질 수 있다. 즉, 그루브(TE_G)의 일측에 제1 팁(TE_PT1)이 위치할 수 있다. 예를 들어, 제1 패턴층(TE_PL1)은 불투명한 물질(예를 들어, 금속 물질)을 포함할 수 있다. 선택적으로, 테스트 영역(TEA)에서, 제1 패턴층(TE_PL1)은 생략될 수도 있다.
일 실시예에 있어서, 기판(SUB) 상의 테스트 영역(TEA)에 적어도 하나의 제2 패턴층(TE_PL2)이 배치될 수 있다. 구체적으로, 제2 패턴층(TE_PL2)은 제6 절연층(IL6)의 일부 상에 배치되고, 제7 절연층(IL7)의 측면을 따라 제7 절연층(IL7)의 상면의 일부까지 연장될 수 있다. 제2 패턴층(TE_PL2)의 단부는 그루브(TE_G)를 향해 돌출된 제2 팁(TE_PT2)을 가질 수 있다. 즉, 그루브(TE_G)의 일측에 제2 팁(TE_PT2)이 위치할 수 있다. 도 23에서는 테스트 영역(TEA)에서 제2 패턴층(TE_PL2)이 1개인 것으로 도시되었으나, 본 발명의 구성은 이에 한정되는 것은 아니다. 예를 들어, 테스트 영역(TEA)에서, 제2 패턴층(TE_PL2)은 2개 이상일 수도 있다.
도 24는 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 평면도이다. 도 25는 도 24의 IV-IV' 라인을 따라 자른 단면도이다. 예를 들어, 도 25는 도 24의 비표시 영역(NDA)의 일부를 나타내는 단면도이다.
도 24 및 도 25를 참조하면, 본 발명의 또 다른 실시예에 따른 표시 장치(DD'')는 기판(SUB), 버퍼층(BUF), 제1 내지 제7 절연층들(IL1, IL2, IL3, IL4, IL5, IL6, IL7), 더미 스택들(ND _DS), 그루브(ND_G), 제1 패턴층(ND_PL1), 제2 패턴층(ND_PL2), 구동 집적 회로(DIC), 신호 패드들(SE) 및 연결 필름(CF)을 포함할 수 있다. 여기서 더미 스택들(ND_DS) 각각은 순차적으로 배치된 제1 내지 제3 도전층들(ND_CL1, ND_CL2, TE_CL3)을 포함할 수 있다. 이하에서, 도 1 내지 도 6을 참조하여 설명한 표시 장치(DD)와 중복되는 설명은 생략하거나 간략화한다.
기판(SUB)은 제1 영역(A1) 및 제2 영역(A2)을 포함할 수 있다. 제1 영역(A1)은 표시 영역(DA), 기능 영역(FA) 및 비표시 영역(NDA)의 일부를 포함하고, 제2 영역(A2)은 비표시 영역(NDA)의 다른 일부를 포함할 수 있다. 제2 영역(A2)의 비표시 영역(NDA)의 상기 다른 일부는 벤딩 영역(BA) 및 패드 영역(PA)을 포함할 수 있다.
기판(SUB) 상의 비표시 영역(NDA)에 그루브(ND_G)가 배치될 수 있다. 그루브(ND_G)는 제6 절연층(IL6)을 관통할 수 있다.
제6 절연층(IL6) 상의 비표시 영역(NDA)에 제1 패턴층(ND_PL1)이 배치될 수 있다. 구체적으로, 제1 패턴층(ND_PL1)은 그루브(ND_G)에 인접하게 배치될 수 있다. 예를 들어, 제1 패턴층(ND_PL1)은 그루브(ND_G)를 중심으로 일측에 배치될 수 있다. 제1 패턴층(ND_PL1)의 단부는 그루브(TE_G)를 향해 돌출된 제1 팁(ND_PT1)을 가질 수 있다. 즉, 그루브(ND_G)의 일측에 제1 팁(ND_PT1)이 위치할 수 있다. 예를 들어, 제1 패턴층(ND_PL1)은 불투명한 물질(예를 들어, 금속 물질)을 포함할 수 있다. 선택적으로, 비표시 영역(NDA)에서, 제1 패턴층(ND_PL1)은 생략될 수도 있다.
일 실시예에 있어서, 기판(SUB) 상의 비표시 영역(NDA)에 적어도 하나의 제2 패턴층(ND_PL2)이 배치될 수 있다. 구체적으로, 제2 패턴층(ND_PL2)은 제6 절연층(IL6)의 일부 상에 배치되고, 제7 절연층(IL7)의 측면을 따라 제7 절연층(IL7)의 상면의 일부까지 연장될 수 있다. 제2 패턴층(ND_PL2)의 단부는 그루브(ND_G)를 향해 돌출된 제2 팁(ND_PT2)을 가질 수 있다. 즉, 그루브(ND_G)의 일측에 제2 팁(ND_PT2)이 위치할 수 있다. 도 25에서는 비표시 영역(NDA)에서 제2 패턴층(ND_PL2)이 1개인 것으로 도시되었으나, 본 발명의 구성은 이에 한정되는 것은 아니다. 예를 들어, 비표시 영역(NDA)에서, 제2 패턴층(ND_PL2)은 2개 이상일 수도 있다.
결과적으로, 도 1 내지 도 6 및 도 22 내지 도 25를 다시 참조하면, 투명한 물질을 포함하고, 단부가 그루브를 향해 돌출된 팁을 갖는 패턴층은 기능 영역, 테스트 영역 및 비표시 영역 중 적어도 하나의 영역에 배치될 수 있다.
도 26은 도 1의 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다. 도 27은 도 26의 전자 기기가 텔레비전으로 구현되는 일 예를 나타내는 도면이다. 도 28은 도 26의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
도 26, 도 27 및 도 28은 참조하면, 일 실시예에 있어서, 전자 기기(900)는 프로세서(910), 메모리 장치(920), 스토리지 장치(930), 입출력 장치(940), 파워 서플라이(950) 및 표시 장치(960)를 포함할 수 있다. 이 경우, 표시 장치(960)는 도 1 내지 도 25를 참조하여 설명한 표시 장치(DD, DD', DD'')에 대응될 수 있다. 전자 기기(900)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신할 수 있는 여러 포트들을 더 포함할 수 있다.
일 실시예에 있어서, 도 27에 도시된 바와 같이, 전자 기기(900)는 텔레비전으로 구현될 수 있다. 다른 실시예에 있어서, 도 28에 도시된 바와 같이, 전자 기기(900)는 스마트폰으로 구현될 수 있다. 다만, 전자 기기(900)는 이에 한정되는 것은 아니며, 예를 들어, 전자 기기(900)는 휴대폰, 비디오폰, 스마트 패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
프로세서(910)는 특정 계산들 또는 태스크들(tasks)을 수행할 수 있다. 일 실시예에 있어서, 프로세서(910)는 마이크로프로세서(microprocessor), 중앙 처리 유닛(central processing unit; CPU), 어플리케이션 프로세서(application processor; AP) 등일 수 있다. 프로세서(910)는 어드레스 버스(address bus), 제어 버스(control bus), 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 프로세서(910)는 주변 구성 요소 상호 연결(peripheral component interconnect; PCI) 버스 등과 같은 확장 버스에도 연결될 수 있다.
메모리 장치(920)는 전자 기기(900)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들면, 메모리 장치(920)는 이피롬(erasable programmable read-only memory; EPROM) 장치, 이이피롬(electrically erasable programmable read-only memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(phase change random access memory; PRAM) 장치, 알램(resistance random access memory; RRAM) 장치, 엔에프지엠(nano floating GEe memory; NFGM) 장치, 폴리머램(polymer random access memory; PoRAM) 장치, 엠램(magnetic random access memory; MRAM), 에프램(ferroelectric random access memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(dynamic random access memory; DRAM) 장치, 에스램(static random access memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
스토리지 장치(930)는 솔리드 스테이트 드라이브(solid state drive; SSD), 하드 디스크 드라이브(hard disk drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(940)는 키보드, 키패드, 터치 패드, 터치 스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다.
파워 서플라이(950)는 전자 기기(900)의 동작에 필요한 전원을 공급할 수 있다. 표시 장치(960)는 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 일 실시예에 있어서, 표시 장치(960)는 입출력 장치(940)에 포함될 수도 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.
DD, DD', DD": 표시 장치 DA: 표시 영역
FA: 기능 영역 TEA: 테스트 영역
NDA: 비표시 영역 SUB: 기판
FM: 기능성 모듈 G: 그루브들
G1, G2, G3, G4: 제1 내지 제4 그루브들
PT1, TE_PT1, ND_PT1: 제1 팁
PT2, TE_PT2, ND_PT2: 제2 팁
PL1, TE_PL1, ND_PL1: 제1 패턴층
PL2, TE_PL2, ND_PL2: 제2 패턴층
DAM1, DAM2: 제1 및 제2 댐들
ENC: 봉지층
EN1, EN3: 제1 및 제2 무기 봉지층들
EN2: 유기 봉지층

Claims (20)

  1. 표시 영역 및 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 기판;
    상기 기판 상의 상기 표시 영역에 배치되는 발광 소자;
    상기 기판 상의 상기 비표시 영역에 배치되는 복수의 그루브들;
    상기 그루브들 중 제1 그루브에 인접하게 배치되고, 불투명한 물질을 포함하며, 각각의 단부가 상기 제1 그루브를 향해 돌출된 제1 팁을 갖는 복수의 제1 패턴층들; 및
    상기 그루브들 중 제2 그루브에 인접하게 배치되고, 투명한 물질을 포함하며, 단부가 상기 제2 그루브를 향해 돌출된 제2 팁을 갖는 적어도 하나의 제2 패턴층을 포함하는 표시 장치.
  2. 제1 항에 있어서, 상기 비표시 영역은 상기 표시 영역에 의해 둘러싸이고, 기능성 모듈이 배치되는 기능 영역을 포함하고,
    상기 그루브들, 상기 제1 패턴층들 및 상기 제2 패턴층은 상기 기능 영역에 배치되는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서, 상기 기능 영역은 상기 기능성 모듈이 배치되는 개구 영역 및 상기 개구 영역을 둘러싸는 중간 영역을 포함하고,
    상기 중간 영역에서, 상기 그루브들 사이에 배치되는 적어도 하나의 댐을 더 포함하는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서, 상기 댐은,
    상기 표시 영역에서 상기 개구 영역을 향하는 방향으로 배치되는 제1 댐 및 제2 댐을 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서, 상기 제1 댐 및 제2 댐 각각은,
    제1 서브층;
    상기 제1 서브층 상에 배치되는 제2 서브층; 및
    상기 제2 서브층 상에 배치되는 제3 서브층을 포함하고,
    상기 제1 내지 제3 서브층들 각각은 유기 물질을 포함하며,
    상기 제2 패턴층은 상기 제1 서브층의 일부 상에 배치되며 상기 제2 서브층의 측면을 따라 상기 제2 서브층의 상면의 일부까지 연장되는 것을 특징으로 하는 표시 장치.
  6. 제2 항에 있어서, 상기 발광 소자는,
    화소 전극;
    상기 화소 전극 상에 배치되는 유기 발광층; 및
    상기 유기 발광층 상에 배치되는 공통 전극을 포함하고,
    상기 유기 발광층 및 상기 공통 전극은 상기 기능 영역에서 상기 제1 및 제2 팁들에 의해 단절되는 것을 특징으로 하는 표시 장치.
  7. 제2 항에 있어서, 상기 기능성 모듈은 카메라 모듈, 얼굴 인식 센서 모듈, 동공 인식 센서 모듈, 가속도 센서 모듈, 근접 센서 모듈, 적외선 센서 모듈 및 조도 센서 모듈 중 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서, 상기 불투명한 물질은 금속 물질을 포함하는 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서, 상기 투명한 물질은 도전성 금속 산화물 및 실리콘 화합물로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치.
  10. 제9 항에 있어서, 상기 도전성 금속 산화물은 인듐 갈륨 산화물(IGO), 인듐 아연 산화물(IZO), 인듐 주석 산화물(ITO), 인듐 아연 주석 산화물(IZTO) 및 인듐 갈륨 아연 산화물(IGZO)로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치.
  11. 제9 항에 있어서, 상기 실리콘 화합물은 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치.
  12. 제1 항에 있어서,
    상기 기판 상의 상기 표시 영역에 배치되는 액티브 패턴;
    상기 액티브 패턴 상에 배치되는 게이트 전극;
    상기 게이트 전극 상에 배치되는 소스 전극 및 드레인 전극; 및
    상기 드레인 전극 상에 배치되고, 상기 드레인 전극에 접속되는 연결 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  13. 제12 항에 있어서, 상기 제1 패턴층들은 상기 연결 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치.
  14. 제1 항에 있어서, 상기 제1 패턴층들 각각은 상기 제1 그루브를 중심으로 적어도 일측에 배치되고, 상기 제2 패턴층은 상기 제2 그루브를 중심으로 적어도 일측에 배치되며,
    상기 제1 팁은 상기 제1 그루브에 위치하고, 상기 제2 팁은 상기 제2 그루브에 위치하는 것을 특징으로 하는 표시 장치.
  15. 제1 항에 있어서,
    상기 발광 소자 상에 배치되는 적어도 하나의 무기 봉지층 및 유기 봉지층을 포함하는 봉지층을 더 포함하는 것을 특징으로 하는 표시 장치.
  16. 제15 항에 있어서, 상기 유기 봉지층은 상기 표시 영역으로부터 상기 비표시 영역의 일부까지 연장되고,
    상기 그루브들 중 적어도 하나의 그루브는 상기 유기 봉지층에 의해 채워지는 것을 특징으로 하는 표시 장치.
  17. 표시 영역, 상기 표시 영역에 의해 둘러싸인 기능 영역 및 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 기판;
    상기 기판 상의 상기 표시 영역에 배치되는 발광 소자;
    상기 기판 상의 상기 기능 영역에 배치되는 복수의 제1 그루브들;
    상기 기판 상의 상기 비표시 영역에 배치되는 적어도 하나의 제2 그루브;
    상기 제1 그루브들에 인접하게 배치되고, 불투명한 물질을 포함하며, 각각의 단부가 상기 제1 그루브들 각각을 향해 돌출된 제1 팁을 갖는 복수의 제1 패턴층들; 및
    상기 제2 그루브에 인접하게 배치되고, 투명한 물질을 포함하며, 단부가 상기 제2 그루브를 향해 돌출된 제2 팁을 갖는 적어도 하나의 제2 패턴층을 포함하는 표시 장치.
  18. 제17 항에 있어서, 상기 비표시 영역은 복수의 신호 패드들이 배치되고, 상기 신호 패드들에 인접하는 테스트 영역을 포함하는 패드 영역을 포함하고,
    상기 제2 그루브 및 상기 제2 패턴층은 상기 테스트 영역에 배치되는 것을 특징으로 하는 표시 장치.
  19. 제17 항에 있어서, 상기 불투명한 물질은 금속 물질을 포함하고, 상기 투명한 물질은 도전성 금속 산화물 및 실리콘 화합물로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치.
  20. 제17 항에 있어서,
    상기 기판 상의 상기 표시 영역에 배치되는 액티브 패턴;
    상기 액티브 패턴 상에 배치되는 게이트 전극;
    상기 게이트 전극 상에 배치되는 소스 전극 및 드레인 전극; 및
    상기 드레인 전극 상에 배치되고, 상기 드레인 전극에 접속되는 연결 전극을 더 포함하고,
    상기 제1 패턴층들은 상기 연결 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치.
KR1020220168049A 2022-12-05 2022-12-05 표시 장치 KR20240083948A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220168049A KR20240083948A (ko) 2022-12-05 2022-12-05 표시 장치
US18/491,055 US20240188347A1 (en) 2022-12-05 2023-10-20 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220168049A KR20240083948A (ko) 2022-12-05 2022-12-05 표시 장치

Publications (1)

Publication Number Publication Date
KR20240083948A true KR20240083948A (ko) 2024-06-13

Family

ID=91279607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220168049A KR20240083948A (ko) 2022-12-05 2022-12-05 표시 장치

Country Status (2)

Country Link
US (1) US20240188347A1 (ko)
KR (1) KR20240083948A (ko)

Also Published As

Publication number Publication date
US20240188347A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
US11935487B2 (en) Substrate assembly
KR102471154B1 (ko) 터치 센서 및 이를 포함하는 표시 장치
US20210200365A1 (en) Touch display panel
US11957034B2 (en) Display apparatus having an improved display quality and a reduced peripheral (non-display) region for use in electronic device having a bypass data line arranged in the display and peripheral regions
US11968880B2 (en) Display device with load matching device overlapping non-display area
CN111799304A (zh) 显示装置及制造其的方法
JP2024059735A (ja) ディスプレー装置
KR20210086869A (ko) 표시 장치 및 이의 제조 방법
US11366537B2 (en) Substrate including touch structure layer, manufacturing method thereof and display device
CN112289178A (zh) 显示装置
KR20240083948A (ko) 표시 장치
KR20200034876A (ko) 표시 장치
KR20200104475A (ko) 표시 장치
KR20240071524A (ko) 표시 장치 및 이의 제조 방법
CN113169273A (zh) 显示设备
US20240065079A1 (en) Display device and method of manufacturing the same
KR20230022347A (ko) 표시 장치 및 이의 제조 방법
KR20240029650A (ko) 표시 장치
KR20230049823A (ko) 표시 장치
KR20240041395A (ko) 표시 장치 및 이의 제조 방법
KR20230160677A (ko) 표시패널 및 표시패널의 제조방법
KR20240029602A (ko) 표시 장치 및 이의 제조 방법
KR20240055236A (ko) 표시 장치
KR20220143209A (ko) 표시 장치
KR20230028623A (ko) 표시 장치