KR20230160677A - 표시패널 및 표시패널의 제조방법 - Google Patents

표시패널 및 표시패널의 제조방법 Download PDF

Info

Publication number
KR20230160677A
KR20230160677A KR1020220092059A KR20220092059A KR20230160677A KR 20230160677 A KR20230160677 A KR 20230160677A KR 1020220092059 A KR1020220092059 A KR 1020220092059A KR 20220092059 A KR20220092059 A KR 20220092059A KR 20230160677 A KR20230160677 A KR 20230160677A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
area
electrode
disposed
Prior art date
Application number
KR1020220092059A
Other languages
English (en)
Inventor
박준형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN202310540835.5A priority Critical patent/CN117082898A/zh
Priority to US18/197,417 priority patent/US20230371345A1/en
Publication of KR20230160677A publication Critical patent/KR20230160677A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 중심영역, 상기 중심영역으로부터 멀어지는 방향으로 연장된 연장코너영역을 포함하는 코너영역을 포함하는 기판, 상기 기판에 배치되는 무기절연층, 상기 연장코너영역의 둘레를 따라 상기 무기절연층의 일부를 노출하는 제1그루브를 포함하도록 상기 무기절연층 상에 배치되는 절연층, 상기 절연층의 상부에 배치되는 중간층, 상기 중간층 상에 배치되며, 적어도 하나의 무기봉지층을 포함하는 봉지층 및 평면도 상에서 상기 제1그루브와 중첩되어 상기 연장코너영역의 둘레를 따라 배치되는 가열전극을 포함하는, 표시패널을 개시한다.

Description

표시패널 및 표시패널의 제조방법{DISPLAY PANEL AND METHOD FOR MANUFACTURING DISPLAY PANEL}
본 발명은 표시패널 및 표시패널의 제조방법에 관한 것이다.
최근 전자 기기가 폭 넓게 사용되고 있다. 전자 기기는 이동형 전자 기기와 고정형 전자 기기와 같이 다양하게 이용되고 있으며, 이러한 전자 기기는 다양한 기능을 지원하기 위해 이미지 또는 영상과 같은 시각 정보를 사용자에게 제공할 수 있는 표시장치를 포함한다.
최근 표시장치를 구동하기 위한 기타 부품들이 소형화됨에 따라, 표시장치가 전자 기기에서 차지하는 비중이 점차 증가하고 있는 추세이며 편평한 상태에서 소정의 각도를 갖도록 구부리거나 축을 중심으로 폴딩되는 구조도 개발되고 있다.
전술한 배경 기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지 기술이라 할 수는 없다.
본 발명의 실시예들은 외부로부터 산소 또는 수분의 침투를 최소화하여 신뢰성을 향상시킨 표시패널 및 표시패널의 제조방법을 제공하는 것을 목적으로 한다.
다만 이러한 과제는 예시적인 것으로, 본 발명의 해결하고자 하는 과제는 이에 한정되지 않는다.
본 발명의 일 실시예는, 중심영역, 상기 중심영역으로부터 멀어지는 방향으로 연장된 연장코너영역을 포함하는 코너영역을 포함하는 기판, 상기 기판에 배치되는 무기절연층, 상기 연장코너영역의 둘레를 따라 상기 무기절연층의 일부를 노출하는 제1그루브를 포함하도록 상기 무기절연층 상에 배치되는 절연층, 상기 절연층의 상부에 배치되는 중간층, 상기 중간층 상에 배치되며, 적어도 하나의 무기봉지층을 포함하는 봉지층 및 평면도 상에서 상기 제1그루브와 중첩되어 상기 연장코너영역의 둘레를 따라 배치되는 가열전극을 포함하는, 표시패널을 개시한다.
본 실시예에 있어서, 상기 무기절연층은 상기 가열전극을 덮는 층간절연층을 포함하고, 상기 층간절연층의 상면은 상기 제1그루브에 의해 노출되어 상기 적어도 하나의 무기봉지층과 직접 접촉될 수 있다.
본 실시예에 있어서, 상기 절연층은 제1절연층 및 상기 제1절연층의 상부에 배치되는 제2절연층을 포함하고, 상기 제1그루브는 상기 제1절연층에 의해 정의되고 상기 무기절연층의 일부를 노출하는 제1개구 및 상기 제2절연층에 의해 정의되고 상기 제1절연층의 일부를 노출하는 제2개구를 포함하며, 상기 제1개구의 폭은 상기 제2개구의 폭보다 작을 수 있다.
본 실시예에 있어서, 상기 가열전극의 폭은 상기 제1개구의 폭보다 같거나 크고 상기 제2개구의 폭보다 작은 값을 가질 수 있다.
본 실시예에 있어서, 상기 제1그루브에서 상기 제2개구에 의해 노출되는 상기 제1절연층의 상부에는 상기 중간층이 직접 접촉되도록 배치될 수 있다.
본 실시예에 있어서, 상기 제1그루브에서 상기 제2개구에 의해 노출되는 상기 제1절연층의 상부에는 상기 중간층, 저접착층, 캡핑층, 상기 봉지층이 차례로 서로 접촉되며 배치될 수 있다.
본 실시예에 있어서, 상기 표시패널은 상기 층간절연층에 의해 덮이는 스토리지 커패시터의 상부전극을 더 포함하고, 상기 상부전극과 상기 가열전극은 동일한 층에 배치될 수 있다.
본 실시예에 있어서, 상기 상부전극과 상기 가열전극은 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 무기절연층은 상기 가열전극이 그 위에 배치되는 상부게이트절연층을 더 포함하고, 상기 층간절연층의 열전도율은 상기 상부게이트절연층의 열전도율보다 클 수 있다.
본 실시예에 있어서, 상기 가열전극은 상기 제1그루브에 의해 노출된 상기 무기절연층 상에 배치될 수 있다.
본 실시예에 있어서, 상기 제1그루브에서 상기 가열전극은 상기 적어도 하나의 무기봉지층과 직접 접촉될 수 있다.
본 실시예에 있어서, 상기 중간층과 상기 절연층 사이에 배치되는 화소전극을 더 포함하고, 상기 가열전극은 상기 화소전극과 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 기판 상에 배치되는 제1반도체층, 상기 제1반도체층의 상부의 층에 배치되는 제2반도체층 및 상기 제2반도체층과 중첩되게 배치되는 게이트전극을 더 포함하고, 상기 무기절연층은 상기 게이트전극 및 상기 가열전극을 덮는 상부층간절연층을 포함할 수 있다.
본 실시예에 있어서, 상기 상부층간절연층의 상면은 상기 제1그루브에 의해 노출되어 상기 적어도 하나의 무기봉지층과 직접 접촉될 수 있다.
본 실시예에 있어서, 상기 제1반도체층은 실리콘 반도체를 포함하고, 상기 제2반도체층은 산화물 반도체를 포함할 수 있다.
본 실시예에 있어서, 상기 게이트전극과 상기 가열전극은 동일한 층에 배치될 수 있다.
본 실시예에 있어서, 상기 게이트전극과 상기 가열전극은 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 무기절연층은 상기 가열전극이 그 위에 배치되는 중간절연층을 더 포함하고, 상기 상부층간절연층의 열전도율은 상기 중간절연층의 열전도율보다 클 수 있다.
본 발명의 다른 실시예는, 중심영역, 상기 중심영역으로부터 멀어지는 방향으로 연장된 연장코너영역을 포함하는 코너영역을 포함하는 기판을 배치하는 단계, 상기 연장코너영역의 둘레를 따라 상기 기판 상부에 가열전극을 배치하는 단계, 평면도 상에서 상기 가열전극과 중첩되도록 상기 연장코너영역의 둘레를 따라 제1그루브를 포함하는 절연층을 성막하는 단계, 상기 제1그루브 및 상기 절연층을 덮도록 중간층을 성막하는 단계 및 상기 가열전극이 발열하여 상기 제1그루브에서 상기 가열전극과 중첩하는 상기 중간층을 제거하는 단계를 포함하는, 표시패널의 제조방법을 개시한다.
본 실시예에 있어서, 상기 제1그루브에 저접착층을 성막하는 단계 및 상기 가열전극이 발열하여 상기 제1그루브에서 상기 가열전극과 중첩하는 상기 저접착층을 제거하는 단계를 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1그루브의 상기 저접착층 상에 캡핑층을 성막하는 단계 및 상기 가열전극이 발열하여 상기 제1그루브에서 상기 가열전극과 중첩하는 상기 캡핑층을 제거하는 단계를 더 포함할 수 있다.
본 실시예에 있어서, 상기 기판 상부에 스토리지 커패시터의 상부전극을 배치하는 단계를 더 포함하고, 상기 가열전극과 상기 상부전극은 동일한 단계에서 형성될 수 있다.
본 실시예에 있어서, 상기 가열전극과 상기 상부전극은 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 가열전극 및 상기 상부전극을 덮도록 무기절연층을 성막하는 단계 및 상기 중간층을 덮도록 봉지층을 성막하는 단계를 더 포함하고, 상기 무기절연층은 상기 제1그루브에 의해 노출되고, 상기 제1그루브에서 상기 무기절연층은 상기 봉지층과 직접 접촉될 수 있다.
본 실시예에 있어서, 상기 절연층의 상부에 화소전극을 배치하는 단계를 더 포함하고, 상기 가열전극과 상기 화소전극은 동일한 단계에서 형성될 수 있다.
본 실시예에 있어서, 상기 가열전극과 상기 화소전극은 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 가열전극을 배치하는 단계는 상기 가열전극을 제1그루브에 의해 노출되는 무기절연층 상에 배치하는 단계를 더 포함하고, 상기 제조방법은 상기 중간층을 덮도록 봉지층을 성막하는 단계를 더 포함하며, 상기 제1그루브에서 상기 가열전극은 상기 봉지층과 직접 접촉될 수 있다.
본 실시예에 있어서, 상기 기판과 상기 절연층 사이에 제1반도체층 및 상기 제1반도체층의 상부의 층에 배치되는 제2반도체층을 배치하는 단계 및 상기 제2반도체층과 중첩되도록 상기 제2반도체층과 상기 절연층 사이에 게이트전극을 배치하는 단계;를 더 포함하고, 상기 가열전극은 상기 게이트전극과 동일한 단계에서 형성될 수 있다.
본 실시예에 있어서, 상기 가열전극과 상기 게이트전극은 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 제1반도체층은 실리콘 반도체를 포함하고, 상기 제2반도체층은 산화물 반도체를 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
본 발명의 실시예들에 따르면, 외부로부터 산소 또는 수분의 침투를 최소화하여 신뢰성을 향상시킨 표시패널 및 표시패널의 제조방법을 구현할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 사시도이다.
도 2a는 도 1의 표시장치를 A-A'선에 따라 나타낸 단면도이고, 도 2b는 도 1의 표시장치를 B-B'선에 따라 나타낸 단면도이고, 도 2c는 도 1의 표시장치를 C-C'선에 따라 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시패널을 개략적으로 나타낸 평면도이다.
도 4는 표시패널에 적용될 수 있는 화소회로를 개략적으로 나타낸 등가회로도이다.
도 5는 도 3의 E-E' 선을 따라 본 발명의 일 실시예에 따른 표시패널(10)을 개략적으로 나타낸 단면도이다.
도 6은 도 3의 표시패널(10)의 D 부분을 확대한 확대도이다.
도 7은 도 6의 표시패널의 F 부분을 확대한 확대도이다.
도 8은 도 6의 G-G' 선을 따라 본 발명의 일 실시예에 따른 표시패널을 개략적으로 나타낸 단면도이다.
도 9는 도 8의 H 부분을 확대한 확대도이다.
도 10 내지 도 19는 본 발명의 일 실시예에 따른 표시패널의 제조방법을 개략적으로 나타내는 도면들이다.
도 20은 도 6의 G-G' 선을 따라 본 발명의 다른 실시예에 따른 표시패널을 개략적으로 나타낸 단면도이다.
도 21은 도 20의 I 부분을 확대한 확대도이다.
도 22 내지 도 29는 본 발명의 다른 실시예에 따른 표시패널의 제조방법을 개략적으로 나타내는 도면들이다.
도 30은 도 6의 G-G'선을 따라 본 발명의 다른 실시예에 따른 표시패널을 개략적으로 나타낸 단면도이다.
도 31은 도 30의 J 부분을 확대한 확대도이다.
도 32 내지 도 33은 본 발명의 다른 실시예에 따른 표시패널의 제조방법을 개략적으로 나타내는 도면들이다.
도 34는 도 6의 G-G' 선을 따라 본 발명의 다른 실시예에 따른 표시패널을 개략적으로 나타낸 단면도이다.
도 35는 도 34의 K 부분을 확대한 확대도이다.
도 36은 본 발명의 다른 실시예에 따른 표시패널의 제조방법을 개략적으로 나타내는 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, X축, Y축 및 Z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, X축, Y축 및 Z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 표시장치는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 장치 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 표시장치는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 표시장치는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 표시장치(1)를 개략적으로 나타낸 사시도이고, 도 2a는 도 1의 표시장치(1)를 A-A'선에 따라 나타낸 단면도이고, 도 2b는 도1의 표시장치(1)를 B-B'선에 따라 나타낸 단면도이고, 도 2c는 도 1의 표시장치(1)를 C-C'선에 따라 나타낸 단면도이다.
도 1 및 도 2a 내지 도 2c를 참조하면, 표시장치(1)는 화상(image)을 표시 할 수 있다. 표시장치(1)는 제1방향의 가장자리와 제2방향의 가장자리를 가질 수 있다. 여기서 제1방향 및 제2방향은 서로 교차하는 방향일 수 있다. 예를 들어, 제1방향 및 제2방향은 서로 예각을 이룰 수 있다. 다른 예로, 제1방향 및 제2방향은 서로 둔각을 이루거나, 직교할 수 있다. 이하에서는 제1방향 및 제2방향이 서로 직교하는 경우를 중심으로 상세히 설명하기로 한다. 예를 들어, 제1방향은 x 방향 또는 -x 방향일 수 있으며, 제2방향은 y 방향 또는 -y 방향일 수 있다.
일 실시예에서, 제1방향(예를 들어, 도 1의 x 방향 또는 -x 방향)의 가장자리 및 제2방향(예를 들어, 도 1의 y 방향 또는 -y 방향)의 가장자리가 만나는 모퉁이(corner, CN)는 소정의 곡률을 가질 수 있다.
표시장치(1)는 커버윈도우(CW) 및 표시패널(10)을 포함할 수 있다. 커버윈도우(CW)는 표시패널(10)을 보호하는 기능을 할 수 있다. 일 실시예에서, 커버윈도우(CW)는 표시패널(10) 상에 배치될 수 있다. 일 실시예에서, 커버윈도우(CW)는 플렉서블 윈도우일 수 있다. 커버윈도우(CW)는 크랙(crack) 등의 발생없이 외력에 따라 용이하게 휘면서 표시패널(10)을 보호할 수 있다. 커버윈도우(CW)는 유리, 사파이어, 또는 플라스틱을 포함할 수 있다. 커버윈도우(CW)는 예를 들어, 강화 유리(Ultra Thin Glass), 투명폴리이미드(Colorless Polyimide, CPI)일 수 있다. 일 실시예에서, 커버윈도우(CW)는 유리 기판의 일면에 가요성이 있는 고분자 층이 배치된 구조를 갖는 것일 수 있고, 또는, 고분자층으로만 구성된 것일 수 있다.
표시패널(10)은 커버윈도우(CW)의 하부에 배치될 수 있다. 표시패널(10)은 도시하지 않았지만 광학 투명 접착제(Optically clear adhesive, OCA) 필름과 같은 투명 접착 부재에 의해 커버윈도우(CW)에 부착될 수 있다.
표시패널(10)은 화상을 표시할 수 있다. 표시패널(10)은 기판(100) 및 화소(PX)를 포함할 수 있다. 기판(100)은 중심영역(CA), 제1측면영역(SA1), 제2측면영역(SA2), 코너영역(CNA), 중간영역(MA), 및 주변영역(PA)을 포함할 수 있다. 일 실시예에서, 기판(100)의 형상은 표시장치(1)의 형상을 정의할 수 있다.
중심영역(CA)은 편평한 영역일 수 있다. 일 실시예에서, 표시장치(1)는 중심영역(CA)에서 대부분의 화상을 제공할 수 있다.
제1측면영역(SA1)은 제1방향(예를 들어, 도 1의 x 방향 또는 -x 방향)으로 중심영역(CA)과 인접하며 구부러질 수 있다. 제1측면영역(SA1)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로의 단면(예를 들어, xz 단면)에서 중심영역(CA)으로부터 구부러진 영역으로 정의할 수 있다. 제1측면영역(SA1)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 이를 다시 말하면, 제1측면영역(SA1)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로의 단면(예를 들어, yz 단면)에서 구부러지지 않을 수 있다. 제1측면영역(SA1)은 중심영역(CA)으로부터 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다. 도 2a에서 중심영역(CA)으로부터 x 방향으로 연장되며 구부러진 제1측면영역(SA1) 및 중심영역(CA)으로부터 -x 방향으로 연장되며 구부러진 제1측면영역(SA1)은 서로 동일한 곡률을 가지는 것으로 도시하고 있으나, 다른 실시예에서, 중심영역(CA)으로부터 x 방향으로 연장되며 구부러진 제1측면영역(SA1) 및 중심영역(CA)으로부터 -x 방향으로 연장되며 구부러진 제1측면영역(SA1)은 서로 상이한 곡률을 가질 수 있다.
제2측면영역(SA2)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 중심영역(CA)과 인접하며 구부러질 수 있다. 제2측면영역(SA2)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로의 단면(예를 들어, yz 단면)에서 중심영역(CA)으로부터 구부러진 영역으로 정의할 수 있다. 제2측면영역(SA2)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다. 제2측면영역(SA2)은 제1방향(예를 들어, x 방향 또는 -x 방향)과 직교하는 단면(예를 들어, xz 단면)에서 구부러지지 않을 수 있다. 도 2b에서 중심영역(CA)으로부터 y 방향으로 연장되며 구부러진 제2측면영역(SA2) 및 중심영역(CA)으로부터 -y 방향으로 연장되며 구부러진 제2측면영역(SA2)은 서로 동일한 곡률을 가지는 것으로 도시하고 있으나, 다른 실시예에서, 중심영역(CA)으로부터 y 방향으로 연장되며 구부러진 제2측면영역(SA2) 및 중심영역(CA)으로부터 -y 방향으로 연장되며 구부러진 제2측면영역(SA2)은 서로 상이한 곡률을 가질 수 있다.
코너영역(CNA)은 모퉁이(CN)에 배치되는 영역일 수 있다. 일 실시예에서, 코너영역(CNA)은 표시장치(1)의 제1방향(예를 들어, x 방향 또는 -x 방향)의 가장자리 및 제2방향(예를 들어, y 방향 또는 -y 방향)의 가장자리가 만나는 영역일 수 있다. 일 실시예에서, 코너영역(CNA)은 중심영역(CA), 제1측면영역(SA1), 및 제2측면영역(SA2)을 적어도 일부 둘러쌀 수 있다. 또는, 코너영역(CNA)은 중심영역(CA), 제1측면영역(SA1), 제2측면영역(SA2), 및 중간영역(MA)을 적어도 일부 둘러쌀 수 있다. 제1측면영역(SA1)이 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장되며 구부러지고 제2측면영역(SA2)이 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장되며 구부러지는 경우, 코너영역(CNA)의 적어도 일부는 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장되며 구부러지는 동시에 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장되며 구부러질 수 있다. 이를 다시 말하면, 코너영역(CNA)의 적어도 일부는 복수의 방향으로의 복수의 곡률들이 중첩하는 복곡영역일 수 있다. 일 실시예에서, 코너영역(CNA)은 복수 개로 구비될 수 있다.
중간영역(MA)은 중심영역(CA) 및 코너영역(CNA) 사이에 배치될 수 있다. 일 실시예에서, 중간영역(MA)은 제1측면영역(SA1) 및 코너영역(CNA) 사이에서 연장될 수 있다. 일 실시예에서, 중간영역(MA)은 제2측면영역(SA2) 및 코너영역(CNA) 사이에서 연장될 수 있다. 일 실시예에서, 중간영역(MA)은 구부러질 수 있다. 중간영역(MA)에는 화소(PX)에 전기적 신호를 제공하기 위한 구동회로 및/또는 전원을 제공하기 위한 전원배선이 배치될 수 있다. 이러한 경우, 중간영역(MA)에 배치된 화소(PX)는 구동회로 및/또는 전원배선과 중첩될 수 있다. 일부 실시예에서, 중간영역(MA)에 배치된 구동회로 및/또는 전원배선은 생략될 수 있다.
주변영역(PA)은 중심영역(CA)의 외측에 배치될 수 있다. 일 실시예에서, 주변영역(PA)은 제1측면영역(SA1)의 외측에 배치될 수 있다. 주변영역(PA)은 제1측면영역(SA1)으로부터 연장될 수 있다. 일 실시예에서, 주변영역(PA)은 제2측면영역(SA2)의 외측에 배치될 수 있다. 주변영역(PA)은 제2측면영역(SA2)으로부터 연장될 수 있다. 주변영역(PA)에는 화소(PX)가 배치되지 않을 수 있다. 따라서, 주변영역(PA)은 화상을 표시하지 않는 비표시영역일 수 있다. 주변영역(PA)에는 화소(PX)에 전기적 신호를 제공하기 위한 구동회로 및/또는 전원을 제공하기 위한 전원배선이 배치될 수 있다.
도 2a를 참조하면, 제1측면영역(SA1), 중간영역(MA), 및 코너영역(CNA)의 일부는 제1곡률반지름(R1)을 가지며 구부러질 수 있다. 도 2b를 참조하면, 제2측면영역(SA2), 중간영역(MA), 및 코너영역(CNA)의 다른 일부는 제2곡률반지름(R2)을 가지며 구부러질 수 있다. 도 2c를 참조하면, 중간영역(MA) 및 코너영역(CNA)의 또 다른 일부는 제3곡률반지름(R3)을 가지며 구부러질 수 있다.
화소(PX)는 기판(100) 상에 배치될 수 있다. 일 실시예에서, 화소(PX)는 복수 개로 구비될 수 있으며, 복수의 화소(PX)들은 빛을 방출하여 화상을 표시할 수 있다. 일 실시예에서, 복수의 화소(PX)들은 각각 적색 부화소, 녹색 부화소, 및 청색 부화소를 포함할 수 있다. 또는 복수의 화소(PX)들은 각각 적색 부화소, 녹색 부화소, 청색 부화소, 및 백색 부화소를 포함할 수 있다.
화소(PX)는 중심영역(CA), 제1측면영역(SA1), 제2측면영역(SA2), 및 코너영역(CNA) 중 적어도 하나에 배치될 수 있다. 일 실시예에서, 복수의 화소(PX)들은 중심영역(CA), 제1측면영역(SA1), 제2측면영역(SA2), 코너영역(CNA), 및 중간영역(MA)에 배치될 수 있다. 이러한 경우, 표시장치(1)는 중심영역(CA), 제1측면영역(SA1), 제2측면영역(SA2), 코너영역(CNA), 및 중간영역(MA)에서 화상을 표시할 수 있다. 일 실시예에서, 중심영역(CA), 제1측면영역(SA1), 제2측면영역(SA2), 코너영역(CNA), 및 중간영역(MA)에 배치된 복수의 화소(PX)들은 각각 독립적인 화상을 제공할 수 있다. 다른 실시예에서, 중심영역(CA), 제1측면영역(SA1), 제2측면영역(SA2), 코너영역(CNA), 및 중간영역(MA)에 배치된 복수의 화소(PX)들은 각각 어느 하나의 화상의 일부분들을 제공할 수 있다.
표시장치(1)는 중심영역(CA)뿐만 아니라 제1측면영역(SA1), 제2측면영역(SA2), 중간영역(MA), 및 코너영역(CNA)에서도 화상을 표시할 수 있다. 따라서, 표시장치(1) 중 화상을 표시하는 영역인 표시영역이 차지하는 비중이 늘어날 수 있다. 또한, 표시장치(1)는 모퉁이(CN)에서 구부러지며 화상을 표시할 수 있으므로 심미감이 향상될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시패널을 개략적으로 나타낸 평면도이다.
도 3을 참조하면, 표시패널(10)은 화상을 표시할 수 있다. 표시패널(10)은 기판(100), 화소(PX) 및 구동회로(DC)를 포함할 수 있다. 기판(100)은 중심영역(CA), 제1측면영역(SA1), 제2측면영역(SA2), 코너영역(CNA), 중간영역(MA), 및 주변영역(PA)을 포함할 수 있다. 중심영역(CA)은 편평한 영역일 수 있다. 일 실시예에서, 표시패널(10)은 중심영역(CA)에서 대부분의 화상을 제공할 수 있다.
제1측면영역(SA1)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 중심영역(CA)과 인접할 수 있다. 일 실시예에서, 제1측면영역(SA1)은 중심영역(CA) 및 주변영역(PA) 사이에 배치될 수 있다. 제1측면영역(SA1)은 중심영역(CA)으로부터 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다.
제2측면영역(SA2)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 중심영역(CA)과 인접할 수 있다. 일 실시예에서, 제2측면영역(SA2)은 중심영역(CA) 및 주변영역(PA) 사이에 배치될 수 있다. 제2측면영역(SA2)은 중심영역(CA)으로부터 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다.
코너영역(CNA)은 표시패널(10)의 모퉁이(CN)에 배치되는 영역일 수 있다. 일 실시예에서, 코너영역(CNA)은 표시패널(10)의 제1방향(예를 들어, x 방향 또는 -x 방향)의 가장자리 및 제2방향(예를 들어, y 방향 또는 -y 방향)의 가장자리가 만나는 영역일 수 있다. 일 실시예에서, 코너영역(CNA)은 중심영역(CA), 제1측면영역(SA1), 및 제2측면영역(SA2)을 적어도 일부 둘러쌀 수 있다. 코너영역(CNA)은 중심영역(CA), 제1측면영역(SA1), 제2측면영역(SA2), 및 중간영역(MA)을 적어도 일부 둘러쌀 수 있다.
중간영역(MA)은 중심영역(CA) 및 코너영역(CNA) 사이에 배치될 수 있다. 일 실시예에서, 중간영역(MA)은 제1측면영역(SA1) 및 코너영역(CNA) 사이에서 연장될 수 있다. 일 실시예에서, 중간영역(MA)은 제2측면영역(SA2) 및 코너영역(CNA) 사이에서 연장될 수 있다. 중간영역(MA)에는 화소(PX)에 전기적 신호를 제공하기 위한 구동회로(DC) 및/또는 전원을 제공하기 위한 전원배선이 배치될 수 있다. 이러한 경우, 중간영역(MA)에 배치된 화소(PX)는 구동회로(DC) 및/또는 전원배선과 중첩될 수 있다. 일부 실시예에서, 중간영역(MA)에 배치된 구동회로(DC) 및/또는 전원배선은 생략될 수 있다.
주변영역(PA)은 중심영역(CA)의 외측에 배치될 수 있다. 주변영역(PA)에는 화소(PX)가 배치되지 않을 수 있다. 따라서, 주변영역(PA)은 화상을 표시하지 않는 비표시영역일 수 있다. 주변영역(PA)에는 화소(PX)에 전기적 신호를 제공하기 위한 구동회로(DC) 및/또는 전원을 제공하기 위한 전원배선이 배치될 수 있다. 주변영역(PA)은 제1인접영역(AA1), 제2인접영역(AA2), 제3인접영역(AA3), 벤딩영역(BA), 및 패드영역(PADA)을 포함할 수 있다.
제1인접영역(AA1)은 제1측면영역(SA1)의 외측에 배치될 수 있다. 이를 다시 말하면, 제1측면영역(SA1)은 제1인접영역(AA1) 및 중심영역(CA) 사이에 배치될 수 있다. 제1인접영역(AA1)은 제1측면영역(SA1)으로부터 연장될 수 있다. 일 실시예에서, 제1인접영역(AA1)은 제1측면영역(SA1)으로부터 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다. 일 실시예에서, 제1인접영역(AA1)에는 구동회로(DC)가 배치될 수 있다.
제2인접영역(AA2) 및 제3인접영역(AA3)은 제2측면영역(SA2)의 외측에 배치될 수 있다. 이를 다시 말하면, 제2측면영역(SA2)은 제2인접영역(AA2) 및 중심영역(CA) 사이에 배치될 수 있다. 또한, 제2측면영역(SA2)은 제3인접영역(AA3) 및 중심영역(CA) 사이에 배치될 수 있다. 제2인접영역(AA2) 및 제3인접영역(AA3)은 제2측면영역(SA2)으로부터 연장될 수 있다. 일 실시예에서, 제2인접영역(AA2) 및 제3인접영역(AA3)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 제2인접영역(AA2) 및 제3인접영역(AA3) 사이에는 중심영역(CA)이 배치될 수 있다.
벤딩영역(BA)은 제3인접영역(AA3)의 외측에 배치될 수 있다. 이를 다시 말하면, 제3인접영역(AA3)은 벤딩영역(BA) 및 제2측면영역(SA2) 사이에 배치될 수 있다. 벤딩영역(BA)에서 표시패널(10)은 벤딩될 수 있다. 이러한 경우, 패드영역(PADA)은 화상을 표시하는 상면과 반대되는 표시패널(10)의 후면을 마주볼 수 있다. 따라서, 사용자에게 보이는 주변영역(PA)의 면적을 줄일 수 있다.
패드영역(PADA)은 벤딩영역(BA)의 외측에 배치될 수 있다. 이를 다시 말하면, 벤딩영역(BA)은 제3인접영역(AA3) 및 패드영역(PADA) 사이에 배치될 수 있다. 패드영역(PADA)에는 패드(미도시)가 배치될 수 있다. 표시패널(10)은 패드를 통해 전기적 신호 및/또는 전원전압을 전달받을 수 있다.
제1측면영역(SA1), 제2측면영역(SA2), 코너영역(CNA), 및 중간영역(MA) 중 적어도 하나는 구부러질 수 있다. 예를 들어, 제1측면영역(SA1) 및 코너영역(CNA)의 일부는 제1방향(예를 들어, x 방향 또는 -x 방향)으로의 단면(예를 들어, xz 단면)에서 구부러질 수 있다. 제2측면영역(SA2) 및 코너영역(CNA)의 다른 일부는 제2방향(예를 들어, y 방향 또는 -y 방향)으로의 단면(예를 들어, yz 단면)에서 구부러질 수 있다. 코너영역(CNA)의 또 다른 일부는 제1방향(예를 들어, x 방향 또는 -x 방향)으로의 단면(예를 들어, xz 단면)에서 구부러지고 제2방향(예를 들어, y 방향 또는 -y 방향)으로의 단면(예를 들어, yz 단면)에서 구부러질 수 있다.
코너영역(CNA)이 구부러질 때 코너영역(CNA)에는 인장 변형(tensile strain)보다 압축 변형(compressive strain)이 더 크게 발생할 수 있다. 이러한 경우, 코너영역(CNA)의 적어도 일부에는 수축 가능한 기판(100) 및 기판(100) 상의 다층막 구조가 적용될 필요가 있다. 일 실시예에서, 코너영역(CNA)에서 표시패널(10)의 구조는 중심영역(CA)에서 표시패널(10)의 구조와 상이할 수 있다.
화소(PX) 및 구동회로(DC)는 기판(100) 상에 배치될 수 있다. 화소(PX)는 중심영역(CA), 제1측면영역(SA1), 제2측면영역(SA2), 코너영역(CNA), 및 중간영역(MA) 중 적어도 하나에 배치될 수 있다. 일 실시예에서, 화소(PX)는 복수 개로 구비될 수 있다. 화소(PX)는 표시요소를 포함할 수 있다. 일 실시예에서, 표시요소는 유기 발광층을 포함하는 유기발광다이오드(organic light emitting diode)일 수 있다. 또는, 표시요소는 무기 발광층을 포함하는 발광 다이오드(LED)일 수 있다. 발광 다이오드(LED)의 크기는 마이크로(micro) 스케일 또는 나노(nano) 스케일일 수 있다. 예를 들어, 발광 다이오드는 마이크로(micro) 발광 다이오드일 수 있다. 또는, 발광 다이오드는 나노로드(nanorod) 발광 다이오드일 수 있다. 나노로드 발광 다이오드는 갈륨나이트라이드(GaN)를 포함할 수 있다. 일 실시예에서, 나노로드 발광 다이오드 상에 색변환층을 배치할 수 있다. 상기 색변환층은 양자점을 포함할 수 있다. 또는, 표시요소는 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum dot Light Emitting Diode)일 수 있다.
화소(PX)는 복수의 부화소들을 포함할 수 있으며, 복수의 부화소들 각각은 표시요소를 이용하여 소정의 색상의 빛을 방출할 수 있다. 본 명세서에서 부화소는 이미지를 구현하는 최소 단위로 발광영역을 의미한다. 한편, 유기발광다이오드를 표시요소로 채용하는 경우, 상기 발광영역은 화소정의막(pixel defining layer)의 개구에 의해 정의될 수 있다. 이에 대해서는 후술하기로 한다.
구동회로(DC)는 스캔선(SL)을 통해 각 화소(PX)에 스캔 신호를 제공하는 스캔 구동회로일 수 있다. 또는, 데이터선(DL)을 통해 각 화소(PX)에 데이터 신호를 제공하는 데이터 구동회로일 수 있다. 일 실시예에서, 데이터 구동회로는 제3인접영역(AA3) 또는 패드영역(PADA)에 배치될 수 있다. 또는, 데이터 구동회로는 상기 패드를 통해 연결된 표시 회로 보드 상에 배치될 수 있다.
도 4는 표시패널에 적용될 수 있는 화소회로를 개략적으로 나타낸 등가회로도이다.
도 4를 참조하면, 화소회로(PC)는 표시요소(DPE)와 전기적으로 연결될 수 있다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 일 실시예에서, 표시요소(DPE)는 적색, 녹색, 또는 청색의 빛을 방출하거나, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제2박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스캔 신호 또는 스위칭 전압에 기초하여 데이터선(DL)으로부터 입력된 데이터 신호 또는 데이터 전압을 제1박막트랜지스터(T1)로 전달할 수 있다.
스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 표시요소(DPE)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 표시요소(DPE)의 대향전극은 제2전원전압(ELVSS)을 공급받을 수 있다.
도 4는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 도시하고 있으나, 화소회로(PC)는 그 이상의 박막트랜지스터 및/또는 스토리지 커패시터를 포함할 수 있다.
도 5는 도 3의 E-E' 선을 따라 본 발명의 일 실시예에 따른 표시패널(10)을 개략적으로 나타낸 단면도이다.
도 5를 참조하면, 표시패널(10)은 기판(100), 화소회로층(PCL), 표시요소층(DEL), 봉지층(300)을 포함할 수 있다.
기판(100)은 유리, 금속 또는 유기물과 같이 다양한 소재를 포함할 수 있다. 선택적 실시예로서, 기판(100)은 플렉서블 소재를 포함할 수 있다. 예컨대, 기판(100)은 초박형 플렉서블 유리(예컨대, 수십~수백㎛의 두께) 또는 고분자 수지를 포함할 수 있다. 기판(100)이 고분자 수지를 포함하는 경우, 기판(100)은 폴리이미드(polyimide)를 포함할 수 있다. 또는, 기판(100)은 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트(TAC), 또는/및 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등을 포함할 수 있다.
일 실시예에서, 기판(100)은 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c) 및 제2배리어층(100d)을 포함할 수 있다. 일 실시예에서, 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 및 제2배리어층(100d)은 차례로 적층될 수 있다. 또는, 기판(100)은 글라스를 포함할 수 있다.
제1베이스층(100a) 및 제2베이스층(100c) 중 적어도 하나는 폴리에테르술폰, 폴리아릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이트, 폴리페닐렌 설파이드, 폴리이미드, 폴리카보네이트, 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트 등과 같은 고분자 수지를 포함할 수 있다.
제1배리어층(100b) 및 제2배리어층(100d)은 외부 이물질의 침투를 방지하는 배리어층으로, 실리콘질화물(SiNx), 실리콘산화물(SiO2), 및/또는 실리콘산질화물(SiON) 등과 같은 무기물을 포함하는 단일 층 또는 다층일 수 있다.
화소회로층(PCL)은 기판(100) 상에 배치될 수 있다. 화소회로층(PCL)은 화소회로(PC)를 포함할 수 있다. 화소회로(PC)는 중심영역(CA) 상에 배치될 수 있다. 일 실시예에서, 화소회로(PC)는 적어도 하나의 박막트랜지스터를 포함할 수 있다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
화소회로층(PCL)은 제1박막트랜지스터(T1)의 구성요소들 아래 또는/및 위에 배치되는 무기절연층(IIL), 제1절연층(115), 및 제2절연층(116)을 더 포함할 수 있다. 무기절연층(IIL)은 버퍼층(111), 하부게이트절연층(112), 상부게이트절연층(113), 및 층간절연층(114)을 포함할 수 있다. 제1박막트랜지스터(T1)는 제1반도체층(Act1), 제1게이트전극(GE1), 제1소스전극(SE1), 및 제1드레인전극(DE1)을 포함할 수 있다.
버퍼층(111)은 기판(100) 상에 배치될 수 있다. 버퍼층(111)은 실리콘질화물(SiNX), 실리콘산질화물(SiON) 및 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
제1반도체층(Act1)은 버퍼층(111) 상에 배치될 수 있다. 제1반도체층(Act1)은 폴리 실리콘을 포함할 수 있다. 또는, 제1반도체층(Act1)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 제1반도체층(Act1)은 채널영역 및 채널영역의 양측에 각각 배치된 드레인영역 및 소스영역을 포함할 수 있다.
제1게이트전극(GE1)은 채널영역과 중첩할 수 있다. 제1게이트전극(GE1)은 저저항 금속 물질을 포함할 수 있다. 제1게이트전극(GE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제1반도체층(Act1)과 제1게이트전극(GE1) 사이의 하부게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및/또는 징크산화물(ZnOX)등과 같은 무기 절연물을 포함할 수 있다. 일 실시예에서, 징크산화물(ZnOX)은 산화아연(ZnO) 및/또는 과산화아연(ZnO2)을 포함할 수 있다.
상부게이트절연층(113)은 제1게이트전극(GE1)을 덮을 수 있다. 상부게이트절연층(113)은 하부게이트절연층(112)과 유사하게 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및/또는 징크산화물(ZnOX) 등과 같은 무기 절연물을 포함할 수 있다.
상부게이트절연층(113) 상부에는 스토리지 커패시터(Cst)의 상부전극(CE2)이 배치될 수 있다. 상부전극(CE2)은 그 아래의 제1게이트전극(GE1)과 중첩할 수 있다. 이 때, 상부게이트절연층(113)을 사이에 두고 중첩하는 제1박막트랜지스터(T1)의 제1게이트전극(GE1) 및 상부전극(CE2)은 스토리지 커패시터(Cst)를 형성할 수 있다. 즉, 제1박막트랜지스터(T1)의 제1게이트전극(GE1)은 스토리지 커패시터(Cst)의 하부전극(CE1)으로 기능할 수 있다. 이를 다시 말하면, 스토리지 커패시터(Cst)와 제1박막트랜지스터(T1)가 중첩될 수 있다. 일부 실시예에서, 스토리지 커패시터(Cst)는 제1박막트랜지스터(T1)와 중첩되지 않을 수 있다. 상부전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(114)은 상부전극(CE2)을 덮을 수 있다. 층간절연층(114)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnOX) 등을 포함할 수 있다. 층간절연층(114)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1드레인전극(DE1) 및 제1소스전극(SE1)은 각각 층간절연층(114) 상에 배치될 수 있다. 제1드레인전극(DE1) 및 제1소스전극(SE1)은 전도성이 좋은 재료를 포함할 수 있다. 제1드레인전극(DE1) 및 제1소스전극(SE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 제1드레인전극(DE1) 및 제1소스전극(SE1)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
제2박막트랜지스터(T2)는 제2반도체층(Act2), 제2게이트전극(GE2), 제2드레인전극(DE2), 및 제2소스전극(SE2)을 포함할 수 있다. 제2반도체층(Act2), 제2게이트전극(GE2), 제2드레인전극(DE2), 및 제2소스전극(SE2)은 각각 제1반도체층(Act1), 제1게이트전극(GE1), 제1드레인전극(DE1), 및 제1소스전극(SE1)과 유사하므로 상세한 설명은 생략하기로 한다.
제1절연층(115)은 적어도 하나의 박막트랜지스터 상에 배치될 수 있다. 일 실시예에서, 제1절연층(115)은 제1드레인전극(DE1) 및 제1소스전극(SE1)을 덮으며 배치될 수 있다. 제1절연층(115)은 유기물질을 포함할 수 있다. 예를 들어, 제1절연층(115)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
연결전극(CML)은 제1절연층(115) 상에 배치될 수 있다. 이 때, 연결전극(CML)은 제1절연층(115)의 컨택홀을 통해 각각 제1드레인전극(DE1) 또는 제1소스전극(SE1)과 연결될 수 있다. 연결전극(CML)은 전도성이 좋은 재료를 포함할 수 있다. 연결전극(CML)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 연결전극(CML) 및 연결배선(CL)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
제2절연층(116)은 연결전극(CML) 및 제1절연층(115)을 덮으며 배치될 수 있다. 제2절연층(116)은 유기물질을 포함할 수 있다. 제2절연층(116)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
표시요소층(DEL)은 화소회로층(PCL) 상에 배치될 수 있다. 표시요소층(DEL)은 표시요소(DPE), 화소정의막(220), 및 스페이서(230)를 포함할 수 있다. 표시요소(DPE)는 유기발광다이오드를 포함할 수 있다. 표시요소(DPE)는 제2절연층(116)의 컨택홀을 통해 연결전극(CML)과 전기적으로 연결될 수 있다. 표시요소(DPE)는 화소전극(211), 중간층(212) 및 대향전극(213)을 포함할 수 있다. 일 실시예에서, 중심영역(CA)에 배치된 표시요소(DPE)은 중심영역(CA)에 배치된 화소회로(PC)와 중첩될 수 있다.
화소전극(211)은 제2절연층(116) 상에 배치될 수 있다. 화소전극(211)은 제2절연층(116)의 컨택홀을 통해 연결전극(CML)과 전기적으로 연결될 수 있다. 화소전극(211)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(211)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(211)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소전극(211) 상에는 화소전극(211)의 중앙부를 노출하는 개구(220OP)를 갖는 화소정의막(220)이 배치될 수 있다. 화소정의막(220)의 개구(220OP)는 유기발광다이오드(OLED)에서 방출되는 빛의 발광영역(이하, 발광영역이라 함, EMA)을 정의할 수 있다. 예컨대, 화소정의막(220)의 개구(220OP)의 폭이 발광영역(EMA)의 폭에 해당할 수 있다. 또한, 화소정의막(220)의 개구(220OP)의 폭은 부화소의 폭에 해당될 수 있다.
일 실시예에서, 화소정의막(220)은 유기 절연물을 포함할 수 있다. 다른 실시예에서, 화소정의막(220)은 실리콘질화물(SiNX)나 실리콘산질화물(SiON), 또는 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있다. 또 다른 실시예에서, 화소정의막(220)은 유기절연물 및 무기절연물을 포함할 수 있다. 일부 실시예에서, 화소정의막(220)은 광차단 물질을 포함하며, 블랙으로 구비될 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 화소정의막(220)이 광차단 물질을 포함하는 경우, 화소정의막(220)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다.
스페이서(230)는 화소정의막(220) 상에 배치될 수 있다. 스페이서(230)는 표시장치를 제조하는 제조방법에 있어서, 기판(100) 및/또는 기판(100) 상의 다층막의 파손을 방지하기 위함일 수 있다. 표시패널을 제조하는 방법의 경우 마스크 시트가 사용될 수 있는데, 이 때, 상기 마스크 시트가 화소정의막(220)의 개구(220OP) 내부로 진입하거나 화소정의막(220)에 밀착할 수 있다. 스페이서(230)는 기판(100)에 증착물질을 증착 시 상기 마스크 시트에 의해 기판(100) 및 상기 다층막의 일부가 손상되거나 파손되는 불량을 방지 또는 감소시킬 수 있다.
스페이서(230)는 폴리이미드와 같은 유기물질을 포함할 수 있다. 또는, 스페이서(230)는 실리콘질화물(SiNx)나 실리콘산화물(SiO2)과 같은 무기 절연물을 포함하거나, 유기절연물 및 무기절연물을 포함할 수 있다. 일 실시예에서, 스페이서(230)는 화소정의막(220)과 다른 물질을 포함할 수 있다. 또는 다른 실시예에서, 스페이서(230)는 화소정의막(220)과 동일한 물질을 포함할 수 있으며, 이 경우 화소정의막(220)과 스페이서(230)는 하프톤 마스크 등을 이용한 마스크 공정에서 함께 형성될 수 있다.
화소정의막(220) 상에는 중간층(212)이 배치될 수 있다. 중간층(212)은 화소정의막(220)의 개구(220OP)에 대응하여 배치되는 발광층(212b)을 포함할 수 있다. 발광층(212b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
중간층(212)은 화소전극(211)과 발광층(212b) 사이에 개재되는 제1기능층(212a) 및 발광층(212b)과 대향전극(213) 사이에 개재되는 제2기능층(212c) 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 발광층(212b)의 아래와 위에는 각각 제1기능층(212a) 및 제2기능층(212c)이 배치될 수 있다. 제1기능층(212a)은 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층(212c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층(212a) 및/또는 제2기능층(212c)은 후술할 대향전극(213)과 마찬가지로 기판(100)을 전체적으로 커버하도록 형성되는 공통층일 수 있다.
대향전극(213)은 중간층(212) 상에 배치될 수 있다. 대향전극(213)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(213)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(213)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
일부 실시예에서, 대향전극(213) 상에는 표시요소(DPE)에서 방출된 광 취출율을 향상시키기 위한 캡핑층(CPL)이 더 배치될 수 있다. 캡핍층(CPL)은 실리콘나이트라이드와 같은 무기 절연물을 포함하거나, 및/또는 유기 절연물을 포함할 수 있다. 캡핑층(CPL)이 유기 절연물을 포함하는 경우, 캡핑층(CPL)은 예컨대 트리아민(triamine) 유도체, 카르바졸(carbazole biphenyl) 유도체, 아릴렌디아민(arylenediamine) 유도체, 알루미 키노륨 복합체(Alq3), 아크릴(acrylic), 폴리이미드(polyimide), 폴리아미드(polyamide) 등의 유기 절연물을 포함할 수 있다. 이하에서는 캡핑층(CPL)이 유기 절연물을 포함하는 경우를 중심으로 설명하도록 한다.
봉지층(300)은 대향전극(213) 상에 배치될 수 있다. 또한 캡핑층(CPL)이 배치되는 경우 봉지층(300)은 캡핑층(CPL) 상에 배치될 수 있다. 일 실시예에 있어서, 봉지층(300)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예에서, 봉지층(300)은 순차적으로 적층된 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 징크산화물(ZnOX), 실리콘산화물(SiO2), 실리콘질화물(SiNX), 및 실리콘산질화물(SiON) 중 하나 이상의 무기물을 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer) 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.
도시되지는 않았으나, 터치센서층이 봉지층(300) 상에 배치될 수 있다. 터치센서층은 외부의 입력, 예를 들어, 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치센서층은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 신호라인(trace line)들을 포함할 수 있다. 터치센서층은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
도시되지는 않았으나, 터치센서층 상에는 반사방지층이 배치될 수 있다. 반사방지층은 표시패널(10)을 향해 입사하는 빛의 반사율을 감소시킬 수 있다. 일 실시예에서, 반사방지층은 위상지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다.
또는, 반사방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시패널(10)의 복수의 표시요소(DPE)들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 컬러필터들 각각은 적색, 녹색, 또는 청색의 안료나 염료를 포함할 수 있다. 또는, 컬러필터들 각각은 전술한 안료나 염료 외에 양자점을 더 포함할 수 있다. 또는, 컬러필터들 중 일부는 전술한 안료나 염료를 포함하지 않을 수 있으며, 산화티타늄과 같은 산란입자들을 포함할 수 있다.
또는, 반사방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1반사층과 제2반사층을 포함할 있다. 제1반사층 및 제2반사층에서 각각 반사된 제1반사광과 제2반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
도 6은 도 3의 표시패널(10)의 D 부분을 확대한 확대도이다.
도 6을 참조하면, 기판(100)은 중심영역(CA), 제1측면영역(SA1), 제2측면영역(SA2) 및 코너영역(CNA)을 포함할 수 있다.
제1측면영역(SA1)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 중심영역(CA)과 인접할 수 있다. 제1측면영역(SA1)은 중심영역(CA)으로부터 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다. 제2측면영역(SA2)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 중심영역(CA)과 인접할 수 있다. 제2측면영역(SA2)은 중심영역(CA)으로부터 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다.
코너영역(CNA)은 표시패널(10)의 모퉁이(CN)에 배치되는 영역일 수 있다. 일 실시예에서, 코너영역(CNA)은 표시패널(10)의 제1방향(예를 들어, x 방향 또는 -x 방향)의 가장자리 및 제2방향(예를 들어, y 방향 또는 -y 방향)의 가장자리가 만나는 영역일 수 있다. 일 실시예에서, 코너영역(CNA)은 중심영역(CA), 제1측면영역(SA1), 및 제2측면영역(SA2)을 적어도 일부 둘러쌀 수 있다. 코너영역(CNA)은 중심영역(CA), 제1측면영역(SA1), 제2측면영역(SA2), 및 중간영역(MA)을 적어도 일부 둘러쌀 수 있다. 코너영역(CNA)은 연장코너영역(CCA), 제1인접코너영역(ACA1), 및 제2인접코너영역(ACA2)을 포함할 수 있다.
연장코너영역(CCA)은 중심영역(CA)으로부터 멀어지는 방향으로 연장될 수 있다. 일 실시예에서 연장코너영역(CCA)은 복수 개로 구비되어 각각이 중심영역(CA)으로부터 멀어지는 방향으로 연장될 수 있다. 연장코너영역(CCA)은 제1영역(A1) 및 제2영역(A2)을 포함할 수 있다. 일 실시예에서, 복수의 연장코너영역(CCA)은 복수의 제1영역(A1)들을 포함할 수 있다. 복수의 제1영역(A1)들은 중심영역(CA)으로부터 멀어지는 방향으로 각각 연장될 수 있다. 일 실시예에서, 복수의 제1영역(A1)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및 제2방향(예를 들어, y 방향 또는 -y 방향)과 교차하는 방향으로 연장될 수 있다.
제2영역(A2)은 제1영역(A1)을 둘러쌀 수 있다. 제2영역(A2)은 복수의 제1영역(A1)들을 둘러쌀 수 있다. 일 실시예에서, 이격영역(VA)은 인접한 제1영역(A1)들 사이에 배치된 제2영역(A2) 중 일 부분 및 상기 인접한 제1영역(A1)들 사이에 배치된 제2영역(A2)들 중 다른 부분 사이에 정의될 수 있다.
이격영역(VA)은 표시패널(10)의 구성요소가 배치되지 않는 영역일 수 있다. 모퉁이(CN)에서 연장코너영역(CCA)이 구부러질 때, 연장코너영역(CCA)에는 인장 변형(tensile strain)보다 압축 변형(compressive strain)이 더 크게 발생할 수 있다. 본 실시예에서, 인접한 제1영역(A1)들 사이에 배치된 제2영역(A2) 중 일 부분 및 상기 인접한 제1영역(A1)들 사이에 배치된 제2영역(A2)의 다른 부분 사이에 이격영역(VA)이 정의되어 있으므로, 연장코너영역(CCA)은 수축할 수 있다. 따라서, 표시패널(10)은 연장코너영역(CCA)에서 손상없이 구부러질 수 있다.
제1인접코너영역(ACA1)은 연장코너영역(CCA)과 인접할 수 있다. 일 실시예에서, 제1측면영역(SA1)의 적어도 일부 및 제1인접코너영역(ACA1)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 배열될 수 있다. 인접한 연장코너영역(CCA)의 단부 및 제1인접코너영역(ACA1)의 단부는 서로 이격될 수 있다. 제1인접코너영역(ACA1)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로의 단면(예를 들어, xz 단면)에서 구부러지고 제2방향(예를 들어, y 방향 또는 -y 방향)으로의 단면(예를 들어, yz 단면)에서 구부러지지 않는 영역으로, 제1인접코너영역(ACA1) 내부에는 이격영역(VA)이 정의되지 않을 수 있다.
제2인접코너영역(ACA2)은 연장코너영역(CCA)과 인접할 수 있다. 제2측면영역(SA2)의 적어도 일부는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 중심영역(CA) 및 제2인접코너영역(ACA2) 사이에 배치될 수 있다. 인접한 연장코너영역(CCA)의 단부 및 제2인접코너영역(ACA2)의 단부는 서로 이격될 수 있다. 제2인접코너영역(ACA2)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로의 단면(예를 들어, xz 단면)에서 구부러지지 않고 제2방향(예를 들어, y 방향 또는 -y 방향)으로의 단면(예를 들어, yz 단면)에서 구부러지는 영역으로, 제2인접코너영역(ACA2) 내부에는 이격영역(VA)이 정의되지 않을 수 있다.
중간영역(MA)은 중심영역(CA) 및 코너영역(CNA) 사이에 배치될 수 있다. 중간영역(MA)은 코너영역(CNA) 및 제1측면영역(SA1) 사이로 연장될 수 있다. 중간영역(MA)은 코너영역(CNA) 및 제2측면영역(SA2) 사이로 연장될 수 있다. 중간영역(MA)에는 화소(PX)에 전기적 신호를 제공하기 위한 구동회로(DC) 및/또는 전원을 제공하기 위한 전원배선이 배치될 수 있다. 이러한 경우, 중간영역(MA)에 배치된 화소(PX)는 구동회로(DC) 및/또는 전원배선과 중첩될 수 있다. 일부 실시예에서, 중간영역(MA)에 배치된 구동회로(DC)는 생략될 수 있다.
화소(PX)는 중심영역(CA), 제1측면영역(SA1), 제2측면영역(SA2), 제1영역(A1), 및 중간영역(MA) 중 적어도 하나에 배치될 수 있다. 일 실시예에서, 복수의 화소(PX)들은 중심영역(CA), 제1측면영역(SA1), 제2측면영역(SA2), 제1영역(A1), 및 중간영역(MA)에 배치될 수 있다. 따라서, 표시패널(10)은 중심영역(CA), 제1측면영역(SA1), 제2측면영역(SA2), 제1영역(A1), 및 중간영역(MA)에서 화상을 표시할 수 있다. 복수의 화소(PX)들은 복수의 표시요소들을 포함할 수 있다.
도 7은 도 6의 표시패널의 F 부분을 확대한 확대도이고, 도 8은 도 6의 G-G' 선을 따라 본 발명의 일 실시예에 따른 표시패널을 개략적으로 나타낸 단면도이다. 도 9는 도 8의 H 부분을 확대한 확대도이다.
도 7 내지 도 9를 참조하면, 기판(100)은 표시패널(10)의 모퉁이에 배치되는 코너영역(CNA)을 포함하고, 코너영역(CNA)은 중심영역(CA, 도 6 참조)으로부터 멀어지는 방향으로 연장되는 제1영역(A1) 및 제1영역(A1)의 적어도 일부를 둘러싸는 제2영역(A2)을 포함할 수 있다. 예컨대, 제1영역(A1)은 복수 개 구비되어, 제1방향(예를 들어, x 방향 또는 -x 방향) 및 제2방향(예를 들어, y 방향 또는 -y 방향)과 교차하는 방향으로 연장될 수 있다. 제2영역(A2)은 제1영역(A1)의 외측으로 연장되어 제1영역(A1)의 적어도 일부를 둘러쌀 수 있다.
이격영역(VA)은 표시패널(10)의 구성요소가 배치되지 않는 영역일 수 있다. 일 실시예에서, 이격영역(VA)은 인접한 제1영역(A1)들 사이에 배치된 제2영역(A2) 중 일 부분 및 인접한 제1영역(A1)들 사이에 배치된 제2영역(A2) 중 다른 부분 사이에 정의될 수 있다.
화소(PX)는 제1영역(A1)에 배치될 수 있다. 일 실시예에서, 화소(PX)는 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)를 포함할 수 있다. 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)는 각각 적색광, 녹색광, 및 청색광을 방출할 수 있다.
적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)는 S-스트라이프(stripe) 구조로 배치될 수 있다. 일 실시예에서, 녹색 부화소(Pg)의 변은 적색 부화소(Pr)의 변 및 청색 부화소(Pb)의 변과 각각 서로 마주볼 수 있다. 또는 도시된 바와 달리 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)는 나란히 배치되거나, 펜타일(pentile) 타입으로 배치될 수도 있다.
제1그루브(GV1)는 제2영역(A2)에 배치될 수 있다. 제1그루브(GV)는 평면도 상에서 제2영역(A2)과 중첩되어, 제1영역(A1)의 적어도 일부를 둘러싸도록 배치될 수 있다. 제1그루브(GV1)는 기판(100)의 두께 방향으로 오목할 수 있다.
제1댐부(DP1)는 제2영역(A2)에 배치될 수 있다. 구체적으로, 제1댐부(DP1)는 평면도 상에서 제2영역(A2)과 중첩되며, 제1그루브(GV)의 외측에 배치되어, 제1그루브(GV1)를 둘러싸도록 배치될 수 있다. 제1댐부(DP1)는 제1그루브(GV1)를 기준으로 제1영역(A1)으로부터 이격될 수 있다. 이에 따른 제1그루브(GV1) 및 제1댐부(DP1)는 연장코너영역(CCA)의 둘레를 따라 배치된다고 할 수 있다.
도 8을 참조하면, 표시패널(10)은 기판 상에 화소회로층(PCL), 표시요소층(DEL) 및 봉지층(300)을 포함할 수 있다.
화소회로층(PCL)은 기판(100) 상에 배치될 수 있다. 화소회로층(PCL)은 무기 절연층(IIL), 제1절연층(115), 연결전극(CML) 및 제2절연층(116)을 포함할 수 있다.
무기절연층(IIL)은 기판(100) 상에 배치될 수 있다. 일 실시예에서, 무기절연층(IIL)은 버퍼층(111), 하부게이트절연층(112), 상부게이트절연층(113) 및 층간절연층(114)을 포함할 수 있다.
제1절연층(115)은 무기절연층(IIL) 상에 배치될 수 있다. 일 실시예에서, 제1절연층(115)은 기판(100) 및 제2절연층(116) 사이에 배치될 수 있다. 제1절연층(115)은, 제2영역(A2)에 중첩하여 배치되고 무기절연층(IIL), 구체적으로 층간절연층(114)의 상면을 노출하는 제1개구(115OP)를 포함할 수 있다. 제1개구(115OP)를 기준으로 제1절연층(115)이 분리되어, 제1절연층(115)을 통한 산소 및/또는 수분의 침투 경로를 차단할 수 있다.
제2절연층(116)은 제1절연층(115) 상에 배치될 수 있다. 제2절연층(116)은, 제2영역(A2)과 중첩하여 배치되고 제1절연층(115)의 상면의 일부를 노출하는 제2개구(116OP)를 포함할 수 있다. 일 실시예에서 제2개구(116OP)는 제1개구(116OP)와 중첩되도록 배치될 수 있다. 또한 일 실시예에서 제2개구(116OP)의 폭은 제1개구(115OP)의 폭보다 클 수 있다. 이에 따라 제2개구(116OP)는 제1개구(115OP)의 경계를 정의하는 제1절연층(115)의 일부의 상면을 노출할 수 있고, 제1개구(115OP)와 제2개구(116OP)는 연속하여 무기절연층(IIL), 구체적으로 층간절연층(114)의 상면을 노출하는 하나의 개구부를 구성할 수 있다. 다르게 말하면, 제1개구(115OP) 및 제2개구(116OP)는 제1그루브(GV1)를 구성할 수 있다.
제2절연층(116) 상에는 화소정의막(220)이 배치될 수 있다. 화소정의막(220)은 제1영역(A1)에서 화소전극(211)의 중앙부를 노출하는 개구(220OP)를 가질 수 있다. 화소정의막(220)의 개구(220OP)는 표시요소(DPE)에서 방출되는 빛의 발광영역을 정의할 수 있다. 또한 화소정의막(220)은 제1그루브(GV1)를 구성하는 제3개구(220OP2)를 포함할 수 있다. 일 실시예에서 제3개구(220OP2)는 제1개구(115OP) 및 제2개구(116OP)와 평면도 상에서 중첩될 수 있다.
한편, 제1댐부(DP1)는 제1그루브(GV1)를 둘러싸도록 제1영역(A1)으로 이격되며, 제2영역(A2)에 배치될 수 있다. 제1댐부(DP1)는 제2영역(A2)과 이격영역(VA)의 경계에 인접하게 배치될 수 있다. 일 실시예에서 제1댐부(DP1)는 제1절연층(115), 제2절연층(116) 및 화소정의막(220)을 포함할 수 있다. 다르게 말하면, 제1절연층(115), 제2절연층(116) 및 화소정의막(220)에 의해 제1댐부(DP1)가 정의될 수 있다. 또한 일부 실시예에서 도면에 도시되지는 않았으나, 화소정의막(220)에는 스페이서(230)가 선택적으로 더 배치될 수 있다.
평면도 상에서 제1그루브(GV1)와 중첩하도록 가열전극(500)이 배치될 수 있다. 일 실시예에서 가열전극(500)은 제1개구(115OP) 및 제2개구(116OP)와 중첩할 수 있다. 가열전극(500)은 제1그루브(GV1)와 같이 제1영역(A1)을 둘러싸도록 연장코너영역(CCA)의 둘레를 따라 배치될 수 있다. 가열전극(500)은 무기절연층(IIL), 구체적으로 층간절연층(114)에 의해 덮이도록 층간절연층(114)의 하부에 배치될 수 있다. 일 실시예에서 가열전극(500)은 층간절연층(114)과 상부게이트절연층(113) 사이에 배치될 수 있다.
일 실시예에서 가열전극(500)은 가열 배선에 연결되고, 가열 배선을 통해 인가된 전압에 의해 전류가 흐르면 줄 열(joule heat)을 발생시킬 수 있다. 가열전극(500)은 줄 열을 발생시킴으로써, 유기층들을 휘발시키거나 분해시킬 수 있다.
일 실시예에서 가열전극(500)은 스트리지 커패시터(Cst)를 형성하는 상부전극(CE2)과 동일한 물질을 포함할 수 있다. 예를 들어, 가열전극(500)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 텅스텐(W), 및 구리(Cu) 중 적어도 하나, 바람직하게는 몰리브덴(Mo)을 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다. 이를 다르게 말하면, 가열전극(500)은 상부전극(CE2)과 동일한 공정으로 동일한 층에 형성될 수 있다. 즉, 상부게이트절연층(113) 상에 상부전극(CE2)과 가열전극(500)이 패터닝되어 형성될 수 있고, 상부전극(CE2) 및 가열전극(500)을 덮도록 층간절연층(114)이 배치될 수 있다.
가열전극(500)은 고저항의 금속을 포함하여 전압이 인가됨에 따라 보다 큰 열을 발생시키고, 이에 따라 가열전극(500) 주위, 즉 가열전극(500)의 상부의 유기층들을 분해시켜 제거할 수 있다.
일 실시예에서 가열전극(500)의 상부로의 열전달율과 가열전극(500)의 하부로의 열전달율은 상이할 수 있다. 구체적으로, 가열전극(500)의 하부에 배치되는 상부게이트절연층(113)의 열전달율은 가열전극(500)의 상부에 배치되는 층간절연층(114)의 열전달율보다 작을 수 있다. 이에 따라 가열전극(500)으로부터 발생된 열은 가열전극(500)의 하부로 향하지 않고, 상부를 향해 보다 효율적으로 전달될 수 있으며 가열전극(500)의 상부에 배치된 유기층들을 효율적으로 제거할 수 있다.
일 실시예에서 제1그루브(GV1)에서 가열전극(500)의 폭은 제1개구(115op)의 폭보다 클 수 있다. 또한 제1그루브(GV1)에서 가열전극(500)의 폭은 제2개구(116OP)의 폭보다 작을 수 있다. 즉, 가열전극(500)의 폭은 제1개구(115OP)의 폭과 제2개구(116OP)의 폭 사이의 값을 가질 수 있다. 이에 따라 가열전극(500)은 제1개구(115OP)에 의해 노출된 층간절연층(114)에 배치되는 유기층들을 제거할 수 있다.
표시요소층(DEL)은 제2절연층(116) 상에 배치될 수 있다. 표시요소층(DEL)은 표시요소(DPE) 및 화소정의막(220)을 포함할 수 있다. 표시요소(DPE)는 차례로 적층된 화소전극(211) 및 화소전극(211)에 대응하여 배치되는 발광층(212b)을 포함하는 중간층(212) 및 대향전극(213)을 포함할 수 있다.
중간층(212)은 화소전극(211)과 발광층(212b) 사이에 배치되는 제1기능층(212a) 및 발광층(212b)과 대향전극(213) 사이에 배치되는 제2기능층(212c) 중 적어도 하나를 더 포함할 수 있다. 발광층(212b)은 화소전극(211)에 대응하여 각 화소마다 배치되는 반면, 제1기능층(212a), 제2기능층(212c) 및 대향전극(213)은 복수의 화소(PX)들을 커버하도록 기판(100) 전면에 일체로 형성될 수 있다.
제1기능층(212a) 및 제2기능층(212c)은 제2영역(A2)의 제1그루브(GV1)에서 단절되거나 분리될 수 있다. 예를 들어, 제1기능층(212a) 및 제2기능층(212c)은 제1개구(115OP)에 의해 노출되는 층간절연층(114)의 상면에는 배치되지 않을 수 있다. 이때 제1기능층(212a) 및 제2기능층(212c)은 제1영역(A1)으로부터 연속적이게 배치되어 화소정의막(220), 제2절연층(116)의 상부, 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면, 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상부, 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면까지 배치될 수 있다. 이는 제1기능층(212a) 및 제2기능층(212c)이 제1그루브(GV1)에서 가열전극(500)의 줄 열에 의해 제거됨으로써 구현될 수 있다. 따라서 제1기능층(212a) 및 제2기능층(212c)은 제1그루브(GV1), 구체적으로 층간절연층(114)의 상면에서 단절될 수 있다.
제1그루브(GV1)에서 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상면 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면에는 저접착층(WAL)이 배치될 수 있다. 일 실시예에서 저접착층(WAL)은 제1개구(115OP)에 의해 노출되는 층간절연층(114)의 상면에는 배치되지 않을 수 있다. 이는 유기물을 포함하는 저접착층(WAL)이 제1그루브(GV1)에서 가열전극(500)의 줄 열에 의해 제거됨으로써 구현될 수 있다.
저접착층(WAL)은 대향전극(213)에 대해서 접착력이 약한 물질로, 저접착층(WAL)의 상면에는 대향전극(213)이 성막되지 않는 특성을 가진 물질일 수 있다.
예를 들어, 저접착층(WAL)은 　8-퀴놀리나토리튬　(Liq; [8-Quinolinolato Lithium]), N,N-디페닐-N,N-비스(9-페닐-9H-카바졸-3-일)비페닐-4,4'-디아민 (N,N-diphenyl-N,N-bis(9-phenyl-9H-carbazol-3-yl)biphenyl-4,4'-diamine ; HT01), N(디페닐-4-일)9,9-디메틸-N-(4(9-페닐-9H-카바졸-3-일)페닐)-9H-플루오렌-2-아민 (N(diphenyl-4-yl)9,9-dimethyl-N-(4(9-phenyl-9H-carbazol-3-yl)phenyl)-9H-fluorene-2-amine ; HT211), 2-(4-(9,10-디(나프탈렌-2-일)안트라센-2-일)페닐)-1-페닐-1H-벤조-[D]이미다졸 (2-(4-(9,10-di(naphthalene-2-yl)anthracene-2-yl)phenyl)-1-phenyl-1H-benzo-[D]imidazole ; LG201) 등의 물질을 이용하여 형성할 수 있다.
제1기능층(212a) 및 제2기능층(212c)과 유사하게, 대향전극(213)도 제2영역(A2)의 제1그루브(GV1)에서 단절되거나 분리될 수 있다. 예를 들어, 대향전극(213)은 제1개구(115OP)에 의해 노출되는 층간절연층(114)의 상면에는 배치되지 않을 수 있다. 또한 대향전극(213)은 제1그루브(GV1)에서 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상면 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면에 배치된 저접착층(WAL) 상에는 배치되지 않을 수 있다. 즉, 대향전극(213)은 제1영역(A1)으로부터 연속적이게 배치되어 화소정의막(220), 제2절연층(216)의 상부 및 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면까지 배치될 수 있다.
대향전극(213) 상에는 캡핑층(CPL)이 배치될 수 있다. 캡핍층(CPL)은 제1기능층(212a) 및 제2기능층(212c)과 유사하게 제2영역(A2)의 제1그루브(GV1)에서 단절되거나 분리될 수 있다. 예를 들어, 캡핑층(CPL)은 제1개구(115OP)에 의해 노출되는 층간절연층(114)의 상부에는 배치되지 않을 수 있다. 이때 캡핑층(CPL)은 제1기능층(212a) 및 제2기능층(212c)과 유사하게 제1영역(A1)으로부터 연속적이게 배치되어 화소정의막(220), 제2절연층(116)의 상부, 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면, 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상부, 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면까지 배치될 수 있다. 이는 캡핑층(CPL)이 제1그루브(GV1)에서 가열전극(500)의 줄 열에 의해 제거됨으로써 구현될 수 있다.
제1기능층(212a) 및 제2기능층(212c)은 유기 물질을 포함할 수 있으며, 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나를 통해 외부의 산소 또는 수분 등이 제2영역(A2)을 통해 제1영역(A1)으로 유입될 수 있다. 이러한 산소 또는 수분은 표시요소를 손상시킬 수 있다. 본 발명의 일 실시예에 따르면 제1그루브(GV1), 특히 층간절연층(114)의 상부에서 제1기능층(212a) 및 제2기능층(212c)이 완전히 제거됨으로써 외부의 산소 또는 수분의 유입을 방지하고 표시패널(10)의 신뢰성을 향상시킬 수 있다.
캡핑층(CPL) 상에는 봉지층(300)이 배치될 수 있다. 봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 봉지층(300)은 순차적으로 적층된 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄산화물, 탄탈륨산화물, 하프늄산화물, 아연산화물, 실리콘산화물, 실리콘질화물 또는/및 실리콘산질화물을 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 아크릴계 수지는 예컨대 폴리메틸메타크릴레이트, 폴리아크릴산 등을 포함할 수 있다.
봉지층(300)의 적어도 하나의 무기봉지층은, 예를 들어 제1무기봉지층(310)은 제1그루브(GV1)에서 층간절연층(114)과 직접 접촉될 수 있다. 구체적으로, 제1무기봉지층(310)은 제1영역(A1)으로부터 연속적이게 배치되어 제2영역(A2)의 전면, 예를 들어 화소정의막(220), 제2절연층(116)의 상부, 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면, 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상부, 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면 및 제1개구(115OP)에 의해 노출되는 층간절연층(114)의 상부를 덮을 수 있다. 이에 따라 제1그루브(GV1), 구체적으로 층간절연층(114)의 상부에서 무기층과 무기층이 접촉하여 밀봉을 형성하는 무기접촉영역을 형성할 수 있다.
제1무기봉지층(310)은 이격영역(VA)과 제2영역(A2)의 경계에서, 제1절연층(115) 및 제2절연층(116)의 측면들 및 기판(100)의 측면까지 커버하도록 연속적으로 연장될 수 있다.
유기봉지층(320)은 제1무기봉지층(310)의 상부에 배치될 수 있다. 유기봉지층(320)은 제1영역(A1)을 덮으며 제2영역(A2)의 제1그루브(GV1)를 채우도록 배치될 수 있다. 일 실시예에서 유기봉지층(320)은 제1영역(A1)으로부터 연속적으로 배치되어 제1댐부(DP1)까지 배치될 수 있다. 유기봉지층(320)은 제1댐부(DP1)에 의해, 제1댐부(DP1)의 화소정의막(220)의 상부를 넘도록 배치되지 않을 수 있다. 즉, 유기봉지층(320)은 제1영역(A1)으로부터 제1댐부(DP1)까지 배치되고, 이격영역(VA)과 제2영역(A2)의 경계에는 배치되지 않을 수 있다.
제2무기봉지층(330)은 유기봉지층(320) 상에 배치될 수 있다. 제1무기봉지층(310)과 마찬가지로, 제2무기봉지층(330)은 이격영역(VA)과 제2영역(A2)의 경계에서, 제1절연층(115), 제2절연층(116)의 측면들 및 기판(100)의 측면까지 커버하도록 연속적으로 연장될 수 있다. 따라서, 제1무기봉지층(310)과 제2무기봉지층(330)은 표시패널(10)의 측면 방향, 예를 들어 제1기능층(212a), 제2기능층(212c), 제1절연층(115) 및 제2절연층(116)의 측면들을 통하여 수분이 유입되는 것을 방지할 수 있다.
한편, 도면에 도시되지는 않았으나, 일 실시예에서 제1댐부(DP1)의 일측, 예를 들어 이격영역(VA)을 향하는 측에는 차례대로 제1그루브(GV1)와 유사한 제2그루브(미도시) 및 제1댐부(DP1)와 유사한 제2댐부(미도시)가 선택적으로 더 배치될 수 있다. 이때 제2그루브에는 전술한 바와 같이 가열전극(500)이 배치될 수 있고, 제1기능층(212a) 및 제2기능층(212c)이 단절되거나 분리될 수 있음이 이해될 것이다.
도 10 내지 도 19는 본 발명의 일 실시예에 따른 표시패널의 제조방법을 개략적으로 나타내는 도면들이다. 본 실시예에 따른 표시패널의 제조방법은 전술한 표시패널을 제조하기 위해 이용될 수 있으나, 이에 제한되는 것은 아니다.
도 10을 참조하면, 상부게이트절연층(113) 상에는 상부전극(CE2) 및 가열전극(500)이 배치될 수 있다. 이때 전술한 바와 같이 가열전극(500)은 상부전극(CE2)과 동일한 물질을 포함할 수 있다. 예를 들어, 가열전극(500)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 텅스텐(W), 및 구리(Cu) 중 적어도 하나, 바람직하게는 몰리브덴(Mo)을 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다. 이와 같이 가열전극(500)은 고저항을 갖는 물질로 패터닝될 수 있다.
또한 일 실시예에서 가열전극(500)은 상부전극(CE2)과 동일한 공정에서 동일한 층에 패터닝될 수 있다. 가열전극(500)은 화소회로(PC)가 배치되는 제1영역(A1)을 둘러싸도록 제2영역(A2)에 패터닝될 수 있다. 즉, 가열전극(500)은 연장코너영역(CCA)의 둘레를 따라 패터닝될 수 있다. 이에 따라 가열전극(500)은 상부전극(CE2)과 일 방향으로 이격되어 형성될 수 있다.
도 11을 참조하면, 상부전극(CE2) 및 가열전극(500)을 덮도록 층간절연층(114)이 배치될 수 있다. 일 실시예에서 층간절연층(114)의 열전도율은 상부게이트절연층(113)의 열전도율보다 높을 수 있다. 이에 따라 가열전극(500)이 줄 열을 발생시키면 발생열은 열전도율이 더 높은 층간절연층(114)을 통해 상부로 보다 많이 전도될 수 있다.
도 12를 참조하면, 층간절연층(114) 상에는 제1절연층(115), 제2절연층(116) 및 화소정의막(220)이 배치될 수 있다. 구체적으로, 제1절연층(115)이 층간절연층(114)을 덮도록 배치되고, 제1절연층(115) 상에 제2절연층(116)이 배치되며, 제2절연층(116) 상에 화소정의막(220)이 배치될 수 있다.
이때 제1절연층(115) 및 제2절연층(116)은 제1그루브(GV1)를 형성하도록 각각 제1개구(115OP) 및 제2개구(116OP)를 형성할 수 있다. 구체적으로, 제1개구(115OP) 및 제2개구(116OP)는 가열전극(500)과 평면도 상에서 중첩되도록 형성될 수 있다. 이에 따른 제1개구(115OP), 제2개구(116OP) 및 제1개구(115OP)와 제2개구(116OP)를 포함하는 제1그루브(GV1)는 제1영역(A1)을 둘러싸도록 형성될 수 있다. 또한 화소정의막(220)은 제1개구(115OP) 및 제2개구(116OP)와 중첩되는 제3개구(220OP2)를 포함할 수 있다.
일 실시예에서 제1개구(115OP)의 폭(예를 들어 제1영역(A1)으로부터 제2영역(A2)을 향하는 방향으로의 길이)은 가열전극(500)의 폭보다 작을 수 있다. 또한 제2개구(116OP)의 폭은 제1개구(115OP)의 폭 및 가열전극(500)의 폭보다 클 수 있다. 제1개구(115OP)는 가열전극(500)과 중첩되는 영역에서 층간절연층(114)의 일부를 노출시키도록 형성될 수 있다. 제2개구(116OP)는 제1개구(115OP)의 경계를 정의하는 제1절연층(115)의 일부의 상면을 노출할 수 있고, 제1개구(115OP)와 연속하여 층간절연층(114)의 상면을 노출하는 하나의 개구부를 구성할 수 있다.
도 13을 참조하면, 중간층(212)이 제1영역(A1) 및 제2영역(A2)을 덮도록 형성될 수 있다. 구체적으로, 발광층(212b)은 화소전극(211)에 대응하여 각 화소마다 형성되고, 제1기능층(212a) 및 제2기능층(212c)은 제1영역(A1) 및 제2영역(A2)에 걸쳐 형성될 수 있다. 이때 전술한 바와 같이 제1기능층(212a) 및 제2기능층(212c)은 유기물을 포함하는 유기물층일 수 있다.
도 14를 참조하면, 가열전극(500)에 전압이 인가되어 줄 열이 발생되고, 이에 따라 유기물층인 제1기능층(212a) 및 제2기능층(212c)의 일부가 제거될 수 있다. 구체적으로, 제1기능층(212a) 및 제2기능층(212c)은 제1그루브(GV1)에서 가열전극(500)과 중첩하는 층간절연층(114)의 상부에서 고열, 예를 들어 350˚C 이상의 고열에 의해 분해되어 제거될 수 있다. 이에 따라 제1기능층(212a) 및 제2기능층(212c)은 제1그루브(GV1)에서 단절될 수 있다.
도 15를 참조하면, 제1기능층(212a) 및 제2기능층(212c)이 제거되고, 저접착층(WAL)이 제1그루브(GV1)에 성막될 수 있다. 구체적으로, 저접착층(WAL)은 제1개구(115OP), 및 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상부에 성막되도록 패터닝된 마스크에 의해 형성될 수 있다. 일 실시예에서 저접착층(WAL)은 유기물을 포함하는 유기물층일 수 있다.
도 16을 참조하면, 대향전극(213)이 제1영역(A1) 및 제2영역(A2)을 덮도록 성막될 수 있다. 구체적으로, 대향전극(213)은 오픈 마스크를 이용하여 성막되며, 저접착층(WAL)과의 접착력이 약하므로, 저접착층(WAL)의 상면에는 대향전극이 성막되지 않을 수 있다. 이에 따라 제1기능층(212a) 및 제2기능층(212c)과 유사하게, 대향전극(213)도 제2영역(A2)의 제1그루브(GV1)에서 단절되거나 분리될 수 있다. 예를 들어, 대향전극(213)은 제1개구(115OP)에 의해 노출되는 층간절연층(114)의 상부에는 배치되지 않을 수 있다. 또한 대향전극(213)은 제1그루브(GV1)에서 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상면 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면에는 배치되지 않을 수 있다. 즉, 대향전극(213)은 제1영역(A1)으로부터 연속적이게 배치되어 화소정의막(220), 제2절연층(216)의 상부 및 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면까지 배치될 수 있다.
도 17 및 도 18을 참조하면, 캡핑층(CPL)이 제1영역(A1) 및 제2영역(A2)을 덮도록 성막될 수 있다. 일 실시예에서 캡핑층(CPL)은 유기물을 포함하는 유기물층일 수 있다. 캡핑층(CPL)이 성막된 후, 가열전극(500)에 다시 전압이 인가되어 줄 열이 발생될 수 있다. 이에 따라 유기물층인 저접착층(WAL) 및 캡핍층(CPL)의 일부가 제거될 수 있다. 구체적으로, 저접착층(WAL) 및 캡핑층(CPL)은 제1그루브(GV1)에서 가열전극(500)과 중첩하는 층간절연층(114)의 상부에서 고열, 예를 들어 350˚C 이상의 고열에 의해 분해되어 제거될 수 있다. 이에 따라 저접착층(WAL) 및 캡핑층(CPL)은 제1그루브(GV1)에서 단절될 수 있다.
도 19를 참조하면, 봉지층(300)이 제1영역(A1) 및 제2영역(A2)을 덮도록 성막될 수 있다. 구체적으로, 제1무기봉지층(310)이 제1영역(A1) 및 제2영역(A2)을 덮도록 성막될 수 있다. 제1무기봉지층(310)은 제1그루브(GV1)에서 가열전극(500)과 중첩되는 영역, 즉 제1개구(115OP)에 의해 노출되는 층간절연층(114)의 상면과 직접 접촉하여 무기접촉영역을 형성할 수 있다. 제1무기봉지층(310)은 이격영역(VA)과 제2영역(A2)의 경계에서, 제1절연층(115) 및 제2절연층(116)의 측면들 및 기판(100)의 측면까지 커버하도록 연속적으로 연장되도록 성막될 수 있다.
유기봉지층(320)은 제1무기봉지층(310)의 상부에 성막될 수 있다. 유기봉지층(320)은 제1영역(A1)을 덮으며 제2영역(A2)의 제1그루브(GV1)를 채우도록 성막될 수 있다. 일 실시예에서 유기봉지층(320)은 제1영역(A1)으로부터 연속적으로 성막되어 제1댐부(DP1)까지 성막될 수 있다. 즉, 유기봉지층(320)은 제1영역(A1)으로부터 제1댐부(DP1)까지 배치되고, 이격영역(VA)과 제2영역(A2)의 경계에는 배치되지 않을 수 있다.
제2무기봉지층(330)은 유기봉지층(320) 상에 성막될 수 있다. 구체적으로, 제2무기봉지층(330)은 제1영역(A1) 및 제2영역(A2)을 덮도록 성막될 수 있다. 제1무기봉지층(310)과 마찬가지로, 제2무기봉지층(330)은 이격영역(VA)과 제2영역(A2)의 경계에서, 제1절연층(115), 제2절연층(116)의 측면들 및 기판(100)의 측면까지 커버하도록 연속적으로 연장될 수 있다.
본 발명의 일 실시예에 따른 제조방법에 의하면, 가열전극(500)을 이용하여 용이하게 유기층들을 단절 또는 분리시킬 수 있다. 유기층들을 단절 또는 분리시키기 위해서는 제1그루브(GV1)에서 제1절연층(115)의 상부에 무기패턴을 형성하는 방법이 이용될 수 있다. 본 발명의 일 실시예에 따르면, 가열전극(500)으로 유기층들을 단절 또는 분리시키기 때문에 별도의 무기패턴을 형성하지 않을 수 있고, 이에 따라 무기패턴을 형성하기 위한 마스크가 요구되지 않아 비용이 절감되며, 또한 제조공정을 단축시킬 수 있다.
도 20은 도 6의 G-G' 선을 따라 본 발명의 다른 실시예에 따른 표시패널을 개략적으로 나타낸 단면도이다. 도 21은 도 20의 I 부분을 확대한 확대도이다. 본 실시예에서 표시패널은 전술한 표시패널과 유사하므로, 이하에서는 차이점만을 중심으로 설명하도록 한다.
도 20 및 도 21을 참조하면, 평면도 상에서 제1그루브(GV1)와 중첩하도록 가열전극(500)이 배치될 수 있다. 일 실시예에서 가열전극(500)은 제1개구(115OP) 및 제2개구(116OP)와 중첩할 수 있다. 가열전극(500)은 제1그루브(GV1)와 같이 제1영역(A1)을 둘러싸도록 연장코너영역(CCA)의 둘레를 따라 배치될 수 있다. 가열전극(500)은 무기절연층(IIL), 구체적으로 층간절연층(114)의 상부에 배치될 수 있다. 즉, 가열전극(500)은 제1개구(115OP)에 의해 노출되는 층간절연층(114)의 상부에 배치될 수 있다.
일 실시예에서 가열전극(500)은 가열 배선에 연결되고, 가열 배선을 통해 인가된 전압에 의해 전류가 흐르면 줄 열을 발생시킬 수 있다. 가열전극(500)은 줄 열을 발생시킴으로써, 유기층들을 휘발시키거나 분해시킬 수 있다.
일 실시예에서 가열전극(500)은 화소전극(211)과 동일한 물질을 포함할 수 있다. 예를 들어, 가열전극(500)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 가열전극(500)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 가열전극(500)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 이를 다르게 말하면, 가열전극(500)은 화소전극(211)과 동일한 공정으로 형성될 수 있다. 즉, 화소전극(211)이 패터닝될 때, 제1개구(115OP)에 의해 노출되는 층간절연층(114) 상에 가열전극(500)이 패터닝되어 형성될 수 있다.
일 실시예에서 가열전극(500)은 제1개구(115OP)에 수용되도록 배치되므로, 제1그루브(GV1)에서 가열전극(500)의 폭은 제1개구(115OP)의 폭과 실질적으로 동일할 수 있다. 그러나 이에 제한되는 것은 아니며, 다른 실시예에서 가열전극(500)의 폭은 제1개구(115OP)의 폭보다 클 수 있다. 즉, 가열전극(500)은 제1개구(115OP)를 정의하는 제1절연층(115)의 내측면까지 연장되도록 배치될 수 있음이 이해될 것이다. 이하에서는 설명의 편의를 위해 도 20과 같이 가열전극(500)이 제1절연층(115)의 내측면까지 배치되지 않는 경우를 중심으로 설명하도록 한다.
또한 제1그루브(GV1)에서 가열전극(500)의 폭은 제2개구(116OP)의 폭보다 작을 수 있다. 즉, 가열전극(500)의 폭은 제1개구(115OP)의 폭과 제2개구(116OP)의 폭 사이의 값을 가질 수 있다.
제1기능층(212a) 및 제2기능층(212c)은 제2영역(A2)의 제1그루브(GV1)에서 단절되거나 분리될 수 있다. 예를 들어, 제1기능층(212a) 및 제2기능층(212c)은 제1개구(115OP)에 의해 노출되는 층간절연층(114)의 상부에는 배치되지 않을 수 있다. 이때 제1기능층(212a) 및 제2기능층(212c)은 제1영역(A1)으로부터 연속적이게 배치되어 화소정의막(220), 제2절연층(116)의 상부, 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면, 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상부, 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면까지 배치될 수 있다. 이는 제1기능층(212a) 및 제2기능층(212c)이 제1그루브(GV1)에서 가열전극(500)의 줄 열에 의해 제거됨으로써 구현될 수 있다. 따라서 제1기능층(212a) 및 제2기능층(212c)은 제1그루브(GV1), 구체적으로 층간절연층(114)의 상부에서 단절될 수 있다.
제1그루브(GV1)에서 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상면 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면에는 저접착층(WAL)이 배치될 수 있다. 일 실시예에서 저접착층(WAL)은 제1개구(115OP)에 의해 노출되는 층간절연층(114)의 상부에는 배치되지 않을 수 있다. 이는 유기물을 포함하는 저접착층(WAL)이 제1그루브(GV1)에서 가열전극(500)의 줄 열에 의해 제거됨으로써 구현될 수 있다.
제1기능층(212a) 및 제2기능층(212c)과 유사하게, 대향전극(213)도 제2영역(A2)의 제1그루브(GV1)에서 단절되거나 분리될 수 있다. 예를 들어, 대향전극(213)은 제1개구(115OP)에 의해 노출되는 층간절연층(114)의 상부에는 배치되지 않을 수 있다. 또한 대향전극(213)은 제1그루브(GV1)에서 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상면 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면에 배치된 저접착층(WAL) 상에는 배치되지 않을 수 있다. 즉, 대향전극(213)은 제1영역(A1)으로부터 연속적이게 배치되어 화소정의막(220), 제2절연층(216)의 상부 및 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면까지 배치될 수 있다.
대향전극(213) 상에는 캡핑층(CPL)이 배치될 수 있다. 캡핍층(CPL)은 제1기능층(212a) 및 제2기능층(212c)과 유사하게 제2영역(A2)의 제1그루브(GV1)에서 단절되거나 분리될 수 있다. 예를 들어, 캡핑층(CPL)은 제1개구(115OP)에 의해 노출되는 층간절연층(114)의 상부에는 배치되지 않을 수 있다. 이때 캡핑층(CPL)은 제1기능층(212a) 및 제2기능층(212c)과 유사하게 제1영역(A1)으로부터 연속적이게 배치되어 화소정의막(220), 제2절연층(116)의 상부, 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면, 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상부, 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면까지 배치될 수 있다. 이는 캡핑층(CPL)이 제1그루브(GV1)에서 가열전극(500)의 줄 열에 의해 제거됨으로써 구현될 수 있다.
캡핑층(CPL) 상에는 봉지층(300)이 배치될 수 있다. 봉지층(300)의 적어도 하나의 무기봉지층은, 예를 들어 제1무기봉지층(310)은 제1그루브(GV1)에서 가열전극(500)과 직접 접촉될 수 있다. 구체적으로, 제1무기봉지층(310)은 제1영역(A1)으로부터 연속적이게 배치되어 제2영역(A2)의 전면, 예를 들어 화소정의막(220), 제2절연층(116)의 상부, 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면, 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상부, 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면 및 제1개구(115OP)에 의해 노출되는 층간절연층(114)에 배치된 가열전극(550)의 상부를 덮을 수 있다.
제1무기봉지층(310)은 이격영역(VA)과 제2영역(A2)의 경계에서, 제1절연층(115) 및 제2절연층(116)의 측면들 및 기판(100)의 측면까지 커버하도록 연속적으로 연장될 수 있다.
유기봉지층(320)은 제1무기봉지층(310)의 상부에 배치될 수 있다. 유기봉지층(320)은 제1영역(A1)을 덮으며 제2영역(A2)의 제1그루브(GV1)를 채우도록 배치될 수 있다. 일 실시예에서 유기봉지층(320)은 제1영역(A1)으로부터 연속적으로 배치되어 제1댐부(DP1)까지 배치될 수 있다. 유기봉지층(320)은 제1댐부(DP1)에 의해, 제1댐부(DP1)의 화소정의막(220)의 상부를 넘도록 배치되지 않을 수 있다. 즉, 유기봉지층(320)은 제1영역(A1)으로부터 제1댐부(DP1)까지 배치되고, 이격영역(VA)과 제2영역(A2)의 경계에는 배치되지 않을 수 있다.
제2무기봉지층(330)은 유기봉지층(320) 상에 배치될 수 있다. 제1무기봉지층(310)과 마찬가지로, 제2무기봉지층(330)은 이격영역(VA)과 제2영역(A2)의 경계에서, 제1절연층(115), 제2절연층(116)의 측면들 및 기판(100)의 측면까지 커버하도록 연속적으로 연장될 수 있다.
도 22 내지 도 29는 본 발명의 다른 실시예에 따른 표시패널의 제조방법을 개략적으로 나타내는 도면들이다. 본 실시예에 따른 표시패널의 제조방법은 전술한 표시패널을 제조하기 위해 이용될 수 있으나, 이에 제한되는 것은 아니다. 또한 본 실시예에 따른 표시패널의 제조방법은 도 10 내지 도 19에서 설명된 표시패널의 제조방법과 유사하므로, 이하에서는 차이점만을 중심으로 설명하도록 한다.
도 22를 참조하면, 무기절연층(IIL), 예를 들어 층간절연층(114) 상에 제1절연층(115) 및 제2절연층(116)이 성막될 수 있다. 구체적으로, 제1절연층(115)이 층간절연층(114)을 덮도록 배치되고, 제1절연층(115) 상에 제2절연층(116)이 배치될 수 있다.
이때 제1절연층(115) 및 제2절연층(116)은 제2영역(A2)에서 제1그루브(GV1)를 형성하도록 각각 제1개구(115OP) 및 제2개구(116OP)를 형성할 수 있다. 이에 따른 제1개구(115OP), 제2개구(116OP) 및 제1개구(115OP)와 제2개구(116OP)를 포함하는 제1그루브(GV1)는 제1영역(A1)을 둘러싸도록 형성될 수 있다. 또한 제2절연층(116)은 제1영역(A1)에서 연결전극(CML)의 적어도 일부를 노출하는 컨택홀을 포함할 수 있다.
다음, 화소전극(211) 및 가열전극(500)이 배치될 수 있다. 이때 전술한 바와 같이 가열전극(500)은 화소전극(211)과 동일한 물질을 포함할 수 있다. 예를 들어, 가열전극(500)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 가열전극(500)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 가열전극(500)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
일 실시예에서 가열전극(500)은 화소전극(211)과 동일한 공정에서 패터닝될 수 있다. 가열전극(500)은 화소회로(PC)가 배치되는 제1영역(A1)을 둘러싸도록 제2영역(A2), 구체적으로 제1그루브(GV1)의 제1개구(115OP)에 수용되도록 패터닝될 수 있다. 가열전극(500)은 층간절연층(114)과 접촉할 수 있다.
화소전극(211)은 제2절연층(116) 상에 패터닝될 수 있다. 화소전극(211)은 제1영역(A1)에서 연결전극(CML)의 적어도 일부를 노출하도록 제2절연층(116)에 형성된 컨택홀과 전기적으로 연결될 수 있다.
도 23을 참조하면, 제2절연층(116) 상에 화소정의막(220)이 배치될 수 있다. 화소정의막(220)은 화소전극(211)의 중앙부를 노출하는 개구(220OP)를 가지도록 배치될 수 있다. 또한 화소정의막(220)은 제2영역(A2)에서 제1댐부(DP1)를 형성할 수 있다. 화소정의막(220) 상에는 스페이서(230)가 선택적으로 배치될 수 있다.
다음, 중간층(212)이 제1영역(A1) 및 제2영역(A2)을 덮도록 형성될 수 있다. 구체적으로, 발광층(212b)은 화소전극(211)에 대응하여 각 화소마다 형성되고, 제1기능층(212a) 및 제2기능층(212c)은 제1영역(A1) 및 제2영역(A2)에 걸쳐 형성될 수 있다. 이때 전술한 바와 같이 제1기능층(212a) 및 제2기능층(212c)은 유기물을 포함하는 유기물층일 수 있다.
도 24를 참조하면, 가열전극(500)에 전압이 인가되어 줄 열이 발생되고, 이에 따라 유기물층인 제1기능층(212a) 및 제2기능층(212c)의 일부가 제거될 수 있다. 구체적으로, 제1기능층(212a) 및 제2기능층(212c)은 제1그루브(GV1)에 배치된 가열전극(500)의 상부에서 고열, 예를 들어 350˚C 이상의 고열에 의해 분해되어 제거될 수 있다. 이에 따라 제1기능층(212a) 및 제2기능층(212c)은 제1그루브(GV1)에서 단절될 수 있다.
도 25를 참조하면, 제1기능층(212a) 및 제2기능층(212c)이 제거되고, 저접착층(WAL)이 제1그루브(GV1)에 성막될 수 있다. 구체적으로, 저접착층(WAL)은 제1개구(115OP), 및 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상부에 성막되도록 패터닝된 마스크에 의해 형성될 수 있다. 일 실시예에서 저접착층(WAL)은 유기물을 포함하는 유기물층일 수 있다.
도 26을 참조하면, 대향전극(213)이 제1영역(A1) 및 제2영역(A2)을 덮도록 성막될 수 있다. 구체적으로, 대향전극(213)은 오픈 마스크를 이용하여 성막되며, 저접착층(WAL)과의 접착력이 약하므로, 저접착층(WAL)의 상면에는 대향전극이 성막되지 않을 수 있다. 이에 따라 제1기능층(212a) 및 제2기능층(212c)과 유사하게, 대향전극(213)도 제2영역(A2)의 제1그루브(GV1)에서 단절되거나 분리될 수 있다. 예를 들어, 대향전극(213)은 제1개구(115OP)에 배치된 가열전극(500)의 상부에는 배치되지 않을 수 있다. 또한 대향전극(213)은 제1그루브(GV1)에서 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상면 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면에는 배치되지 않을 수 있다. 즉, 대향전극(213)은 제1영역(A1)으로부터 연속적이게 배치되어 화소정의막(220), 제2절연층(216)의 상부 및 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면까지 배치될 수 있다.
도 27 및 도 28을 참조하면, 캡핑층(CPL)이 제1영역(A1) 및 제2영역(A2)을 덮도록 성막될 수 있다. 일 실시예에서 캡핑층(CPL)은 유기물을 포함하는 유기물층일 수 있다. 캡핑층(CPL)이 성막된 후, 가열전극(500)에 다시 전압이 인가되어 줄 열이 발생될 수 있다. 이에 따라 유기물층인 저접착층(WAL) 및 캡핍층(CPL)의 일부가 제거될 수 있다. 구체적으로, 저접착층(WAL) 및 캡핑층(CPL)은 제1그루브(GV1)에 배치된 가열전극(500)의 상부에서 고열, 예를 들어 350˚C 이상의 고열에 의해 분해되어 제거될 수 있다. 이에 따라 저접착층(WAL) 및 캡핑층(CPL)은 제1그루브(GV1)에서 단절될 수 있다.
도 29를 참조하면, 봉지층(300)이 제1영역(A1) 및 제2영역(A2)을 덮도록 성막될 수 있다. 구체적으로, 제1무기봉지층(310)이 제1영역(A1) 및 제2영역(A2)을 덮도록 성막될 수 있다. 제1무기봉지층(310)은 제1그루브(GV1)에 배치된 가열전극(500)과 직접 접촉하도록 배치될 수 있다. 제1무기봉지층(310)은 이격영역(VA)과 제2영역(A2)의 경계에서, 제1절연층(115) 및 제2절연층(116)의 측면들 및 기판(100)의 측면까지 커버하도록 연속적으로 연장되도록 성막될 수 있다.
유기봉지층(320)은 제1무기봉지층(310)의 상부에 성막될 수 있다. 유기봉지층(320)은 제1영역(A1)을 덮으며 제2영역(A2)의 제1그루브(GV1)를 채우도록 성막될 수 있다. 일 실시예에서 유기봉지층(320)은 제1영역(A1)으로부터 연속적으로 성막되어 제1댐부(DP1)까지 성막될 수 있다. 즉, 유기봉지층(320)은 제1영역(A1)으로부터 제1댐부(DP1)까지 배치되고, 이격영역(VA)과 제2영역(A2)의 경계에는 배치되지 않을 수 있다.
제2무기봉지층(330)은 유기봉지층(320) 상에 성막될 수 있다. 구체적으로, 제2무기봉지층(330)은 제1영역(A1) 및 제2영역(A2)을 덮도록 성막될 수 있다. 제1무기봉지층(310)과 마찬가지로, 제2무기봉지층(330)은 이격영역(VA)과 제2영역(A2)의 경계에서, 제1절연층(115), 제2절연층(116)의 측면들 및 기판(100)의 측면까지 커버하도록 연속적으로 연장될 수 있다.
도 30은 도 6의 G-G'선을 따라 본 발명의 다른 실시예에 따른 표시패널을 개략적으로 나타낸 단면도이다. 도 31은 도 30의 J 부분을 확대한 확대도이다. 본 실시예에 따른 표시패널은 전술한 표시패널과 유사하므로, 이하에서는 차이점만을 중심으로 설명하도록 한다.
도 30을 참조하면, 표시패널(10)은 기판 상에 화소회로층(PCL), 표시요소층(DEL) 및 봉지층(300)을 포함할 수 있다.
화소회로층(PCL)은 기판(100 상에 배치될 수 있다. 화소회로층(PCL)은 무기절연층(IIL), 화소회로(PC), 제1절연층(115), 연결전극(CML) 및 제2절연층(116)을 포함할 수 있다.
무기절연층(IIL)은 기판(100) 상에 배치될 수 있다. 일 실시예에서, 무기절연층(IIL)은 버퍼층(111) 하부게이트절연층(112), 상부게이트절연층(113), 층간절연층(114), 중간절연층(117) 및 상부층간절연층(118)을 포함할 수 있다.
화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1박막트랜지스터(T1)는 제1반도체층(Act1), 제1게이트전극(GE1), 제1소스전극(SE1) 및 제1드레인전극(DE1)을 포함할 수 있다. 제2박막트랜지스터(T2)는 제2반도체층(Act2), 제2게이트전극(GE2), 제2소스전극(SE2), 및 제2드레인전극(DE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 하부전극(CE1) 및 상부전극(CE2)을 포함할 수 있다.
버퍼층(111)은 기판(100) 상에 배치될 수 있다.
제1반도체층(Act1)은 버퍼층(111) 상에 배치될 수 있다. 제1반도체층(Act1)은 실리콘 반도체를 포함할 수 있다. 제1반도체층(Act1)은 폴리 실리콘을 포함할 수 있다. 또는, 제1반도체층(Act1)은 비정질(amorphous) 실리콘을 포함할 수 있다. 일부 실시예에서, 제1반도체층(Act1)은 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 제1반도체층(Act1)은 채널영역 및 채널영역의 양측에 각각 배치된 드레인영역 및 소스영역을 포함할 수 있다.
제1게이트전극(GE1)은 제1반도체층(Act1)과 중첩할 수 있다. 제1게이트전극(GE1)은 저저항 금속 물질을 포함할 수 있다. 제1게이트전극(GE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제1반도체층(Act1)과 제1게이트전극(GE1) 사이에는 하부게이트절연층(112)이 배치될 수 있다. 따라서, 제1반도체층(Act1)은 제1게이트전극(GE1)과 절연될 수 있다.
상부게이트절연층(113)은 제1게이트전극(GE1)을 덮을 수 있다. 상부게이트절연층(113)은 제1게이트전극(GE1) 상에 배치될 수 있다.
상부전극(CE2)은 상부게이트절연층(113) 상에 배치될 수 있다. 상부전극(CE2)은 그 아래의 제1게이트전극(GE1)과 중첩할 수 있다. 이러한 경우, 상부전극(CE2) 및 제1게이트전극(GE1)은 상부게이트절연층(113)을 사이에 두고 중첩하여 스토리지 커패시터(Cst)를 형성할 수 있다. 즉, 제1박막트랜지스터(T1)의 제1게이트전극(GE1)은 스토리지 커패시터(Cst)의 하부전극(CE1)으로 기능할 수 있다.
이와 같이, 스토리지 커패시터(Cst)와 제1박막트랜지스터(T1)가 중첩되어 형성될 수 있다. 일부 실시예에서, 스토리지 커패시터(Cst)는 제1박막트랜지스터(T1)와 중첩되지 않도록 형성될 수도 있다.
층간절연층(114)은 상부전극(CE2)을 덮을 수 있다. 층간절연층(114) 상에는 제2반도체층(Act2)이 배치될 수 있다. 일 실시예에서 제2반도체층(Act2)은 채널영역 및 채널영역 양측에 배치된 소스영역 및 드레인영역을 포함할 수 있다. 제2반도체층(Act2)은 산화물 반도체를 포함할 수 있다. 예를 들어, 제2반도체층(Act2)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 또는, 제2반도체층(Act2)은 징크산화물(ZnO)에 인듐(In), 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체로 구비될 수 있다.
제2반도체층(Act2)의 소스영역 및 드레인영역은 산화물 반도체의 캐리어 농도를 조절하여 도전성화하여 형성될 수 있다. 예컨대, 제2반도체층(Act2)의 소스영역 및 드레인영역은 산화물 반도체에 수소 계열 가스, 불소 계열의 가스, 또는 이들의 조합을 이용한 플라즈마 처리를 통해서 캐리어 농도를 증가시킴으로써 형성될 수 있다.
중간절연층(117)은 제2반도체층(Act2)을 덮을 수 있다. 일 실시예에서, 중간절연층(117)은 제1영역(A1) 및 제2영역(A2)에 전체적으로 배치될 수 있다. 다른 실시예에서, 중간절연층(117)은 제2게이트전극(GE2)의 형상에 따라 패터닝될 수 있다. 중간절연층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnO) 등을 포함할 수 있다. 중간절연층(117)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트전극(GE2)은 중간절연층(117) 상에 배치될 수 있다. 제2게이트전극(GE2)은 제2반도체층(Act2)과 중첩할 수 있다. 제2게이트전극(GE2)은 제2반도체층(Act2)의 채널영역과 중첩할 수 있다. 제2게이트전극(GE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
일부 실시예에서, 제2반도체층(Act2)과 중첩하며, 제2반도체층(Act2)의 하부에 배치된 제3게이트전극을 더 포함할 수 있다.
상부층간절연층(118)은 제2게이트전극(GE2)을 덮을 수 있다. 상부층간절연층(118)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnO) 등을 포함할 수 있다. 상부층간절연층(118)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1소스전극(SE1) 및 제1드레인전극(DE1)은 상부층간절연층(118) 상에 배치될 수 있다. 제1소스전극(SE1) 및 제1드레인전극(DE1)은 제1반도체층(Act1)과 연결될 수 있다. 제1소스전극(SE1) 및 제1드레인전극(DE1)은 절연층의 컨택홀을 통해 제1반도체층(Act1)과 연결될 수 있다.
제2소스전극(SE2) 및 제2드레인전극(DE2)은 상부층간절연층(118) 상에 배치될 수 있다. 제2소스전극(SE2) 및 제2드레인전극(DE2)은 제2반도체층(Act2)과 전기적으로 연결될 수 있다. 제2소스전극(SE2) 및 제2드레인전극(DE2)은 중간절연층(117)의 컨택홀 및 상부층간절연층(118)의 컨택홀을 통해 제2반도체층(Act2)과 전기적으로 연결될 수 있다.
제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)은 전도성이 좋은 재료를 포함할 수 있다. 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
실리콘 반도체를 포함하는 제1반도체층(Act1)을 구비한 제1박막트랜지스터(T1)는 높은 신뢰성을 가지는 바, 구동 박막트랜지스터로 채용하여, 고품질의 표시패널(10)을 구현할 수 있다.
산화물 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않을 수 있다. 즉, 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다. 이와 같이 산화물 반도체의 경우 누설전류가 적은 이점을 갖기에, 구동 박막트랜지스터 이외의 다른 박막트랜지스터 중 적어도 하나에 산화물 반도체를 채용하여 누설 전류를 방지하는 동시에 소비전력을 줄일 수 있다. 예를 들어, 제2박막트랜지스터(T2)는 산화물 반도체를 포함하는 제2반도체층(Act2)을 구비할 수 있다.
상부층간절연층(118) 상에는 제1절연층(115) 및 제2절연층(116)이 배치될 수 있다. 제1절연층(115)은 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)을 덮으며 배치될 수 있다.
연결전극(CML)은 제1절연층(115) 상에 배치될 수 있다. 이 때, 연결전극(CML)은 제1절연층(115)의 컨택홀을 통해 각각 제1드레인전극(DE1) 또는 제1소스전극(SE1)과 연결될 수 있다.
제2절연층(116)은 연결전극(CML) 및 제1절연층(115)을 덮으며 배치될 수 있다.
표시요소층(DEL)은 화소회로층(PCL) 상에 배치될 수 있다. 표시요소층(DEL)은 표시요소(DPE), 화소정의막(220), 및 스페이서(230)를 포함할 수 있다. 표시요소(DPE)는 제2절연층(116)의 컨택홀을 통해 연결전극(CML)과 전기적으로 연결될 수 있다. 표시요소(DPE)는 화소전극(211), 중간층(212) 및 대향전극(213)을 포함할 수 있다.
화소전극(211)은 제2절연층(116) 상에 배치될 수 있다. 화소전극(211)은 제2절연층(116)의 컨택홀을 통해 연결전극(CML)과 전기적으로 연결될 수 있다.
화소전극(211) 상에는 화소전극(211)의 중앙부를 노출하는 개구(220OP)를 갖는 화소정의막(220)이 배치될 수 있다. 화소정의막(220)의 개구(220OP)는 유기발광다이오드(OLED)에서 방출되는 빛의 발광영역(이하, 발광영역이라 함, EMA)을 정의할 수 있다.
스페이서(230)는 화소정의막(220) 상에 배치될 수 있다. 스페이서(230)는 표시장치를 제조하는 제조방법에 있어서, 기판(100) 및/또는 기판(100) 상의 다층막의 파손을 방지하기 위함일 수 있다.
화소정의막(220) 상에는 중간층(212)이 배치될 수 있다. 중간층(212)은 화소정의막(220)의 개구(220OP)에 대응하여 배치되는 발광층(212b)을 포함할 수 있다.
중간층(212)은 화소전극(211)과 발광층(212b) 사이에 개재되는 제1기능층(212a) 및 발광층(212b)과 대향전극(213) 사이에 개재되는 제2기능층(212c) 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 발광층(212b)의 아래와 위에는 각각 제1기능층(212a) 및 제2기능층(212c)이 배치될 수 있다.
대향전극(213)은 중간층(212) 상에 배치될 수 있다. 일부 실시예에서, 대향전극(213) 상에는 표시요소(DPE)에서 방출된 광 취출율을 향상시키기 위한 캡핑층(CPL)이 더 배치될 수 있다.
봉지층(300)은 대향전극(213) 상에 배치될 수 있다. 또한 캡핑층(CPL)이 배치되는 경우 봉지층(300)은 캡핑층(CPL) 상에 배치될 수 있다. 일 실시예에 있어서, 봉지층(300)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예에서, 봉지층(300)은 순차적으로 적층된 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함할 수 있다.
도 31을 참조하면, 제1절연층(115)은 무기절연층(IIL) 상에 배치될 수 있다. 일 실시예에서 제1절연층(115)은 기판(100) 및 제2절연층(116) 사이에 배치될 수 있다. 제1절연층(115)은, 제2영역(A2)에 중첩하여 배치되고 무기절연층(IIL), 구체적으로 상부층간절연층(118)의 상면을 노출하는 제1개구(115OP)를 포함할 수 있다. 제1개구(115OP)를 기준으로 제1절연층(115)이 분리되어, 제1절연층(115)를 통한 산소 및/또는 수분의 침투 경로를 차단할 수 있다.
제2절연층(116)은 제1절연층(115) 상에 배치될 수 있다. 제2절연층(116)은, 제2영역(A2)과 중첩하여 배치되고 제1절연층(115)의 상면의 일부를 노출하는 제2개구(116OP)를 포함할 수 있다. 일 실시예에서 제2개구(116OP)는 제1개구(115OP)와 중첩되도록 배치될 수 있다. 또한 일 실시예에서 제2개구(116OP)의 폭은 제1개구(115OP)의 폭보다 클 수 있다. 이에 따라 제2개구(116OP)는 제1개구(115OP)의 경계를 정의하는 제1절연층(115)의 일부의 상면을 노출할 수 있고, 제1개구(115OP)와 제2개구(116OP)는 연속하여 무기절연층(IIL), 구체적으로 상부층간절연층(118)의 상면을 노출하는 하나의 개구부를 구성할 수 있다. 다르게 말하면, 제1개구(115OP) 및 제2개구(116OP)는 제1그루브(GV1)를 구성할 수 있다.
일 실시예에서 제1그루브(GV1)와 중첩하도록 가열전극(500)이 배치될 수 있다. 일 실시예에서 가열전극(500)은 제1개구(115OP) 및 제2개구(116OP)와 중첩할 수 있다. 가열전극(500)은 제1그루브(GV1)와 같이 제1영역(A1)을 둘러싸도록 연장코너영역(CCA)의 둘레를 따라 배치될 수 있다. 가열전극(500)은 무기절연층(IIL), 구체적으로 상부층간절연층(118)에 의해 덮이도록 상부층간절연층(118)의 하부에 배치될 수 있다. 일 실시예에서 가열전극(500)은 중간절연층(117)과 상부층간절연층(118) 사이에 배치될 수 있다.
일 실시예에서 가열전극(500)은 가열 배선에 연결되고, 가열 배선을 통해 인가된 전압에 의해 전류가 흐르면 줄 열(joule heat)을 발생시킬 수 있다. 가열전극(500)은 줄 열을 발생시킴으로써, 유기층들을 휘발시키거나 분해시킬 수 있다.
일 실시예에서 가열전극(500)은 제2게이트전극(GE2)과 동일한 물질을 포함할 수 있다. 예를 들어, 가열전극(500)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 중 적어도 하나, 바람직하게는 몰리브덴(Mo0을 포함할 수 있으며, 전술한 물질의 단일층 또는 다층으로 형성될 수 있다. 이를 다르게 말하면, 가열전극(500)은 제2게이트전극(GE2)과 동일한 공정으로 형성될 수 있다. 즉, 중간절연층(117) 상에 제2게이트전극(GE2)과 가열전극(500)이 패터닝되어 형성될 수 있고, 제2게이트전극(GE2) 및 가열전극(500)을 덮도록 상부층간절연층(118)이 배치될 수 있다.
일 실시예에서 가열전극(500)의 상부로의 열전달율과 가열전극(500)의 하부로의 열전달율은 상이할 수 있다. 구체적으로, 가열전극(500)의 하부에 배치되는 중간절연층(117)의 열전달율은 가열전극(500)의 상부에 배치되는 상부층간절연층(118)의 열전달율보다 작을 수 있다. 이에 따라 가열전극(500)으로부터 발생된 열은 가열전극(500)의 하부로 향하지 않고, 상부를 향해 보다 효율적으로 전달될 수 있으며 가열전극(500)의 상부에 배치된 유기층들을 효율적으로 제거할 수 있다.
전술한 실시예들과 유사하게, 제1기능층(212a) 및 제2기능층(212c)은 제2영역(A2)의 제1그루브(GV1)에서 단절되거나 분리될 수 있다. 예를 들어, 제1기능층(212a) 및 제2기능층(212c)은 제1개구(115OP)에 의해 노출되는 상부층간절연층(118)의 상면에는 배치되지 않을 수 있다. 이때 제1기능층(212a) 및 제2기능층(212c)은 제1영역(A1)으로부터 연속적이게 배치되어 화소정의막(220), 제2절연층(116)의 상부, 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면, 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상부, 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면까지 배치될 수 있다. 이는 제1기능층(212a) 및 제2기능층(212c)이 제1그루브(GV1)에서 가열전극(500)의 줄 열에 의해 제거됨으로써 구현될 수 있다. 따라서 제1기능층(212a) 및 제2기능층(212c)은 제1그루브(GV1), 구체적으로 상부층간절연층(118)의 상면에서 단절될 수 있다.
제1그루브(GV1)에서 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상면 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면에는 저접착층(WAL)이 배치될 수 있다. 일 실시예에서 저접착층(WAL)은 제1개구(115OP)에 의해 노출되는 상부층간절연층(118)의 상면에는 배치되지 않을 수 있다. 이는 유기물을 포함하는 저접착층(WAL)이 제1그루브(GV1)에서 가열전극(500)의 줄 열에 의해 제거됨으로써 구현될 수 있다.
제1기능층(212a) 및 제2기능층(212c)과 유사하게, 대향전극(213)도 제2영역(A2)의 제1그루브(GV1)에서 단절되거나 분리될 수 있다. 예를 들어, 대향전극(213)은 제1개구(115OP)에 의해 노출되는 상부층간절연층(118)의 상부에는 배치되지 않을 수 있다. 또한 대향전극(213)은 제1그루브(GV1)에서 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상면 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면에 배치된 저접착층(WAL) 상에는 배치되지 않을 수 있다. 즉, 대향전극(213)은 제1영역(A1)으로부터 연속적이게 배치되어 화소정의막(220), 제2절연층(216)의 상부 및 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면까지 배치될 수 있다.
대향전극(213) 상에는 캡핑층(CPL)이 배치될 수 있다. 캡핍층(CPL)은 제1기능층(212a) 및 제2기능층(212c)과 유사하게 제2영역(A2)의 제1그루브(GV1)에서 단절되거나 분리될 수 있다. 예를 들어, 캡핑층(CPL)은 제1개구(115OP)에 의해 노출되는 상부층간절연층(118)의 상부에는 배치되지 않을 수 있다. 이때 캡핑층(CPL)은 제1기능층(212a) 및 제2기능층(212c)과 유사하게 제1영역(A1)으로부터 연속적이게 배치되어 화소정의막(220), 제2절연층(116)의 상부, 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면, 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상부, 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면까지 배치될 수 있다. 이는 캡핑층(CPL)이 제1그루브(GV1)에서 가열전극(500)의 줄 열에 의해 제거됨으로써 구현될 수 있다.
제1기능층(212a) 및 제2기능층(212c)은 유기 물질을 포함할 수 있으며, 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나를 통해 외부의 산소 또는 수분 등이 제2영역(A2)을 통해 제1영역(A1)으로 유입될 수 있다. 이러한 산소 또는 수분은 표시요소를 손상시킬 수 있다. 본 발명의 일 실시예에 따르면 제1그루브(GV1), 특히 상부층간절연층(118)의 상부에서 제1기능층(212a) 및 제2기능층(212c)이 완전히 제거됨으로써 외부의 산소 또는 수분의 유입을 방지하고 표시패널(10)의 신뢰성을 향상시킬 수 있다.
캡핑층(CPL) 상에는 봉지층(300)이 배치될 수 있다. 봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 봉지층(300)은 순차적으로 적층된 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함할 수 있다.
봉지층(300)의 적어도 하나의 무기봉지층, 예를 들어 제1무기봉지층(310)은 제1그루브(GV1)에서 상부층간절연층(118)과 직접 접촉될 수 있다. 구체적으로, 제1무기봉지층(310)은 제1영역(A1)으로부터 연속적이게 배치되어 제2영역(A2)의 전면, 예를 들어 화소정의막(220), 제2절연층(116)의 상부, 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면, 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상부, 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면 및 제1개구(115OP)에 의해 노출되는 상부층간절연층(118)의 상부를 덮을 수 있다. 이에 따라 제1그루브(GV1), 구체적으로 상부층간절연층(118)의 상부에서 무기층과 무기층이 접촉하여 밀봉을 형성하는 무기접촉영역을 형성할 수 있다.
제1무기봉지층(310)은 이격영역(VA)과 제2영역(A2)의 경계에서, 제1절연층(115) 및 제2절연층(116)의 측면들 및 기판(100)의 측면까지 커버하도록 연속적으로 연장될 수 있다.
유기봉지층(320)은 제1무기봉지층(310)의 상부에 배치될 수 있다. 유기봉지층(320)은 제1영역(A1)을 덮으며 제2영역(A2)의 제1그루브(GV1)를 채우도록 배치될 수 있다. 일 실시예에서 유기봉지층(320)은 제1영역(A1)으로부터 연속적으로 배치되어 제1댐부(DP1)까지 배치될 수 있다. 유기봉지층(320)은 제1댐부(DP1)에 의해, 제1댐부(DP1)의 화소정의막(220)의 상부를 넘도록 배치되지 않을 수 있다. 즉, 유기봉지층(320)은 제1영역(A1)으로부터 제1댐부(DP1)까지 배치되고, 이격영역(VA)과 제2영역(A2)의 경계에는 배치되지 않을 수 있다.
제2무기봉지층(330)은 유기봉지층(320) 상에 배치될 수 있다. 제1무기봉지층(310)과 마찬가지로, 제2무기봉지층(330)은 이격영역(VA)과 제2영역(A2)의 경계에서, 제1절연층(115), 제2절연층(116)의 측면들 및 기판(100)의 측면까지 커버하도록 연속적으로 연장될 수 있다. 따라서, 제1무기봉지층(310)과 제2무기봉지층(330)은 표시패널(10)의 측면 방향, 예를 들어 제1기능층(212a), 제2기능층(212c), 제1절연층(115) 및 제2절연층(116)의 측면들을 통하여 수분이 유입되는 것을 방지할 수 있다.
한편, 도면에 도시되지는 않았으나, 일 실시예에서 제1댐부(DP1)의 일측, 예를 들어 이격영역(VA)을 향하는 측에는 차례대로 제1그루브(GV1)와 유사한 제2그루브(미도시) 및 제1댐부(DP1)와 유사한 제2댐부(미도시)가 선택적으로 더 배치될 수 있다. 이때 제2그루브에는 전술한 바와 같이 가열전극(500)이 배치될 수 있고, 제1기능층(212a) 및 제2기능층(212c)이 단절되거나 분리될 수 있음이 이해될 것이다.
도 32 내지 도 33은 본 발명의 다른 실시예에 따른 표시패널의 제조방법을 개략적으로 나타내는 도면들이다. 본 실시예에 따른 표시패널의 제조방법은 전술한 표시패널을 제조하기 위해 이용될 수 있으나, 이에 제한되는 것은 아니다. 또한 본 실시예에 따른 표시패널의 제조방법은 도 10 내지 도 19에서 설명된 표시패널의 제조방법과 유사하므로 이하에서는 차이점만을 중심으로 설명하도록 한다.
도 32를 참조하면, 중간절연층(117) 상에는 제2게이트전극(GE2) 및 가열전극(500)이 배치될 수 있다. 이때 전술한 바와 같이 가열전극(500)은 제2게이트전극(GE2)과 동일한 물질을 포함할 수 있다. 예를 들어, 가열전극(500)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 중 적어도 하나, 바람직하게는 몰리브덴(Mo0을 포함할 수 있으며, 전술한 물질의 단일층 또는 다층으로 형성될 수 있다.
또한 일 실시예에서 가열전극(500)은 제2게이트전극(GE2)과 동일한 공정에서 동일한 층에 패터닝될 수 있다. 가열전극(500)은 화소회로(PC)가 배치되는 제1영역(A1)을 둘러싸도록 제2영역(A2)에 패터닝될 수 있다. 즉, 가열전극(500)은 연장코너영역(CCA)의 둘레를 따라 패터닝될 수 있다. 이에 따라 가열전극(500)은 제2게이트전극(GE2)과 일 방향으로 이격되어 형성될 수 있다.
도 33을 참조하면, 제2게이트전극(GE2) 및 가열전극(500)을 덮도록 상부층간절연층(118)이 배치될 수 있다. 일 실시예에서 상부층간절연층(118)의 열전도율은 중간절연층(117)의 열전도율보다 높을 수 있다. 이에 따라 가열전극(500)이 줄 열을 발생시키면 발생열은 열전도율이 더 높은 상부층간절연층(118)을 통해 상부로 보다 많이 전도될 수 있다.
다음, 상부층간절연층(118) 상에는 제1절연층(115), 제2절연층(116) 및 화소정의막(220)이 배치될 수 있다. 구체적으로, 제1절연층(115)이 상부층간절연층(118)을 덮도록 배치되고, 제1절연층(115) 상에 제2절연층(116)이 배치되며, 제2절연층(116) 상에 화소정의막(220)이 배치될 수 있다.
다음, 도 13 내지 도 19와 유사하게 중간층(212) 내지 봉지층(300)이 성막될 수 있다. 본 공정은 도 13 내지 도 19와 유사하므로 이하에서는 자세한 설명은 생략하도록 한다.
도 34는 도 6의 G-G' 선을 따라 본 발명의 다른 실시예에 따른 표시패널을 개략적으로 나타낸 단면도이다. 도 35는 도 34의 K 부분을 확대한 확대도이다. 본 실시예에서 표시패널은 전술한 표시패널과 유사하므로, 이하에서는 차이점만을 중심으로 설명하도록 한다.
도 34 및 도 35를 참조하면, 평면도 상에서 제1그루브(GV1)와 중첩하도록 가열전극(500)이 배치될 수 있다. 일 실시예에서 가열전극(500)은 제1개구(115OP) 및 제2개구(116OP)와 중첩할 수 있다. 가열전극(500)은 제1그루브(GV1)와 같이 제1영역(A1)을 둘러싸도록 연장코너영역(CCA)의 둘레를 따라 배치될 수 있다. 가열전극(500)은 무기절연층(IIL), 구체적으로 상부층간절연층(118)의 상부에 배치될 수 있다. 즉, 가열전극(500)은 제1개구(115OP)에 의해 노출되는 상부층간절연층(118)의 상부에 배치될 수 있다.
일 실시예에서 가열전극(500)은 가열 배선에 연결되고, 가열 배선을 통해 인가된 전압에 의해 전류가 흐르면 줄 열을 발생시킬 수 있다. 가열전극(500)은 줄 열을 발생시킴으로써, 유기층들을 휘발시키거나 분해시킬 수 있다.
일 실시예에서 가열전극(500)은 화소전극(211)과 동일한 물질을 포함할 수 있다. 예를 들어, 가열전극(500)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 가열전극(500)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 가열전극(500)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 이를 다르게 말하면, 가열전극(500)은 화소전극(211)과 동일한 공정으로 형성될 수 있다. 즉, 화소전극(211)이 패터닝될 때, 제1개구(115OP)에 의해 노출되는 상부층간절연층(118) 상에 가열전극(500)이 패터닝되어 형성될 수 있다.
일 실시예에서 가열전극(500)은 제1개구(115OP)에 수용되도록 배치되므로, 제1그루브(GV1)에서 가열전극(500)의 폭은 제1개구(115OP)의 폭과 실질적으로 동일할 수 있다. 그러나 이에 제한되는 것은 아니며, 다른 실시예에서 가열전극(500)의 폭은 제1개구(115OP)의 폭보다 클 수 있다. 즉, 가열전극(500)은 제1개구(115OP)를 정의하는 제1절연층(115)의 내측면까지 연장되도록 배치될 수 있음이 이해될 것이다. 이하에서는 설명의 편의를 위해 도 34와 같이 가열전극(500)이 제1절연층(115)의 내측면까지 배치되지 않는 경우를 중심으로 설명하도록 한다.
또한 제1그루브(GV1)에서 가열전극(500)의 폭은 제2개구(116OP)의 폭보다 작을 수 있다. 즉, 가열전극(500)의 폭은 제1개구(115OP)의 폭과 제2개구(116OP)의 폭 사이의 값을 가질 수 있다.
제1기능층(212a) 및 제2기능층(212c)은 제2영역(A2)의 제1그루브(GV1)에서 단절되거나 분리될 수 있다. 예를 들어, 제1기능층(212a) 및 제2기능층(212c)은 제1개구(115OP)에 의해 노출되는 상부층간절연층(118)의 상부에는 배치되지 않을 수 있다. 이때 제1기능층(212a) 및 제2기능층(212c)은 제1영역(A1)으로부터 연속적이게 배치되어 화소정의막(220), 제2절연층(116)의 상부, 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면, 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상부, 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면까지 배치될 수 있다. 이는 제1기능층(212a) 및 제2기능층(212c)이 제1그루브(GV1)에서 가열전극(500)의 줄 열에 의해 제거됨으로써 구현될 수 있다. 따라서 제1기능층(212a) 및 제2기능층(212c)은 제1그루브(GV1), 구체적으로 상부층간절연층(118)의 상부에서 단절될 수 있다.
제1그루브(GV1)에서 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상면 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면에는 저접착층(WAL)이 배치될 수 있다. 일 실시예에서 저접착층(WAL)은 제1개구(115OP)에 의해 노출되는 상부층간절연층(118)의 상부에는 배치되지 않을 수 있다. 이는 유기물을 포함하는 저접착층(WAL)이 제1그루브(GV1)에서 가열전극(500)의 줄 열에 의해 제거됨으로써 구현될 수 있다.
제1기능층(212a) 및 제2기능층(212c)과 유사하게, 대향전극(213)도 제2영역(A2)의 제1그루브(GV1)에서 단절되거나 분리될 수 있다. 예를 들어, 대향전극(213)은 제1개구(115OP)에 의해 노출되는 상부층간절연층(118)의 상부에는 배치되지 않을 수 있다. 또한 대향전극(213)은 제1그루브(GV1)에서 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상면 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면에 배치된 저접착층(WAL) 상에는 배치되지 않을 수 있다. 즉, 대향전극(213)은 제1영역(A1)으로부터 연속적이게 배치되어 화소정의막(220), 제2절연층(216)의 상부 및 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면까지 배치될 수 있다.
대향전극(213) 상에는 캡핑층(CPL)이 배치될 수 있다. 캡핍층(CPL)은 제1기능층(212a) 및 제2기능층(212c)과 유사하게 제2영역(A2)의 제1그루브(GV1)에서 단절되거나 분리될 수 있다. 예를 들어, 캡핑층(CPL)은 제1개구(115OP)에 의해 노출되는 상부층간절연층(118)의 상부에는 배치되지 않을 수 있다. 이때 캡핑층(CPL)은 제1기능층(212a) 및 제2기능층(212c)과 유사하게 제1영역(A1)으로부터 연속적이게 배치되어 화소정의막(220), 제2절연층(116)의 상부, 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면, 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상부, 및 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면까지 배치될 수 있다. 이는 캡핑층(CPL)이 제1그루브(GV1)에서 가열전극(500)의 줄 열에 의해 제거됨으로써 구현될 수 있다.
캡핑층(CPL) 상에는 봉지층(300)이 배치될 수 있다. 봉지층(300)의 적어도 하나의 무기봉지층은, 예를 들어 제1무기봉지층(310)은 제1그루브(GV1)에서 가열전극(500)과 직접 접촉될 수 있다. 구체적으로, 제1무기봉지층(310)은 제1영역(A1)으로부터 연속적이게 배치되어 제2영역(A2)의 전면, 예를 들어 화소정의막(220), 제2절연층(116)의 상부, 제2개구(116OP)를 형성하는 제2절연층(116)의 내측면, 제2개구(116OP)에 의해 노출되는 제1절연층(115)의 상부, 제1개구(115OP)를 형성하는 제1절연층(115)의 내측면 및 제1개구(115OP)에 의해 노출되는 상부층간절연층(118)에 배치된 가열전극(550)의 상부를 덮을 수 있다.
제1무기봉지층(310)은 이격영역(VA)과 제2영역(A2)의 경계에서, 제1절연층(115) 및 제2절연층(116)의 측면들 및 기판(100)의 측면까지 커버하도록 연속적으로 연장될 수 있다.
유기봉지층(320)은 제1무기봉지층(310)의 상부에 배치될 수 있다. 유기봉지층(320)은 제1영역(A1)을 덮으며 제2영역(A2)의 제1그루브(GV1)를 채우도록 배치될 수 있다. 일 실시예에서 유기봉지층(320)은 제1영역(A1)으로부터 연속적으로 배치되어 제1댐부(DP1)까지 배치될 수 있다. 유기봉지층(320)은 제1댐부(DP1)에 의해, 제1댐부(DP1)의 화소정의막(220)의 상부를 넘도록 배치되지 않을 수 있다. 즉, 유기봉지층(320)은 제1영역(A1)으로부터 제1댐부(DP1)까지 배치되고, 이격영역(VA)과 제2영역(A2)의 경계에는 배치되지 않을 수 있다.
제2무기봉지층(330)은 유기봉지층(320) 상에 배치될 수 있다. 제1무기봉지층(310)과 마찬가지로, 제2무기봉지층(330)은 이격영역(VA)과 제2영역(A2)의 경계에서, 제1절연층(115), 제2절연층(116)의 측면들 및 기판(100)의 측면까지 커버하도록 연속적으로 연장될 수 있다.
도 36은 본 발명의 다른 실시예에 따른 표시패널의 제조방법을 개략적으로 나타내는 도면이다. 본 실시예에 따른 표시패널의 제조방법은 전술한 표시장치를 제조하기 위해 이용될 수 있으나, 이에 제한되는 것은 아니다. 또한 본 실시예에 따른 표시패널의 제조방법은 도 10 내지 도 19 및 도 32 내지 도 33에서 설명된 표시패널의 제조방법과 유사하므로, 이하에서는 차이점만을 중심으로 설명하도록 한다.
도 36을 참고하면, 무기절연층(IIL), 예를 들어 상부층간절연층(118) 상에 제1절연층(115) 및 제2절연층(116)이 성막될 수 있다. 구체적으로, 제1절연층(115)이 상부층간절연층(118)을 덮도록 배치되고, 제1절연층(115) 상에 제2절연층(116)이 배치될 수 있다.
이때 제1절연층(115) 및 제2절연층(116)은 제2영역(A2)에서 제1그루브(GV1)를 형성하도록 각각 제1개구(115OP) 및 제2개구(116OP)를 형성할 수 있다. 이에 따른 제1개구(115OP), 제2개구(116OP) 및 제1개구(115OP)와 제2개구(116OP)를 포함하는 제1그루브(GV1)는 제1영역(A1)을 둘러싸도록 형성될 수 있다. 또한 제2절연층(116)은 제1영역(A1)에서 연결전극(CML)의 적어도 일부를 노출하는 컨택홀을 포함할 수 있다.
다음, 화소전극(211) 및 가열전극(500)이 배치될 수 있다. 이때 전술한 바와 같이 가열전극(500)은 화소전극(211)과 동일한 물질을 포함할 수 있다. 예를 들어, 가열전극(500)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 가열전극(500)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 가열전극(500)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
일 실시예에서 가열전극(500)은 화소전극(211)과 동일한 공정에서 패터닝될 수 있다. 가열전극(500)은 화소회로(PC)가 배치되는 제1영역(A1)을 둘러싸도록 제2영역(A2), 구체적으로 제1그루브(GV1)의 제1개구(115OP)에 수용되도록 패터닝될 수 있다. 가열전극(500)은 상부층간절연층(118)과 접촉할 수 있다.
화소전극(211)은 제2절연층(116) 상에 패터닝될 수 있다. 화소전극(211)은 제1영역(A1)에서 연결전극(CML)의 적어도 일부를 노출하도록 제2절연층(116)에 형성된 컨택홀과 전기적으로 연결될 수 있다.
다음, 도 23 내지 도 29와 유사하게 중간층(212) 내지 봉지층(300)이 성막될 수 있다. 본 공정은 도 23 내지 도 29와 유사하므로 이하에서는 자세한 설명은 생략하도록 한다.
이와 같이 도면에 도시된 실시예를 참고로 본 발명을 설명하였으나, 이는 예시에 불과하다. 해당 기술 분야에서 통상의 지식을 갖는 자라면 실시예로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 충분히 이해할 수 있다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위에 기초하여 정해져야 한다.
1: 표시장치
10: 표시패널
100: 기판
IIL: 무기절연층
115: 제1절연층
116: 제2절연층
300: 봉지층
500: 가열전극

Claims (30)

  1. 중심영역, 상기 중심영역으로부터 멀어지는 방향으로 연장된 연장코너영역을 포함하는 코너영역을 포함하는 기판;
    상기 기판에 배치되는 무기절연층;
    상기 연장코너영역의 둘레를 따라 상기 무기절연층의 일부를 노출하는 제1그루브를 포함하도록 상기 무기절연층 상에 배치되는 절연층;
    상기 절연층의 상부에 배치되는 중간층;
    상기 중간층 상에 배치되며, 적어도 하나의 무기봉지층을 포함하는 봉지층; 및
    평면도 상에서 상기 제1그루브와 중첩되어 상기 연장코너영역의 둘레를 따라 배치되는 가열전극;을 포함하는, 표시패널.
  2. 제1항에 있어서,
    상기 무기절연층은 상기 가열전극을 덮는 층간절연층을 포함하고,
    상기 층간절연층의 상면은 상기 제1그루브에 의해 노출되어 상기 적어도 하나의 무기봉지층과 직접 접촉되는, 표시패널.
  3. 제1항에 있어서,
    상기 절연층은 제1절연층 및 상기 제1절연층의 상부에 배치되는 제2절연층을 포함하고,
    상기 제1그루브는 상기 제1절연층에 의해 정의되고 상기 무기절연층의 일부를 노출하는 제1개구 및 상기 제2절연층에 의해 정의되고 상기 제1절연층의 일부를 노출하는 제2개구를 포함하며,
    상기 제1개구의 폭은 상기 제2개구의 폭보다 작은, 표시패널.
  4. 제3항에 있어서,
    상기 가열전극의 폭은 상기 제1개구의 폭보다 같거나 크고 상기 제2개구의 폭보다 작은 값을 갖는, 표시패널.
  5. 제3항에 있어서,
    상기 제1그루브에서 상기 제2개구에 의해 노출되는 상기 제1절연층의 상부에는 상기 중간층이 직접 접촉되도록 배치되는, 표시패널.
  6. 제3항에 있어서,
    상기 제1그루브에서 상기 제2개구에 의해 노출되는 상기 제1절연층의 상부에는 상기 중간층, 저접착층, 캡핑층, 상기 봉지층이 차례로 서로 접촉되며 배치되는, 표시패널.
  7. 제2항에 있어서,
    상기 표시패널은 상기 층간절연층에 의해 덮이는 스토리지 커패시터의 상부전극을 더 포함하고,
    상기 상부전극과 상기 가열전극은 동일한 층에 배치되는, 표시패널.
  8. 제7항에 있어서,
    상기 상부전극과 상기 가열전극은 동일한 물질을 포함하는, 표시패널.
  9. 제2항에 있어서,
    상기 무기절연층은 상기 가열전극이 그 위에 배치되는 상부게이트절연층을 더 포함하고,
    상기 층간절연층의 열전도율은 상기 상부게이트절연층의 열전도율보다 큰, 표시패널.
  10. 제1항에 있어서,
    상기 가열전극은 상기 제1그루브에 의해 노출된 상기 무기절연층 상에 배치되는, 표시패널.
  11. 제10항에 있어서,
    상기 제1그루브에서 상기 가열전극은 상기 적어도 하나의 무기봉지층과 직접 접촉되는, 표시패널.
  12. 제10항에 있어서,
    상기 중간층과 상기 절연층 사이에 배치되는 화소전극을 더 포함하고,
    상기 가열전극은 상기 화소전극과 동일한 물질을 포함하는, 표시패널.
  13. 제1항에 있어서,
    상기 기판 상에 배치되는 제1반도체층;
    상기 제1반도체층의 상부의 층에 배치되는 제2반도체층; 및
    상기 제2반도체층과 중첩되게 배치되는 게이트전극;을 더 포함하고,
    상기 무기절연층은 상기 게이트전극 및 상기 가열전극을 덮는 상부층간절연층을 포함하는, 표시패널.
  14. 제13항에 있어서,
    상기 상부층간절연층의 상면은 상기 제1그루브에 의해 노출되어 상기 적어도 하나의 무기봉지층과 직접 접촉되는, 표시패널.
  15. 제13항에 있어서,
    상기 제1반도체층은 실리콘 반도체를 포함하고, 상기 제2반도체층은 산화물 반도체를 포함하는, 표시패널.
  16. 제13항에 있어서,
    상기 게이트전극과 상기 가열전극은 동일한 층에 배치되는, 표시패널.
  17. 제16항에 있어서,
    상기 게이트전극과 상기 가열전극은 동일한 물질을 포함하는, 표시패널.
  18. 제13항에 있어서,
    상기 무기절연층은 상기 가열전극이 그 위에 배치되는 중간절연층을 더 포함하고,
    상기 상부층간절연층의 열전도율은 상기 중간절연층의 열전도율보다 큰, 표시패널.
  19. 중심영역, 상기 중심영역으로부터 멀어지는 방향으로 연장된 연장코너영역을 포함하는 코너영역을 포함하는 기판을 배치하는 단계;
    상기 연장코너영역의 둘레를 따라 상기 기판 상부에 가열전극을 배치하는 단계;
    평면도 상에서 상기 가열전극과 중첩되도록 상기 연장코너영역의 둘레를 따라 제1그루브를 포함하는 절연층을 성막하는 단계;
    상기 제1그루브 및 상기 절연층을 덮도록 중간층을 성막하는 단계; 및
    상기 가열전극이 발열하여 상기 제1그루브에서 상기 가열전극과 중첩하는 상기 중간층을 제거하는 단계;를 포함하는, 표시패널의 제조방법.
  20. 제19항에 있어서,
    상기 제1그루브에 저접착층을 성막하는 단계; 및
    상기 가열전극이 발열하여 상기 제1그루브에서 상기 가열전극과 중첩하는 상기 저접착층을 제거하는 단계;를 더 포함하는, 표시패널의 제조방법.
  21. 제20항에 있어서,
    상기 제1그루브의 상기 저접착층 상에 캡핑층을 성막하는 단계; 및
    상기 가열전극이 발열하여 상기 제1그루브에서 상기 가열전극과 중첩하는 상기 캡핑층을 제거하는 단계;를 더 포함하는, 표시패널의 제조방법.
  22. 제19항에 있어서,
    상기 기판 상부에 스토리지 커패시터의 상부전극을 배치하는 단계를 더 포함하고,
    상기 가열전극과 상기 상부전극은 동일한 단계에서 형성되는, 표시패널의 제조방법.
  23. 제22항에 있어서,
    상기 가열전극과 상기 상부전극은 동일한 물질을 포함하는, 표시패널의 제조방법.
  24. 제22항에 있어서,
    상기 가열전극 및 상기 상부전극을 덮도록 무기절연층을 성막하는 단계 및
    상기 중간층을 덮도록 봉지층을 성막하는 단계를 더 포함하고,
    상기 무기절연층은 상기 제1그루브에 의해 노출되고, 상기 제1그루브에서 상기 무기절연층은 상기 봉지층과 직접 접촉되는, 표시패널의 제조방법.
  25. 제19항에 있어서,
    상기 절연층의 상부에 화소전극을 배치하는 단계를 더 포함하고,
    상기 가열전극과 상기 화소전극은 동일한 단계에서 형성되는, 표시패널의 제조방법.
  26. 제25항에 있어서,
    상기 가열전극과 상기 화소전극은 동일한 물질을 포함하는, 표시패널의 제조방법.
  27. 제25항에 있어서,
    상기 가열전극을 배치하는 단계는 상기 가열전극을 제1그루브에 의해 노출되는 무기절연층 상에 배치하는 단계를 더 포함하고,
    상기 제조방법은 상기 중간층을 덮도록 봉지층을 성막하는 단계를 더 포함하며,
    상기 제1그루브에서 상기 가열전극은 상기 봉지층과 직접 접촉되는, 표시패널의 제조방법.
  28. 제19항에 있어서,
    상기 기판과 상기 절연층 사이에 제1반도체층 및 상기 제1반도체층의 상부의 층에 배치되는 제2반도체층을 배치하는 단계; 및
    상기 제2반도체층과 중첩되도록 상기 제2반도체층과 상기 절연층 사이에 게이트전극을 배치하는 단계;를 더 포함하고,
    상기 가열전극은 상기 게이트전극과 동일한 단계에서 형성되는, 표시패널의 제조방법.
  29. 제28항에 있어서,
    상기 가열전극과 상기 게이트전극은 동일한 물질을 포함하는, 표시패널의 제조방법.
  30. 제28항에 있어서,
    상기 제1반도체층은 실리콘 반도체를 포함하고, 상기 제2반도체층은 산화물 반도체를 포함하는, 표시패널의 제조방법.
KR1020220092059A 2022-05-16 2022-07-25 표시패널 및 표시패널의 제조방법 KR20230160677A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310540835.5A CN117082898A (zh) 2022-05-16 2023-05-15 显示面板和显示面板的制造方法
US18/197,417 US20230371345A1 (en) 2022-05-16 2023-05-15 Display panel and method of manufacturing display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220059833 2022-05-16
KR1020220059833 2022-05-16

Publications (1)

Publication Number Publication Date
KR20230160677A true KR20230160677A (ko) 2023-11-24

Family

ID=88972322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220092059A KR20230160677A (ko) 2022-05-16 2022-07-25 표시패널 및 표시패널의 제조방법

Country Status (1)

Country Link
KR (1) KR20230160677A (ko)

Similar Documents

Publication Publication Date Title
US10727434B2 (en) Display device with structure for preventing organic material overflow
US11683951B2 (en) Display panel and display device
US20220115462A1 (en) Display panel and display apparatus including the same
KR102078175B1 (ko) 표시모듈
US20230147646A1 (en) Display panel and display device
CN218277721U (zh) 显示设备
KR20230134029A (ko) 표시 장치의 제조방법
KR20230160677A (ko) 표시패널 및 표시패널의 제조방법
US20230371345A1 (en) Display panel and method of manufacturing display panel
KR20200104475A (ko) 표시 장치
CN219303667U (zh) 显示装置
CN219843922U (zh) 显示装置
CN117082898A (zh) 显示面板和显示面板的制造方法
CN219146072U (zh) 显示设备
US20230034664A1 (en) Display panel and display device
EP4380339A1 (en) Bending area structure of display apparatus and method of providing the same
CN218831211U (zh) 显示装置
CN219421505U (zh) 显示设备
US20230240107A1 (en) Display device
US20230292583A1 (en) Display panel and display device
US20220059636A1 (en) Display panel and display device
KR20240014670A (ko) 표시장치 및 표시장치의 제조방법
KR20240080306A (ko) 표시장치 및 표시장치의 제조방법
KR102668184B1 (ko) 표시 장치
KR20230022375A (ko) 표시 패널 및 표시 장치